JP2005304126A - 昇圧回路及び半導体集積回路 - Google Patents
昇圧回路及び半導体集積回路 Download PDFInfo
- Publication number
- JP2005304126A JP2005304126A JP2004113774A JP2004113774A JP2005304126A JP 2005304126 A JP2005304126 A JP 2005304126A JP 2004113774 A JP2004113774 A JP 2004113774A JP 2004113774 A JP2004113774 A JP 2004113774A JP 2005304126 A JP2005304126 A JP 2005304126A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply potential
- level
- clock signal
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 この昇圧回路は、クロック信号のハイレベルをシフトさせるレベルシフタ3、4と、ハイレベルがシフトされたクロック信号に従ってスイッチングを行うトランジスタQP3、QP4及びコンデンサC1、C2を含みチャージポンプ動作を行うことにより電源電位VDC2を生成する第1の昇圧手段と、クロック信号のハイレベルをシフトさせるレベルシフタ1、2と、ハイレベルがシフトされたクロック信号のローレベルをシフトさせるインバータIV41〜IV52と、ハイレベル及びローレベルがシフトされたクロック信号に従ってスイッチングを行うトランジスタQP1、QP2及びコンデンサC3、C4を含みチャージポンプ動作により電源電位VDC3を生成する第2の昇圧手段とを具備する。
【選択図】 図1
Description
図1は、本発明の一実施形態に係る昇圧回路の構成を示す回路図である。この昇圧回路は、チャージポンプ動作を行うPチャネルMOSトランジスタQP1〜QP4と、これらのトランジスタに接続されたコンデンサC1〜C4と、第1のインバータIV1を構成するPチャネルMOSトランジスタQP11及びNチャネルMOSトランジスタQN11と、第2のインバータIV2を構成するPチャネルMOSトランジスタQP12及びNチャネルMOSトランジスタQN12と、トランジスタQP1〜QP4にゲート電圧VG1〜VG4をそれぞれ供給するためのレベルシフタ1〜4及びインバータIV11〜IV52とを含んでいる。
図3の(a)は、インバータIV21の構成を示している。インバータIV21は、電源電位VDC2と電源電位VSSとの間に直列に接続されたPチャネルMOSトランジスタQP31及びNチャネルMOSトランジスタQN31によって構成される。インバータIV22、IV31、IV32も、これと同様の構成である。
図4の(a)は、チャージポンプ動作を行うPチャネルMOSトランジスタQP1〜QP4が形成された部分の断面を示している。P型の半導体基板10内にNウエル11が形成されており、Nウエル11内に、トランジスタのソース又はドレインとなるP型不純物拡散領域12が形成されている。さらに、半導体基板10上には、ゲート絶縁膜13を介してゲート電極14が形成されている。トランジスタQP1〜QP4については、ゲート・ソース間電圧、又は、ゲート・ドレイン間電圧の最大値が2×Vボルトであるので、中耐圧トランジスタを使用することができる。
Claims (6)
- 第1の電源電位と基準電位との間で変移するクロック信号を用いて第1の電源電位を昇圧する昇圧回路であって、
クロック信号のハイレベル及びローレベルの内の一方を第1の電源電位から第2の電源電位にシフトさせる第1のレベルシフト手段と、
前記第1のレベルシフト手段によって一方のレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタ及び前記複数のトランジスタにそれぞれ接続された複数のコンデンサを含み、チャージポンプ動作を行うことにより第1の電源電位よりも絶対値が大きい第2の電源電位を生成し、前記第1のレベルシフト手段に第2の電源電位を供給する第1の昇圧手段と、
クロック信号のハイレベル及びローレベルの内の一方を第1の電源電位から第3の電源電位にシフトさせる第2のレベルシフト手段と、
前記第2のレベルシフト手段によって一方のレベルがシフトされたクロック信号の他方のレベルを基準電位から第2の電源電位にシフトさせる第3のレベルシフト手段と、
前記第2及び第3のレベルシフト手段によってハイレベル及びローレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタ及び前記複数のトランジスタにそれぞれ接続された複数のコンデンサを含み、チャージポンプ動作により第2の電源電位よりも絶対値が大きい第3の電源電位を生成し、前記第2及び第3のレベルシフト手段に第3の電源電位を供給する第2の昇圧手段と、
を具備する昇圧回路。 - 前記第1の昇圧手段が、
第1の電源電位に接続されたソース又はドレインを有する第1のPチャネルMOSトランジスタと、
第1のPチャネルMOSトランジスタのドレイン又はソースに接続されたソース又はドレインを有する第2のPチャネルMOSトランジスタと、
第1のクロック信号を反転する第1のインバータと、
前記第1及び第2のPチャネルMOSトランジスタの接続ノードと前記第1のインバータの出力ノードとの間に接続された第1のコンデンサと、
前記第2のPチャネルMOSトランジスタのドレイン又はソースに接続されて第2の電源電位を保持する第2のコンデンサと、
を含む、請求項1記載の昇圧回路。 - 前記第1のレベルシフト手段が、
第1のクロック信号と逆相の第2のクロック信号のハイレベルをシフトさせて前記第1のPチャネルMOSトランジスタのゲート電圧を生成する第1のレベルシフタと、
第1のクロック信号のハイレベルをシフトさせて前記第2のPチャネルMOSトランジスタのゲート電圧を生成する第2のレベルシフタと、
を含む、請求項2記載の昇圧回路。 - 前記第2の昇圧手段が、
第2の電源電位に接続されたソース又はドレインを有する第3のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタのドレイン又はソースに接続されたソース又はドレインを有する第4のPチャネルMOSトランジスタと、
第1のクロック信号を反転する第2のインバータと、
前記第3及び第4のPチャネルMOSトランジスタの接続ノードと前記第2のインバータの出力ノードとの間に接続された第3のコンデンサと、
前記第4のPチャネルMOSトランジスタのドレイン又はソースに接続されて第3の電源電位を保持する第4のコンデンサと、
を含む、請求項2又は3記載の昇圧回路。 - 前記第2のレベルシフト手段が、
第2のクロック信号のハイレベルをシフトさせる第3のレベルシフタと、
第1のクロック信号のハイレベルをシフトさせる第4のレベルシフタと、
を含み、前記第3のレベルシフト手段が、
前記第3のレベルシフタによってハイレベルがシフトされた第2のクロック信号のローレベルをシフトさせて第3のPチャネルMOSトランジスタのゲート電圧を生成する第1のスライス回路と、
前記第4のレベルシフタによってハイレベルがシフトされた第1のクロック信号のローレベルをシフトさせて第4のPチャネルMOSトランジスタのゲート電圧を生成する第2のスライス回路と、
を含む、請求項4記載の昇圧回路。 - 第1の電源電位と基準電位との間で変移するクロック信号を用いて第1の電源電位を昇圧する昇圧回路を実現するための半導体集積回路であって、
クロック信号のハイレベル及びローレベルの内の一方を第1の電源電位から第2の電源電位にシフトさせる第1のレベルシフト手段と、
前記第1のレベルシフト手段によって一方のレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタを含み、前記複数のトランジスタに複数のコンデンサが接続されてチャージポンプ動作を行うことにより第1の電源電位よりも絶対値が大きい第2の電源電位を生成し、前記第1のレベルシフト手段に第2の電源電位を供給する第1の昇圧手段と、
クロック信号のハイレベル及びローレベルの内の一方を第1の電源電位から第3の電源電位にシフトさせる第2のレベルシフト手段と、
前記第2のレベルシフト手段によって一方のレベルがシフトされたクロック信号の他方のレベルを基準電位から第2の電源電位にシフトさせる第3のレベルシフト手段と、
前記第2及び第3のレベルシフト手段によってハイレベル及びローレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタを含み、前記複数のトランジスタに複数のコンデンサが接続されてチャージポンプ動作により第2の電源電位よりも絶対値が大きい第3の電源電位を生成し、前記第2及び第3のレベルシフト手段に第3の電源電位を供給する第2の昇圧手段と、
を具備する半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113774A JP3972916B2 (ja) | 2004-04-08 | 2004-04-08 | 昇圧回路及び半導体集積回路 |
CN2005100088297A CN1681191B (zh) | 2004-04-08 | 2005-02-23 | 升压电路以及半导体集成电路 |
US11/099,260 US7148740B2 (en) | 2004-04-08 | 2005-04-05 | Boost circuit and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113774A JP3972916B2 (ja) | 2004-04-08 | 2004-04-08 | 昇圧回路及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005304126A true JP2005304126A (ja) | 2005-10-27 |
JP3972916B2 JP3972916B2 (ja) | 2007-09-05 |
Family
ID=35059991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113774A Expired - Fee Related JP3972916B2 (ja) | 2004-04-08 | 2004-04-08 | 昇圧回路及び半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7148740B2 (ja) |
JP (1) | JP3972916B2 (ja) |
CN (1) | CN1681191B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016983A (ja) * | 2008-07-03 | 2010-01-21 | Sanyo Electric Co Ltd | 電源回路 |
JP2010093919A (ja) * | 2008-10-07 | 2010-04-22 | Nec Electronics Corp | 昇圧回路及び半導体集積回路装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004180364A (ja) * | 2002-11-25 | 2004-06-24 | Seiko Epson Corp | 電源回路 |
JP3675457B2 (ja) * | 2003-06-19 | 2005-07-27 | セイコーエプソン株式会社 | 昇圧クロック生成回路及び半導体装置 |
JP2007221890A (ja) * | 2006-02-15 | 2007-08-30 | Renesas Technology Corp | 半導体集積回路 |
JP2008109843A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 回路装置 |
KR101375864B1 (ko) * | 2006-12-11 | 2014-03-17 | 삼성디스플레이 주식회사 | 전압 승압 장치, 전압 승강압장치 및 액정표시장치 |
JP5361176B2 (ja) | 2006-12-13 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5179849B2 (ja) | 2006-12-28 | 2013-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5315087B2 (ja) * | 2009-02-20 | 2013-10-16 | セイコーインスツル株式会社 | 昇圧回路 |
JP5870546B2 (ja) | 2011-08-23 | 2016-03-01 | ソニー株式会社 | 表示装置及び電子機器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245464A (ja) | 1984-05-21 | 1985-12-05 | Hitachi Ltd | チヤ−ジポンプ形昇圧回路 |
US6160723A (en) * | 1999-03-01 | 2000-12-12 | Micron Technology, Inc. | Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same |
KR100407100B1 (ko) * | 2001-02-01 | 2003-11-28 | 산요덴키가부시키가이샤 | 차지 펌프 회로 |
JP2004064937A (ja) * | 2002-07-31 | 2004-02-26 | Nec Corp | チャージポンプ型昇圧回路 |
US6972973B2 (en) * | 2003-01-09 | 2005-12-06 | Denso Corporation | Voltage booster having noise reducing structure |
JP2004274861A (ja) * | 2003-03-07 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
US6952129B2 (en) * | 2004-01-12 | 2005-10-04 | Ememory Technology Inc. | Four-phase dual pumping circuit |
-
2004
- 2004-04-08 JP JP2004113774A patent/JP3972916B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-23 CN CN2005100088297A patent/CN1681191B/zh active Active
- 2005-04-05 US US11/099,260 patent/US7148740B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016983A (ja) * | 2008-07-03 | 2010-01-21 | Sanyo Electric Co Ltd | 電源回路 |
JP2010093919A (ja) * | 2008-10-07 | 2010-04-22 | Nec Electronics Corp | 昇圧回路及び半導体集積回路装置 |
US8072257B2 (en) | 2008-10-07 | 2011-12-06 | Renesas Electronics Corporation | Charge pump-type voltage booster circuit and semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP3972916B2 (ja) | 2007-09-05 |
US7148740B2 (en) | 2006-12-12 |
CN1681191B (zh) | 2010-06-23 |
CN1681191A (zh) | 2005-10-12 |
US20050225377A1 (en) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1681191B (zh) | 升压电路以及半导体集成电路 | |
KR100407100B1 (ko) | 차지 펌프 회로 | |
KR100674553B1 (ko) | 차지 펌프 회로 | |
TWI517541B (zh) | 四相電荷泵電路 | |
JP4849907B2 (ja) | チャージポンプ回路 | |
JP4193462B2 (ja) | 昇圧回路 | |
US20130257522A1 (en) | High input voltage charge pump | |
JP2008253031A (ja) | チャージポンプ回路 | |
US10020029B1 (en) | Voltage scaling-up circuit and bulk biasing method thereof | |
JP3548161B2 (ja) | チャージポンプ回路 | |
JP2009117426A (ja) | 電源回路及び携帯機器 | |
JP3475178B2 (ja) | チャージポンプ回路 | |
JP2007129828A (ja) | チャージポンプ回路 | |
CN108696118B (zh) | 增压电路及其中的基体的偏压方法 | |
JP2002233134A (ja) | チャージポンプ回路 | |
JP2009225580A (ja) | チャージポンプ回路 | |
JP4281360B2 (ja) | チャージポンプ回路 | |
JP4877334B2 (ja) | チャージポンプ回路 | |
JP4281359B2 (ja) | チャージポンプ回路 | |
JP4137364B2 (ja) | チャージポンプ回路 | |
JP4281361B2 (ja) | チャージポンプ回路 | |
JP4581415B2 (ja) | パルス昇圧回路、昇圧回路、及びチャージポンプ回路 | |
JP2002009250A (ja) | チャージポンプ回路 | |
JP2006050868A (ja) | チャージポンプ回路 | |
JP2002084740A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3972916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |