JP2002009250A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2002009250A JP2002009250A JP2000190795A JP2000190795A JP2002009250A JP 2002009250 A JP2002009250 A JP 2002009250A JP 2000190795 A JP2000190795 A JP 2000190795A JP 2000190795 A JP2000190795 A JP 2000190795A JP 2002009250 A JP2002009250 A JP 2002009250A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- charge pump
- pump circuit
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】大出力電流のチャージポンプ回路の電力効率を
向上させる。 【解決手段】インバータ９に供給された電源電圧をＶｄ
ｄとし、入力クロックＣＬＫが０Ｖ〜Ｖｄｄの振幅を有
するとすると、第１のレベルシフト回路５の出力は−Ｖ
ｄｄ〜Ｖｄｄの振幅を有するので、クロックドライバー
のＰチャネル型ＭＯＳトランジスタ１がオンする時に
は、そのソースドレイン間電圧Ｖｇｓ＝−２Ｖとなり、
低インピーダンス化が可能となる。これにより、大出力
電流のチャージポンプ回路の電力効率を向上させること
ができる。
向上させる。 【解決手段】インバータ９に供給された電源電圧をＶｄ
ｄとし、入力クロックＣＬＫが０Ｖ〜Ｖｄｄの振幅を有
するとすると、第１のレベルシフト回路５の出力は−Ｖ
ｄｄ〜Ｖｄｄの振幅を有するので、クロックドライバー
のＰチャネル型ＭＯＳトランジスタ１がオンする時に
は、そのソースドレイン間電圧Ｖｇｓ＝−２Ｖとなり、
低インピーダンス化が可能となる。これにより、大出力
電流のチャージポンプ回路の電力効率を向上させること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路等に用い
られるチャージポンプ回路に関し、特に高効率、大電流
出力を可能としたチャージポンプ回路に関する。
られるチャージポンプ回路に関し、特に高効率、大電流
出力を可能としたチャージポンプ回路に関する。
【０００２】
【従来の技術】近年のビデオカメラ、デジタルスチール
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
の取り込みにCCDを使用している。このCCD駆動回路に
は、プラス、マイナスの高電圧（十数V）大電流（数m
A）電源を必要とし、現在この高電圧はスイッチングレ
ギュレータを用いて生成している。
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
の取り込みにCCDを使用している。このCCD駆動回路に
は、プラス、マイナスの高電圧（十数V）大電流（数m
A）電源を必要とし、現在この高電圧はスイッチングレ
ギュレータを用いて生成している。
【０００３】スイッチングレギュレータは高性能、即ち
高電力効率（出力電力／入力電力）で、高電圧を生成で
きる。しかしこの回路は電流のスイッチング時に高調波
ノイズを発生する欠点があり、電源回路をシールドして
用いなければならない。更に外部部品としてコイルを必
要とする。
高電力効率（出力電力／入力電力）で、高電圧を生成で
きる。しかしこの回路は電流のスイッチング時に高調波
ノイズを発生する欠点があり、電源回路をシールドして
用いなければならない。更に外部部品としてコイルを必
要とする。
【０００４】一方チャージポンプ回路は、小ノイズで高
電圧を生成できるが、従来より電力効率が悪いという欠
点があり、電力効率を最優先の仕様とする携帯機器の電
源回路として、これを使用することはできない。そこ
で、高性能のチャージポンプ回路が実現できれば、携帯
機器の小型化に貢献できる。
電圧を生成できるが、従来より電力効率が悪いという欠
点があり、電力効率を最優先の仕様とする携帯機器の電
源回路として、これを使用することはできない。そこ
で、高性能のチャージポンプ回路が実現できれば、携帯
機器の小型化に貢献できる。
【０００５】従来の最も基本的なチャージポンプ回路と
してディクソン（Dickson）チャージポンプ回路が知ら
れいる。この回路は、例えば技術文献「John F.Dickson
On-chip High-Voltage Generation in MNOS Integrate
d Circuits Using an Improved Voltage Multiplier Te
chnique IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.S
C-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載され
ている。
してディクソン（Dickson）チャージポンプ回路が知ら
れいる。この回路は、例えば技術文献「John F.Dickson
On-chip High-Voltage Generation in MNOS Integrate
d Circuits Using an Improved Voltage Multiplier Te
chnique IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.S
C-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載され
ている。
【０００６】図５は４段のディクソン・チャージポンプ
回路を示す概略回路図である。図５において５つのダイ
オードが直列接続されている。Ｃは結合容量、ＣＬは出
力容量、CLKとCLKBは互いに逆相の入力クロックパルス
である。また、５１はクロックドライバー、５２は電流
負荷である。
回路を示す概略回路図である。図５において５つのダイ
オードが直列接続されている。Ｃは結合容量、ＣＬは出
力容量、CLKとCLKBは互いに逆相の入力クロックパルス
である。また、５１はクロックドライバー、５２は電流
負荷である。
【０００７】安定状態において、出力に定電流Ioutが流
れる場合、チャージポンプ回路への入力電流は、入力電
圧Ｖｉｎからの電流とクロックドライバーから供給され
る電流となる。これらの電流は、寄生容量への充放電電
流を無視すると次のようになる。Φ1= ハイ（High）、
Φ２=ロウ（Low）の期間、図中の実線矢印の方向に２Io
utの平均電流が流れる。また、Φ1=ロウ（Low）、Φ２=
ハイ（High）の期間、図中の破線矢印の方向に２Iout
の平均電流が流れる。クロックサイクルでのこれらの平
均電流は全てIoutとなる。安定状態におけるチャージポ
ンプ回路の昇圧電圧Voutは以下のように表わされる。
れる場合、チャージポンプ回路への入力電流は、入力電
圧Ｖｉｎからの電流とクロックドライバーから供給され
る電流となる。これらの電流は、寄生容量への充放電電
流を無視すると次のようになる。Φ1= ハイ（High）、
Φ２=ロウ（Low）の期間、図中の実線矢印の方向に２Io
utの平均電流が流れる。また、Φ1=ロウ（Low）、Φ２=
ハイ（High）の期間、図中の破線矢印の方向に２Iout
の平均電流が流れる。クロックサイクルでのこれらの平
均電流は全てIoutとなる。安定状態におけるチャージポ
ンプ回路の昇圧電圧Voutは以下のように表わされる。
【０００８】 Ｖout ＝ Ｖin −Ｖｄ＋ｎ（Vφ− Vl−Ｖｄ） （１） ここで、Vφは各接続ノードにおいて、クロックパルス
の変化に伴い結合容量によって生じる電圧振幅である。
Vlは出力電流Ioutによって生じる電圧降下、Ｖｉｎは入
力電圧であり、通常プラス昇圧では電源電圧Ｖｄｄ、マ
イナス昇圧では0Vとしている。Ｖｄは順方向バイアスダ
イオード電圧（Forward bias diode voltage）ｎはポン
ピング段数である。更に、Vl とVφは次式で表される。
の変化に伴い結合容量によって生じる電圧振幅である。
Vlは出力電流Ioutによって生じる電圧降下、Ｖｉｎは入
力電圧であり、通常プラス昇圧では電源電圧Ｖｄｄ、マ
イナス昇圧では0Vとしている。Ｖｄは順方向バイアスダ
イオード電圧（Forward bias diode voltage）ｎはポン
ピング段数である。更に、Vl とVφは次式で表される。
【０００９】 Vl ＝（２Iout・Ｔ／２）／（Ｃ＋ＣS） （２） Vφ＝ Vφ・Ｃ／（Ｃ＋ＣS） （３） ここで、Ｃはクロック結合容量(clock coupling capaci
tance)、ＣSは各接続ノードにおける寄生容量(stray ca
pacitance at each node)、Vφはクロックパルスの振幅
（clock pulse amplitude）、ｆはクロックパルスの周
波数、Ｔはクロック周期(clock period)である。
tance)、ＣSは各接続ノードにおける寄生容量(stray ca
pacitance at each node)、Vφはクロックパルスの振幅
（clock pulse amplitude）、ｆはクロックパルスの周
波数、Ｔはクロック周期(clock period)である。
【００１０】このように、チャージポンプ回路において
は、ダイオードを電荷転送素子として用いて電荷を次段
へと次々に転送することにより昇圧を行っている。
は、ダイオードを電荷転送素子として用いて電荷を次段
へと次々に転送することにより昇圧を行っている。
【００１１】
【発明が解決しようとする課題】ところで、上述したよ
うに、大電流出力負荷タイプのチャージポンプ回路では
電力効率を高めることが重要である。本願発明者の検討
によれば、そのための１つの手法としてクロックドライ
バーを低出力インピーダンス化が有効であることが判明
したので、以下に説明する。
うに、大電流出力負荷タイプのチャージポンプ回路では
電力効率を高めることが重要である。本願発明者の検討
によれば、そのための１つの手法としてクロックドライ
バーを低出力インピーダンス化が有効であることが判明
したので、以下に説明する。
【００１２】図６はクロックパルスと電荷転送電流との
関係を示す図である。小電流タイプのチャージポンプ回
路では、通常、図中の「電流タイプＡ」のようにクロッ
クの１／２周期内で電荷転送電流はゼロとなる。
関係を示す図である。小電流タイプのチャージポンプ回
路では、通常、図中の「電流タイプＡ」のようにクロッ
クの１／２周期内で電荷転送電流はゼロとなる。
【００１３】一方、大電流タイプのチャージポンプ回路
では、通常、図中の「電流タイプＢ」のように、クロッ
クの１／２周期内で電荷転送電流はゼロとならない。し
たがって、クロックドライバーの電源電圧をＶｄｄと
し、クロックの１／２周期点の残留電流をＩresとする
と、 Vφ＝ Ｖdd−ΔＶds(P)−ΔＶds(N) （４） ただし、ΔＶds(P)は電流Ｉresが流れるときのクロック
ドライバーのＰチャネルＭＯＳトランジスタのドレイン
・ソース間残留電圧である。また、ΔＶds(N)は電流Ｉr
esが流れるときのクロックドライバーのＮチャネルＭＯ
Ｓトランジスタのドレイン・ソース間残留電圧である。
では、通常、図中の「電流タイプＢ」のように、クロッ
クの１／２周期内で電荷転送電流はゼロとならない。し
たがって、クロックドライバーの電源電圧をＶｄｄと
し、クロックの１／２周期点の残留電流をＩresとする
と、 Vφ＝ Ｖdd−ΔＶds(P)−ΔＶds(N) （４） ただし、ΔＶds(P)は電流Ｉresが流れるときのクロック
ドライバーのＰチャネルＭＯＳトランジスタのドレイン
・ソース間残留電圧である。また、ΔＶds(N)は電流Ｉr
esが流れるときのクロックドライバーのＮチャネルＭＯ
Ｓトランジスタのドレイン・ソース間残留電圧である。
【００１４】したがって、式（１）〜式（４）より明ら
かなように、昇圧効率（電力効率）を向上させるのは、 Vl≒０ ， Ｖd≒０ ， ΔＶds(P)≒０ ， ΔＶds(N)≒０ とすることが条件となる。
かなように、昇圧効率（電力効率）を向上させるのは、 Vl≒０ ， Ｖd≒０ ， ΔＶds(P)≒０ ， ΔＶds(N)≒０ とすることが条件となる。
【００１５】そこで、本発明は上述した検討結果に基づ
き、ΔＶds(P)≒０、ΔＶds(N)≒０の条件を実現するこ
とにより、チャージポンプ回路の電力効率を向上させる
ことを目的とする。
き、ΔＶds(P)≒０、ΔＶds(N)≒０の条件を実現するこ
とにより、チャージポンプ回路の電力効率を向上させる
ことを目的とする。
【００１６】
【課題を解決するための手段】本発明のチャージポンプ
回路は、初段の電荷転送ＭＯＳトランジスタに所定の入
力電圧が印加されると共に直列接続された複数の電荷転
送用ＭＯＳトランジスタと、前記電荷転送用ＭＯＳトラ
ンジスタの各接続点に一端が接続された結合コンデンサ
と、前記結合コンデンサの他端に交互に逆相のクロック
パルスを供給するクロックドライバーとを備え、後段の
電荷転送用ＭＯＳトランジスタから昇圧電圧を出力する
チャージポンプ回路において、前記クロックドライバー
の入力クロックの電圧を該クロックドライバーの電源電
圧より高い電圧にレベルシフトするレベルシフト回路を
設けたことを特徴とする。
回路は、初段の電荷転送ＭＯＳトランジスタに所定の入
力電圧が印加されると共に直列接続された複数の電荷転
送用ＭＯＳトランジスタと、前記電荷転送用ＭＯＳトラ
ンジスタの各接続点に一端が接続された結合コンデンサ
と、前記結合コンデンサの他端に交互に逆相のクロック
パルスを供給するクロックドライバーとを備え、後段の
電荷転送用ＭＯＳトランジスタから昇圧電圧を出力する
チャージポンプ回路において、前記クロックドライバー
の入力クロックの電圧を該クロックドライバーの電源電
圧より高い電圧にレベルシフトするレベルシフト回路を
設けたことを特徴とする。
【００１７】かかる手段によれば、クロックドライバー
のトランジスタがオンする時のソースドレイン間電圧Ｖ
ｇｓをクロックドライバーの電源電圧より高くすること
ができるので、低インピーダンス化することができる。
これにより、ΔＶds(P)≒０、ΔＶds(N)≒０なる条件を
実現することができるようになるので、チャージポンプ
回路の電力効率を向上させることが可能になる。
のトランジスタがオンする時のソースドレイン間電圧Ｖ
ｇｓをクロックドライバーの電源電圧より高くすること
ができるので、低インピーダンス化することができる。
これにより、ΔＶds(P)≒０、ΔＶds(N)≒０なる条件を
実現することができるようになるので、チャージポンプ
回路の電力効率を向上させることが可能になる。
【００１８】
【発明の実施の形態】以下、本発明の実施形態につい
て、図１〜図４を参照しながら説明する。図１は、本発
明の実施形態に係るチャージポンプ回路のクロックドラ
イバー部分を示す回路図である。他の部分は図５に示し
た従来例のチャージポンプ回路と同様のため説明を省略
する。
て、図１〜図４を参照しながら説明する。図１は、本発
明の実施形態に係るチャージポンプ回路のクロックドラ
イバー部分を示す回路図である。他の部分は図５に示し
た従来例のチャージポンプ回路と同様のため説明を省略
する。
【００１９】図１において、１は出力段のＰチャネル型
ＭＯＳトランジスタ、２は出力段のＮチャネル型ＭＯＳ
トランジスタ、３は電源電圧Ｖｄｄを与える電圧源、４
は出力端子である。また、５は入力クロックＣＬＫのレ
ベルシフトした電圧をＰチャネル型ＭＯＳトランジスタ
に印加する第１のレベルシフト回路であって、電源電圧
Ｖｄｄと電圧源７からの電源電圧−Ｖｄｄが供給されて
いる。６は、入力クロックＣＬＫのレベルシフトした電
圧をＮチャネル型ＭＯＳトランジスタに印加する第２の
レベルシフト回路であって、電圧源８からの電源電圧２
Ｖｄｄと、接地電圧０Ｖが供給されている。また、９は
入力クロックＣＬＫを反転して、第１、第２のクロック
ドライバーに出力するインバータである。
ＭＯＳトランジスタ、２は出力段のＮチャネル型ＭＯＳ
トランジスタ、３は電源電圧Ｖｄｄを与える電圧源、４
は出力端子である。また、５は入力クロックＣＬＫのレ
ベルシフトした電圧をＰチャネル型ＭＯＳトランジスタ
に印加する第１のレベルシフト回路であって、電源電圧
Ｖｄｄと電圧源７からの電源電圧−Ｖｄｄが供給されて
いる。６は、入力クロックＣＬＫのレベルシフトした電
圧をＮチャネル型ＭＯＳトランジスタに印加する第２の
レベルシフト回路であって、電圧源８からの電源電圧２
Ｖｄｄと、接地電圧０Ｖが供給されている。また、９は
入力クロックＣＬＫを反転して、第１、第２のクロック
ドライバーに出力するインバータである。
【００２０】したがって、インバータ９に供給された電
源電圧をＶｄｄとし、入力クロックＣＬＫが０Ｖ〜Ｖｄ
ｄの振幅を有するとすると、第１のレベルシフト回路５
の出力は−Ｖｄｄ〜Ｖｄｄの振幅を有するので、Ｐチャ
ネル型ＭＯＳトランジスタ１がオンする時には、そのソ
ースドレイン間電圧Ｖｇｓ＝−２Ｖｄｄとなり、低イン
ピーダンス化が可能となる。したがって、本発明者が検
討したΔＶds(P)≒０、ΔＶds(N)≒０なる条件を実現す
ることができるようになるので、チャージポンプ回路の
電力効率を向上させることが可能になる。
源電圧をＶｄｄとし、入力クロックＣＬＫが０Ｖ〜Ｖｄ
ｄの振幅を有するとすると、第１のレベルシフト回路５
の出力は−Ｖｄｄ〜Ｖｄｄの振幅を有するので、Ｐチャ
ネル型ＭＯＳトランジスタ１がオンする時には、そのソ
ースドレイン間電圧Ｖｇｓ＝−２Ｖｄｄとなり、低イン
ピーダンス化が可能となる。したがって、本発明者が検
討したΔＶds(P)≒０、ΔＶds(N)≒０なる条件を実現す
ることができるようになるので、チャージポンプ回路の
電力効率を向上させることが可能になる。
【００２１】また、同様にして、第２のレベルシフト回
路６の出力は０〜２Ｖｄｄの振幅を有するので、Ｎチャ
ネル型ＭＯＳトランジスタ１がオンする時には、そのソ
ースドレイン間電圧Ｖｇｓ＝２Ｖｄｄとなり、低インピ
ーダンス化が可能となる。
路６の出力は０〜２Ｖｄｄの振幅を有するので、Ｎチャ
ネル型ＭＯＳトランジスタ１がオンする時には、そのソ
ースドレイン間電圧Ｖｇｓ＝２Ｖｄｄとなり、低インピ
ーダンス化が可能となる。
【００２２】図２は、上述したレベルシフト回路の構成
を示す回路図であり、図２（ａ）は第１のレベルシフト
回路、図２（ｂ）は第２のレベルシフト回路を示す。図
２（ａ）において、１０、１１はＰチャネル型ＭＯＳト
ランジスタ、１２はインバータ、ＩＮは図１のインバー
タ９の出力が印加される入力端子である。１３、１４は
ドレインとゲートがクロス接続されたＮチャネル型ＭＯ
Ｓトランジスタ、１５は出力端子である。この第１のレ
ベルシフト回路の電源は、Ｖｄｄと−Ｖｄｄである。
を示す回路図であり、図２（ａ）は第１のレベルシフト
回路、図２（ｂ）は第２のレベルシフト回路を示す。図
２（ａ）において、１０、１１はＰチャネル型ＭＯＳト
ランジスタ、１２はインバータ、ＩＮは図１のインバー
タ９の出力が印加される入力端子である。１３、１４は
ドレインとゲートがクロス接続されたＮチャネル型ＭＯ
Ｓトランジスタ、１５は出力端子である。この第１のレ
ベルシフト回路の電源は、Ｖｄｄと−Ｖｄｄである。
【００２３】図２（ｂ）において、１６、１７はＮチャ
ネル型ＭＯＳトランジスタ、１８はインバータ、ＩＮは
図１のインバータ９の出力が印加される入力端子であ
る。１９、２０はドレインとゲートがクロス接続された
Ｐチャネル型ＭＯＳトランジスタ、２１は出力端子であ
る。この第２のレベルシフト回路の電源は、２Ｖｄｄと
０Ｖである。
ネル型ＭＯＳトランジスタ、１８はインバータ、ＩＮは
図１のインバータ９の出力が印加される入力端子であ
る。１９、２０はドレインとゲートがクロス接続された
Ｐチャネル型ＭＯＳトランジスタ、２１は出力端子であ
る。この第２のレベルシフト回路の電源は、２Ｖｄｄと
０Ｖである。
【００２４】上述した構成において、第１のレベルシフ
ト回路の電源は、Ｖｄｄと−Ｖｄｄであるが、これに限
定されることなく、さらに高い電圧源、例えばＶｄｄと
−２Ｖｄｄを用いても良い。また、第２のレベルシフト
回路の電源は、２Ｖｄｄと０Ｖであるが、これに限定さ
れることなく、さらに高い電圧源、例えば３Ｖｄｄと０
Ｖを用いても良い。これにより、クロックドライバーの
出力をさらに低インピーダンス化することができる。
ト回路の電源は、Ｖｄｄと−Ｖｄｄであるが、これに限
定されることなく、さらに高い電圧源、例えばＶｄｄと
−２Ｖｄｄを用いても良い。また、第２のレベルシフト
回路の電源は、２Ｖｄｄと０Ｖであるが、これに限定さ
れることなく、さらに高い電圧源、例えば３Ｖｄｄと０
Ｖを用いても良い。これにより、クロックドライバーの
出力をさらに低インピーダンス化することができる。
【００２５】基本的には−Ｖｄｄの電圧源７、＋２Ｖｄ
ｄの電圧源８は特別に設ける。しかし、チャージポンプ
回路の昇圧電圧の一部を電圧源として用いることによ
り、回路構成が簡単となる。
ｄの電圧源８は特別に設ける。しかし、チャージポンプ
回路の昇圧電圧の一部を電圧源として用いることによ
り、回路構成が簡単となる。
【００２６】図３は、正の昇圧電圧を発生するチャージ
ポンプ回路を示す回路図である。図において、４つの電
荷転送用ＭＯＳトランジスタＭ１〜Ｍ４は直列接続され
ている。前段のＭ１、Ｍ２はＮチャネル型、後段のＭ
３、Ｍ４はＰチャネル型である。Ｍ１〜Ｍ４のゲート・
基板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同一
値となるようにソースと基板が同電位となるように接続
されている。また、Ｍ１のソースには入力電圧Ｖｉｎと
して電源電圧Ｖｄｄが供給されている。また、Ｍ４のド
レインからの昇圧電圧Ｖｏｕｔが出力され、電流負荷Ｌ
ｏａｄに供給される。
ポンプ回路を示す回路図である。図において、４つの電
荷転送用ＭＯＳトランジスタＭ１〜Ｍ４は直列接続され
ている。前段のＭ１、Ｍ２はＮチャネル型、後段のＭ
３、Ｍ４はＰチャネル型である。Ｍ１〜Ｍ４のゲート・
基板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同一
値となるようにソースと基板が同電位となるように接続
されている。また、Ｍ１のソースには入力電圧Ｖｉｎと
して電源電圧Ｖｄｄが供給されている。また、Ｍ４のド
レインからの昇圧電圧Ｖｏｕｔが出力され、電流負荷Ｌ
ｏａｄに供給される。
【００２７】Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢは不図示のクロックドライ
バーから出力される。
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢは不図示のクロックドライ
バーから出力される。
【００２８】電荷転送用ＭＯＳトランジスタＭ１とＭ２
の各ゲートには反転レベルシフト回路Ｓ１とＳ２の出力
が供給されている。また、電荷転送用ＭＯＳトランジス
タＭ３とＭ４の各ゲートには非反転レベルシフト回路Ｓ
３とＳ４の出力が供給されている。
の各ゲートには反転レベルシフト回路Ｓ１とＳ２の出力
が供給されている。また、電荷転送用ＭＯＳトランジス
タＭ３とＭ４の各ゲートには非反転レベルシフト回路Ｓ
３とＳ４の出力が供給されている。
【００２９】詳しい動作については説明を省略するが、
このチャージポンプ回路の２段目から、出力トランジス
タＭｍ、コンデンサＣｍから成る２Ｖｄｄ出力回路を経
て、安定した直流レベル２Ｖｄｄを得ることができる。
したがって、これを電圧源８として用いれば好適であ
る。
このチャージポンプ回路の２段目から、出力トランジス
タＭｍ、コンデンサＣｍから成る２Ｖｄｄ出力回路を経
て、安定した直流レベル２Ｖｄｄを得ることができる。
したがって、これを電圧源８として用いれば好適であ
る。
【００３０】また、図４はマイナス昇圧（０Ｖ以下の昇
圧）を行う２段チャージポンプ回路を示す回路図であ
る。この２段チャージポンプ回路は、−２Ｖｄｄの昇圧
電圧を出力するものである。図において、クロックパル
スＣＬＫ’、ＣＬＫＢ’とレベルシフト回路の組み合わ
せを変更している。すなわち、電荷転送用ＭＯＳトラン
ジスタＭ１’、Ｍ２’、Ｍ３’が直列接続され、その接
続ノードに結合コンデンサＣ１’、Ｃ２’が接続されて
いる。Ｍ１’はＰチャネル型でソースに接地電位（０
Ｖ）が印加されている。Ｍ２’、Ｍ３’はＮチャネル型
である。
圧）を行う２段チャージポンプ回路を示す回路図であ
る。この２段チャージポンプ回路は、−２Ｖｄｄの昇圧
電圧を出力するものである。図において、クロックパル
スＣＬＫ’、ＣＬＫＢ’とレベルシフト回路の組み合わ
せを変更している。すなわち、電荷転送用ＭＯＳトラン
ジスタＭ１’、Ｍ２’、Ｍ３’が直列接続され、その接
続ノードに結合コンデンサＣ１’、Ｃ２’が接続されて
いる。Ｍ１’はＰチャネル型でソースに接地電位（０
Ｖ）が印加されている。Ｍ２’、Ｍ３’はＮチャネル型
である。
【００３１】また、Ｍ１’のゲートには反転レベルシフ
ト回路Ｓ１’の出力が印加され、Ｍ２’、Ｍ３’のゲー
トには非反転レベルシフト回路Ｓ２’、Ｓ３’の出力が
印加されている。そして、電荷転送用ＭＯＳトランジス
タＭ３’のドレインからマイナス昇圧電圧−Ｖｏｕｔが
出力され、電流負荷Ｌｏａｄに供給される。
ト回路Ｓ１’の出力が印加され、Ｍ２’、Ｍ３’のゲー
トには非反転レベルシフト回路Ｓ２’、Ｓ３’の出力が
印加されている。そして、電荷転送用ＭＯＳトランジス
タＭ３’のドレインからマイナス昇圧電圧−Ｖｏｕｔが
出力され、電流負荷Ｌｏａｄに供給される。
【００３２】図において、２段目の電荷転送ＭＯＳトラ
ンジスタＭ２’から−Ｖｄｄを取り出す出力回路が設け
られている。この回路は非反転レベルシフト回路Ｓ２’
によって制御されたＭＯＳトランジスタＭｍ’とコンデ
ンサＣｍ’から構成されている。この回路によれば、−
Ｖｄｄの安定した直流電圧が得られるので、これを電圧
源７として用いれば好適である。
ンジスタＭ２’から−Ｖｄｄを取り出す出力回路が設け
られている。この回路は非反転レベルシフト回路Ｓ２’
によって制御されたＭＯＳトランジスタＭｍ’とコンデ
ンサＣｍ’から構成されている。この回路によれば、−
Ｖｄｄの安定した直流電圧が得られるので、これを電圧
源７として用いれば好適である。
【００３３】
【発明の効果】本発明によれば、レベルシフト回路によ
り、クロックドライバーのトランジスタがオンする時の
ソースドレイン間電圧Ｖｇｓをクロックドライバーの電
源電圧より高くしているので、クロックドライバーを低
インピーダンス化することができる。
り、クロックドライバーのトランジスタがオンする時の
ソースドレイン間電圧Ｖｇｓをクロックドライバーの電
源電圧より高くしているので、クロックドライバーを低
インピーダンス化することができる。
【００３４】これにより、ΔＶds(P)≒０、ΔＶds(N)≒
０なる条件を実現することができるようになるので、チ
ャージポンプ回路の電力効率を向上させることが可能に
なる。
０なる条件を実現することができるようになるので、チ
ャージポンプ回路の電力効率を向上させることが可能に
なる。
【００３５】また、レベルシフト回路の電圧源として、
チャージポンプ回路の昇圧電圧を利用しているので回路
構成が簡単である。
チャージポンプ回路の昇圧電圧を利用しているので回路
構成が簡単である。
【図１】本発明の実施形態に係るチャージポンプ回路の
クロックドライバー部分を示す回路図である。
クロックドライバー部分を示す回路図である。
【図２】レベルシフト回路を示す回路図である。
【図３】正の昇圧電圧を発生するチャージポンプ回路を
示す回路図である。
示す回路図である。
【図４】マイナス昇圧（０Ｖ以下の昇圧）を行う２段チ
ャージポンプ回路を示す回路図である。
ャージポンプ回路を示す回路図である。
【図５】４段のディクソン・チャージポンプ回路を示す
概略回路図である。
概略回路図である。
【図６】クロックパルスと電荷転送電流との関係を示す
図である。
図である。
１ Ｐチャネル型ＭＯＳトランジスタ ２ Ｎチャネル型ＭＯＳトランジスタ ３ 電圧源 ４ 出力端子 ５ 第１のレベルシフト回路 ６ 第２のレベルシフト回路 ７ 電圧源 ８ 電圧源 ９ インバータ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０１Ｌ 27/148 Ｆターム(参考） 4M118 AA04 AB01 BA21 DA01 DB20 5F038 BG05 BG07 5H430 BB03 BB05 BB09 BB11 BB20 CC06 EE06 EE07 EE12 EE13 EE17 EE18 5H730 AA14 AS00 AS04 BB02 BB57 BB86 BB89 DD04 FG01 5J056 AA32 BB01 CC03 CC21 CC30 DD13 DD40 EE11 FF08 GG06
Claims (3)
- 【請求項１】 初段の電荷転送ＭＯＳトランジスタに所
定の入力電圧が印加されると共に直列接続された複数の
電荷転送用ＭＯＳトランジスタと、前記電荷転送用ＭＯ
Ｓトランジスタの各接続点に一端が接続された結合コン
デンサと、前記結合コンデンサの他端に交互に逆相のク
ロックパルスを供給するクロックドライバーとを備え、
後段の電荷転送用ＭＯＳトランジスタから昇圧電圧を出
力するチャージポンプ回路において、 前記クロックドライバーの入力クロックの電圧を該クロ
ックドライバーの電源電圧より高い電圧にレベルシフト
するレベルシフト回路を設けたことを特徴とするチャー
ジポンプ回路。 - 【請求項２】 前記レベルシフト回路の電源として前記
チャージポンプ回路又は他のチャージポンプ回路から取
り出された昇圧電圧を用いたことを特徴とする請求項１
に記載のチャージポンプ回路。 - 【請求項３】 前記クロックドライバーは、Ｐチャネル
トランジスタとＮチャネルトランジスタとを直列接続し
たＣＭＯＳドライバーであり、前記Ｐチャネルトランジ
スタに印加される入力クロックの電圧をレベルシフトす
る第１のレベルシフト回路と、前記Ｎチャネルトランジ
スタに印加される入力クロックの電圧をレベルシフトす
る第２のレベルシフト回路とを備え、前記入力クロック
に応じて前記Ｐチャネルトランジスタ又はＮチャネルト
ランジスタがオンする時に、前記クロックドライバーの
電源電圧Ｖｄｄ以上のソースゲート間電圧Ｖｇｓが印加
されるようにしたことを特徴とする請求項１に記載のチ
ャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190795A JP3524845B2 (ja) | 2000-06-26 | 2000-06-26 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190795A JP3524845B2 (ja) | 2000-06-26 | 2000-06-26 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009250A true JP2002009250A (ja) | 2002-01-11 |
| JP3524845B2 JP3524845B2 (ja) | 2004-05-10 |
Family
ID=18690204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190795A Expired - Fee Related JP3524845B2 (ja) | 2000-06-26 | 2000-06-26 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3524845B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259520A (ja) * | 2006-03-20 | 2007-10-04 | Rohm Co Ltd | 負昇圧チャージポンプ回路、ｌｃｄドライバｉｃ、液晶表示装置 |
| JP2010279089A (ja) * | 2009-05-26 | 2010-12-09 | Renesas Electronics Corp | 昇圧回路 |
| JP2011166916A (ja) * | 2010-02-08 | 2011-08-25 | Renesas Electronics Corp | 電圧変換回路、及び電圧変換方法 |
-
2000
- 2000-06-26 JP JP2000190795A patent/JP3524845B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259520A (ja) * | 2006-03-20 | 2007-10-04 | Rohm Co Ltd | 負昇圧チャージポンプ回路、ｌｃｄドライバｉｃ、液晶表示装置 |
| US8085257B2 (en) | 2006-03-20 | 2011-12-27 | Rohm Co., Ltd. | Negative step-up charge pump circuit, LCD driver IC, and liquid crystal display device |
| JP2010279089A (ja) * | 2009-05-26 | 2010-12-09 | Renesas Electronics Corp | 昇圧回路 |
| JP2011166916A (ja) * | 2010-02-08 | 2011-08-25 | Renesas Electronics Corp | 電圧変換回路、及び電圧変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3524845B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100407100B1 (ko) | 차지 펌프 회로 | |
| US6515535B2 (en) | Charge pump circuit | |
| KR100674553B1 (ko) | 차지 펌프 회로 | |
| JP4849907B2 (ja) | チャージポンプ回路 | |
| US7602233B2 (en) | Voltage multiplier with improved efficiency | |
| TW522648B (en) | Charge pump circuit | |
| JP2004140892A (ja) | 昇圧回路 | |
| JPH1118417A (ja) | 半導体集積回路装置 | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| JP2003033006A (ja) | チャージポンプ回路 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| JP3475178B2 (ja) | チャージポンプ回路 | |
| JP3524845B2 (ja) | チャージポンプ回路 | |
| JP2002233134A (ja) | チャージポンプ回路 | |
| JP2001211637A (ja) | チャージポンプ回路 | |
| JP2004336985A (ja) | チャージポンプ回路 | |
| JP2002084740A (ja) | チャージポンプ回路 | |
| JP3469838B2 (ja) | レベルシフト回路 | |
| JP3354708B2 (ja) | 半導体昇圧回路 | |
| JP3475164B2 (ja) | チャージポンプ回路 | |
| KR100663984B1 (ko) | 시스템 온 글래스(ＳｏＧ)를 위한 소 면적 차지 펌프 회로 | |
| JP4281360B2 (ja) | チャージポンプ回路 | |
| JP4581415B2 (ja) | パルス昇圧回路、昇圧回路、及びチャージポンプ回路 | |
| JP2006050867A (ja) | チャージポンプ回路 | |
| JP2006050868A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |