JP3548161B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路 Download PDFInfo
- Publication number
- JP3548161B2 JP3548161B2 JP2002017322A JP2002017322A JP3548161B2 JP 3548161 B2 JP3548161 B2 JP 3548161B2 JP 2002017322 A JP2002017322 A JP 2002017322A JP 2002017322 A JP2002017322 A JP 2002017322A JP 3548161 B2 JP3548161 B2 JP 3548161B2
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- charge pump
- pump circuit
- vgs
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、電源回路等に用いられるチャージポンプ回路に関し、特に高効率、大電流出力を可能としたチャージポンプ回路に関する。
【0002】
【従来の技術】
近年のビデオカメラ、デジタルスチールカメラ(DSC)、DSCフォーン等の映像機器は、その映像を取り込むためにCCD(Charge Coupled Devices)を使用している。CCDを駆動するためのCCD駆動回路は、プラス、マイナスの高電圧(十数V)で且つ大電流(数mA)の電源回路を必要とする。現在、この高電圧はスイッチングレギュレータを用いて生成している。
【0003】
スイッチングレギュレータは高性能、即ち高い電力効率(出力電力/入力電力)にて、高電圧を生成することができる。しかし、この回路は電流のスイッチング時に高調波ノイズを発生する欠点があり、電源回路をシールドして用いなければならない。更に外部部品としてコイルを必要とする。
【0004】
一方チャージポンプ回路は、小ノイズで高電圧を生成できるが、従来より電力効率が悪いという欠点があり、電力効率を最優先の仕様とする携帯機器の電源回路として、これを使用することはできない。そこで、高性能のチャージポンプ回路が実現できれば、携帯機器の小型化に貢献できる。
【0005】
従来の最も基本的なチャージポンプ回路としてディクソン(Dickson)チャージポンプ回路が知られいる。この回路は、例えば技術文献「John F.Dickson “On−chip High−Voltage Generation in MNOS Integrated Circuits Using an Improved Voltage Multiplier Technique” IEEE JOURNAL OF SOLID−STATE CIRCUITS,VOL.SC−11,NO.3 pp.374−378 JUNE 1976.」に詳しく記載されている。
【0006】
図14は4段のディクソン・チャージポンプ回路を示す概略回路図である。図14において5つのダイオードが直列接続されている。Cは結合容量、CLは出力容量、CLKとCLKBは互いに逆相の入力クロックパルスである。また、51はクロックドライバー、52は電流負荷である。
【0007】
安定状態において、出力に定電流Ioutが流れる場合、チャージポンプ回路への入力電流は、入力電圧Vinからの電流とクロックドライバーから供給される電流となる。これらの電流は、寄生容量への充放電電流を無視すると次のようになる。Φ1= ハイ(High)、Φ2=ロウ(Low)の期間、図中の実線矢印の方向に2Ioutの平均電流が流れる。
【0008】
また、Φ1=ロウ(Low)、Φ2= ハイ(High)の期間、図の破線矢印の方向に2Ioutの平均電流が流れる。クロックサイクルでのこれらの平均電流は全てIoutとなる。安定状態におけるチャージポンプ回路の昇圧電圧Voutは以下のように表わされる。
【0009】
【数1】
【0010】
ここで、Vφ’は各接続ノードにおいて、クロックパルスの変化に伴い結合容量によって生じる電圧振幅である。Vlは出力電流Ioutによって生じる電圧降下、Vinは入力電圧であり、通常プラス昇圧では電源電圧Vdd、マイナス昇圧では0Vとしている。Vdは順方向バイアスダイオード電圧(Forward biasdiode voltage)nはポンピング段数である。更に、VlとVφ’は次式でされる。
【0011】
【数2】
【0012】
【数3】
【0013】
ここで、Cはクロック結合容量(clock coupling capacitance)、CSは各接続ノードにおける寄生容量(stray capacitance at each node)、Vφはクロックパルスの振幅(clock pulse amplitude)、fはクロックパルスの周波数、Tはクロック周期(clock period)である。チャージポンプ回路の電力効率は、クロックドライバーから寄生容量に流れる充放電電流を無視し、Vin=Vddとすると以下の式で表される。
【0014】
【数4】
【0015】
【発明が解決しようとする課題】
上述したように、チャージポンプ回路においては、ダイオードを電荷転送素子(charge transfer device) として用いて電荷を次段へと次々に転送することにより昇圧を行っている。
【0016】
MOS集積回路への搭載を考えると、プロセスへの適合性からpn接合のダイオードよりMOSトランジスタを使用する方が実現しやすい。そこで、電荷転送用素子としてダイオードの代わりにMOSトランジスタを用いることが提案された。この場合は式(1)において、VdはMOSトランジスタの閾値電圧(threshold voltage)Vtとなる。
【0017】
しかしながら、従来のチャージポンプ回路では、Vt分だけ電圧ロスが生じてしまう。そこで、本発明は、電荷転送用MOSトランジスタの閾値電圧Vtに起因する電圧ロスを無くして高効率かつ大出力電流のチャージポンプ回路を提供することを目的とする。
【0018】
また、本発明は全ての電荷転送用MOSトランジスタのゲートソース間電圧Vgsの絶対値をできる限り一定値に近づけることによりゲート酸化膜耐圧を確保すると共に、電荷転送用MOSトランジスタの最適設計を可能にすることを目的とする。
【0019】
【課題を解決するための手段】
請求項1のチャージポンプ回路は、初段の電荷転送MOSトランジスタに所定の外部電圧が印加されると共に直列接続された複数のPチャネル型の電荷転送用MOSトランジスタと、前記電荷転送用MOSトランジスタの各接続点に一端が接続された結合コンデンサと、前記結合コンデンサの他端に交互に逆相のクロックパルスを供給するクロックドライバーとを備え、後段の電荷転送用MOSトランジスタから正の昇圧電圧を出力するチャージポンプにおいて、
前記クロックパルスに応じて前記チャージポンプ回路の前記電荷転送用MOSトランジスタのオンオフを制御する複数のレベルシフト回路を設け、該レベルシフト回路の高電位側の電源としてチャージポンプ回路の各段の出力を供給することを特徴とする。
【0020】
かかる手段によれば、レベルシフト回路により電荷転送MOSトランジスタがオンした時に、レベルシフトされた高いゲート電圧が供給されるので、電荷転送用MOSトランジスタの閾値電圧Vtに起因する電圧ロスを無くして高効率かつ大出力電流のチャージポンプ回路を提供することができる。
【0021】
【発明の実施の形態】
以下、本発明の実施形態について、図1〜図11を参照しながら説明する。図1は、本発明の第1の実施形態に係る3段チャージポンプ回路を示す回路図である。
【0022】
図1において、4つの電荷転送用MOSトランジスタM1〜M4は直列接続されている。M1〜M4は全てPチャネル型である。M1〜M4のゲート・基板間電圧Vgbはゲート・ソース間電圧Vgsと同一値となるように、ソースと基板が同電位となるように接続されている。また、M1のソースには入力電圧Vinとして、電源電圧Vdd(外部電圧であり、例えば+5V)が供給されている。また、M4のドレインからの昇圧電圧Voutが出力され、電流負荷Lに供給される。
【0023】
C1、C2、C3は電荷転送用MOSトランジスタM1〜M4の接続点(ポンピングノード)に一端が接続された結合コンデンサである。結合コンデンサC1〜C3の他端にはクロックパルスCLKとこれと逆相のクロックパルスCLKBが交互に印加される。クロックパルスCLK、CLKBはクロックドライバーCDを介して供給される。クロックドライバーCDの電源電圧はVddとすると、クロックパルスCLK、CLKBの振幅はVddである。
【0024】
電荷転送用MOSトランジスタM1〜M4の各ゲートにはレベルシフト回路S1〜S4の出力が供給されている。レベルシフト回路S1〜S4は後述するようにいずれも同じ構成を有しており、クロックパルスCLK’、CLKB’が交互に入力される。クロックパルスCLK’、CLKB’も同様にクロックドライバーCDを介して供給される。
【0025】
レベルシフト回路S1〜S4の回路構成及び動作波形図を図2に示す。図2(a)に示すように、このレベルシフト回路は入力インバータINV、差動入力MOSトランジスタM11とM12、クロス接続されたMOSトランジスタM13とM14とを備える。ここまでの構成は従来のレベルシフト回路と同様である。
【0026】
このレベルシフト回路は、これらに加えてプルアップ接続されたMOSトランジスタM15、M16を備えている。そして、MOSトランジスタM15のゲートには電圧V11が印加されると共にソースには電位A(高電位側の電源)が印加されている。
【0027】
また、MOSトランジスタM16のゲートにはV11と逆相の電圧V12が印加されると共にソースには電位B(低電位側の電源)が印加されている。ここで、電位A>電位Bである。M11、M12はNチャネル型、M13〜M16はPチャネル型である。
【0028】
また、図2(b)に示すように、上述の構成のレベルシフト回路において、MOSトランジスタM15、M16をインバータ構成とするように変更してもよい。上述した構成のレベルシフト回路の動作波形を図2(c)に示す。
【0029】
従来のレベルシフト回路がハイ(High)電圧と0Vを出力するのに対して、このレベルシフト回路は電位Aと中間電位B(A>B>0V)を交互に出力する点が特徴である。入力電圧と出力電圧との関係で見ると、このレベルシフト回路は非反転回路である。
【0030】
レベルシフト回路S1〜S4とチャージポンプ回路との接続関係は以下の通りである。レベルシフト回路S1にはクロックパルスCLK’が入力され、高電位側の電源としてM1とM2の接続点の電位V1、低電位側の電源として接地電圧(=0V)が供給されている。レベルシフト回路S1はクロックパルスCLK’がロウレベルの時、「0V」をM1のゲートに出力する。これにより、M1はオンする。また、クロックパルスCLK’がハイレベルの時、「V1=2Vdd」をM1のゲートに出力する。これにより、M1はオフする。
【0031】
レベルシフト回路S2にはクロックパルスCLKB’が入力され、高電位側の電源としてM2とM3の接続点の電位V2、低電位側の電源として接地電圧(=0V)が供給されている。レベルシフト回路S2はクロックパルスCLKB’がロウレベルの時、「0V」をM2のゲートに出力する。これにより、M2はオンする。また、クロックパルスCLKB’がハイレベルの時、「V2」をM1のゲートに出力する。これにより、M2はオフする。
【0032】
レベルシフト回路S3にはクロックパルスCLK’が入力され、高電位側の電源として、M3とM4の接続点の電位V3、低電位側の電源として接地電圧(=0V)が供給されている。レベルシフト回路S3はクロックパルスCLK’がロウレベルの時、「0V」をM3のゲートに出力する。これにより、M3はオンする。また、クロックパルスCLKB’がハイレベルの時、「V3」をM3のゲートに出力する。これにより、M3はオフする。
【0033】
レベルシフト回路S4にはクロックパルスCLKB’が入力され、高電位側の電源としてVout(=4Vdd)、低電位側の電源として接地電圧(=0V)が供給されている。レベルシフト回路S4はクロックパルスCLKB’がロウレベルの時、「0V」をM4のゲートに出力する。これにより、M4はオンする。また、クロックパルスCLKB’がハイレベルの時、「Vout」をM4のゲートに出力する。これにより、M4はオフする。
【0034】
なお、クロックパルスCLK’とCLKB’は夫々クロックパルスCLKとCLKBから作成されるが、電荷転送用MOSトランジスタM1〜M4に電流が逆流するのを防止するために、ロウ(Low)の期間が短くなっている。電荷転送用MOSトランジスタM1〜M4はダイオード接続されていないので逆方向電流が流れる危険があり、これは電力効率を悪化させる。そこで、この逆方向電流を防ぐため、電荷転送用MOSトランジスタM1〜M4のオンの期間は短くして、オフの期間に、結合コンデンサC1〜C3に印加されるクロックパルスCLK、CLKBを変化させてポンピングを行っている。このようなクロックパルスの位相関係は図3に示されている。
【0035】
上述した構成のチャージポンプ回路によれば、電荷転送用トランジスタM1〜M4のゲート・ソース間電圧Vgs(トランジスタがオン状態の時)の値は以下の通りである。
Vgs(M1)=0V−V1
Vgs(M2)=0V−V2
Vgs(M3)=0V−V3
Vgs(M4)=0V−V4
次に、定常状態のチャージポンプの昇圧動作について考える。図4は各ポンピングノードの電圧波形V1、V2、V3、Voutを示す図である。この図
から明らかなように、M1,M3オンの時(CLK’=L)には、V1=Vdd,V2=3Vdd,V3=3Vddである。
【0036】
一方、M2,M4オンの時、(CLKB’=L)、V1=2Vdd,V2=2Vdd,V3=4Vddである。
【0037】
したがって、Vgs(M1オン時)=−V1=−Vdd
Vgs(M2オン時)=−V2=−2Vdd
Vgs(M3オン時)=−V3=−3Vdd
Vgs(M4オン時)=−V4=−4Vdd
したがって、M2〜M4については、絶対値で2Vdd以上の高いVgs
が加えられるため、M2〜M4のオン抵抗がより低減され、高効率で大出力電流のチャージポンプ回路が実現できる。また、電荷転送MOSトランジスタM1〜M4は全てPチャネル型で構成しているので、製造工程を短縮することができる。なお本実施形態では、3段チャージポンプ回路について説明したが、その段数は3段に限定されることはない。
【0038】
次に本発明の第2の実施形態に係るチャージポンプ回路について図5を参照しながら説明する。第1の実施形態と異なる点は、レベルシフト回路S3,S4の低電位側の電源として、電源電圧Vdd(外部電圧であり、例えば+5V)が供給されている点である。
【0039】
これにより、電荷転送用トランジスタM1〜M4のゲート・ソース間電圧Vgs(トランジスタがオン状態の時)は以下の通りである。
Vgs(M1)=0V−V1
Vgs(M2)=0V−V2
Vgs(M3)=Vdd−V3
Vgs(M4)=Vdd−V4
ここで、定常状態の各ポンピングノードの電圧V1、V2、V3、Voutは第1の実施形態と同じである(図4参照)。
【0040】
したがって、Vgs(M1オン時)=−V1=−Vdd
Vgs(M2オン時)=−V2=−2Vdd
Vgs(M3オン時)=Vdd−V3=Vdd−3Vdd=−2Vdd
Vgs(M4オン時)=Vdd−V4=Vdd−4Vdd=−3Vdd
このように、電荷転送用トランジスタM1〜M4がオン状態の時のゲート・ソース間電圧Vgsは、均一ではないが、第1の実施形態に比してその差は小さくすることができる。したがって、電荷転送用MOSトランジスタM1〜M4のゲート酸化膜厚(thickness of gate oxide)は一律に3Vdd(絶対値)
に耐える厚みに設計すれば良いので、第1の実施形態(電荷転送用MOSトランジスタのVgsがより不均一である)に比べて、オン抵抗(ON−state resistance)を低く設計でき効率が良い。
【0041】
次に本発明の第3の実施形態に係るチャージポンプ回路について図6を参照しながら説明する。第1の実施形態と異なる点は、レベルシフト回路S3,S4の低電位側の電源として、チャージポンプ回路の途中段の出力、V1,V2を供給している点である。
【0042】
これにより、電荷転送用トランジスタM1〜M4のゲート・ソース間電圧Vgs(トランジスタがオン状態の時)は以下の通りである。
Vgs(M1)=0V−V1
Vgs(M2)=0V−V2
Vgs(M3)=V1−V3
Vgs(M4)=V2−V4
ここで、定常状態の各ポンピングノードの電圧V1、V2、V3、Voutは第1の実施形態と同じである(図4参照)。
【0043】
したがって、Vgs(M1オン時)=−V1=−Vdd
Vgs(M2オン時)=−V2=−2Vdd
Vgs(M3オン時)=V1−V3=Vdd−3Vdd=−2Vdd
Vgs(M4オン時)=V2−V4=2Vdd−4Vdd=−2Vdd
このように、ゲートソース間電圧Vgsは、M1についてのみ−Vdd、M2〜M4については、全て−2Vddとすることができる。したがって、電荷転送用MOSトランジスタM1〜M4のゲート酸化膜厚(thickness of gate oxide)は一律に2Vdd(絶対値)に耐える厚みに設計すれば良いので、第1および第2の実施形態(電荷転送用MOSトランジスタのVgsがより不均一である)に比べて、オン抵抗(ON−state resistance)を低く設計でき効率が良い。
【0044】
次に本発明の第4の実施形態に係るチャージポンプ回路について図7を参照しながら説明する。第1の実施形態と異なる点は、レベルシフト回路S3の
低電位側の電源として、電源電圧Vddを供給すると共に、レベルシフト回路S4の低電位側の電源として、チャージポンプ回路の途中段の出力V2を供給している点である。
【0045】
これにより、電荷転送用トランジスタM1〜M4のゲート・ソース間電圧Vgs(トランジスタがオン状態の時)は以下の通りである。
Vgs(M1)=0V−V1
Vgs(M2)=0V−V2
Vgs(M3)=Vdd−V3
Vgs(M4)=V2−V4
ここで、定常状態の各ポンピングノードの電圧V1、V2、V3、Voutは第1の実施形態と同じである(図4参照)。
【0046】
したがって、Vgs(M1オン時)=−V1=−Vdd
Vgs(M2オン時)=−V2=−2Vdd
Vgs(M3オン時)=Vdd−V3=Vdd−3Vdd=−2Vdd
Vgs(M4オン時)=V2−V4=2Vdd−4Vdd=−2Vdd
このように、ゲートソース間電圧Vgsは、M1についてのみ−Vdd、M2〜M4については、全て−2Vddとなるので、この実施形態は前述した第3の実施形態と等価である。
【0047】
次に、本発明の第5の実施形態に係るチャージポンプ回路について図8を参照しながら説明する。上述したチャージポンプ回路はプラス昇圧を行うものであるが、図8はマイナス昇圧(0V以下の昇圧)を行う3段チャージポンプ回路を示す回路図である。このチャージポンプ回路は、−3Vddの昇圧電圧を出力するものである。
【0048】
図8において、4つの電荷転送用MOSトランジスタM1〜M4は直列接続されている。M1〜M4は全てNチャネル型である。M1〜M4のゲート・基板間電圧Vgbはゲート・ソース間電圧Vgsと同一値となるように、ソースと基板が同電位となるように接続されている。これは、バックゲートバイアス効果を抑制するためである。また、M1のソースには入力電圧Vinとして、接地電圧0Vが供給されている。また、M4のドレインからの昇圧電圧Vout(−3Vdd)が出力され、電流負荷Lに供給される。
【0049】
C1、C2、C3は電荷転送用MOSトランジスタM1〜M4の接続点(ポンピングノード)に一端が接続された結合コンデンサである。結合コンデンサC1〜C3の他端にはクロックパルスCLKとこれと逆相のクロックパルスCLKBが交互に印加される。クロックパルスCLK、CLKBはクロックドライバーCDを介して供給される。クロックドライバーCDの電源電圧はVddとすると、クロックパルスCLK、CLKBの振幅はVddである。
【0050】
電荷転送用MOSトランジスタM1〜M4の各ゲートにはレベルシフト回路S1〜S4の出力が供給されている。レベルシフト回路S1〜S4の構成は、
上述したものと同じであるので説明を省略する(図2参照)。レベルシフト回路S1〜S4には、クロックパルスCLK’、CLKB’が交互に入力される。クロックパルスCLK’、CLKB’も同様にクロックドライバーCDを介して供給される。
【0051】
レベルシフト回路S1〜S4とチャージポンプ回路との接続関係は以下の通りである。レベルシフト回路S1にはクロックパルスCLK’が入力され、高電位側の電源として電源電圧Vddが供給されると共に、低電位側の電源として、M1とM2の接続点の電位V1が供給されている。レベルシフト回路S1はクロックパルスCLK’がハイレベルの時、「Vdd」をM1のゲートに出力する。これにより、M1はオンする。また、クロックパルスCLK’がロウレベルの時、「V1=−Vdd」をM1のゲートに出力する。これにより、M1はオフする。
【0052】
レベルシフト回路S2にはクロックパルスCLKB’が入力され、高電位側の電源として、電源電圧Vddが供給されると共に、低電位側の電源として、M2とM3の接続点の電位V2が供給されている。レベルシフト回路S2はクロックパルスCLKB’がハイレベルの時、「Vdd」をM2のゲートに出力する。これにより、M2はオンする。また、クロックパルスCLKB’がロウレベルの時、「V2=−2Vdd」をM1のゲートに出力する。これにより、M2はオフする。
【0053】
レベルシフト回路S3にはクロックパルスCLK’が入力され、高電位側の電源として、電源電圧Vddが供給されると共に、低電位側の電源としてM3とM4の接続点の電位V3が供給されている。レベルシフト回路S3はクロックパルスCLK’がハイレベルの時、「Vdd」をM3のゲートに出力する。これにより、M3はオンする。また、クロックパルスCLKB’がロウレベルの時、「V3=−3Vdd」をM3のゲートに出力する。これにより、M3はオフする。
【0054】
レベルシフト回路S4にはクロックパルスCLKB’が入力され、高電位側の電源として、電源電圧Vddが供給されると共に、低電位側の電源として出力電圧Vout(=−3Vdd)が供給されている。レベルシフト回路S4はクロックパルスCLKB’がハイレベルの時、「Vdd」をM4のゲートに出力する。これにより、M4はオンする。また、クロックパルスCLKB’がロウレベルの時、「Vout」をM4のゲートに出力する。これにより、M4はオフする。
【0055】
なお、クロックパルスCLK’とCLKB’は夫々クロックパルスCLKとCLKBから作成されるが、電荷転送用MOSトランジスタM1〜M4に電流が逆流するのを防止するために、ロウ(Low)の期間が長くなっている。電荷転送用MOSトランジスタM1〜M4はダイオード接続されていないので逆方向電流が流れる危険があり、これは電力効率を悪化させる。そこで、この逆方向電流を防ぐため、電荷転送用MOSトランジスタM1〜M4のオンの期間は短くして、オフの期間に、結合コンデンサC1〜C3に印加されるクロックパルスCLK、CLKBを変化させてポンピングを行っている。このようなクロックパルスの位相関係は図9に示されている。
【0056】
上述した構成のチャージポンプ回路によれば、電荷転送用トランジスタM1〜M4のゲート・ソース間電圧Vgs(トランジスタがオン状態の時)の値は以下の通りである。
Vgs(M1)=Vdd−V1
Vgs(M2)=Vdd−V2
Vgs(M3)=Vdd−V3
Vgs(M4)=Vdd−V4
次に、定常状態のチャージポンプの昇圧動作について考える。図10は各ポンピングノードの電圧波形V1、V2、V3、Voutを示す図である。この図から明らかなように、M1,M3オンの時(CLK’=H)には、V1=0V,V2=−2Vdd,V3=−2Vddである。
【0057】
一方、M2,M4オンの時、(CLKB’=H)、V1=−Vdd,V2=−Vdd,V3=−3Vddである。
したがって、Vgs(M1オン時)=Vdd−0V=Vdd
Vgs(M2オン時)=Vdd−V2=Vdd−(−Vdd)=2Vdd
Vgs(M3オン時)=Vdd−V3=Vdd−(−2Vdd)=3Vdd
Vgs(M4オン時)=Vdd−V4=Vdd−(−3Vdd)=4Vdd
したがって、M2〜M4については、絶対値で2Vdd以上の高いVgs
が加えられるため、M2〜M4のオン抵抗がより低減され、高効率で大出力電流のチャージポンプ回路が実現できる。また、電荷転送MOSトランジスタM1〜M4は全てNチャネル型で構成しているので、製造工程を短縮することができる。なお本実施形態では、3段チャージポンプ回路について説明したが、その段数は3段に限定されることはない。
【0058】
次に本発明の第6の実施形態に係るチャージポンプ回路について図11を参照しながら説明する。第5の実施形態と異なる点は、レベルシフト回路S3,S4の低電位側の電源として、接地電圧0Vが供給されている点である。
【0059】
これにより、電荷転送用トランジスタM1〜M4のゲート・ソース間電圧Vgs(トランジスタがオン状態の時)は以下の通りである。
Vgs(M1)=Vdd−V1
Vgs(M2)=Vdd−V2
Vgs(M3)=−V3
Vgs(M4)=−V4
ここで、定常状態の各ポンピングノードの電圧V1、V2、V3、Voutは第5の実施形態と同じである(図10参照)。
【0060】
したがって、Vgs(M1オン時)=Vdd
Vgs(M2オン時)=2Vdd
Vgs(M3オン時)=−V3==−(−2Vdd)=2Vdd
Vgs(M4オン時)=−V4==−(−3Vdd)=3Vdd
このように、電荷転送用トランジスタM1〜M4がオン状態の時のゲート・ソース間電圧Vgsは、均一ではないが、第5の実施形態に比してその差は小さくすることができる。したがって、電荷転送用MOSトランジスタM1〜M4のゲート酸化膜厚(thickness of gate oxide)は一律に3Vdd(絶対値)
に耐える厚みに設計すれば良いので、第5の実施形態(電荷転送用MOSトランジスタのVgsがより不均一である)に比べて、オン抵抗(ON−state resistance)を低く設計でき効率が良い。
【0061】
次に本発明の第7の実施形態に係るチャージポンプ回路について図12を参照しながら説明する。第5の実施形態と異なる点は、レベルシフト回路S3,S4の高電位側の電源として、チャージポンプ回路の途中段の出力、V1,V2を供給している点である。
【0062】
これにより、電荷転送用トランジスタM1〜M4のゲート・ソース間電圧Vgs(トランジスタがオン状態の時)は以下の通りである。
Vgs(M1)=Vdd−V1
Vgs(M2)=Vdd−V2
Vgs(M3)=V1−V3
Vgs(M4)=V2−V4
ここで、定常状態の各ポンピングノードの電圧V1、V2、V3、Voutは第5の実施形態と同じである(図10参照)。
【0063】
したがって、Vgs(M1オン時)=Vdd
Vgs(M2オン時)=2Vdd
Vgs(M3オン時)=V1−V3=0−(−2Vdd)=2Vdd
Vgs(M4オン時)=V2−V4=−Vdd−(−3Vdd)=2Vdd
このように、ゲートソース間電圧Vgsは、M1についてのみVdd、M2〜M4については、全て2Vddとすることができる。したがって、電荷転送用MOSトランジスタM1〜M4のゲート酸化膜厚(thickness of gate oxide)は一律に2Vdd(絶対値)に耐える厚みに設計すれば良いので、第5および第6の実施形態(電荷転送用MOSトランジスタのVgsがより不均一である)に比べて、オン抵抗(ON−state resistance)を低く設計でき効率が良い。
【0064】
次に本発明の第8の実施形態に係るチャージポンプ回路について図13を参照しながら説明する。第5の実施形態と異なる点は、レベルシフト回路S3の高電位側の電源として、接地電圧0Vを供給すると共に、レベルシフト回路S4の高電位側の電源として、チャージポンプ回路の途中段の出力V2を供給している点である。
【0065】
これにより、電荷転送用トランジスタM1〜M4のゲート・ソース間電圧Vgs(トランジスタがオン状態の時)は以下の通りである。
Vgs(M1)=Vdd−V1
Vgs(M2)=Vdd−V2
Vgs(M3)=−V3
Vgs(M4)=V2−V4
ここで、定常状態の各ポンピングノードの電圧V1、V2、V3、Voutは第1の実施形態と同じである(図4参照)。
【0066】
したがって、Vgs(M1オン時)=Vdd
Vgs(M2オン時)=2Vdd
Vgs(M3オン時)=−V3=−(−Vdd)=2Vdd
Vgs(M4オン時)=V2−V4=−Vdd−(−3Vdd)=2Vdd
このように、ゲートソース間電圧Vgsは、M1についてのみVdd、M2〜M4については、全て2Vddとなるので、この実施形態は前述した第3の実施形態と等価である。
【0067】
【発明の効果】
本発明によれば、電荷転送用MOSトランジスタのゲート・ソース間電圧Vgsとして閾値電圧以上の高い電圧を印加できるので、電圧ロスの無い高効率のチャージポンプ回路を提供することができる。
【0068】
また、絶対値2Vdd以上の高いゲート・ソース間電圧Vgsにより電荷転送用MOSトランジスタM1〜M4のオン抵抗が下がり、高効率で大出力電流のチャージポンプ回路が実現できる。
【0069】
さらに、本発明によれば、電荷転送用MOSトランジスタを全て同一チャネル型で構成することができるので、製造工程数が少なくて済むという利点がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るチャージポンプ回路を示す回路図である。
【図2】レベルシフト回路の構成及び動作波形を示す図である。
【図3】本発明の第1の実施形態に係るチャージポンプ回路の動作を説明するためのタイミング図である。
【図4】本発明の第1の実施形態に係るチャージポンプ回路の各ポンピングノードの電圧波形を示す図である。
【図5】本発明の第2の実施形態に係るチャージポンプ回路を示す回路図である。
【図6】本発明の第3の実施形態に係るチャージポンプ回路を示す回路図である。
【図7】本発明の第4の実施形態に係るチャージポンプ回路を示す回路図である。
【図8】本発明の第5の実施形態に係るチャージポンプ回路を示す回路図である。
【図9】本発明の第5の実施形態に係るチャージポンプ回路の動作を説明するためのタイミング図である。
【図10】本発明の第5の実施形態に係るチャージポンプ回路の各ポンピングノードの電圧波形を示す図である。
【図11】本発明の第6の実施形態に係るチャージポンプ回路を示す回路図である。
【図12】本発明の第7の実施形態に係るチャージポンプ回路を示す回路図である。
【図13】本発明の第8の実施形態に係るチャージポンプ回路を示す回路図である。
【図14】従来例のチャージポンプ回路を示す回路図である。
【符号の説明】
C 結合容量
C1〜C3 結合コンデンサ
CD クロックドライバー
CL 出力容量
CLK、CLKB クロックパルス
INV 入力インバータ
L 電流負荷
M1〜M16 MOSトランジスタ
S1〜S4 レベルシフト回路
51 クロックドライバー
52 電流負荷
Claims (8)
- 直列接続された複数のPチャネル型の電荷転送用MOSトランジスタと、前記各電荷転送用MOSトランジスタの各接続点に一端が接続された複数の結合コンデンサと、前記各結合コンデンサの他端に交互に逆相のクロックパルスを供給するクロックドライバーと、前記クロックドライバーからの前記クロックパルスが入力され、その出力が前記電荷転送用MOSトランジスタのゲートに直接印加され、前記電荷転送用MOSトランジスタのオンオフを制御する複数のレベルシフト回路と、を備え、前記レベルシフト回路の高電位側の電源としてチャージポンプ回路の各段の出力を供給することを特徴とするチャージポンプ回路。
- 前記レベルシフト回路の低電位側の電源として接地電圧を供給することを特徴とする請求項1に記載のチャージポンプ回路。
- 前記複数のレベルシフト回路中、一部のレベルシフト回路の低電位側の電源として接地電圧を供給すると共に、他のレベルシフト回路については、その低電位側の電源として前記外部電圧を供給することを特徴とする請求項1に記載のチャージポンプ回路。
- 前記複数のレベルシフト回路中、一部のレベルシフト回路の低電位側の電源として接地電圧を供給すると共に、他のレベルシフト回路については、その低電位側の電源としてチャージポンプ回路の途中段の出力を供給することを特徴とする請求項1に記載のチャージポンプ回路。
- 直列接続された複数のNチャネル型の電荷転送用MOSトランジスタと、前記各電荷転送用MOSトランジスタの各接続点に一端が接続された複数の結合コンデンサと、前記各結合コンデンサの他端に交互に逆相のクロックパルスを供給するクロックドライバーと、前記クロックドライバーからの前記クロックパルスが入力され、その出力が前記電荷転送用MOSトランジスタのゲートに直接印加され、前記電荷転送用MOSトランジスタのオンオフを制御する複数のレベルシフト回路と、を備え、前記レベルシフト回路の低電位側の電源としてチャージポンプ回路の各段の出力を供給することを特徴とするチャージポンプ回路。
- 前記複数のレベルシフト回路の高電位側の電源として正の外部電圧を供給することを特徴とする請求項5に記載のチャージポンプ回路。
- 前記複数のレベルシフト回路中、一部のレベルシフト回路の高電位側の電源として正の外部電圧を供給すると共に、他のレベルシフト回路については、その高電位側の電源として接地電圧を供給することを特徴とする請求項5に記載のチャージポンプ回路。
- 前記複数のレベルシフト回路中、一部のレベルシフト回路の高位側の電源として前記外部電圧を供給すると共に、他のレベルシフト回路については、その高電位側の電源としてチャージポンプ回路の途中段の出力を供給することを特徴とする請求項5に記載のチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002017322A JP3548161B2 (ja) | 2001-02-01 | 2002-01-25 | チャージポンプ回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-25153 | 2001-02-01 | ||
JP2001025153 | 2001-02-01 | ||
JP2002017322A JP3548161B2 (ja) | 2001-02-01 | 2002-01-25 | チャージポンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002305871A JP2002305871A (ja) | 2002-10-18 |
JP3548161B2 true JP3548161B2 (ja) | 2004-07-28 |
Family
ID=26608740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002017322A Expired - Fee Related JP3548161B2 (ja) | 2001-02-01 | 2002-01-25 | チャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3548161B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100449648C (zh) * | 2003-12-24 | 2009-01-07 | 上海贝岭股份有限公司 | 低工作电压驱动的电荷泵电路 |
CN100426642C (zh) * | 2006-11-24 | 2008-10-15 | 友达光电股份有限公司 | 电荷泵 |
JP5056427B2 (ja) * | 2008-01-15 | 2012-10-24 | 富士通セミコンダクター株式会社 | チャージポンプ回路 |
JP5198163B2 (ja) * | 2008-06-19 | 2013-05-15 | ラピスセミコンダクタ株式会社 | 昇圧回路 |
JP5383106B2 (ja) * | 2008-07-03 | 2014-01-08 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 電源回路 |
JP6083216B2 (ja) * | 2012-12-03 | 2017-02-22 | セイコーエプソン株式会社 | チャージポンプ |
JP6223817B2 (ja) * | 2013-12-26 | 2017-11-01 | 新日本無線株式会社 | チャージポンプ回路 |
JP6288225B2 (ja) * | 2016-12-05 | 2018-03-07 | セイコーエプソン株式会社 | チャージポンプ |
-
2002
- 2002-01-25 JP JP2002017322A patent/JP3548161B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002305871A (ja) | 2002-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100407100B1 (ko) | 차지 펌프 회로 | |
KR100674553B1 (ko) | 차지 펌프 회로 | |
KR100429337B1 (ko) | 차지 펌프 회로 | |
JP4849907B2 (ja) | チャージポンプ回路 | |
JP3475162B2 (ja) | チャージポンプ回路 | |
JP4193462B2 (ja) | 昇圧回路 | |
JP3548161B2 (ja) | チャージポンプ回路 | |
JP2003033006A (ja) | チャージポンプ回路 | |
JP2008253031A (ja) | チャージポンプ回路 | |
JP3475178B2 (ja) | チャージポンプ回路 | |
US7683699B2 (en) | Charge pump | |
JP2002233134A (ja) | チャージポンプ回路 | |
JP2004336985A (ja) | チャージポンプ回路 | |
KR100573780B1 (ko) | 전하펌프 | |
JP3524845B2 (ja) | チャージポンプ回路 | |
JP2002084740A (ja) | チャージポンプ回路 | |
JP3475164B2 (ja) | チャージポンプ回路 | |
JP4281360B2 (ja) | チャージポンプ回路 | |
JP2001211065A (ja) | レベルシフト回路 | |
JP2005117830A (ja) | チャージポンプ回路 | |
JP4581415B2 (ja) | パルス昇圧回路、昇圧回路、及びチャージポンプ回路 | |
Myono et al. | High-Efficiency Charge-Pump Circuits which Use a 0.5V dd-Step Pumping Method | |
JP2006050867A (ja) | チャージポンプ回路 | |
JP2006050868A (ja) | チャージポンプ回路 | |
JP2006050869A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |