JP2003033006A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2003033006A JP2003033006A JP2001218242A JP2001218242A JP2003033006A JP 2003033006 A JP2003033006 A JP 2003033006A JP 2001218242 A JP2001218242 A JP 2001218242A JP 2001218242 A JP2001218242 A JP 2001218242A JP 2003033006 A JP2003033006 A JP 2003033006A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- transfer mos
- voltage
- mos transistor
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】高効率で大出力電流のチャージポンプ回路を実
現することができると共に、リセット時には消費電力を
大幅に削減する。 【解決手段】チャージポンプ回路において、電荷転送用
ＭＯＳトランジスタＭ１〜Ｍ４のバックゲートバイアス
効果を防止するために、各電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のソースＳと基板Ｂとを接続する。そし
て、制御信号（例えば、リセット信号）に応じて電荷転
送ＭＯＳトランジスタＭ１への入力電圧の供給を遮断す
るためのＰチャネル型ＭＯＳトランジスタ１１、電荷転
送用ＭＯＳトランジスタＭ４からの出力電圧Ｖoutを接
地電圧０Ｖに強制的に固定するためのＰチャネル型ＭＯ
Ｓトランジスタ１４を設ける。
現することができると共に、リセット時には消費電力を
大幅に削減する。 【解決手段】チャージポンプ回路において、電荷転送用
ＭＯＳトランジスタＭ１〜Ｍ４のバックゲートバイアス
効果を防止するために、各電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のソースＳと基板Ｂとを接続する。そし
て、制御信号（例えば、リセット信号）に応じて電荷転
送ＭＯＳトランジスタＭ１への入力電圧の供給を遮断す
るためのＰチャネル型ＭＯＳトランジスタ１１、電荷転
送用ＭＯＳトランジスタＭ４からの出力電圧Ｖoutを接
地電圧０Ｖに強制的に固定するためのＰチャネル型ＭＯ
Ｓトランジスタ１４を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路等に用い
られるチャージポンプ回路に関し、特に高効率、大電流
出力を可能としたチャージポンプ回路に関する。
られるチャージポンプ回路に関し、特に高効率、大電流
出力を可能としたチャージポンプ回路に関する。
【０００２】
【従来の技術】近年のビデオカメラ、デジタルスチール
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
を取り込むためにCCD（Charge Coupled Devices）を使
用している。CCDを駆動するためのCCD駆動回路は、プラ
ス、マイナスの高電圧（十数V）で且つ大電流（数mA）
の電源回路を必要とする。従来、この高電圧はスイッチ
ングレギュレータを用いて生成している。
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
を取り込むためにCCD（Charge Coupled Devices）を使
用している。CCDを駆動するためのCCD駆動回路は、プラ
ス、マイナスの高電圧（十数V）で且つ大電流（数mA）
の電源回路を必要とする。従来、この高電圧はスイッチ
ングレギュレータを用いて生成している。
【０００３】スイッチングレギュレータは高性能、即ち
高い電力効率（出力電力／入力電力）にて、高電圧を生
成することができる。しかし、この回路は電流のスイッ
チング時に高調波ノイズを発生する欠点があり、電源回
路をシールドして用いなければならない。更に外部部品
としてコイルを必要とする。
高い電力効率（出力電力／入力電力）にて、高電圧を生
成することができる。しかし、この回路は電流のスイッ
チング時に高調波ノイズを発生する欠点があり、電源回
路をシールドして用いなければならない。更に外部部品
としてコイルを必要とする。
【０００４】一方チャージポンプ回路は、小ノイズで高
電圧を生成できるが、従来より電力効率が悪いという欠
点があり、電力効率を最優先の仕様とする携帯機器の電
源回路として、これを使用することはできない。そこ
で、高性能のチャージポンプ回路が実現できれば、携帯
機器の小型化に貢献できる。
電圧を生成できるが、従来より電力効率が悪いという欠
点があり、電力効率を最優先の仕様とする携帯機器の電
源回路として、これを使用することはできない。そこ
で、高性能のチャージポンプ回路が実現できれば、携帯
機器の小型化に貢献できる。
【０００５】従来の最も基本的なチャージポンプ回路と
してディクソン（Dickson）チャージポンプ回路が知ら
れいる。この回路は、例えば技術文献「John F.Dickson
On-chip High-Voltage Generation in MNOS Integrate
d Circuits Using an Improved V oltage Multiplier T
echnique IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.
SC-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載され
ている。図１２は４段のディクソン・チャージポンプ回
路を示す概略回路図である。
してディクソン（Dickson）チャージポンプ回路が知ら
れいる。この回路は、例えば技術文献「John F.Dickson
On-chip High-Voltage Generation in MNOS Integrate
d Circuits Using an Improved V oltage Multiplier T
echnique IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.
SC-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載され
ている。図１２は４段のディクソン・チャージポンプ回
路を示す概略回路図である。
【０００６】図１２において５つのダイオードが直列接
続されている。Ｃは結合容量、ＣＬは出力容量、CLKとC
LKBは互いに逆相の入力クロックパルスである。また、
５１はクロックドライバー、５２は電流負荷である。
続されている。Ｃは結合容量、ＣＬは出力容量、CLKとC
LKBは互いに逆相の入力クロックパルスである。また、
５１はクロックドライバー、５２は電流負荷である。
【０００７】安定状態において、出力に定電流Ioutが流
れる場合、チャージポンプ回路への入力電流は、入力電
圧Ｖｉｎからの電流とクロックドライバーから供給され
る電流となる。これらの電流は、寄生容量への充放電電
流を無視すると次のようになる。Φ1=ハイ（High）、Φ
２=ロウ（Low）の期間、図中の実線矢印の方向に２Iout
の平均電流が流れる。また、Φ1=ロウ（Low）、Φ２=
ハイ（High）の期間、図の破線矢印の方向に２Ioutの平
均電流が流れる。クロックサイクルでのこれらの平均電
流は全てIoutとなる。安定状態におけるチャージポンプ
回路の昇圧電圧Voutは以下のように表わされる。
れる場合、チャージポンプ回路への入力電流は、入力電
圧Ｖｉｎからの電流とクロックドライバーから供給され
る電流となる。これらの電流は、寄生容量への充放電電
流を無視すると次のようになる。Φ1=ハイ（High）、Φ
２=ロウ（Low）の期間、図中の実線矢印の方向に２Iout
の平均電流が流れる。また、Φ1=ロウ（Low）、Φ２=
ハイ（High）の期間、図の破線矢印の方向に２Ioutの平
均電流が流れる。クロックサイクルでのこれらの平均電
流は全てIoutとなる。安定状態におけるチャージポンプ
回路の昇圧電圧Voutは以下のように表わされる。
【０００８】
【数１】
【０００９】ここで、Vφは各接続ノードにおいて、ク
ロックパルスの変化に伴い結合容量によって生じる電圧
振幅である。Vlは出力電流Ioutによって生じる電圧降
下、Ｖｉｎは入力電圧であり、通常プラス昇圧では電源
電圧Ｖｄｄ、マイナス昇圧では0Vとしている。Ｖｄは順
方向バイアスダイオード電圧（Forward bias diode vol
tage）ｎはポンピング段数である。更に、Vl とVφは次
式で表される。
ロックパルスの変化に伴い結合容量によって生じる電圧
振幅である。Vlは出力電流Ioutによって生じる電圧降
下、Ｖｉｎは入力電圧であり、通常プラス昇圧では電源
電圧Ｖｄｄ、マイナス昇圧では0Vとしている。Ｖｄは順
方向バイアスダイオード電圧（Forward bias diode vol
tage）ｎはポンピング段数である。更に、Vl とVφは次
式で表される。
【００１０】
【数２】
【００１１】
【数３】
【００１２】ここで、Ｃはクロック結合容量(clock cou
pling capacitance)、ＣSは各接続ノードにおける寄生
容量(stray capacitance at each node)、Vφはクロッ
クパルスの振幅（clock pulse amplitude）、ｆはクロ
ックパルスの周波数、Ｔはクロック周期(clock period)
である。チャージポンプ回路の電力効率は、クロックド
ライバーから寄生容量に流れる充放電電流を無視し、Ｖ
ｉｎ＝Ｖｄｄとすると以下の式で表される。
pling capacitance)、ＣSは各接続ノードにおける寄生
容量(stray capacitance at each node)、Vφはクロッ
クパルスの振幅（clock pulse amplitude）、ｆはクロ
ックパルスの周波数、Ｔはクロック周期(clock period)
である。チャージポンプ回路の電力効率は、クロックド
ライバーから寄生容量に流れる充放電電流を無視し、Ｖ
ｉｎ＝Ｖｄｄとすると以下の式で表される。
【００１３】
【数４】
【００１４】上述したように、チャージポンプ回路にお
いては、ダイオードを電荷転送素子(charge transfer d
evice)として用いて電荷を次段へと次々に転送すること
により昇圧を行っている。
いては、ダイオードを電荷転送素子(charge transfer d
evice)として用いて電荷を次段へと次々に転送すること
により昇圧を行っている。
【００１５】ＭＯＳ集積回路への搭載を考えると、プロ
セスへの適合性からｐｎ接合のダイオードよりＭＯＳト
ランジスタを使用する方が実現しやすい。そこで、電荷
転送用素子としてダイオードの代わりにＭＯＳトランジ
スタを用いることが提案された。この場合は式（１）に
おいて、ＶｄはＭＯＳトランジスタの閾値電圧(thresho
ld voltage)Ｖｔとなる。
セスへの適合性からｐｎ接合のダイオードよりＭＯＳト
ランジスタを使用する方が実現しやすい。そこで、電荷
転送用素子としてダイオードの代わりにＭＯＳトランジ
スタを用いることが提案された。この場合は式（１）に
おいて、ＶｄはＭＯＳトランジスタの閾値電圧(thresho
ld voltage)Ｖｔとなる。
【００１６】しかしながら、従来のチャージポンプ回路
では、Ｖｔ分だけ電圧ロスが生じてしまう。そこで、本
願出願人は、電荷転送用ＭＯＳトランジスタの閾値電圧
Ｖｔに起因する電圧ロスを無くして高効率かつ大出力電
流のチャージポンプ回路を提案した（特願２０００−０
１６４４２号）。
では、Ｖｔ分だけ電圧ロスが生じてしまう。そこで、本
願出願人は、電荷転送用ＭＯＳトランジスタの閾値電圧
Ｖｔに起因する電圧ロスを無くして高効率かつ大出力電
流のチャージポンプ回路を提案した（特願２０００−０
１６４４２号）。
【００１７】その概要は、図１３において、電荷転送用
ＭＯＳトランジスタＭ１〜Ｍ４のゲートソース間電圧Ｖ
ｇｓ（オン時）を高くする（例えばクロックドライバー
の電源電圧Ｖｄｄの２倍）と共に、ゲートソース間電圧
Ｖｇｓ（オン時）を各電荷転送用ＭＯＳトランジスタに
対して一定値に近づけることにより電荷転送用ＭＯＳト
ランジスタの最適設計を図ったものである。
ＭＯＳトランジスタＭ１〜Ｍ４のゲートソース間電圧Ｖ
ｇｓ（オン時）を高くする（例えばクロックドライバー
の電源電圧Ｖｄｄの２倍）と共に、ゲートソース間電圧
Ｖｇｓ（オン時）を各電荷転送用ＭＯＳトランジスタに
対して一定値に近づけることにより電荷転送用ＭＯＳト
ランジスタの最適設計を図ったものである。
【００１８】また、電荷転送用ＭＯＳトランジスタＭ１
〜Ｍ４のバックゲートバイアス効果による閾値電圧Ｖｔ
の増大を抑制するために、ソースＳと基板Ｂとを接続し
た。
〜Ｍ４のバックゲートバイアス効果による閾値電圧Ｖｔ
の増大を抑制するために、ソースＳと基板Ｂとを接続し
た。
【００１９】
【発明が解決しようとする課題】ところで、チャージポ
ンプ回路を例えば液晶パネルの電源回路として用いる場
合、液晶パネルの不使用時にはチャージポンプ回路の動
作を停止させ、消費電力を抑えることが必要である。
ンプ回路を例えば液晶パネルの電源回路として用いる場
合、液晶パネルの不使用時にはチャージポンプ回路の動
作を停止させ、消費電力を抑えることが必要である。
【００２０】図１３のチャージポンプ回路において、ク
ロックＣＬＫＢ及びその反転クロックＣＬＫＢを停止す
れば、チャージポンプ動作は停止する。しかしながら、
本発明者の検討したところ、この停止状態においても出
力は０Ｖにならず、しかも電流負荷５２（例えば、液晶
パネル）に定常的に電流が流れてしまうという問題があ
った。
ロックＣＬＫＢ及びその反転クロックＣＬＫＢを停止す
れば、チャージポンプ動作は停止する。しかしながら、
本発明者の検討したところ、この停止状態においても出
力は０Ｖにならず、しかも電流負荷５２（例えば、液晶
パネル）に定常的に電流が流れてしまうという問題があ
った。
【００２１】この原因は以下の通りである。上述したよ
うに、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のソー
スＳ１〜Ｓ４と基板Ｂ１〜Ｂ４とが接続されているため
に、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に寄生ダ
イオードＤ１〜Ｄ４が順方向に直列接続される。したが
って、クロックＣＬＫＢ及びその反転クロックＣＬＫＢ
を停止した場合、出力電圧Ｖoutは、Ｖｉｎ−４Ｖｂｉ
となり、０Ｖ（接地電圧）とはならない。ここで、Ｖｉ
ｎは初段の電荷転送用ＭＯＳトランジスタＭ１のソース
Ｓに印加される入力電圧（例えば、Ｖｄｄ）であり、Ｖ
ｂｉは寄生ダイオードＤ１〜Ｄ４の順方向オン電圧であ
る。
うに、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のソー
スＳ１〜Ｓ４と基板Ｂ１〜Ｂ４とが接続されているため
に、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に寄生ダ
イオードＤ１〜Ｄ４が順方向に直列接続される。したが
って、クロックＣＬＫＢ及びその反転クロックＣＬＫＢ
を停止した場合、出力電圧Ｖoutは、Ｖｉｎ−４Ｖｂｉ
となり、０Ｖ（接地電圧）とはならない。ここで、Ｖｉ
ｎは初段の電荷転送用ＭＯＳトランジスタＭ１のソース
Ｓに印加される入力電圧（例えば、Ｖｄｄ）であり、Ｖ
ｂｉは寄生ダイオードＤ１〜Ｄ４の順方向オン電圧であ
る。
【００２２】このため、クロックＣＬＫＢ及びその反転
クロックＣＬＫＢの発生を停止しても、出力電圧Ｖout
が電流負荷５２（例えば、液晶パネル）に供給され、電
力が消費されてしまう。
クロックＣＬＫＢの発生を停止しても、出力電圧Ｖout
が電流負荷５２（例えば、液晶パネル）に供給され、電
力が消費されてしまう。
【００２３】
【課題を解決するための手段】上述したように、クロッ
クドライバーからのクロックパルスを停止することによ
り、チャージポンプ回路の昇圧動作は停止するが、図１
３の回路では、入力電圧Ｖｉｎを供給する電源から電流
が定常的に流れてしまう。
クドライバーからのクロックパルスを停止することによ
り、チャージポンプ回路の昇圧動作は停止するが、図１
３の回路では、入力電圧Ｖｉｎを供給する電源から電流
が定常的に流れてしまう。
【００２４】そこで、制御信号（例えば、リセット信
号）に応じてスイッチングし、初段の電荷転送ＭＯＳト
ランジスタＭ１への入力電圧の供給を遮断するための第
１のスイッチを設けた。これにより、チャージポンプ回
路を用いた電源回路の消費電力を抑制することができ
る。
号）に応じてスイッチングし、初段の電荷転送ＭＯＳト
ランジスタＭ１への入力電圧の供給を遮断するための第
１のスイッチを設けた。これにより、チャージポンプ回
路を用いた電源回路の消費電力を抑制することができ
る。
【００２５】また、上記の第１のスイッチに加えて、制
御信号（例えば、リセット信号）に応じてスイッチング
し、最終段の電荷転送用ＭＯＳトランジスタからの出力
電圧を固定電圧に設定するための第２のスイッチを設け
た。固定電圧は好ましくは、電流負荷５２の接地電圧０
Ｖである。
御信号（例えば、リセット信号）に応じてスイッチング
し、最終段の電荷転送用ＭＯＳトランジスタからの出力
電圧を固定電圧に設定するための第２のスイッチを設け
た。固定電圧は好ましくは、電流負荷５２の接地電圧０
Ｖである。
【００２６】これにより、チャージポンプ回路の動作停
止時には、電流負荷５２（例えば、液晶パネル）に加わ
る出力電圧は速やかに固定電圧に設定される。液晶パネ
ルの場合には、液晶が速やかに消灯される。
止時には、電流負荷５２（例えば、液晶パネル）に加わ
る出力電圧は速やかに固定電圧に設定される。液晶パネ
ルの場合には、液晶が速やかに消灯される。
【００２７】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。図１は、本発明の第
１の実施形態に係る３段チャージポンプ回路を示す概略
回路図である。
て、図面を参照しながら説明する。図１は、本発明の第
１の実施形態に係る３段チャージポンプ回路を示す概略
回路図である。
【００２８】図１において、４つの電荷転送用ＭＯＳト
ランジスタＭ１〜Ｍ４は直列接続されている。前段のＭ
１、Ｍ２はＮチャネル型、後段のＭ３、Ｍ４はＰチャネ
ル型である。Ｍ１〜Ｍ４のゲート・基板間電圧Ｖｇｂは
ゲート・ソース間電圧Ｖｇｓと同一値となるように、ソ
ースＳ１〜Ｓ４と基板Ｂ１〜Ｂ４が接続されている。こ
れはバックゲートバイアス効果を無くして、閾値電圧Ｖ
ｔの増大を抑止するためである。これにより電圧ロスを
小さくすることができる。
ランジスタＭ１〜Ｍ４は直列接続されている。前段のＭ
１、Ｍ２はＮチャネル型、後段のＭ３、Ｍ４はＰチャネ
ル型である。Ｍ１〜Ｍ４のゲート・基板間電圧Ｖｇｂは
ゲート・ソース間電圧Ｖｇｓと同一値となるように、ソ
ースＳ１〜Ｓ４と基板Ｂ１〜Ｂ４が接続されている。こ
れはバックゲートバイアス効果を無くして、閾値電圧Ｖ
ｔの増大を抑止するためである。これにより電圧ロスを
小さくすることができる。
【００２９】また、初段の電荷転送用ＭＯＳトランジス
タＭ１のソースＳ１にはＰチャネル型トランジスタ１１
（第１のスイッチ）を介して、入力電圧Ｖｉｎとして電
源電圧Ｖｄｄが供給されている。Ｐチャネル型トランジ
スタ１１のゲートには端子１５からリセット信号Ｒが供
給されている。すなわち、リセット信号ＲがＬレベル
（デジタル信号値「０」）の時、Ｐチャネル型トランジ
スタ１１はオンし、入力電圧Ｖｉｎが電荷転送用ＭＯＳ
トランジスタＭ１のソースＳ１に供給される。リセット
時にはリセット信号ＲがＨレベル（デジタル信号値
「１」）となり、Ｐチャネル型トランジスタ１１はオフ
し、入力電圧Ｖｉｎの供給が遮断される。
タＭ１のソースＳ１にはＰチャネル型トランジスタ１１
（第１のスイッチ）を介して、入力電圧Ｖｉｎとして電
源電圧Ｖｄｄが供給されている。Ｐチャネル型トランジ
スタ１１のゲートには端子１５からリセット信号Ｒが供
給されている。すなわち、リセット信号ＲがＬレベル
（デジタル信号値「０」）の時、Ｐチャネル型トランジ
スタ１１はオンし、入力電圧Ｖｉｎが電荷転送用ＭＯＳ
トランジスタＭ１のソースＳ１に供給される。リセット
時にはリセット信号ＲがＨレベル（デジタル信号値
「１」）となり、Ｐチャネル型トランジスタ１１はオフ
し、入力電圧Ｖｉｎの供給が遮断される。
【００３０】また、最終段の電荷転送用ＭＯＳトランジ
スタＭ４のソースＳ４から出力電圧Ｖoutが出力され、
電流負荷１２に供給される。最終段の電荷転送用ＭＯＳ
トランジスタＭ４のソースＳ４には、リセット信号Ｒに
よって制御され、ソースが接地電圧（０Ｖ）に接続され
たＮチャネル型ＭＯＳトランジスタ１４（第２のスイッ
チ）が接続されている。すなわち、リセット信号ＲがＬ
レベル（デジタル信号値「０」）の時、Ｎチャネル型ト
ランジスタ１４はオフする。リセット時にはリセット信
号ＲがＨレベル（デジタル信号値「１」）となり、Ｎチ
ャネル型トランジスタ１４はオンするので、出力容量Ｃ
outに蓄積された電荷がディスチャージされることによ
り、出力電圧Ｖoutは強制的に０Ｖに固定される。
スタＭ４のソースＳ４から出力電圧Ｖoutが出力され、
電流負荷１２に供給される。最終段の電荷転送用ＭＯＳ
トランジスタＭ４のソースＳ４には、リセット信号Ｒに
よって制御され、ソースが接地電圧（０Ｖ）に接続され
たＮチャネル型ＭＯＳトランジスタ１４（第２のスイッ
チ）が接続されている。すなわち、リセット信号ＲがＬ
レベル（デジタル信号値「０」）の時、Ｎチャネル型ト
ランジスタ１４はオフする。リセット時にはリセット信
号ＲがＨレベル（デジタル信号値「１」）となり、Ｎチ
ャネル型トランジスタ１４はオンするので、出力容量Ｃ
outに蓄積された電荷がディスチャージされることによ
り、出力電圧Ｖoutは強制的に０Ｖに固定される。
【００３１】Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢはクロックドライバー１３
から出力される。このクロックドライバー１３には電源
電圧Ｖｄｄが供給されているものとする。すなわち、ク
ロックパルスＣＬＫ、ＣＬＫＢの振幅はＶｄｄである。
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢはクロックドライバー１３
から出力される。このクロックドライバー１３には電源
電圧Ｖｄｄが供給されているものとする。すなわち、ク
ロックパルスＣＬＫ、ＣＬＫＢの振幅はＶｄｄである。
【００３２】電荷転送用ＭＯＳトランジスタＭ１とＭ２
の各ゲートには反転レベルシフト回路Ｓ１とＳ２の出力
が供給されている。また、電荷転送用ＭＯＳトランジス
タＭ３とＭ４の各ゲートには非反転レベルシフト回路Ｓ
３とＳ４の出力が供給されている。
の各ゲートには反転レベルシフト回路Ｓ１とＳ２の出力
が供給されている。また、電荷転送用ＭＯＳトランジス
タＭ３とＭ４の各ゲートには非反転レベルシフト回路Ｓ
３とＳ４の出力が供給されている。
【００３３】反転レベルシフト回路Ｓ１、Ｓ２の回路構
成及び動作波形図を図２に示す。図２（ａ）に示すよう
に、この反転レベルシフト回路は入力インバータＩＮ
Ｖ、差動入力ＭＯＳトランジスタＭ１１とＭ１２、クロ
ス接続されたＭＯＳトランジスタＭ１３とＭ１４とを備
える。ここまでの構成は従来のレベルシフト回路と同様
である。
成及び動作波形図を図２に示す。図２（ａ）に示すよう
に、この反転レベルシフト回路は入力インバータＩＮ
Ｖ、差動入力ＭＯＳトランジスタＭ１１とＭ１２、クロ
ス接続されたＭＯＳトランジスタＭ１３とＭ１４とを備
える。ここまでの構成は従来のレベルシフト回路と同様
である。
【００３４】この反転レベルシフト回路は、これらに加
えてプルアップ接続されたＭＯＳトランジスタＭ１５、
Ｍ１６を備えている。そして、ＭＯＳトランジスタＭ１
５のゲートには電圧Ｖ１２が印加されると共にソースに
は電位Ａが印加されている。
えてプルアップ接続されたＭＯＳトランジスタＭ１５、
Ｍ１６を備えている。そして、ＭＯＳトランジスタＭ１
５のゲートには電圧Ｖ１２が印加されると共にソースに
は電位Ａが印加されている。
【００３５】また、ＭＯＳトランジスタＭ１６のゲート
にはＶ１２と逆相の電圧Ｖ１１が印加されると共にソー
スには電位Ｂが印加されている。ここで、電位Ａ＞電位
Ｂである。Ｍ１１、Ｍ１２はＮチャネル型、Ｍ１３〜Ｍ
１６はＰチャネル型である。
にはＶ１２と逆相の電圧Ｖ１１が印加されると共にソー
スには電位Ｂが印加されている。ここで、電位Ａ＞電位
Ｂである。Ｍ１１、Ｍ１２はＮチャネル型、Ｍ１３〜Ｍ
１６はＰチャネル型である。
【００３６】また、図２（ｂ）に示すように、上述の構
成のレベルシフト回路においてＭＯＳトランジスタＭ１
５、Ｍ１６をインバータ構成とするように変更してもよ
い。
成のレベルシフト回路においてＭＯＳトランジスタＭ１
５、Ｍ１６をインバータ構成とするように変更してもよ
い。
【００３７】上述した構成の反転レベルシフト回路の動
作波形を図２（ｃ）に示す。従来のレベルシフト回路が
ハイ(High)電圧と０Ｖを出力するのに対して、このレベ
ルシフト回路は電位Ａと中間電位Ｂ（Ａ＞Ｂ＞０Ｖ）を
交互に反転出力する点が特徴である。この回路を用いる
ことにより、後述するように、電荷転送用ＭＯＳトラン
ジスタＭ１、Ｍ２のゲート・ドレイン間電圧の絶対値を
一定電圧（２Ｖｄｄ）に揃えることが可能になる。
作波形を図２（ｃ）に示す。従来のレベルシフト回路が
ハイ(High)電圧と０Ｖを出力するのに対して、このレベ
ルシフト回路は電位Ａと中間電位Ｂ（Ａ＞Ｂ＞０Ｖ）を
交互に反転出力する点が特徴である。この回路を用いる
ことにより、後述するように、電荷転送用ＭＯＳトラン
ジスタＭ１、Ｍ２のゲート・ドレイン間電圧の絶対値を
一定電圧（２Ｖｄｄ）に揃えることが可能になる。
【００３８】次に、非反転レベルシフト回路Ｓ３、Ｓ４
の回路構成及び動作波形図を図３に示す。反転レベルシ
フト回路Ｓ１、Ｓ２と異なる点は、電位Ａにプルアップ
されたＭＯＳトランジスタＭ１５のゲートに電圧Ｖ１１
が印加され、電位ＢにプルアップされたＭＯＳトランジ
スタＭ１６のゲートに電圧Ｖ１２が印加されている点で
ある（図３（ａ））。なお、図３（ｂ）に示すように、
ＭＯＳトランジスタＭ１５、Ｍ１６をインバータ構成に
してもよい。
の回路構成及び動作波形図を図３に示す。反転レベルシ
フト回路Ｓ１、Ｓ２と異なる点は、電位Ａにプルアップ
されたＭＯＳトランジスタＭ１５のゲートに電圧Ｖ１１
が印加され、電位ＢにプルアップされたＭＯＳトランジ
スタＭ１６のゲートに電圧Ｖ１２が印加されている点で
ある（図３（ａ））。なお、図３（ｂ）に示すように、
ＭＯＳトランジスタＭ１５、Ｍ１６をインバータ構成に
してもよい。
【００３９】図３（ｃ）の動作波形図に示すように、こ
の非反転レベルシフト回路Ｓ３、Ｓ４は入力電圧ＩＮに
対して非反転のレベルシフト動作を行う。このレベルシ
フト回路を用いることにより、後述するように、電荷転
送用ＭＯＳトランジスタＭ３、Ｍ４のゲート・ドレイン
間電圧の絶対値を一定電圧（２Ｖｄｄ）に揃えることが
可能になる。
の非反転レベルシフト回路Ｓ３、Ｓ４は入力電圧ＩＮに
対して非反転のレベルシフト動作を行う。このレベルシ
フト回路を用いることにより、後述するように、電荷転
送用ＭＯＳトランジスタＭ３、Ｍ４のゲート・ドレイン
間電圧の絶対値を一定電圧（２Ｖｄｄ）に揃えることが
可能になる。
【００４０】反転レベルシフト回路Ｓ１、Ｓ２、非反転
レベルシフト回路Ｓ３、Ｓ４とチャージポンプ回路との
接続関係は以下の通りである。反転レベルシフト回路Ｓ
１にはクロックパルスＣＬＫ’、反転レベルシフト回路
Ｓ２にはクロックパルスＣＬＫＢ’が入力される。クロ
ックパルスＣＬＫ’とＣＬＫＢ’は夫々クロックパルス
ＣＬＫとＣＬＫＢから作成されるが、電荷転送用ＭＯＳ
トランジスタＭ１〜Ｍ４に電流が逆流するのを防止する
ために、ロウ（Low）の期間が短くなっている。
レベルシフト回路Ｓ３、Ｓ４とチャージポンプ回路との
接続関係は以下の通りである。反転レベルシフト回路Ｓ
１にはクロックパルスＣＬＫ’、反転レベルシフト回路
Ｓ２にはクロックパルスＣＬＫＢ’が入力される。クロ
ックパルスＣＬＫ’とＣＬＫＢ’は夫々クロックパルス
ＣＬＫとＣＬＫＢから作成されるが、電荷転送用ＭＯＳ
トランジスタＭ１〜Ｍ４に電流が逆流するのを防止する
ために、ロウ（Low）の期間が短くなっている。
【００４１】すなわち、電荷転送用ＭＯＳトランジスタ
Ｍ１〜Ｍ４が完全にオフしてからクロックパルスＣＬＫ
とＣＬＫＢの変化により各ポンピングノードの昇圧を行
うようにしている。上記クロックパルスの位相関係は図
４に示されている。
Ｍ１〜Ｍ４が完全にオフしてからクロックパルスＣＬＫ
とＣＬＫＢの変化により各ポンピングノードの昇圧を行
うようにしている。上記クロックパルスの位相関係は図
４に示されている。
【００４２】また、図１に示されているように、反転レ
ベルシフト回路Ｓ１の高電位側の電源（電位Ａ）として
は、昇圧された１段後のポンピングノードの電圧Ｖ２を
帰還して用いる。同様に反転レベルシフト回路Ｓ２の高
電位側の電源（電位Ａ）として昇圧された１段後のポン
ピングノードの電圧Ｖ３を帰還して用いる。また、反転
レベルシフト回路Ｓ１、Ｓ２の低電位側の電源（電位
Ｂ）としては、各段の電圧であるＶｄｄ、Ｖ１が夫々印
加されている。
ベルシフト回路Ｓ１の高電位側の電源（電位Ａ）として
は、昇圧された１段後のポンピングノードの電圧Ｖ２を
帰還して用いる。同様に反転レベルシフト回路Ｓ２の高
電位側の電源（電位Ａ）として昇圧された１段後のポン
ピングノードの電圧Ｖ３を帰還して用いる。また、反転
レベルシフト回路Ｓ１、Ｓ２の低電位側の電源（電位
Ｂ）としては、各段の電圧であるＶｄｄ、Ｖ１が夫々印
加されている。
【００４３】一方、非反転レベルシフト回路Ｓ３の低電
位側の電源（電位Ｂ）としては、１段前のポンピングノ
ードの電圧Ｖ１が用いられ、同様に非反転レベルシフト
回路Ｓ４の低電位側の電源（電位Ｂ）としては、１段前
のポンピングノードの電圧Ｖ２が用いられる。また、非
反転レベルシフト回路Ｓ３、Ｓ４の高電位側の電源（電
位Ａ）としては、各段の電圧であるＶ３、Ｖｏｕｔが夫
々印加されている。
位側の電源（電位Ｂ）としては、１段前のポンピングノ
ードの電圧Ｖ１が用いられ、同様に非反転レベルシフト
回路Ｓ４の低電位側の電源（電位Ｂ）としては、１段前
のポンピングノードの電圧Ｖ２が用いられる。また、非
反転レベルシフト回路Ｓ３、Ｓ４の高電位側の電源（電
位Ａ）としては、各段の電圧であるＶ３、Ｖｏｕｔが夫
々印加されている。
【００４４】上述した本実施形態によるチャージポンプ
回路の特徴を要約すれば以下の通りである。第１に、前
段２つの電荷転送用ＭＯＳトランジスタＭ１、Ｍ２はＮ
チャネル型で構成され、後段２つの電荷転送用ＭＯＳト
ランジスタＭ３、Ｍ４はＰチャネル型で構成されている
点である。第２に中間電位の出力を可能にした反転レベ
ルシフト回路Ｓ１とＳ２、非反転レベルシフト回路Ｓ３
とＳ４を設けた点である。第３に、リセット時に入力電
圧Ｖｉｎの供給を遮断するＰチャネルＭＯＳトランジス
タ１１、出力電圧Ｖoutを強制的に０Ｖに固定するＮチ
ャネルＭＯＳトランジスタ１４を設けた点である。
回路の特徴を要約すれば以下の通りである。第１に、前
段２つの電荷転送用ＭＯＳトランジスタＭ１、Ｍ２はＮ
チャネル型で構成され、後段２つの電荷転送用ＭＯＳト
ランジスタＭ３、Ｍ４はＰチャネル型で構成されている
点である。第２に中間電位の出力を可能にした反転レベ
ルシフト回路Ｓ１とＳ２、非反転レベルシフト回路Ｓ３
とＳ４を設けた点である。第３に、リセット時に入力電
圧Ｖｉｎの供給を遮断するＰチャネルＭＯＳトランジス
タ１１、出力電圧Ｖoutを強制的に０Ｖに固定するＮチ
ャネルＭＯＳトランジスタ１４を設けた点である。
【００４５】上記第１、第２の構成により、電荷転送用
トランジスタＭ１〜Ｍ４のゲート ・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）
は以下のとおり２Ｖｄｄに揃えることが導かれる。ま
ず、次式の関係が成り立つ。 Ｖｇｓ（Ｍ１）＝Ｖ２(High)−Ｖｄｄ Ｖｇｓ（Ｍ２）＝Ｖ３(High)−Ｖ１(High) Ｖｇｓ（Ｍ３）＝Ｖ１(Low)−Ｖ３(Low) Ｖｇｓ（Ｍ４）＝Ｖ２(Low)−Ｖｏｕｔ 次に、定常状態のチャージポンプの昇圧動作から、さら
に以下の関係が成り立つ。 Ｖ１(High)＝２Ｖｄｄ、Ｖ１(Low)＝Ｖｄｄ Ｖ２(High)＝３Ｖｄｄ、Ｖ２(Low)＝２Ｖｄｄ Ｖ３(High)＝４Ｖｄｄ、Ｖ３(Low)＝３Ｖｄｄ、Ｖｏｕ
ｔ＝４Ｖｄｄ これらの関係式から、全ての電荷転送用ＭＯＳトランジ
スタのオン時のＶｇｓの絶対値は表１に示すように同一
値２Ｖｄｄとなることが導かれる。したがって、高いＶ
ｇｓにより電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４の
オン抵抗が下がり、高効率で大出力電流のチャージポン
プ回路が実現できる。また、電荷転送用ＭＯＳトランジ
スタＭ１〜Ｍ４のゲート酸化膜厚(thickness of ga te
oxide)は一律に２Ｖｄｄに耐える厚みに設計すれば良い
ので、電荷転送用ＭＯＳトランジスタのＶｇｓが不均一
である場合に比べて、オン抵抗（ON-state resistanc
e）を低く設計でき効率が良い。
トランジスタＭ１〜Ｍ４のゲート ・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）
は以下のとおり２Ｖｄｄに揃えることが導かれる。ま
ず、次式の関係が成り立つ。 Ｖｇｓ（Ｍ１）＝Ｖ２(High)−Ｖｄｄ Ｖｇｓ（Ｍ２）＝Ｖ３(High)−Ｖ１(High) Ｖｇｓ（Ｍ３）＝Ｖ１(Low)−Ｖ３(Low) Ｖｇｓ（Ｍ４）＝Ｖ２(Low)−Ｖｏｕｔ 次に、定常状態のチャージポンプの昇圧動作から、さら
に以下の関係が成り立つ。 Ｖ１(High)＝２Ｖｄｄ、Ｖ１(Low)＝Ｖｄｄ Ｖ２(High)＝３Ｖｄｄ、Ｖ２(Low)＝２Ｖｄｄ Ｖ３(High)＝４Ｖｄｄ、Ｖ３(Low)＝３Ｖｄｄ、Ｖｏｕ
ｔ＝４Ｖｄｄ これらの関係式から、全ての電荷転送用ＭＯＳトランジ
スタのオン時のＶｇｓの絶対値は表１に示すように同一
値２Ｖｄｄとなることが導かれる。したがって、高いＶ
ｇｓにより電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４の
オン抵抗が下がり、高効率で大出力電流のチャージポン
プ回路が実現できる。また、電荷転送用ＭＯＳトランジ
スタＭ１〜Ｍ４のゲート酸化膜厚(thickness of ga te
oxide)は一律に２Ｖｄｄに耐える厚みに設計すれば良い
ので、電荷転送用ＭＯＳトランジスタのＶｇｓが不均一
である場合に比べて、オン抵抗（ON-state resistanc
e）を低く設計でき効率が良い。
【００４６】
【表１】
【００４７】図４はチャージポンプ回路の動作を説明す
るためのタイミング図である。電荷転送用ＭＯＳトラン
ジスタＭ１〜Ｍ４はクロックパルスに応じて交互にオン
・オフを繰り返す。ここで、反転レベルシフト回路Ｓ１
とＳ２、非反転レベルシフト回路Ｓ３とＳ４に印加され
るクロックパルスＣＬＫ’、ＣＬＫＢ’はデューティが
異なる。すなわち、図に示すようにロウ(Low)の期間が
短く設定されている。このため、電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４のオンの期間は短くなる。この理由
は以下の通りである。
るためのタイミング図である。電荷転送用ＭＯＳトラン
ジスタＭ１〜Ｍ４はクロックパルスに応じて交互にオン
・オフを繰り返す。ここで、反転レベルシフト回路Ｓ１
とＳ２、非反転レベルシフト回路Ｓ３とＳ４に印加され
るクロックパルスＣＬＫ’、ＣＬＫＢ’はデューティが
異なる。すなわち、図に示すようにロウ(Low)の期間が
短く設定されている。このため、電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４のオンの期間は短くなる。この理由
は以下の通りである。
【００４８】電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４
はダイオード接続されていないので逆方向電流が流れる
危険があり、これは電力効率を悪化させる。そこで、こ
の逆方向電流を防ぐため、電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のオンの期間は短くして、オフの期間に、
結合コンデンサＣ１〜Ｃ３に印加されるクロックパルス
ＣＬＫ、ＣＬＫＢを変化させてポンピングを行ってい
る。
はダイオード接続されていないので逆方向電流が流れる
危険があり、これは電力効率を悪化させる。そこで、こ
の逆方向電流を防ぐため、電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のオンの期間は短くして、オフの期間に、
結合コンデンサＣ１〜Ｃ３に印加されるクロックパルス
ＣＬＫ、ＣＬＫＢを変化させてポンピングを行ってい
る。
【００４９】また、図５は各ポンピングノードの電圧波
形Ｖ１、Ｖ２、Ｖ３を示す図である。図中、ＶΦはクロ
ックパルスＣＬＫ’、ＣＬＫＢ’の振幅、ΔＶｄｓはＭ
ＯＳトランジスタのソースドレイン間電圧である。
形Ｖ１、Ｖ２、Ｖ３を示す図である。図中、ＶΦはクロ
ックパルスＣＬＫ’、ＣＬＫＢ’の振幅、ΔＶｄｓはＭ
ＯＳトランジスタのソースドレイン間電圧である。
【００５０】次に、リセット時に入力電圧Ｖｉｎの供給
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点について説明する。上述した
ように、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のバ
ックゲートバイアス効果による閾値電圧Ｖｔの増大を抑
止するため、Ｍ１〜Ｍ４のゲート・基板間電圧Ｖｇｂは
ゲート・ソース間電圧Ｖｇｓと同一値となるように、ソ
ースＳ１〜Ｓ４と基板Ｂ１〜Ｂ４が接続されている。
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点について説明する。上述した
ように、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のバ
ックゲートバイアス効果による閾値電圧Ｖｔの増大を抑
止するため、Ｍ１〜Ｍ４のゲート・基板間電圧Ｖｇｂは
ゲート・ソース間電圧Ｖｇｓと同一値となるように、ソ
ースＳ１〜Ｓ４と基板Ｂ１〜Ｂ４が接続されている。
【００５１】このように構成すると、図１に示すよう
に、Ｍ１〜Ｍ４の寄生ダイオードＤ１〜Ｄ４が順方向に
直列接続される。このため、クロックドライバー１３か
らのクロックＣＬＫ、ＣＬＫＢ、ＣＬＫ’、ＣＬＫＢ’
の停止させた場合であっても、出力電圧ＶoutはＶｄｄ
−Ｖｂｉとなり、電流負荷１２に出力電圧（Ｖｄｄ−Ｖ
ｂｉ）及び出力電流が供給されてしまう。電流負荷１２
が液晶パネルである場合には、不使用時に電力が消費さ
れ、また液晶が点灯してしまうという不具合につなが
る。
に、Ｍ１〜Ｍ４の寄生ダイオードＤ１〜Ｄ４が順方向に
直列接続される。このため、クロックドライバー１３か
らのクロックＣＬＫ、ＣＬＫＢ、ＣＬＫ’、ＣＬＫＢ’
の停止させた場合であっても、出力電圧ＶoutはＶｄｄ
−Ｖｂｉとなり、電流負荷１２に出力電圧（Ｖｄｄ−Ｖ
ｂｉ）及び出力電流が供給されてしまう。電流負荷１２
が液晶パネルである場合には、不使用時に電力が消費さ
れ、また液晶が点灯してしまうという不具合につなが
る。
【００５２】そこで、本実施形態によれば、リセット時
には上記のクロックを停止してチャージポンプ回路の動
作を停止すると共に、ＰチャネルＭＯＳトランジスタ１
１をオフさせ、電源の供給を停止させた。また、出力電
圧Ｖoutを０Ｖに強制的に固定し、出力電圧Ｖoutが高い
状態のままになるのを防止し、液晶を確実に消灯させる
ようにした。
には上記のクロックを停止してチャージポンプ回路の動
作を停止すると共に、ＰチャネルＭＯＳトランジスタ１
１をオフさせ、電源の供給を停止させた。また、出力電
圧Ｖoutを０Ｖに強制的に固定し、出力電圧Ｖoutが高い
状態のままになるのを防止し、液晶を確実に消灯させる
ようにした。
【００５３】なお、本発明の実施形態による３段チャー
ジポンプ回路について説明したが、その段数は３段に限
定されることはない。すなわち、電荷転送用ＭＯＳトラ
ンジスタとして後段２段をＰチャネル型、残りの前段を
Ｎチャネル型で構成することにより任意の段数のチャー
ジポンプ回路を実現することができる。
ジポンプ回路について説明したが、その段数は３段に限
定されることはない。すなわち、電荷転送用ＭＯＳトラ
ンジスタとして後段２段をＰチャネル型、残りの前段を
Ｎチャネル型で構成することにより任意の段数のチャー
ジポンプ回路を実現することができる。
【００５４】なお、上述の３段チャージポンプ回路にお
いては電荷転送用ＭＯＳトランジスタのＶｇｓの絶対値
を２Ｖｄｄに揃えることができることを示したが、多段
チャージポンプ回路においては電荷転送用ＭＯＳトラン
ジスタのＶｇｓの絶対値として、３Ｖｄｄ以上に設定す
ることも可能である。
いては電荷転送用ＭＯＳトランジスタのＶｇｓの絶対値
を２Ｖｄｄに揃えることができることを示したが、多段
チャージポンプ回路においては電荷転送用ＭＯＳトラン
ジスタのＶｇｓの絶対値として、３Ｖｄｄ以上に設定す
ることも可能である。
【００５５】そのためには、反転レベルシフト回路Ｓ
１、Ｓ２の高電位側の電源としてより後段の接続ノード
の電圧を利用し、非反転レベルシフト回路Ｓ３、Ｓ４の
高電位側の電源としてより後段の接続ノードの電圧を利
用すれば良い。ただし、ゲート酸化膜耐圧(breakdown v
oltage of gate oxide)を考慮すれば絶対値２Ｖｄｄが
最も適している。
１、Ｓ２の高電位側の電源としてより後段の接続ノード
の電圧を利用し、非反転レベルシフト回路Ｓ３、Ｓ４の
高電位側の電源としてより後段の接続ノードの電圧を利
用すれば良い。ただし、ゲート酸化膜耐圧(breakdown v
oltage of gate oxide)を考慮すれば絶対値２Ｖｄｄが
最も適している。
【００５６】次に、図６は、本発明の第２の実施形態に
係る３段チャージポンプ回路を示す回路図である。図６
において、４つの電荷転送用ＭＯＳトランジスタＭ１〜
Ｍ４は直列接続されている。Ｍ１〜Ｍ４は全てＰチャネ
ル型である。Ｍ１〜Ｍ４のゲート・基板間電圧Ｖｇｂは
ゲート・ソース間電圧Ｖｇｓと同一値となるように、ソ
ースＳ１〜Ｓ４と基板Ｂ１〜Ｂ４が同電位となるように
接続されている。これも第１の実施形態と同様、バック
ゲートバイアス効果を防止するためである。
係る３段チャージポンプ回路を示す回路図である。図６
において、４つの電荷転送用ＭＯＳトランジスタＭ１〜
Ｍ４は直列接続されている。Ｍ１〜Ｍ４は全てＰチャネ
ル型である。Ｍ１〜Ｍ４のゲート・基板間電圧Ｖｇｂは
ゲート・ソース間電圧Ｖｇｓと同一値となるように、ソ
ースＳ１〜Ｓ４と基板Ｂ１〜Ｂ４が同電位となるように
接続されている。これも第１の実施形態と同様、バック
ゲートバイアス効果を防止するためである。
【００５７】また、初段の電荷転送用ＭＯＳトランジス
タＭ１のドレインＤ１にはＰチャネル型トランジスタ１
１（第１のスイッチ）を介して、入力電圧Ｖｉｎとして
電源電圧Ｖｄｄが供給されている。Ｐチャネル型トラン
ジスタ１１のゲートには端子１５からリセット信号Ｒが
供給されている。すなわち、リセット信号ＲがＬレベル
（デジタル信号値「０」）の時、Ｐチャネル型トランジ
スタ１１はオンし、入力電圧Ｖｉｎが電荷転送用ＭＯＳ
トランジスタＭ１のドレインＤ１に供給される。リセッ
ト時にはリセット信号ＲがＨレベル（デジタル信号値
「１」）となり、Ｐチャネル型トランジスタ１１はオフ
し、入力電圧Ｖｉｎの供給が遮断される。
タＭ１のドレインＤ１にはＰチャネル型トランジスタ１
１（第１のスイッチ）を介して、入力電圧Ｖｉｎとして
電源電圧Ｖｄｄが供給されている。Ｐチャネル型トラン
ジスタ１１のゲートには端子１５からリセット信号Ｒが
供給されている。すなわち、リセット信号ＲがＬレベル
（デジタル信号値「０」）の時、Ｐチャネル型トランジ
スタ１１はオンし、入力電圧Ｖｉｎが電荷転送用ＭＯＳ
トランジスタＭ１のドレインＤ１に供給される。リセッ
ト時にはリセット信号ＲがＨレベル（デジタル信号値
「１」）となり、Ｐチャネル型トランジスタ１１はオフ
し、入力電圧Ｖｉｎの供給が遮断される。
【００５８】また、最終段の電荷転送用ＭＯＳトランジ
スタＭ４のソースＳ４から出力電圧Ｖoutが出力され、
電流負荷１２に供給される。最終段の電荷転送用ＭＯＳ
トランジスタＭ４のソースＳ４には、リセット信号Ｒに
よって制御され、ソースが接地電圧（０Ｖ）に接続され
たＮチャネル型ＭＯＳトランジスタ１４（第２のスイッ
チ）が接続されている。すなわち、リセット信号ＲがＬ
レベル（デジタル信号値「０」）の時、Ｎチャネル型ト
ランジスタ１４はオフする。リセット時にはリセット信
号ＲがＨレベル（デジタル信号値「１」）となり、Ｎチ
ャネル型トランジスタ１４はオンするので、出力容量Ｃ
outに蓄積された電荷がディスチャージされることによ
り、出力電圧Ｖoutは強制的に０Ｖに固定される。
スタＭ４のソースＳ４から出力電圧Ｖoutが出力され、
電流負荷１２に供給される。最終段の電荷転送用ＭＯＳ
トランジスタＭ４のソースＳ４には、リセット信号Ｒに
よって制御され、ソースが接地電圧（０Ｖ）に接続され
たＮチャネル型ＭＯＳトランジスタ１４（第２のスイッ
チ）が接続されている。すなわち、リセット信号ＲがＬ
レベル（デジタル信号値「０」）の時、Ｎチャネル型ト
ランジスタ１４はオフする。リセット時にはリセット信
号ＲがＨレベル（デジタル信号値「１」）となり、Ｎチ
ャネル型トランジスタ１４はオンするので、出力容量Ｃ
outに蓄積された電荷がディスチャージされることによ
り、出力電圧Ｖoutは強制的に０Ｖに固定される。
【００５９】Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢはクロックドライバー１３
を介して供給される。クロックドライバー１３の電源電
圧はＶｄｄとすると、クロックパルスＣＬＫ、ＣＬＫＢ
の振幅はＶｄｄである。
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢはクロックドライバー１３
を介して供給される。クロックドライバー１３の電源電
圧はＶｄｄとすると、クロックパルスＣＬＫ、ＣＬＫＢ
の振幅はＶｄｄである。
【００６０】電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４
の各ゲートにはレベルシフト回路Ｓ１〜Ｓ４の出力が供
給されている。レベルシフト回路Ｓ１１〜Ｓ１４は後述
するようにいずれも同じ構成を有しており、クロックパ
ルスＣＬＫ’、ＣＬＫＢ’が交互に入力される。クロッ
クパルスＣＬＫ’、ＣＬＫＢ’も同様にクロックドライ
バー１３を介して供給される。
の各ゲートにはレベルシフト回路Ｓ１〜Ｓ４の出力が供
給されている。レベルシフト回路Ｓ１１〜Ｓ１４は後述
するようにいずれも同じ構成を有しており、クロックパ
ルスＣＬＫ’、ＣＬＫＢ’が交互に入力される。クロッ
クパルスＣＬＫ’、ＣＬＫＢ’も同様にクロックドライ
バー１３を介して供給される。
【００６１】なお、レベルシフト回路Ｓ１１〜Ｓ１４の
回路構成及び動作波形図については、図３に示した非反
転レベルシフト回路と同一のため、説明を省略する。
回路構成及び動作波形図については、図３に示した非反
転レベルシフト回路と同一のため、説明を省略する。
【００６２】レベルシフト回路Ｓ１１〜Ｓ１４とチャー
ジポンプ回路との接続関係は以下の通りである。レベル
シフト回路Ｓ１１にはクロックパルスＣＬＫ’が入力さ
れ、高電位側の電源としてＭ１とＭ２の接続点の電位Ｖ
１、低電位側の電源として接地電圧（＝０Ｖ）が供給さ
れている。
ジポンプ回路との接続関係は以下の通りである。レベル
シフト回路Ｓ１１にはクロックパルスＣＬＫ’が入力さ
れ、高電位側の電源としてＭ１とＭ２の接続点の電位Ｖ
１、低電位側の電源として接地電圧（＝０Ｖ）が供給さ
れている。
【００６３】レベルシフト回路Ｓ１１はクロックパルス
ＣＬＫ’がロウレベルの時「０Ｖ」をＭ１のゲートに出
力する。これにより、Ｍ１はオンする。また、クロック
パルスＣＬＫ’がハイレベルの時、「Ｖ１＝２Ｖｄｄ」
をＭ１のゲートに出力する。これにより、Ｍ１はオフす
る。
ＣＬＫ’がロウレベルの時「０Ｖ」をＭ１のゲートに出
力する。これにより、Ｍ１はオンする。また、クロック
パルスＣＬＫ’がハイレベルの時、「Ｖ１＝２Ｖｄｄ」
をＭ１のゲートに出力する。これにより、Ｍ１はオフす
る。
【００６４】レベルシフト回路Ｓ１２にはクロックパル
スＣＬＫＢ’が入力され、高電位側の電源としてＭ２と
Ｍ３の接続点の電位Ｖ２、低電位側の電源として接地電
圧（＝０Ｖ）が供給されている。レベルシフト回路Ｓ１
２はクロックパルスＣＬＫＢ’がロウレベルの時、「０
Ｖ」をＭ２のゲートに出力する。これにより、Ｍ２はオ
ンする。また、クロックパルスＣＬＫＢ’がハイレベル
の時、「Ｖ２」をＭ１のゲートに出力する。これによ
り、Ｍ２はオフする。
スＣＬＫＢ’が入力され、高電位側の電源としてＭ２と
Ｍ３の接続点の電位Ｖ２、低電位側の電源として接地電
圧（＝０Ｖ）が供給されている。レベルシフト回路Ｓ１
２はクロックパルスＣＬＫＢ’がロウレベルの時、「０
Ｖ」をＭ２のゲートに出力する。これにより、Ｍ２はオ
ンする。また、クロックパルスＣＬＫＢ’がハイレベル
の時、「Ｖ２」をＭ１のゲートに出力する。これによ
り、Ｍ２はオフする。
【００６５】レベルシフト回路Ｓ１３にはクロックパル
スＣＬＫ’が入力され、高電位側の電源として、Ｍ３と
Ｍ４の接続点の電位Ｖ３、低電位側の電源として接地電
圧（＝０Ｖ）が供給されている。レベルシフト回路Ｓ１
３はクロックパルスＣＬＫ’がロウレベルの時、「０
Ｖ」をＭ３のゲートに出力する。これにより、Ｍ３はオ
ンする。また、クロックパルスＣＬＫＢ’がハイレベル
の時、「Ｖ３」をＭ３のゲートに出力する。これによ
り、Ｍ３はオフする。
スＣＬＫ’が入力され、高電位側の電源として、Ｍ３と
Ｍ４の接続点の電位Ｖ３、低電位側の電源として接地電
圧（＝０Ｖ）が供給されている。レベルシフト回路Ｓ１
３はクロックパルスＣＬＫ’がロウレベルの時、「０
Ｖ」をＭ３のゲートに出力する。これにより、Ｍ３はオ
ンする。また、クロックパルスＣＬＫＢ’がハイレベル
の時、「Ｖ３」をＭ３のゲートに出力する。これによ
り、Ｍ３はオフする。
【００６６】レベルシフト回路Ｓ１４にはクロックパル
スＣＬＫＢ’が入力され、高電位側の電源としてＶｏｕ
ｔ（＝４Ｖｄｄ）、低電位側の電源として接地電圧（＝
０Ｖ）が供給されている。レベルシフト回路Ｓ１４はク
ロックパルスＣＬＫＢ’がロウレベルの時、「０Ｖ」を
Ｍ４のゲートに出力する。これにより、Ｍ４はオンす
る。また、クロックパルスＣＬＫＢ’がハイレベルの
時、「Ｖｏｕｔ」をＭ４のゲートに出力する。これによ
り、Ｍ４はオフする。
スＣＬＫＢ’が入力され、高電位側の電源としてＶｏｕ
ｔ（＝４Ｖｄｄ）、低電位側の電源として接地電圧（＝
０Ｖ）が供給されている。レベルシフト回路Ｓ１４はク
ロックパルスＣＬＫＢ’がロウレベルの時、「０Ｖ」を
Ｍ４のゲートに出力する。これにより、Ｍ４はオンす
る。また、クロックパルスＣＬＫＢ’がハイレベルの
時、「Ｖｏｕｔ」をＭ４のゲートに出力する。これによ
り、Ｍ４はオフする。
【００６７】なお、クロックパルスＣＬＫ’とＣＬＫ
Ｂ’は夫々クロックパルスＣＬＫとＣＬＫＢから作成さ
れるが、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に電
流が逆流するのを防止するために、ロウ（Low）の期間
が短くなっている。電荷転送用ＭＯＳトランジスタＭ１
〜Ｍ４はダイオード接続されていないので逆方向電流が
流れる危険があり、これは電力効率を悪化させる。そこ
で、この逆方向電流を防ぐため、電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４のオンの期間は短くして、オフの期
間に、結合コンデンサＣ１〜Ｃ３に印加されるクロック
パルスＣＬＫ、ＣＬＫＢを変化させてポンピングを行っ
ている。このようなクロックパルスの位相関係は図７に
示されている。
Ｂ’は夫々クロックパルスＣＬＫとＣＬＫＢから作成さ
れるが、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に電
流が逆流するのを防止するために、ロウ（Low）の期間
が短くなっている。電荷転送用ＭＯＳトランジスタＭ１
〜Ｍ４はダイオード接続されていないので逆方向電流が
流れる危険があり、これは電力効率を悪化させる。そこ
で、この逆方向電流を防ぐため、電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４のオンの期間は短くして、オフの期
間に、結合コンデンサＣ１〜Ｃ３に印加されるクロック
パルスＣＬＫ、ＣＬＫＢを変化させてポンピングを行っ
ている。このようなクロックパルスの位相関係は図７に
示されている。
【００６８】上述した構成のチャージポンプ回路によれ
ば、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソー
ス間電圧Ｖｇｓ（トランジスタがオン状態の時）の値は
以下の通りである。 Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１ Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２ Ｖｇｓ（Ｍ３）＝０Ｖ−Ｖ３ Ｖｇｓ（Ｍ４）＝０Ｖ−Ｖ４ 次に、定常状態のチャージポンプの昇圧動作について考
える。図８は各ポンピングノードの電圧波形Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔを示す図である。この図から明らか
なように、Ｍ１，Ｍ３オンの時（ＣＬＫ’＝Ｌ）には、
Ｖ１＝Ｖｄｄ，Ｖ２＝３Ｖｄｄ，Ｖ３＝３Ｖｄｄであ
る。
ば、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソー
ス間電圧Ｖｇｓ（トランジスタがオン状態の時）の値は
以下の通りである。 Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１ Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２ Ｖｇｓ（Ｍ３）＝０Ｖ−Ｖ３ Ｖｇｓ（Ｍ４）＝０Ｖ−Ｖ４ 次に、定常状態のチャージポンプの昇圧動作について考
える。図８は各ポンピングノードの電圧波形Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔを示す図である。この図から明らか
なように、Ｍ１，Ｍ３オンの時（ＣＬＫ’＝Ｌ）には、
Ｖ１＝Ｖｄｄ，Ｖ２＝３Ｖｄｄ，Ｖ３＝３Ｖｄｄであ
る。
【００６９】一方、Ｍ２，Ｍ４オンの時、（ＣＬＫＢ’
＝Ｌ）、Ｖ１＝２Ｖｄｄ，Ｖ２＝２Ｖｄｄ，Ｖ３＝４Ｖ
ｄｄである。
＝Ｌ）、Ｖ１＝２Ｖｄｄ，Ｖ２＝２Ｖｄｄ，Ｖ３＝４Ｖ
ｄｄである。
【００７０】したがって、Ｖｇｓ（Ｍ１オン時）＝−Ｖ
１＝−Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝−Ｖ３＝−３Ｖｄｄ Ｖｇｓ（Ｍ４オン時）＝−Ｖ４＝−４Ｖｄｄ したがって、Ｍ２〜Ｍ４については、絶対値で２Ｖｄｄ
以上の高いＶｇｓが加えられるため、Ｍ２〜Ｍ４のオン
抵抗がより低減され、高効率で大出力電流のチャージポ
ンプ回路が実現できる。また、電荷転送ＭＯＳトランジ
スタＭ１〜Ｍ４は全てＰチャネル型で構成しているの
で、製造工程を短縮することができる。なお本実施形態
では、３段チャージポンプ回路について説明したが、そ
の段数は３段に限定されることはない。
１＝−Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝−Ｖ３＝−３Ｖｄｄ Ｖｇｓ（Ｍ４オン時）＝−Ｖ４＝−４Ｖｄｄ したがって、Ｍ２〜Ｍ４については、絶対値で２Ｖｄｄ
以上の高いＶｇｓが加えられるため、Ｍ２〜Ｍ４のオン
抵抗がより低減され、高効率で大出力電流のチャージポ
ンプ回路が実現できる。また、電荷転送ＭＯＳトランジ
スタＭ１〜Ｍ４は全てＰチャネル型で構成しているの
で、製造工程を短縮することができる。なお本実施形態
では、３段チャージポンプ回路について説明したが、そ
の段数は３段に限定されることはない。
【００７１】また、リセット時に入力電圧Ｖｉｎの供給
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点については、第１の実施形態
と同様である。
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点については、第１の実施形態
と同様である。
【００７２】次に本発明の第３の実施形態に係るチャー
ジポンプ回路について図９を参照しながら説明する。第
２の実施形態と異なる点は、レベルシフト回路Ｓ１３，
Ｓ１４の低電位側の電源として、電源電圧Ｖｄｄ（外部
電圧であり、例えば＋５Ｖ）が供給されている点であ
る。
ジポンプ回路について図９を参照しながら説明する。第
２の実施形態と異なる点は、レベルシフト回路Ｓ１３，
Ｓ１４の低電位側の電源として、電源電圧Ｖｄｄ（外部
電圧であり、例えば＋５Ｖ）が供給されている点であ
る。
【００７３】これにより、電荷転送用トランジスタＭ１
〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタが
オン状態の時）は以下の通りである。 Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１ Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２ Ｖｇｓ（Ｍ３）＝Ｖｄｄ−Ｖ３ Ｖｇｓ（Ｍ４）＝Ｖｄｄ−Ｖ４ ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔは第２の実施形態と同じである（図
８参照）。
〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタが
オン状態の時）は以下の通りである。 Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１ Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２ Ｖｇｓ（Ｍ３）＝Ｖｄｄ−Ｖ３ Ｖｇｓ（Ｍ４）＝Ｖｄｄ−Ｖ４ ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔは第２の実施形態と同じである（図
８参照）。
【００７４】したがって、Ｖｇｓ（Ｍ１オン時）＝−Ｖ
１＝−Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝Ｖｄｄ−Ｖ３＝Ｖｄｄ−３Ｖｄ
ｄ＝−２Ｖｄｄ Ｖｇｓ（Ｍ４オン時）＝Ｖｄｄ−Ｖ４＝Ｖｄｄ−４Ｖｄ
ｄ＝−３Ｖｄｄ このように、電荷転送用トランジスタＭ１〜Ｍ４がオン
状態の時のゲート・ソース間電圧Ｖｇｓは、均一ではな
いが、第１の実施形態に比してその差は小さくすること
ができる。したがって、電荷転送用ＭＯＳトランジスタ
Ｍ１〜Ｍ４のゲート酸化膜厚(thickness of gate oxid
e)は一律に３Ｖｄｄ（絶対値）に耐える厚みに設計すれ
ば良いので、第２の実施形態（電荷転送用ＭＯＳトラン
ジスタのＶｇｓがより不均一である）に比べて、オン抵
抗（ON-state resistance）を低く設計でき効率が良
い。
１＝−Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝Ｖｄｄ−Ｖ３＝Ｖｄｄ−３Ｖｄ
ｄ＝−２Ｖｄｄ Ｖｇｓ（Ｍ４オン時）＝Ｖｄｄ−Ｖ４＝Ｖｄｄ−４Ｖｄ
ｄ＝−３Ｖｄｄ このように、電荷転送用トランジスタＭ１〜Ｍ４がオン
状態の時のゲート・ソース間電圧Ｖｇｓは、均一ではな
いが、第１の実施形態に比してその差は小さくすること
ができる。したがって、電荷転送用ＭＯＳトランジスタ
Ｍ１〜Ｍ４のゲート酸化膜厚(thickness of gate oxid
e)は一律に３Ｖｄｄ（絶対値）に耐える厚みに設計すれ
ば良いので、第２の実施形態（電荷転送用ＭＯＳトラン
ジスタのＶｇｓがより不均一である）に比べて、オン抵
抗（ON-state resistance）を低く設計でき効率が良
い。
【００７５】また、リセット時に入力電圧Ｖｉｎの供給
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点については、第１の実施形態
と同様である。
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点については、第１の実施形態
と同様である。
【００７６】次に本発明の第４の実施形態に係るチャー
ジポンプ回路について図６を参照しながら説明する。第
２の実施形態と異なる点は、レベルシフト回路Ｓ１３，
Ｓ１４の低電位側の電源として、チャージポンプ回路の
途中段の出力、Ｖ１，Ｖ２を供給している点である。
ジポンプ回路について図６を参照しながら説明する。第
２の実施形態と異なる点は、レベルシフト回路Ｓ１３，
Ｓ１４の低電位側の電源として、チャージポンプ回路の
途中段の出力、Ｖ１，Ｖ２を供給している点である。
【００７７】これにより、電荷転送用トランジスタＭ１
〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタが
オン状態の時）は以下の通りである。 Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１ Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２ Ｖｇｓ（Ｍ３）＝Ｖ１−Ｖ３ Ｖｇｓ（Ｍ４）＝Ｖ２−Ｖ４ ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔは第１の実施形態と同じである（図
８参照）。
〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタが
オン状態の時）は以下の通りである。 Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１ Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２ Ｖｇｓ（Ｍ３）＝Ｖ１−Ｖ３ Ｖｇｓ（Ｍ４）＝Ｖ２−Ｖ４ ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔは第１の実施形態と同じである（図
８参照）。
【００７８】したがって、Ｖｇｓ（Ｍ１オン時）＝−Ｖ
１＝−Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝Ｖ１−Ｖ３＝Ｖｄｄ−３Ｖｄｄ
＝−２Ｖｄｄ Ｖｇｓ（Ｍ４オン時）＝Ｖ２−Ｖ４＝２Ｖｄｄ−４Ｖｄ
ｄ＝−２Ｖｄｄ このように、ゲートソース間電圧Ｖｇｓは、Ｍ１につい
てのみ−Ｖｄｄ、Ｍ２〜Ｍ４については、全て−２Ｖｄ
ｄとすることができる。したがって、電荷転送用ＭＯＳ
トランジスタＭ１〜Ｍ４のゲート酸化膜厚(thickness o
f gate oxide)は一律に２Ｖｄｄ（絶対値）に耐える厚
みに設計すれば良いので、第１および第２の実施形態
（電荷転送用ＭＯＳトランジスタのＶｇｓがより不均一
である）に比べて、オン抵抗（ON-state resistance）
を低く設計でき効率が良い。
１＝−Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝Ｖ１−Ｖ３＝Ｖｄｄ−３Ｖｄｄ
＝−２Ｖｄｄ Ｖｇｓ（Ｍ４オン時）＝Ｖ２−Ｖ４＝２Ｖｄｄ−４Ｖｄ
ｄ＝−２Ｖｄｄ このように、ゲートソース間電圧Ｖｇｓは、Ｍ１につい
てのみ−Ｖｄｄ、Ｍ２〜Ｍ４については、全て−２Ｖｄ
ｄとすることができる。したがって、電荷転送用ＭＯＳ
トランジスタＭ１〜Ｍ４のゲート酸化膜厚(thickness o
f gate oxide)は一律に２Ｖｄｄ（絶対値）に耐える厚
みに設計すれば良いので、第１および第２の実施形態
（電荷転送用ＭＯＳトランジスタのＶｇｓがより不均一
である）に比べて、オン抵抗（ON-state resistance）
を低く設計でき効率が良い。
【００７９】また、リセット時に入力電圧Ｖｉｎの供給
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点については、第１の実施形態
と同様である。
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点については、第１の実施形態
と同様である。
【００８０】次に本発明の第５の実施形態に係るチャー
ジポンプ回路について図７を参照しながら説明する。第
２の実施形態と異なる点は、レベルシフト回路Ｓ１３の
低電位側の電源として、電源電圧Ｖｄｄを供給すると共
に、レベルシフト回路Ｓ１４の低電位側の電源として、
チャージポンプ回路の途中段の出力Ｖ２を供給している
点である。
ジポンプ回路について図７を参照しながら説明する。第
２の実施形態と異なる点は、レベルシフト回路Ｓ１３の
低電位側の電源として、電源電圧Ｖｄｄを供給すると共
に、レベルシフト回路Ｓ１４の低電位側の電源として、
チャージポンプ回路の途中段の出力Ｖ２を供給している
点である。
【００８１】これにより、電荷転送用トランジスタＭ１
〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタが
オン状態の時）は以下の通りである。 Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１ Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２ Ｖｇｓ（Ｍ３）＝Ｖｄｄ−Ｖ３ Ｖｇｓ（Ｍ４）＝Ｖ２−Ｖ４ ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔは第１の実施形態と同じである（図
４参照）。
〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタが
オン状態の時）は以下の通りである。 Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１ Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２ Ｖｇｓ（Ｍ３）＝Ｖｄｄ−Ｖ３ Ｖｇｓ（Ｍ４）＝Ｖ２−Ｖ４ ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔは第１の実施形態と同じである（図
４参照）。
【００８２】したがって、Ｖｇｓ（Ｍ１オン時）＝−Ｖ
１＝−Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝Ｖｄｄ−Ｖ３＝Ｖｄｄ−３Ｖｄ
ｄ＝−２Ｖｄｄ Ｖｇｓ（Ｍ４オン時）＝Ｖ２−Ｖ４＝２Ｖｄｄ−４Ｖｄ
ｄ＝−２Ｖｄｄ このように、ゲートソース間電圧Ｖｇｓは、Ｍ１につい
てのみ−Ｖｄｄ、Ｍ２〜Ｍ４については、全て−２Ｖｄ
ｄとなるので、この実施形態は前述した第４の実施形態
と等価である。
１＝−Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝Ｖｄｄ−Ｖ３＝Ｖｄｄ−３Ｖｄ
ｄ＝−２Ｖｄｄ Ｖｇｓ（Ｍ４オン時）＝Ｖ２−Ｖ４＝２Ｖｄｄ−４Ｖｄ
ｄ＝−２Ｖｄｄ このように、ゲートソース間電圧Ｖｇｓは、Ｍ１につい
てのみ−Ｖｄｄ、Ｍ２〜Ｍ４については、全て−２Ｖｄ
ｄとなるので、この実施形態は前述した第４の実施形態
と等価である。
【００８３】また、リセット時に入力電圧Ｖｉｎの供給
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点については、第１の実施形態
と同様である。
を遮断するＰチャネルＭＯＳトランジスタ１１、出力電
圧Ｖoutを強制的に０Ｖに固定するＮチャネルＭＯＳト
ランジスタ１４を設けた点については、第１の実施形態
と同様である。
【００８４】
【発明の効果】本発明によれば、電荷転送用ＭＯＳトラ
ンジスタのバックゲートバイアス効果を防止するため
に、各電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のソー
スと基板とを接続したチャージポンプ回路において、制
御信号（例えば、リセット信号）に応じて初段の電荷転
送ＭＯＳトランジスタへの入力電圧の供給を遮断するた
めの第１のスイッチを設けているので、チャージポンプ
回路の効率が向上すると共に、不使用時の消費電力を削
減することができる。
ンジスタのバックゲートバイアス効果を防止するため
に、各電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のソー
スと基板とを接続したチャージポンプ回路において、制
御信号（例えば、リセット信号）に応じて初段の電荷転
送ＭＯＳトランジスタへの入力電圧の供給を遮断するた
めの第１のスイッチを設けているので、チャージポンプ
回路の効率が向上すると共に、不使用時の消費電力を削
減することができる。
【００８５】また、最終段の電荷転送用ＭＯＳトランジ
スタからの出力電圧を強制的に固定するための第２のス
イッチを設けているので、出力電圧を速やかに所定レベ
ル（例えば０Ｖ）に固定できる。特に、チャージポンプ
回路を液晶パネルの電源回路として利用する場合には、
不使用時に液晶を速やかに消灯でき、消費電力を低減で
きる。
スタからの出力電圧を強制的に固定するための第２のス
イッチを設けているので、出力電圧を速やかに所定レベ
ル（例えば０Ｖ）に固定できる。特に、チャージポンプ
回路を液晶パネルの電源回路として利用する場合には、
不使用時に液晶を速やかに消灯でき、消費電力を低減で
きる。
【図１】本発明の第１の実施形態に係るチャージポンプ
回路を示す概略回路図である。
回路を示す概略回路図である。
【図２】反転レベルシフト回路の構成及び動作波形を示
す図である。
す図である。
【図３】非反転レベルシフト回路の構成及び動作波形を
示す図である。
示す図である。
【図４】本発明の第１の実施形態に係るチャージポンプ
回路の動作を説明するためのタイミング図である。
回路の動作を説明するためのタイミング図である。
【図５】本発明の第１の実施形態に係るチャージポンプ
回路の各ポンピングノードの電圧波形を示す図である。
回路の各ポンピングノードの電圧波形を示す図である。
【図６】本発明の第２の実施形態に係るチャージポンプ
回路を示す概略回路図である。
回路を示す概略回路図である。
【図７】本発明の第２の実施形態に係るチャージポンプ
回路の動作を説明するためのタイミング図である。
回路の動作を説明するためのタイミング図である。
【図８】本発明の第２の実施形態に係るチャージポンプ
回路の各ポンピングノードの電圧波形を示す図である。
回路の各ポンピングノードの電圧波形を示す図である。
【図９】本発明の第３の実施形態に係るチャージポンプ
回路を示す概略回路図である。
回路を示す概略回路図である。
【図１０】本発明の第４の実施形態に係るチャージポン
プ回路を示す概略回路図である。
プ回路を示す概略回路図である。
【図１１】本発明の第４の実施形態に係るチャージポン
プ回路を示す概略回路図である。
プ回路を示す概略回路図である。
【図１２】従来例に係るチャージポンプ回路を示す回路
図である。
図である。
【図１３】従来例に係るチャージポンプ回路を示す回路
図である。
図である。
１１ Ｐチャネル型ＭＯＳトランジスタ
１２ 電流負荷
１３ クロックドライバー
１４ Ｎチャネル型ＭＯＳトランジスタ
Ｍ１〜Ｍ４ 電荷転送用ＭＯＳトランジスタ
Ｃ１〜Ｃ３ 結合コンデンサ
Ｃｏｕｔ 出力コンデンサ
Ｓ１、Ｓ２ 反転レベルシフト回路
Ｓ３、Ｓ４ 非反転レベルシフト回路
ＣＬＫ、ＣＬＫＢ クロックパルス
Claims (6)
- 【請求項１】 初段の電荷転送ＭＯＳトランジスタに入
力電圧が供給されると共に直列接続された複数の電荷転
送用ＭＯＳトランジスタと、前記各電荷転送用ＭＯＳト
ランジスタの各接続点に一端が接続された結合コンデン
サと、前記結合コンデンサの他端に交互に逆相のクロッ
クパルスを供給するクロックドライバーとを備え、前記
各電荷転送用ＭＯＳトランジスタのソースと基板とが接
続されており、最終段の電荷転送用ＭＯＳトランジスタ
から出力電圧を得るチャージポンプ回路であって、 制御信号に応じてスイッチングし、前記初段の電荷転送
ＭＯＳトランジスタへの入力電圧の供給を遮断するため
の第１のスイッチを設けたことを特徴とするチャージポ
ンプ回路。 - 【請求項２】 制御信号に応じてスイッチングし、前記
最終段の電荷転送用ＭＯＳトランジスタからの出力電圧
を固定電圧に設定するための第２のスイッチを設けたこ
とを特徴とする請求項１に記載のチャージポンプ回路。 - 【請求項３】 初段の電荷転送ＭＯＳトランジスタに所
定の入力電圧が印加されると共に直列接続された（ｎ＋
２）個の電荷転送用ＭＯＳトランジスタと、前記電荷転
送用ＭＯＳトランジスタの各接続点に一端が接続された
結合コンデンサと、前記結合コンデンサの他端に交互に
逆相のクロックパルスを供給するクロックドライバー
と、後段２個の電荷転送用ＭＯＳトランジスタをＰチャ
ネルで構成し残余のｎ個の電荷転送用ＭＯＳトランジス
タをＮチャネル型で構成すると共に、前記電荷転送用Ｍ
ＯＳトランジスタがオンする時にゲート・ソース間電圧
が一定値となるようなゲート電圧を印加するレベルシフ
ト回路と、を備え、前記各電荷転送用ＭＯＳトランジス
タのソースと基板とが接続されており、最終段の電荷転
送用ＭＯＳトランジスタから出力電圧を得るチャージポ
ンプ回路であって、 制御信号に応じてスイッチングし、前記初段の電荷転送
ＭＯＳトランジスタへの入力電圧の供給を遮断するため
の第１のスイッチを設けたことを特徴とするチャージポ
ンプ回路。 - 【請求項４】 制御信号に応じてスイッチングし、前記
最終段の電荷転送用ＭＯＳトランジスタからの出力電圧
を固定電圧に設定するための第２のスイッチを設けたこ
とを特徴とする請求項３に記載のチャージポンプ回路。 - 【請求項５】 直列接続された複数のＰチャネル型の電
荷転送用のＭＯＳトランジスタと、前記各電荷転送用Ｍ
ＯＳトランジスタの各接続点に一端が接続された結合コ
ンデンサと、前記結合コンデンサの他端に交互に逆相の
クロックパルスを供給するクロックドライバーとを備
え、前記クロックパルスに応じて前記電荷転送用ＭＯＳ
トランジスタのオンオフを制御する複数のレベルシフト
回路と、を備え、前記各電荷転送用ＭＯＳトランジスタ
のソースと基板とが接続されており、最終段の電荷転送
用ＭＯＳトランジスタから出力電圧を得るチャージポン
プ回路であって、 制御信号に応じてスイッチングし、前記初段の電荷転送
ＭＯＳトランジスタへの入力電圧の供給を遮断するため
の第１のスイッチを設けたことを特徴とするチャージポ
ンプ回路。 - 【請求項６】 制御信号に応じてスイッチングし、前記
最終段の電荷転送用ＭＯＳトランジスタからの出力電圧
を固定電圧に設定するための第２のスイッチを設けたこ
とを特徴とする請求項５に記載のチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001218242A JP2003033006A (ja) | 2001-07-18 | 2001-07-18 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001218242A JP2003033006A (ja) | 2001-07-18 | 2001-07-18 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003033006A true JP2003033006A (ja) | 2003-01-31 |
Family
ID=19052448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001218242A Pending JP2003033006A (ja) | 2001-07-18 | 2001-07-18 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003033006A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257613A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 流体の流れ計測装置 |
| JP2005257362A (ja) * | 2004-03-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 流れ計測装置 |
| JP2005328625A (ja) * | 2004-05-13 | 2005-11-24 | Fujitsu Ten Ltd | 電源装置、電圧制御方法および電圧制御プログラム |
| JP2006158157A (ja) * | 2004-12-01 | 2006-06-15 | Toshiba Matsushita Display Technology Co Ltd | Ｄｃ−ｄｃ変換回路 |
| KR100684244B1 (ko) | 2004-03-26 | 2007-02-20 | 산요덴키가부시키가이샤 | 차지 펌프 회로 |
| US7212066B2 (en) | 2004-08-30 | 2007-05-01 | Sanyo Electric Co., Ltd. | Charge pump circuit |
| US7439792B2 (en) | 2005-10-26 | 2008-10-21 | Samsung Electronics Co., Ltd. | High voltage generation circuit and semiconductor device having the same |
| US7724073B2 (en) | 2007-10-12 | 2010-05-25 | Samsung Electronics Co., Ltd. | Charge pump circuit |
| JP2017131069A (ja) * | 2016-01-21 | 2017-07-27 | 凸版印刷株式会社 | チャージポンプ |
| JP2017147805A (ja) * | 2016-02-16 | 2017-08-24 | ローム株式会社 | チャージポンプ |
| WO2020136821A1 (ja) * | 2018-12-27 | 2020-07-02 | 三菱電機株式会社 | チャージポンプ回路及び半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07322605A (ja) * | 1994-05-18 | 1995-12-08 | Fujitsu Ltd | 電源線用スイッチ回路 |
| JPH10199281A (ja) * | 1997-01-09 | 1998-07-31 | Toshiba Corp | 昇圧回路及びこれを備えたｉｃカード |
-
2001
- 2001-07-18 JP JP2001218242A patent/JP2003033006A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07322605A (ja) * | 1994-05-18 | 1995-12-08 | Fujitsu Ltd | 電源線用スイッチ回路 |
| JPH10199281A (ja) * | 1997-01-09 | 1998-07-31 | Toshiba Corp | 昇圧回路及びこれを備えたｉｃカード |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257362A (ja) * | 2004-03-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 流れ計測装置 |
| JP2005257613A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 流体の流れ計測装置 |
| KR100684244B1 (ko) | 2004-03-26 | 2007-02-20 | 산요덴키가부시키가이샤 | 차지 펌프 회로 |
| JP2005328625A (ja) * | 2004-05-13 | 2005-11-24 | Fujitsu Ten Ltd | 電源装置、電圧制御方法および電圧制御プログラム |
| US7212066B2 (en) | 2004-08-30 | 2007-05-01 | Sanyo Electric Co., Ltd. | Charge pump circuit |
| JP2006158157A (ja) * | 2004-12-01 | 2006-06-15 | Toshiba Matsushita Display Technology Co Ltd | Ｄｃ−ｄｃ変換回路 |
| US7439792B2 (en) | 2005-10-26 | 2008-10-21 | Samsung Electronics Co., Ltd. | High voltage generation circuit and semiconductor device having the same |
| US7724073B2 (en) | 2007-10-12 | 2010-05-25 | Samsung Electronics Co., Ltd. | Charge pump circuit |
| JP2017131069A (ja) * | 2016-01-21 | 2017-07-27 | 凸版印刷株式会社 | チャージポンプ |
| JP2017147805A (ja) * | 2016-02-16 | 2017-08-24 | ローム株式会社 | チャージポンプ |
| WO2020136821A1 (ja) * | 2018-12-27 | 2020-07-02 | 三菱電機株式会社 | チャージポンプ回路及び半導体装置 |
| JPWO2020136821A1 (ja) * | 2018-12-27 | 2021-09-27 | 三菱電機株式会社 | チャージポンプ回路及び半導体装置 |
| JP7134255B2 (ja) | 2018-12-27 | 2022-09-09 | 三菱電機株式会社 | チャージポンプ回路及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100674553B1 (ko) | 차지 펌프 회로 | |
| KR100407100B1 (ko) | 차지 펌프 회로 | |
| KR100429337B1 (ko) | 차지 펌프 회로 | |
| JP4849907B2 (ja) | チャージポンプ回路 | |
| KR100399693B1 (ko) | 챠지 펌프 회로 | |
| US7436239B2 (en) | Electronic device including charge pump circuit | |
| WO2007066587A1 (ja) | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 | |
| JP2004140892A (ja) | 昇圧回路 | |
| JP2003033006A (ja) | チャージポンプ回路 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| JP3475178B2 (ja) | チャージポンプ回路 | |
| JP2002233134A (ja) | チャージポンプ回路 | |
| JP2004336985A (ja) | チャージポンプ回路 | |
| JP3524845B2 (ja) | チャージポンプ回路 | |
| JP2002084740A (ja) | チャージポンプ回路 | |
| CN108696118B (zh) | 增压电路及其中的基体的偏压方法 | |
| JP2006020412A (ja) | スイッチトキャパシタ電源回路およびそのスイッチ駆動回路 | |
| JP5446637B2 (ja) | 昇圧回路 | |
| JP2005204366A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4281360B2 (ja) | チャージポンプ回路 | |
| CN113746327A (zh) | 电荷泵电路、电荷泵系统及集成电路芯片 | |
| JP2002095242A (ja) | チャージポンプ回路 | |
| JP2006050868A (ja) | チャージポンプ回路 | |
| JP2006050867A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031226 |