JP2017147805A - チャージポンプ - Google Patents

Abstract

【課題】コマンド誤認識やレジスタ化けが生じても出力電圧を正常範囲に収める。【解決手段】チャージポンプ２８は、第１設定値Ｄ１に応じた第１基準電圧を第２設定値Ｄ２に応じた第１昇圧倍率で昇圧することにより第１昇圧電圧ＶＧＨを生成する第１チャージポンプ部２８１と、第１設定値Ｄ１と第２設定値Ｄ２の入力を受けて第１昇圧電圧ＶＧＨに相当する第１予想電圧値Ｄ５を算出する第１昇圧電圧算出部２８３と、第１予想電圧値Ｄ５が正常範囲に収まっているか否かを判定する判定部２８６と、判定部２８６の判定結果Ｓ１に応じて第１設定値Ｄ１及び第２設定値Ｄ２の少なくとも一方を調整する調整部２８７と、を有する。【選択図】図１０

Description

本発明は、チャージポンプに関する。

チャージポンプを搭載したＩＣでは、その出力電圧を基準電圧と昇圧倍率で決定するのが一般的である。例えば、ＩＣ外部のホストから送られてくるコマンドに応じて基準電圧と昇圧倍率を設定する場合には、コマンドで指示された設定値をＩＣ内部のレジスタに格納しておき、これを読み出してチャージポンプのアナログ制御信号に変換すればよい。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２００５−３１８７８７号公報

しかしながら、コマンドの誤認識によりレジスタに誤った設定値が格納された場合や、外乱ノイズなどによりレジスタに格納された設定値が変化した場合には、チャージポンプの出力電圧が正常範囲を外れてしまい、ＩＣの誤動作や破壊を招くおそれがあった。

特に、近年では、車載用ＩＣに対して、ＩＳＯ２６２６２（自動車の電気／電子に関する機能安全についての国際規格）を順守することが求められており、チャージポンプについても、フェイルセーフを念頭に置いた信頼性設計が重要となっている。

本明細書中に開示されている発明は、本願の発明者により見出された上記の問題点に鑑み、コマンド誤認識やレジスタ化けが生じても出力電圧を正常範囲に収めることのできるチャージポンプを提供することを目的とする。

本明細書中に開示されているチャージポンプは、第１設定値に応じた第１基準電圧を第２設定値に応じた第１昇圧倍率で昇圧することにより第１昇圧電圧を生成する第１チャージポンプ部と、前記第１設定値と前記第２設定値の入力を受けて前記第１昇圧電圧に相当する第１予想電圧値を算出する第１昇圧電圧算出部と、前記第１予想電圧値が正常範囲に収まっているか否かを判定する判定部と、前記判定部の判定結果に応じて前記第１設定値及び前記第２設定値の少なくとも一方を調整する調整部と、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成るチャージポンプは、第３設定値に応じた第２基準電圧を第４設定値に応じた第２昇圧倍率で昇圧することにより第２昇圧電圧を生成する第２チャージポンプ部と、前記第３設定値と前記第４設定値の入力を受けて前記第２昇圧電圧に相当する第２予想電圧値を算出する第２昇圧電圧算出部と、前記第１予想電圧値と前記第２予想電圧値との差分電圧値を算出する減算部と、をさらに有し、前記判定部は、前記第１予想電圧値に代えて前記差分電圧値が正常範囲に収まっているか否かを判定し、前記調整部は、前記判定部の判定結果に応じて各設定値の少なくとも一つを調整する構成（第２の構成）にするとよい。

また、上記第２の構成から成るチャージポンプにおいて、前記第１昇圧電圧は正電圧であり、前記第２昇圧電圧は負電圧である構成（第３の構成）にするとよい。

また、上記第２または第３の構成から成るチャージポンプにおいて、前記第１チャージポンプ部及び前記第２チャージポンプ部は、それぞれ、フライングキャパシタと、出力キャパシタと、電荷転送トランジスタと、クロック信号に同期して前記フライングキャパシタの一端をパルス駆動すると共に前記電荷転送トランジスタをオン／オフさせる制御部とを含む構成（第４の構成）にするとよい。

また、上記第４の構成から成るチャージポンプにおいて、前記第１チャージポンプ部及び前記第２チャージポンプ部は、それぞれ、デジタルの設定値をアナログの基準電圧に変換するＤＡＣをさらに含む構成（第５の構成）にするとよい。

また、本明細書中に開示されている半導体装置は、上記第１〜第５いずれかの構成から成るチャージポンプと、前記チャージポンプの各設定値を格納するレジスタと、前記チャージポンプから電力供給を受けて動作する負荷と、を集積化して成る構成（第６の構成）とされている。

なお、上記第６の構成から成る半導体装置は、前記レジスタに格納された各設定値を定期的に書き直すリフレッシュ部をさらに集積化した構成（第７の構成）にするとよい。

また、上記第６若しくは第７の構成から成る半導体装置において、前記負荷は、ＬＣＤ［liquid crystal display］パネルのゲート駆動を行うゲートドライバである構成（第８の構成）にするとよい。

また、本明細書中に開示されている液晶表示装置は、上記第８の構成から成る半導体装置と、前記半導体装置によって駆動されるＬＣＤパネルと、を有する構成（第９の構成）とされている。

また、本明細書中に開示されている車両は、上記第９の構成から成る液晶表示装置を有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、コマンド誤認識やレジスタ化けが生じても出力電圧を正常範囲に収めることのできるチャージポンプを提供することが可能となる。

液晶表示装置の一構成例を示すブロック図 チャージポンプの第１実施形態を示すブロック図 正昇圧チャージポンプ部の一構成例を示す回路図 正昇圧動作の一例を示す回路図（第１フェイズ） 正昇圧動作の一例を示す回路図（第２フェイズ） 負昇圧チャージポンプ部の一構成例を示す回路図 負昇圧動作の一例を示す回路図（第１フェイズ） 負昇圧動作の一例を示す回路図（第２フェイズ） チャージポンプの第２実施形態を示すブロック図 チャージポンプの第３実施形態を示すブロック図 車載ディスプレイの一例を示す運転席付近の配置図

＜液晶表示装置＞
図１は、液晶表示装置の一構成例を示すブロック図である。本構成例の液晶表示装置１は、ＬＣＤ［liquid crystal display］ドライバ２０とＬＣＤパネル３５を有する。

ＬＣＤドライバ２０は、ホストコントローラ１０（マイコン等）から入力される映像信号、及び、各種コマンドに基づいてＬＣＤパネル３５の駆動制御を行う。

ＬＣＤパネル３５は、液晶素子を画素として用いた映像出力手段であり、ＬＣＤドライバ２０の負荷として駆動される。

＜ＬＣＤドライバ＞
引き続き、図１を参照しつつＬＣＤドライバ２０について詳述する。ＬＣＤドライバ２０は、インタフェース２１、コマンドレジスタ２２、タイミングコントローラ２３、データラッチ部２４、ソースＤＡＣ（Ｄ／Ａコンバータ）２５、ソースドライバ２６、ＤＣ／ＤＣコンバータ２７、チャージポンプ２８、ゲートドライバ２９、レギュレータ３０、コモン電圧生成部３１、ガンマ電圧生成部３２、及び、異常検知部３３の各要素を含み、これらの各要素を一つのチップに集積化した半導体装置（ＩＣ）である。

インタフェース２１は、ホストコントローラ１０との間でデータのやり取りを行うものであり、映像データや各種コマンドなどをホストコントローラ１０から受け取ったり、異常検知部３３の検知結果をホストコントローラ１０に送出したりする。

コマンドレジスタ２２は、ホストコントローラ１０からインタフェース２１を介して送られた各種コマンドを格納する。

タイミングコントローラ２３は、コマンドレジスタ２２に格納されたコマンドに基づいてＬＣＤドライバ２０の各種タイミング制御を行う。例えば、タイミングコントローラ２３は、ゲートドライバ２９の垂直同期制御、及び、ソースドライバ２６の水平同期制御などを行う。

データラッチ部２４は、ホストコントローラ１０からインタフェース２１を介して入力される映像データをラッチしてソースＤＡＣ２５に出力する。

ソースＤＡＣ２５は、正電源電圧ＶＳＰと負電源電圧ＶＳＮの供給を受けて動作し、データラッチ部２４からラッチ入力されるデジタル（ｍビット）の映像データをＤ／Ａ変換してアナログ映像信号を生成する。

ソースドライバ２６は、正電源電圧ＶＳＰと負電源電圧ＶＳＮの供給を受けて動作し、ソースＤＡＣ２５から入力されるアナログ映像信号をソース信号Ｓ（１）〜Ｓ（ｘ）に変換する。なお、ソース信号Ｓ（１）〜Ｓ（ｘ）は、ＬＣＤパネル３５の液晶素子（ＬＣＤパネル３５がアクティブマトリクス型である場合には、液晶素子にそれぞれ接続されたアクティブ素子のソース端子）に供給される。

ＤＣ／ＤＣコンバータ２７は、入力電圧ＶＤＤを正昇圧して正電源電圧ＶＳＰを生成する正昇圧コンバータ部と、入力電圧ＶＤＤを負昇圧して負電源電圧ＶＳＮを生成する負昇圧コンバータ部とを含むスイッチング電源回路である。なお、正電源電圧ＶＳＰ及び負電源電圧ＶＳＮは、ソースＤＡＣ２５、ソースドライバ２６、レギュレータ３０、コモン電圧生成部３１、及び、ガンマ電圧生成部３２などに供給される。

チャージポンプ２８は、タイミングコントローラ２３から入力されるクロック信号に同期してフライングキャパシタを駆動することにより、所定の基準電圧を所定の昇圧倍率で昇圧して、所望の正昇圧電圧ＶＧＨ及び負昇圧電圧ＶＧＬを生成する。

ゲートドライバ２９は、正昇圧電圧ＶＧＨと負昇圧電圧ＶＧＬの供給を受けて動作し、タイミングコントローラ２３から入力される垂直同期信号に基づいて、ＬＣＤパネル３５のゲート信号Ｇ（１）〜Ｇ（ｙ）を生成する。なお、ゲート信号Ｇ（１）〜Ｇ（ｙ）は、ＬＣＤパネル３５の液晶素子（ＬＣＤパネル３５がアクティブマトリクス型である場合には、液晶素子にそれぞれ接続されたアクティブ素子のゲート端子）に供給される。

レギュレータ３０は、正電源電圧ＶＳＰ及び負電源電圧ＶＳＮをそれぞれ降圧することにより、種々の内部電圧を生成する。

コモン電圧生成部３１は、負電源電圧ＶＳＮを降圧することによりコモン電圧ＶＣを生成し、ＬＣＤパネル３５の液晶素子（ＬＣＤパネル３５がアクティブマトリクス型である場合には、液晶素子にそれぞれ接続されたアクティブ素子のドレイン端子）に供給する。

ガンマ電圧生成部３２は、正電源電圧ＶＳＰ及び負電源電圧ＶＳＮの供給を受けて動作し、２^ｍ通りの階調電圧Ｖ（０）〜Ｖ（ｎ）（ただしｎ＝２^ｍ−１）を生成してソースＤＡＣ２５に供給する。なお、階調電圧Ｖ（０）〜Ｖ（ｎ）は、それぞれ、ソースＤＡＣ２５に入力される映像データのデータ値「０」〜「ｎ」に一対一で対応している。

異常検知部３３は、ＤＣ／ＤＣコンバータ２７の動作を監視することにより、ＬＣＤパネル３５における表示動作の異常を検知する。

＜チャージポンプ（第１実施形態）＞
図２は、チャージポンプ２８の第１実施形態（及びその周辺回路）を示すブロック図である。本実施形態のチャージポンプ２８は、正昇圧チャージポンプ部２８１と、負昇圧チャージポンプ部２８２と、を含む。

正昇圧チャージポンプ部２８１は、設定値Ｄ１に応じた正基準電圧ＶＧＨＲ（＞０）を設定値Ｄ２に応じた昇圧倍率（×Ａ）で昇圧することにより、正昇圧電圧ＶＧＨ（＝ＶＧＨＲ×Ａ）を生成する。

負昇圧チャージポンプ部２８２は、設定値Ｄ３に応じた負基準電圧ＶＧＬＲ（＜０）を設定値Ｄ４に応じた昇圧倍率（×Ｂ）で昇圧することにより、負昇圧電圧ＶＧＬ（＝ＶＧＬＲ×Ｂ）を生成する。

なお、上記の設定値Ｄ１〜Ｄ４は、コマンドレジスタ２２のレジスタ部２２１〜２２４にそれぞれ格納されている。

また、半導体装置２０には、コマンドレジスタ２２に格納された設定値Ｄ１〜Ｄ４を定期的に書き直すリフレッシュ部４０がさらに集積化されている。リフレッシュ部４０は、タイマ４１と、不揮発性メモリ４２と、セレクタ４３と、を含む。

タイマ４１は、設定値Ｄ１〜Ｄ４のリフレッシュタイミングを決めるカウンタであり、不揮発性メモリ４２に対して所定のインターバルで正規データの読み出しを指示する。

不揮発性メモリ４２は、設定値Ｄ１〜Ｄ４の正規データを不揮発的に格納する。不揮発性メモリ４２としては、例えば、半導体装置２０に集積化されたＯＴＰＲＯＭ［one time programmable read-only memory］などを用いてもよいし、或いは、半導体装置２０に外付けされたＥＥＰＲＯＭ［electrically erasable programmable read-only memory］などを用いてもよい。

セレクタ４３は、ホストコントローラ１０から入力されるコマンドと、不揮発性メモリ４２から読み出される正規データの一方をコマンドレジスタ２２に送出する。より具体的に述べると、セレクタ４３は、コマンドレジスタ２２の外部設定時には、ホストコントローラ１０から入力されるコマンドを選択出力し、コマンドレジスタ２２のリフレッシュ時には、不揮発性メモリから読み出される正規データを選択出力する。

このようなリフレッシュ部４０を設けることにより、コマンドの誤認識によりコマンドレジスタ２２に誤った設定値Ｄ１〜Ｄ４が格納された場合や、外乱ノイズなどによりコマンドレジスタ２２に格納された設定値Ｄ１〜Ｄ４が変化した場合であっても、定期的なリフレッシュ動作により設定値Ｄ１〜Ｄ４を正規データに書き直すことができる。従って、チャージポンプ２８の出力異常が長期に亘って継続することはない。

＜正昇圧チャージポンプ部＞
図３は、正昇圧チャージポンプ部２８１の一構成例を示す回路図である。本構成例の正昇圧チャージポンプ部２８１は、ＤＡＣ２８１ａと、制御部２８１ｂと、フライングキャパシタＣｆ１〜Ｃｆ３（以下では単にキャパシタＣｆ１〜Ｃｆ３と呼ぶ）と、出力キャパシタＣｏ１（以下では単にキャパシタＣｏ１と呼ぶ）と、電荷転送トランジスタＰ１〜Ｐ４（本図の例ではいずれもＰＭＯＳＦＥＴ［P-channel type metal oxide semiconductor field effect transistor］であり、以下では単にトランジスタＰ１〜Ｐ４と呼ぶ）と、バッファＢ１〜Ｂ３と、を含むディクソン型のチャージポンプである。

ＤＡＣ２８１ａは、正電源電圧ＶＳＰの印加端と接地電圧ＧＮＤの印加端との間に接続されており、デジタルの設定値Ｄ１をアナログの正基準電圧ＶＧＨＲ（ただしＧＮＤ＜ＶＧＨＲ＜ＶＳＰ）に変換する。

制御部２８１ｂは、クロック信号ＣＬＫに同期して、バッファＢ１〜Ｂ３へのパルス出力（＝キャパシタＣｆ１〜Ｃｆ３のパルス駆動）と、トランジスタＰ１〜Ｐ４のオン／オフ制御を行う。また、制御部２８１ｂは、設定値Ｄ２に応じて昇圧倍率（×Ａ）の切替制御を行う機能も備えている。なお、本構成例の正昇圧チャージポンプ２８１では、昇圧倍率がＡ＝２、Ａ＝３、または、Ａ＝４のいずれかに切り替えられる。

トランジスタＰ１のドレインは、正基準電圧ＶＧＨＲの印加端に接続されている。トランジスタＰ１のソースは、キャパシタＣｆ１の第１端とトランジスタＰ２のドレインに接続されている。トランジスタＰ２のソースは、キャパシタＣｆ２の第１端とトランジスタＰ３のドレインに接続されている。トランジスタＰ３のソースは、キャパシタＣｆ３の第１端とトランジスタＰ４のドレインに接続されている。トランジスタＰ４のソースは、キャパシタＣｏ１の第１端と正昇圧電圧ＶＧＨの出力端に接続されている。キャパシタＣｆ１の第２端は、バッファＢ１の出力端に接続されている。キャパシタＣｆ２の第２端は、バッファＢ２の出力端に接続されている。キャパシタＣｆ３の第２端は、バッファＢ３の出力端に接続されている。キャパシタＣｏ１の第２端は、接地端に接続されている。

バッファＢ１〜Ｂ３は、それぞれ、正基準電圧ＶＧＨＲの印加端と接地電圧ＧＮＤの印加端との間に接続されており、制御部２８１ｂからのパルス入力に応じて、キャパシタＣｆ１〜Ｃｆ３それぞれの第２端をパルス駆動する。すなわち、キャパシタＣｆ１〜Ｃｆ３それぞれの第２端は、正昇圧チャージポンプ部２８１の動作フェイズに応じて、ハイレベル（＝ＶＧＨＲ）かローレベル（＝ＧＮＤ）のいずれか一方となる。

上記構成から成る正昇圧チャージポンプ部２８１は、クロック信号ＣＬＫに同期して、第１フェイズと第２フェイズを交互に繰り返すことにより、正基準電圧ＶＧＨＲよりも高い正昇圧電圧ＶＧＨを出力する。以下では、昇圧倍率が最大値（Ａ＝４）に設定されている場合を例に挙げて、各フェイズの動作状態を個別具体的に説明する。

図４は、正昇圧動作の一例を示す回路図（第１フェイズ）である。第１フェイズでは、バッファＢ１〜Ｂ３のパルス出力がそれぞれローレベル（＝ＧＮＤ）、ハイレベル（＝ＶＧＨＲ）、ローレベル（＝ＧＮＤ）とされると共に、トランジスタＰ１及びＰ３がオンされて、トランジスタＰ２及びＰ４がオフされる。

このとき、キャパシタＣｆ１には、正基準電圧ＶＧＨＲの印加端からトランジスタＰ１を介して充電電流が流れる。従って、キャパシタＣｆ１は、その両端間電圧が正基準電圧ＶＧＨＲとなるまで充電される。

キャパシタＣｆ２は、直前の第２フェイズにおいて、その両端間電圧が正基準電圧ＶＧＨＲの２倍（＝２ＶＧＨＲ）となるまで充電されている。従って、第１フェイズへの遷移により、キャパシタＣｆ２の第２端がハイレベル（＝ＶＧＨＲ）に引き上げられると、キャパシタＣｆ２の第１端は、キャパシタＣｆ２の電荷保存則に従い、第２端よりも両端間電圧分だけ高い電圧（＝ＶＧＨＲ＋２ＶＧＨＲ＝３ＶＧＨＲ）に引き上げられる。

このとき、キャパシタＣｆ２とキャパシタＣｆ３との間では、トランジスタＰ３を介して電荷の転送が行われる。その結果、キャパシタＣｆ３は、その両端間電圧が正基準電圧ＶＧＨＲの３倍（＝３ＶＧＨＲ）となるまで充電される。

また、キャパシタＣｏ１は、直前の第２フェイズにおいて、その両端間電圧が正基準電圧ＶＧＨＲの４倍（＝４ＶＧＨＲ）となるまで充電されており、これが正昇圧電圧ＶＧＨとして出力される。

なお、第１フェイズでは、トランジスタＰ２及びＰ３がいずれもオフされているので、これらの素子を介する経路で電流が逆流することはない。

図５は、正昇圧動作の一例を示す回路図（第２フェイズ）である。第２フェイズでは、バッファＢ１〜Ｂ３のパルス出力がそれぞれハイレベル（＝ＶＧＨＲ）、ローレベル（＝ＧＮＤ）、ハイレベル（＝ＶＧＨＲ）とされると共に、トランジスタＰ１及びＰ３がオフされて、トランジスタＰ２及びＰ４がオンされる。

キャパシタＣｆ１は、直前の第１フェイズにおいて、その両端間電圧が正基準電圧ＶＧＨＲとなるまで充電されている。従って、第２フェイズへの遷移により、キャパシタＣｆ１の第２端がハイレベル（＝ＶＧＨＲ）に引き上げられると、キャパシタＣｆ１の第１端は、キャパシタＣｆ１の電荷保存則に従い、第２端よりも両端間電圧分だけ高い電圧（＝ＶＧＨＲ＋ＶＧＨＲ＝２ＶＧＨＲ）に引き上げられる。

このとき、キャパシタＣｆ１とキャパシタＣｆ２との間では、トランジスタＰ２を介して電荷の転送が行われる。その結果、キャパシタＣｆ２は、その両端間電圧が正基準電圧ＶＧＨＲの２倍（＝２ＶＧＨＲ）となるまで充電される。

また、キャパシタＣｆ３は、直前の第１フェイズにおいて、その両端間電圧が正基準電圧ＶＧＨＲの３倍（＝３ＶＧＨＲ）となるまで充電されている。従って、第２フェイズへの遷移により、キャパシタＣｆ３の第２端がハイレベル（＝ＶＧＨＲ）に引き上げられると、キャパシタＣｆ３の第１端は、キャパシタＣｆ３の電荷保存則に従い、第２端よりも両端間電圧分だけ高い電圧（＝ＧＨＲ＋３ＶＧＨＲ＝４ＶＧＨＲ）に引き上げられる。

このとき、キャパシタＣｆ３とキャパシタＣｏ１との間では、トランジスタＰ４を介して電荷の転送が行われる。その結果、キャパシタＣｏ１は、その両端間電圧が正基準電圧ＶＧＨＲの４倍（＝４ＶＧＨＲ）となるまで充電される。

なお、第２フェイズでは、トランジスタＰ１及びＰ３がいずれもオフされているので、これらの素子を介する経路で電流が逆流することはない。

このように、正昇圧チャージポンプ部２８１では、クロック信号ＣＬＫに同期して第１フェイズと第２フェイズを交互に繰り返すことにより、正昇圧電圧ＶＧＨが生成される。

なお、上記では、昇圧倍率が最大値（Ａ＝４）に設定されている場合を例に挙げたが、昇圧倍率がＡ＝３またはＡ＝２である場合についても、基本的には同様のチャージポンプ動作が行われる。

例えば、昇圧倍率がＡ＝３に設定されている場合には、トランジスタＰ４を常にオンとし、バッファＢ３を常に出力ハイインピーダンス状態とした上で、上記と同様のチャージポンプ動作を行えばよい。このような動作によれば、キャパシタＣｏ１の両端間電圧が正基準電圧ＶＧＨＲの３倍（＝３ＶＧＨＲ）となるまで充電されるので、３倍昇圧動作を実現することができる。

また、昇圧倍率がＡ＝２に設定されている場合には、トランジスタＰ３及びＰ４を常にオンとし、バッファＢ２及びＢ３を常に出力ハイインピーダンス状態とした上で、上記と同様のチャージポンプ動作を行えばよい。このような動作によれば、キャパシタＣｏ１の両端間電圧が正基準電圧ＶＧＨＲの２倍（＝２ＶＧＨＲ）となるまで充電されるので、２倍昇圧動作を実現することができる。

ただし、正昇圧チャージポンプ部２８１の構成や動作については、何ら上記に限定されるものではなく、正基準電圧ＶＧＨＲを昇圧倍率（×Ａ）で昇圧して正昇圧電圧ＶＧＨを生成することができる限り、いかなる構成及び動作を採用しても構わない。

＜負昇圧チャージポンプ部＞
図６は、負昇圧チャージポンプ部２８２の一構成例を示す回路図である。本構成例の負昇圧チャージポンプ部２８２は、ＤＡＣ２８２ａと、制御部２８２ｂと、フライングキャパシタＣｆ４及びＣｆ５（以下では単にキャパシタＣｆ４及びＣｆ５と呼ぶ）と、出力キャパシタＣｏ２（以下では単にキャパシタＣｏ２と呼ぶ）と、電荷転送トランジスタＰ５〜Ｐ７（本図ではいずれもＰＭＯＳＦＥＴであり、以下では単にトランジスタＰ５〜Ｐ７と呼ぶ）と、バッファＢ４及びＢ５と、を含むディクソン型のチャージポンプである。

ＤＡＣ２８２ａは、接地電圧ＧＮＤの印加端と負電源電圧ＶＳＮの印加端との間に接続されており、デジタルの設定値Ｄ３をアナログの負基準電圧ＶＧＬＲ（ただしＶＳＮ＜ＶＧＬＲ＜ＧＮＤ）に変換する。

制御部２８２ｂは、クロック信号ＣＬＫに同期して、バッファＢ４及びＢ５へのパルス出力（＝キャパシタＣｆ４及びＣｆ５のパルス駆動）と、トランジスタＰ５〜Ｐ７のオン／オフ制御を行う。また、制御部２８２ｂは、設定値Ｄ４に応じて昇圧倍率（×Ｂ）の切替制御を行う機能も備えている。なお、本構成例の負昇圧チャージポンプ２８２では、昇圧倍率がＢ＝２、または、Ｂ＝３のいずれかに切り替えられる。

トランジスタＰ５のソースは、負基準電圧ＶＧＬＲの印加端に接続されている。トランジスタＰ５のドレインは、キャパシタＣｆ４の第１端とトランジスタＰ６のソースに接続されている。トランジスタＰ６のドレインは、キャパシタＣｆ５の第１端とトランジスタＰ７のソースに接続されている。トランジスタＰ７のドレインは、キャパシタＣｏ２の第１端と負昇圧電圧ＶＧＬの出力端に接続されている。キャパシタＣｆ４の第２端は、バッファＢ４の出力端に接続されている。キャパシタＣｆ５の第２端は、バッファＢ５の出力端に接続されている。キャパシタＣｏ２の第２端は、接地端に接続されている。

バッファＢ４及びＢ５は、それぞれ、接地電圧ＧＮＤの印加端と負基準電圧ＶＧＬＲの印加端との間に接続されており、制御部２８２ｂからのパルス入力に応じて、キャパシタＣｆ４及びＣｆ５それぞれの第２端をパルス駆動する。すなわち、キャパシタＣｆ４及びＣｆ５それぞれの第２端は、負昇圧チャージポンプ部２８２の動作フェイズに応じて、ハイレベル（＝ＧＮＤ）かローレベル（＝ＶＧＨＲ）のいずれか一方となる。

上記構成から成る負昇圧チャージポンプ部２８２は、クロック信号ＣＬＫに同期して、第１フェイズと第２フェイズを交互に繰り返すことにより、負基準電圧ＶＧＬＲよりも低い負昇圧電圧ＶＧＬを出力する。以下では、各フェイズの動作状態について、個別具体的に説明する。

図７は、負昇圧動作の一例を示す回路図（第１フェイズ）である。第１フェイズでは、バッファＢ４及びＢ５のパルス出力がそれぞれハイレベル（＝ＧＮＤ）、ローレベル（＝ＶＧＬＲ）とされると共に、トランジスタＰ５及びＰ７がオンされて、トランジスタＰ６がオフされる。

このとき、キャパシタＣｆ４には、トランジスタＰ５を介して負基準電圧ＶＧＬＲの印加端に向けた充電電流が流れる。従って、キャパシタＣｆ４は、その両端間電圧が負基準電圧ＶＧＬＲとなるまで充電される。

キャパシタＣｆ５は、直前の第２フェイズにおいて、その両端間電圧が負基準電圧ＶＧＬＲの２倍（＝２ＶＧＬＲ）となるまで充電されている。従って、第１フェイズへの遷移により、キャパシタＣｆ５の第２端がローレベル（＝ＶＧＬＲ）に引き下げられると、キャパシタＣｆ５の第１端は、キャパシタＣｆ５の電荷保存則に従い、第２端よりも両端間電圧分だけ低い電圧（＝ＶＧＬＲ＋２ＶＧＬＲ＝３ＶＧＬＲ）に引き下げられる。

このとき、キャパシタＣｆ５とキャパシタＣｏ２との間では、トランジスタＰ７を介して電荷の転送が行われる。その結果、キャパシタＣｏ２は、その両端間電圧が負基準電圧ＶＧＬＲの３倍（＝３ＶＧＬＲ）となるまで充電される。

なお、第１フェイズでは、トランジスタＰ６がオフされているので、当該素子を介する経路で電流が逆流することはない。

図８は、負昇圧動作の一例を示す回路図（第２フェイズ）である。第２フェイズでは、バッファＢ４、Ｂ５のパルス出力がそれぞれローレベル（＝ＶＧＬＲ）、ハイレベル（＝ＧＮＤ）とされると共に、トランジスタＰ５及びＰ７がオフされて、トランジスタＰ６がオンされる。

キャパシタＣｆ４は、直前の第１フェイズにおいて、その両端間電圧が負基準電圧ＶＧＬＲとなるまで充電されている。従って、第２フェイズへの遷移により、キャパシタＣｆ４の第２端がローレベル（＝ＶＧＬＲ）に引き下げられると、キャパシタＣｆ４の第１端は、キャパシタＣｆ４の電荷保存則に従い、第２端よりも両端間電圧分だけ低い電圧（＝ＶＧＬＲ＋ＶＧＬＲ＝２ＶＧＬＲ）に引き下げられる。

このとき、キャパシタＣｆ４とキャパシタＣｆ５との間では、トランジスタＰ６を介して電荷の転送が行われる。その結果、キャパシタＣｆ５は、その両端間電圧が負基準電圧ＶＧＬＲの２倍（＝２ＶＧＬＲ）となるまで充電される。

また、キャパシタＣｏ２は、直前の第１フェイズにおいて、その両端間電圧が負基準電圧ＶＧＬＲの３倍（＝３ＶＧＬＲ）となるまで充電されており、これが負昇圧電圧ＶＧＬとして出力される。

なお、第２フェイズでは、トランジスタＰ５及びＰ７がいずれもオフされているので、これらの素子を介する経路で電流が逆流することはない。

このように、負昇圧チャージポンプ部２８２では、クロック信号ＣＬＫに同期して第１フェイズと第２フェイズを交互に繰り返すことにより、負昇圧電圧ＶＧＬが生成される。

なお、上記では、昇圧倍率が最大値（Ｂ＝３）に設定されている場合を例に挙げたが、昇圧倍率がＢ＝２である場合にも、基本的には同様のチャージポンプ動作が行われる。

例えば、昇圧倍率がＢ＝２に設定されている場合には、トランジスタＰ７を常にオンとし、バッファＢ５を常に出力ハイインピーダンス状態とした上で、上記と同様のチャージポンプ動作を行えばよい。このような動作によれば、キャパシタＣｏ２の両端間電圧が負基準電圧ＶＧＬＲの２倍（＝２ＶＧＨＲ）となるまで充電されるので、２倍昇圧動作を実現することができる。

ただし、負昇圧チャージポンプ部２８２の構成や動作については、何ら上記に限定されるものではなく、負基準電圧ＶＧＬＲを昇圧倍率（×Ｂ）で昇圧して負昇圧電圧ＶＧＬを生成することができる限り、いかなる構成及び動作を採用しても構わない。また、正基準電圧ＶＧＨの入力を受けてこれを反転昇圧（×−Ｂ）するようにしてもよい。

＜チャージポンプ（第２実施形態）＞
図９は、チャージポンプ２８の第２実施形態を示すブロック図である。先に説明した第１実施形態（図２）では、チャージポンプ２８の設定値Ｄ１〜Ｄ４を定期的に書き直すリフレッシュ部４０を有しているので、コマンド誤認識やレジスタ化けが生じた場合であっても、チャージポンプ２８の出力異常が長期に亘って継続することはない。

ただし、このような対策では、チャージポンプ２８の設定値Ｄ１〜Ｄ４が異常となってから、それらのリフレッシュ動作が行われるまでの間、短時間ながらもチャージポンプ２８の出力異常が生じる。そのため、例えば、正昇圧電圧ＶＧＨと負昇圧電圧ＶＧＬとの差電圧（＝ＶＧＨ−ＶＧＬ）がゲートドライバ２９の耐圧を超えていた場合には、出力異常が生じた時点でゲートドライバ２９が破壊されてしまうおそれもある。

上記を鑑みると、コマンド誤認識やレジスタ化けに対して、定期的なリフレッシュ動作だけでは不十分であり、さらなる対策を施すことが望ましいと言える。そこで、本実施形態のチャージポンプ２８には、正昇圧チャージポンプ部２８１と負昇圧チャージポンプ部２８２よりも前段に、正昇圧電圧算出部２８３と、負昇圧電圧算出部２８４と、減算部２８５と、判定部２８６と、調整部２８７と、が追加されている。

正昇圧電圧算出部２８３は、正基準電圧ＶＧＨＲを設定するための設定値Ｄ１と、昇圧倍率（×Ａ）を設定するための設定値Ｄ２の入力を受けて、正昇圧電圧ＶＧＨに相当する予想電圧値Ｄ５（＝Ｄ１×Ｄ２）を算出する。

負昇圧電圧算出部２８４は、負基準電圧ＶＧＬＲを設定するための設定値Ｄ３と、昇圧倍率（×Ｂ）を設定するための設定値Ｄ４の入力を受けて、負昇圧電圧ＶＧＬに相当する予想電圧値Ｄ６（＝Ｄ３×Ｄ４）を算出する。

減算部２８５は、予想電圧値Ｄ５から予想電圧値Ｄ６を差し引いた差分電圧値Ｄ７（＝Ｄ５−Ｄ６）を算出する。なお、この差分電圧値Ｄ７は、ゲートドライバ２９への印加電圧（＝ＶＧＨ−ＶＧＬ）に相当する。

判定部２８６は、差分電圧値Ｄ７が正常範囲に収まっているか否かを判定し、その判定結果を判定信号Ｓ１として調整部２８７に出力する。例えば、判定信号Ｓ１は、差分電圧値Ｄ７が所定の上限値ＤＵよりも高いときにハイレベルＨ（＝異常時の論理レベル）とされて、差分電圧値Ｄ７が上限値ＤＵよりも低いときにローレベルＬ（＝正常時の論理レベル）とされる。

調整部２８７は、判定信号Ｓ１に応じて設定値Ｄ１〜Ｄ４の少なくとも一つを調整し、これを調整設定値Ｄ１ａ〜Ｄ４ａとして、正昇圧チャージポンプ部２８１及び負昇圧チャージポンプ部２８２に出力する。

以下では、具体的な数値例を挙げて各部の動作を説明する。まず、正常時の例として、ＶＧＨＲ＝＋５Ｖ、Ａ＝３倍、ＶＧＬＲ＝−５Ｖ、Ｂ＝３倍であるときの各部動作を説明する。なお、ＤＵ＝＋３２Ｖ（＝ゲートドライバ２９の耐圧）とする。この場合には、Ｄ５＝＋１５Ｖ（＝（＋５Ｖ）×３）となり、Ｄ６＝−１５Ｖ（＝（−５Ｖ）×３）となるので、Ｄ７＝＋３０Ｖ（＝（＋１５Ｖ）−（−１５Ｖ））となる。従って、Ｄ７＜ＤＵであることから、Ｓ１＝Ｌとなる。このとき、調整部２８７は、設定値Ｄ１〜Ｄ４をそのまま調整設定値Ｄ１ａ〜Ｄ４ａとして出力する。

次に、異常時の例として、ＶＧＨＲ＝＋５Ｖ、Ａ＝４倍、ＶＧＬＲ＝−５Ｖ、Ｂ＝３倍であるとき（昇圧倍率Ａが３倍から４倍に化けてしまったとき）の各部動作を説明する。この場合には、Ｄ５＝＋２０Ｖ（＝（＋５Ｖ）×４）となり、Ｄ６＝−１５Ｖ（＝（−５Ｖ）×３）となるので、Ｄ７＝＋３５Ｖ（＝（＋２０Ｖ）−（−１５Ｖ））となる。従って、Ｄ７＞ＤＵであることからＳ１＝Ｈとなる。このとき、調整部２８７は、設定値Ｄ１〜Ｄ４の少なくとも一つを調整した上で、調整設定値Ｄ１ａ〜Ｄ４ａとして出力する。

なお、設定値Ｄ１〜Ｄ４の調整動作としては、例えば、Ｄ１＝＋５ＶであるところをＤ１ａ＝＋４Ｖに引き下げることにより、設定値Ｄ１（延いては正基準電圧ＶＧＨＲ）のみのクリップ処理を行えばよい。このようなクリップ処理を行うことにより、調整後の正昇圧電圧ＶＧＨが＋１６Ｖ（＝（＋４Ｖ）×４）となるので、ゲートドライバ２９への印加電圧が＋３１Ｖ（＝（＋１６Ｖ）−（−１５Ｖ））に引き下げられる。

従って、コマンド誤認識やレジスタ化けにより設定値Ｄ１〜Ｄ４が異常となった場合、それらのリフレッシュ動作を待つ間においても、ゲートドライバ２９の耐圧破壊を未然に防止することが可能となる。

また、上記の例からも分かるように、設定値Ｄ１〜Ｄ４の調整動作は、必ずしも異常値を正常値に戻す動作（上記の例では昇圧倍率Ａを４倍から３倍に戻す動作）である必要はなく、ゲートドライバ２９への印加電圧が耐圧を超えないようになるのであれば、設定値Ｄ１〜Ｄ４のいずれを調整しても構わない。例えば、設定値Ｄ１〜Ｄ４に対してどのような調整動作を行うかを任意に設定し得る構成としておけば、アプリケーション毎に自由度の高い調整を行うことが可能となる。

なお、正昇圧電圧ＶＧＨないし負昇圧電圧ＶＧＬを微調整する必要がある場合には、昇圧倍率ＡないしＢよりも、正基準電圧ＶＧＨＲないし負基準電圧ＶＧＬＲを調整する方が望ましいと言える。

また、上記の例では、判定部２８６において、ゲートドライバ２９への印加電圧（＝ＶＧＨ−ＶＧＬ）に相当する差分電圧値Ｄ７と所定の上限値ＤＵを比較する例を挙げたが、例えば、差分電圧値Ｄ７と所定の下限値ＤＬとを比較したり、若しくは、差分電圧値Ｄ７と上限値ＤＵ及び下限値ＤＬの双方とを比較して、異常判定を行うようにしてもよい。

＜チャージポンプ（第３実施形態）＞
図１０は、チャージポンプ２８の第３実施形態を示すブロック図である。本実施形態のチャージポンプ２８では、先の第２実施形態（図９）から、負昇圧チャージポンプ部２８２、負昇圧電圧算出部２８４、及び、減算部２８５が省略されている。

本図で示したように、単一の昇圧電圧（ここでは正昇圧電圧ＶＧＨ）のみを生成するチャージポンプ２８を本発明の適用対象とする場合、判定部２８６では、正昇圧電圧算出部２８３で生成される予想電圧値Ｄ５（＝Ｄ１×Ｄ２）が正常範囲に収まっているか否かを判定すればよい。また、調整部２８７では、判定信号Ｓ１に応じて設定値Ｄ１及びＤ２の少なくとも一方を調整すればよい。

このような構成とすることにより、チャージポンプ２８が単一出力型である場合についても、コマンド誤認識やレジスタ化けに対して十分な対策を実施することが可能となる。

なお、改めて図示は行わないが、先の第２実施形態（図９）から、正昇圧チャージポンプ部２８１、正昇圧電圧算出部２８３、及び、減算部２８５を省略した場合についても、上記と同様に理解することが可能である。

＜車載ディスプレイ＞
これまでに説明してきた液晶表示装置１は、特に車載ディスプレイに適用することが好適である。車載ディスプレイは、例えば、図１１に示した車載ディスプレイ８１〜８３のように、車両における運転席前方のダッシュボードに設けられる。

例えば、車載ディスプレイ８１は、スピードメータ、タコメータ等を表示するインパネ（instrument panel：ダッシュボードに組み付けられる計器盤）として機能する。車載ディスプレイ８２は、燃料計、燃費計、シフトポジション等を表示する。車載ディスプレイ８３は、車両の現在位置情報、目的地までの経路情報等を表示するナビゲーション機能を有すると共に、車両後方の撮像画像を表示するバックモニタ機能も有する。

このように、昨今の車両には、従来のカーナビゲーション装置に加えて、全面的に液晶表示を行うインパネや、車両後方の画像を表示するバックモニタなどのアプリケーションが搭載されるようになってきており、車載ディスプレイの用途が広がっている。従って、車載ディスプレイ８１〜８３に表示される情報は、運転者にとって益々重要性を増しており、車両を安全に運行するためには、車載ディスプレイ８１〜８３の信頼性をより一層高めることが求められる。

その点、先述の液晶表示装置１であれば、フェイルセーフを念頭に置いた信頼性設計がなされているので、何らかの不具合が生じた場合であっても、車両の安全運行を阻害するほどの致命的な事態には陥らずに済む。

＜その他の変形例＞
なお、上記の実施形態では、車載ディスプレイの電源手段として用いられるチャージポンプに本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の用途に供されるチャージポンプにも広く適用することが可能である。

また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、例えば、車載ディスプレイの電源手段として用いられるチャージポンプに利用することが可能である。

１ 液晶表示装置
１０ ホストコントローラ
２０ ＬＣＤドライバ
２１ インタフェース
２２ コマンドレジスタ
２２１〜２２４ レジスタ部
２３ タイミングコントローラ
２４ データラッチ部
２５ ソースＤＡＣ
２６ ソースドライバ
２７ ＤＣ／ＤＣコンバータ
２８ チャージポンプ
２８１ 正昇圧チャージポンプ部
２８２ 負昇圧チャージポンプ部
２８３ 正昇圧電圧算出部
２８４ 負昇圧電圧算出部
２８５ 減算部
２８６ 判定部
２８７ 調整部
２８１ａ、２８２ａ ＤＡＣ
２８１ｂ、２８２ｂ 制御部
Ｃｆ１〜Ｃｆ５ フライングキャパシタ
Ｃｏ１、Ｃｏ２ 出力キャパシタ
Ｐ１〜Ｐ７ 電荷転送用トランジスタ（ＰＭＯＳＦＥＴ）
Ｂ１〜Ｂ５ バッファ
２９ ゲートドライバ
３０ レギュレータ
３１ コモン電圧生成部
３２ ガンマ電圧生成部
３３ 異常検知部
３５ ＬＣＤパネル
４０ リフレッシュ部
４１ タイマ
４２ 不揮発性メモリ
４３ セレクタ
８１〜８３ 車載ディスプレイ

Claims (10)

1. 第１設定値に応じた第１基準電圧を第２設定値に応じた第１昇圧倍率で昇圧することにより第１昇圧電圧を生成する第１チャージポンプ部と、
   前記第１設定値と前記第２設定値の入力を受けて前記第１昇圧電圧に相当する第１予想電圧値を算出する第１昇圧電圧算出部と、
   前記第１予想電圧値が正常範囲に収まっているか否かを判定する判定部と、
   前記判定部の判定結果に応じて前記第１設定値及び前記第２設定値の少なくとも一方を調整する調整部と、
   を有することを特徴とするチャージポンプ。
2. 第３設定値に応じた第２基準電圧を第４設定値に応じた第２昇圧倍率で昇圧することにより第２昇圧電圧を生成する第２チャージポンプ部と、
   前記第３設定値と前記第４設定値の入力を受けて前記第２昇圧電圧に相当する第２予想電圧値を算出する第２昇圧電圧算出部と、
   前記第１予想電圧値と前記第２予想電圧値との差分電圧値を算出する減算部と、
   をさらに有し、
   前記判定部は、前記第１予想電圧値に代えて前記差分電圧値が正常範囲に収まっているか否かを判定し、
   前記調整部は、前記判定部の判定結果に応じて各設定値の少なくとも一つを調整する、
   ことを特徴とする請求項１に記載のチャージポンプ。
3. 前記第１昇圧電圧は正電圧であり、前記第２昇圧電圧は負電圧であることを特徴とする請求項２に記載のチャージポンプ。
4. 前記第１チャージポンプ部及び前記第２チャージポンプ部は、それぞれ、
   フライングキャパシタと、
   出力キャパシタと、
   電荷転送トランジスタと、
   クロック信号に同期して前記フライングキャパシタの一端をパルス駆動すると共に前記電荷転送トランジスタをオン／オフさせる制御部と、
   を含むことを特徴とする請求項２または請求項３に記載のチャージポンプ。
5. 前記第１チャージポンプ部及び前記第２チャージポンプ部は、それぞれ、デジタルの設定値をアナログの基準電圧に変換するＤＡＣをさらに含むことを特徴とする請求項４に記載のチャージポンプ。
6. 請求項１〜請求項５のいずれか一項に記載のチャージポンプと、
   前記チャージポンプの各設定値を格納するレジスタと、
   前記チャージポンプから電力供給を受けて動作する負荷と、
   を集積化して成る半導体装置。
7. 前記レジスタに格納された各設定値を定期的に書き直すリフレッシュ部をさらに集積化して成ることを特徴とする請求項６に記載の半導体装置。
8. 前記負荷は、ＬＣＤ［liquid crystal display］パネルのゲート駆動を行うゲートドライバであることを特徴とする請求項６または請求項７に記載の半導体装置。
9. 請求項８に記載の半導体装置と、
   前記半導体装置によって駆動されるＬＣＤパネルと、
   を有することを特徴とする液晶表示装置。
10. 請求項９に記載の液晶表示装置を有することを特徴とする車両。

Images