KR101747758B1 - 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 - Google Patents

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 Download PDF

Info

Publication number
KR101747758B1
KR101747758B1 KR1020100123265A KR20100123265A KR101747758B1 KR 101747758 B1 KR101747758 B1 KR 101747758B1 KR 1020100123265 A KR1020100123265 A KR 1020100123265A KR 20100123265 A KR20100123265 A KR 20100123265A KR 101747758 B1 KR101747758 B1 KR 101747758B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
panel
display device
generating
Prior art date
Application number
KR1020100123265A
Other languages
English (en)
Other versions
KR20120062139A (ko
Inventor
박혜광
박상헌
문승환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100123265A priority Critical patent/KR101747758B1/ko
Priority to US13/217,037 priority patent/US8542180B2/en
Publication of KR20120062139A publication Critical patent/KR20120062139A/ko
Application granted granted Critical
Publication of KR101747758B1 publication Critical patent/KR101747758B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 패널의 구동 방법에서, 게이트 온 전압, 제1 게이트 오프 전압 및 제2 게이트 오프 전압을 생성한다. 게이트 온 전압 및 상기 제2 게이트 오프 전압에 기초하여 클럭 신호를 생성한다. 제1 동작모드에서 제1 게이트 오프 전압과 동일한 레벨의 제1 패널 게이트 오프 전압 및 제2 게이트 오프 전압과 동일한 레벨의 제2 패널 게이트 오프 전압을 생성한다. 제2 동작모드에서 제1 게이트 오프 전압보다 높은 레벨의 상기 제1 패널 게이트 오프 전압 및 제2 게이트 오프 전압보다 높은 레벨의 상기 제2 패널 게이트 오프 전압을 생성한다. 클럭 신호, 제1 및 제2 패널 게이트 오프 전압들에 기초하여 게이트 신호를 생성하여 표시 패널의 게이트 라인에 출력한다. 이에 따라, 표시 장치의 전원이 오프(OFF)될 때, 표시 패널 상의 영상을 짧은 시간 내에 사라지게 할 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 {METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS FOR PERFORMING THE SAME}
본 발명은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것으로, 더욱 상세하게는 표시 장치의 전원이 오프(OFF)될 때 표시 패널에 축적된 전압의 방전 속도를 향상시킬 수 있는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것이다.
일반적으로, 액정 표시 장치는 화소 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 기판들 사이에 개재되는 액정층을 포함한다. 상기 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 영상을 액정 표시 패널에 표시한다.
상기 제1 기판은 상기 화소 전극에 연결되는 박막 트랜지스터를 포함한다. 상기 액정 표시 장치의 전원이 온(ON)일 때 상기 박막 트랜지스터는 게이트 신호에 응답하여 계조 데이터 전압을 상기 화소 전극에 전달한다.
상기 액정 표시 장치가 오프(OFF)되는 경우, 상기 액정 표시 패널에 표시되는 영상은 빠르게 사라지는 것이 바람직하다. 그러나, 상기 액정 표시 장치가 오프(OFF)될 때, 상기 박막 트랜지스터가 오프(OFF)되어 상기 화소 전극의 계조 데이터 전압은 서서히 접지 전압으로 방전되게 된다. 따라서, 상기 액정 표시 장치의 전원이 오프(OFF)되었음에도, 상기 액정 표시 패널에는 영상이 일정 시간 동안 사라지지 않는 문제점이 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 표시 장치의 전원이 오프(OFF)될 때, 화소 전극의 계조 데이터 전압을 빠르게 방전하여 표시 패널 상의 영상을 짧은 시간 내에 사라지게 할 수 있는 표시 패널의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 수행하는 데에 적합한 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법에서, 게이트 온 전압, 제1 게이트 오프 전압 및 제2 게이트 오프 전압을 생성한다. 상기 게이트 온 전압 및 상기 제2 게이트 오프 전압에 기초하여 클럭 신호를 생성한다. 제1 동작모드에서 상기 제1 게이트 오프 전압과 동일한 레벨의 제1 패널 게이트 오프 전압 및 상기 제2 게이트 오프 전압과 동일한 레벨의 제2 패널 게이트 오프 전압을 생성한다. 제2 동작모드에서 상기 제1 게이트 오프 전압보다 높은 레벨의 상기 제1 패널 게이트 오프 전압 및 상기 제2 게이트 오프 전압보다 높은 레벨의 상기 제2 패널 게이트 오프 전압을 생성한다. 상기 클럭 신호, 상기 제1 및 제2 패널 게이트 오프 전압들에 기초하여 게이트 신호를 생성하여 표시 패널의 게이트 라인에 출력한다.
본 발명의 일 실시예에서, 상기 제1 동작모드는 표시 장치의 전원이 온(ON)인 경우일 수 있다. 상기 제2 동작모드는 상기 표시 장치의 전원이 오프(OFF)인 경우일 수 있다.
본 발명의 일 실시예에서, 상기 제2 동작모드에서 상기 제1 패널 게이트 오프 전압을 생성하는 단계는 상기 게이트 온 전압에 기초하여 상기 제1 패널 게이트 오프 전압을 생성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제2 동작모드에서 상기 제2 패널 게이트 오프 전압을 생성하는 단계는 상기 제1 패널 게이트 오프 전압에 기초하여 상기 제2 패널 게이트 오프 전압을 승압하는 단계를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제2 동작모드에서 상기 제1 패널 게이트 오프 전압을 생성하는 단계는 상기 제1 게이트 오프 전압이 입력되는 제1 입력 단자를 차단하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제2 동작모드에서 상기 클럭 신호를 풀업시키는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 및 제2 게이트 오프 전압은 음(-)의 값을 가질 수 있다. 상기 제2 게이트 오프 전압은 상기 제1 게이트 오프 전압보다 작을 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 전압 생성부, 신호 생성부, 방전부 및 게이트 구동부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 전압 생성부는 게이트 온 전압, 제1 게이트 오프 전압 및 제2 게이트 오프 전압을 생성한다. 상기 신호 생성부는 상기 게이트 온 전압 및 상기 제2 게이트 오프 전압에 기초하여 클럭 신호를 생성한다. 상기 방전부는 제1 동작모드에서 상기 제1 게이트 오프 전압과 동일한 레벨의 제1 패널 게이트 오프 전압 및 상기 제2 게이트 오프 전압과 동일한 레벨의 제2 패널 게이트 오프 전압을 생성한다. 상기 방전부는 제2 동작모드에서 상기 제1 게이트 오프 전압보다 높은 레벨의 상기 제1 패널 게이트 오프 전압 및 상기 제2 게이트 오프 전압보다 높은 레벨의 상기 제2 패널 게이트 오프 전압을 생성한다. 상기 게이트 구동부는 상기 클럭 신호, 제1 및 제2 패널 게이트 오프 전압들에 기초하여 게이트 신호를 생성하여 상기 표시 패널의 게이트 라인에 출력한다.
본 발명의 일 실시예에서, 상기 제1 동작모드는 상기 표시 장치의 전원이 온(ON)인 경우일 수 있다. 상기 제2 동작모드는 상기 표시 장치의 전원이 오프(OFF)인 경우일 수 있다.
본 발명의 일 실시예에서, 상기 방전부는 상기 제1 게이트 오프 전압이 입력되는 제1 입력 단자, 상기 제2 게이트 오프 전압이 입력되는 제2 입력 단자, 상기 제1 패널 게이트 오프 전압이 출력되는 제1 출력 단자, 및 상기 제2 패널 게이트 오프 전압이 출력되는 제2 출력 단자를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제2 동작모드에서 상기 방전부는 상기 게이트 온 전압에 기초하여 상기 제1 패널 게이트 오프 전압을 생성할 수 있다.
본 발명의 일 실시예에서, 상기 방전부는 상기 제1 동작모드 동안 상기 게이트 온 전압을 충전하는 제1 캐패시터 및 상기 제1 캐패시터에 충전된 상기 게이트 온 전압을 상기 제2 동작모드 동안 상기 제1 출력 단자로 출력하는 제1 스위칭 소자를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 방전부는 상기 제1 출력 단자 및 상기 제2 출력 단자 사이에 연결되어 상기 제2 패널 게이트 오프 전압을 승압하는 제2 캐패시터를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 방전부는 상기 제2 동작모드에서 제1 입력 단자를 차단하는 제2 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제2 스위칭 소자는 NPN 바이폴라 정션 트랜지스터(Bipolar Junction Transistor)일 수 있다.
본 발명의 일 실시예에서, 상기 신호 생성부의 출력단에 연결되어, 상기 제2 동작모드에서 상기 클럭 신호를 풀업시키는 풀업부를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 풀업부는 풀업 저항을 포함할 수 있다. 상기 풀업 저항의 일단에는 상기 게이트 온 전압이 인가되고, 상기 풀업 저항의 타단은 상기 신호 생성부의 출력단에 연결될 수 있다.
본 발명의 일 실시예에서, 상기 전압 생성부는 입력 전압을 이용하여 상기 제1 게이트 오프 전압을 생성하는 제1 게이트 오프 전압 생성부 및 상기 제1 게이트 오프 전압 생성부와 연결되며 상기 제2 게이트 오프 전압을 생성하는 제2 게이트 오프 전압 생성부를 포함할 수 있다. 상기 제1 및 제2 게이트 오프 전압 생성부는 각각 다이오드 및 캐패시터를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 및 제2 게이트 오프 전압은 음(-)의 값을 가질 수 있다. 상기 제2 게이트 오프 전압은 상기 제1 게이트 오프 전압보다 작을 수 있다.
본 발명의 일 실시예에서, 상기 게이트 구동부는 비정질 실리콘 게이트(Amorphous Silicon Gate) 방식으로 상기 표시 패널 상에 직접 형성될 수 있다.
이와 같은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 따르면, 표시 장치의 전원이 오프될 때, 제1 게이트 오프 전압보다 높은 레벨의 제1 패널 게이트 오프 전압 및 제2 게이트 오프 전압보다 높은 레벨의 제2 패널 게이트 오프 전압을 생성하므로 표시 패널의 박막 트랜지스터는 온(ON)이 되고, 그에 따라 화소 전극의 계조 데이터 전압을 빠르게 방전하여 표시 패널 상의 영상을 짧은 시간 내에 사라지게 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 제2 전압 생성부를 나타내는 회로도이다.
도 3은 도 1의 방전부를 나타내는 회로도이다.
도 4는 도 1의 풀업부를 나타내는 회로도이다.
도 5는 도 1의 표시 패널의 구동방법을 나타내는 흐름도이다.
도 6은 비교예에 따른 표시 패널의 구동 신호들에 대한 파형도이다.
도 7은 도 1의 표시 패널의 구동 신호들에 대한 파형도이다.
도 8은 본 발명의 다른 실시예에 따른 방전부를 나타내는 회로도이다.
도 9는 도 8의 방전부를 포함하는 표시 패널의 구동 신호들에 대한 파형도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 표시 패널(100), 전압 생성부(200), 신호 생성부(300), 방전부(400), 풀업부(500), 게이트 구동부(600), 데이터 구동부(700), 인쇄 회로 기판(800)을 포함한다.
상기 표시 패널(100)은 게이트 라인(GL), 데이터 라인(DL), 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)를 포함한다.
상기 게이트 라인(GL)은 제1 방향으로 연장되고, 상기 데이터 라인(DL)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 상기 게이트 라인(GL)은 상기 표시 패널(100)의 장축과 평행하게 연장될 수 있고, 상기 데이터 라인(DL)은 상기 표시 패널(100)의 단축과 평행하게 연장될 수 있다.
상기 스위칭 소자(TFT)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 연결된다. 상기 스위칭 소자(TFT)는 박막 트랜지스터(Thin Film Transistor)일 수 있다.
상기 액정 캐패시터(CLC) 및 상기 스토리지 캐패시터(CST)는 상기 스위칭 소자(TFT)와 전기적으로 연결되어 계조 데이터 전압을 충전한다. 상기 액정 캐패시터(CLC)는 제1 기판의 화소 전극 및 상기 제1 기판과 마주보는 제2 기판의 공통 전극에 의해 정의될 수 있다. 상기 스토리지 캐패시터(CST)는 상기 화소 전극 및 스토리지 전극에 의해 정의될 수 있다. 상기 화소 전극에는 계조 데이터 전압이 인가되고, 상기 공통 전극에는 공통 전압(VCOM)이 인가된다. 상기 스토리지 전극에는 스토리지 전압(VST)이 인가된다. 상기 스토리지 전압(VST)은 상기 공통 전압(VCOM)과 동일한 값을 가질 수 있다.
상기 전압 생성부(200)는 제1 전압 생성부(210) 및 제2 전압 생성부(220)를 포함한다. 상기 제1 전압 생성부(210)는 게이트 온 전압(VON)을 생성한다. 상기 제2 전압 생성부(220)는 제1 게이트 오프 전압(VSS1) 및 제2 게이트 오프 전압(VSS2)을 생성한다. 상기 제1 전압 생성부(210)는 상기 게이트 온 전압(VON)을 상기 신호 생성부(300)에 출력한다. 상기 제1 전압 생성부(210)는 상기 게이트 온 전압(VON)을 상기 방전부(400) 및 상기 풀업부(500)에 출력할 수 있다. 상기 제2 전압 생성부(220)는 상기 제1 및 제2 게이트 오프 전압들(VSS1, VSS2)을 상기 방전부(400)에 출력한다. 상기 제2 전압 생성부(220)는 상기 제2 게이트 오프 전압(VSS2)을 상기 신호 생성부(300)에 출력한다.
상기 게이트 온 전압(VON)은 상기 표시 패널(100)의 상기 스위칭 소자(TFT)를 온(ON) 시키기 위한 값을 갖는다. 상기 제1 및 제2 게이트 오프 전압들(VSS1, VSS2)은 상기 표시 패널(100)의 상기 스위칭 소자(TFT)를 오프(OFF) 시키기 위한 값을 갖는다. 상기 제2 게이트 오프 전압(VSS2)은 상기 스위칭 소자(TFT)를 오프(OFF)하는 순간부터 제1 시간 동안 사용되고, 상기 제1 게이트 오프 전압(VSS1)은 상기 스위칭 소자(TFT)를 오프(OFF)하고 나서 상기 제1 시간이 경과한 후에 상기 스위칭 소자(TFT)를 오프(OFF) 상태로 유지하기 위해 사용된다. 상기 제1 시간은 매우 짧은 시간일 수 있다. 상기 제2 게이트 오프 전압(VSS2)을 이용하여 상기 스위칭 소자(TFT)의 응답 지연 시간을 보상하여, 상기 스위칭 소자(TFT)를 원하는 순간에 빠르게 오프(OFF)할 수 있다.
예를 들어, 상기 게이트 온 전압(VON)은 양(+)의 값을 가질 수 있다. 상기 제1 및 제2 게이트 오프 전압들(VSS1, VSS2)은 음(-)의 값을 가질 수 있다. 상기 제2 게이트 오프 전압(VSS2)은 상기 제1 게이트 오프 전압(VSS2)보다 낮은 값을 가질 수 있다.
예를 들어, 상기 게이트 온 전압(VON)은 약 15V 내지 30V일 수 있다. 상기 제1 게이트 오프 전압(VSS1)은 약 -5.5V 내지 -6.0V일 수 있다. 상기 제2 게이트 오프 전압(VSS2)은 약 -9.5V 내지 -10.0V일 수 있다. 상기 제1 게이트 오프 전압(VSS1) 및 상기 제2 게이트 오프 전압(VSS2)의 차는 약 -3.5V 내지 -4.0V일 수 있다. 상기 표시 패널(100)의 구동 시에 상기 제1 게이트 오프 전압(VSS1) 및 상기 제2 게이트 오프 전압(VSS2)의 차는 일정하게 유지되는 것이 바람직하다.
상기 제2 전압 생성부(220)는 펄스 폭 변조(Pulse Width Modulation) 신호를 입력 받아 직류 전압을 생성하는 차지 펌프 회로를 포함할 수 있다. 상기 제2 전압 생성부(220)에 대해서는 도 2를 참조하여 이후에 자세히 설명한다.
상기 신호 생성부(300)는 상기 제1 전압 생성부(210)로부터 상기 게이트 온 전압(VON)을 입력 받고, 상기 제2 전압 생성부(220)로부터 상기 제2 게이트 오프 전압(VSS2)을 입력 받는다. 상기 신호 생성부(300)는 타이밍 컨트롤러(미도시)로부터 제어 신호(CONT)를 입력 받는다. 상기 신호 생성부(300)는 상기 게이트 온 전압(VON), 상기 제2 게이트 오프 전압(VSS2) 및 상기 제어 신호(CONT)를 기초로 하여, 수직 개시 신호(STVP) 및 클럭 신호를 생성한다.
상기 클럭 신호는 제1 클럭 신호(CKV1), 제2 클럭 신호(CKV2), 제1 클럭 반전 신호(CKVB1) 및 제2 클럭 반전 신호(CKVB2)를 포함할 수 있다. 상기 제2 클럭 신호(CKV2)는 제1 클럭 신호(CKV1)보다 수평 주기의 절반 만큼 지연될 수 있다. 상기 제1 클럭 반전 신호(CKVB1)는 상기 제1 클럭 신호(CKV1)와 극성 반전될 수 있다. 상기 제2 클럭 반전 신호(CKVB2)는 상기 제2 클럭 신호(CKV2)와 극성 반전될 수 있다.
예를 들어, 상기 제1 클럭 신호(CKV1) 및 상기 제1 클럭 반전 신호(CKVB1)는 상기 표시 패널(100)의 홀수번째 게이트 라인들에 인가되는 게이트 신호를 생성하는 데에 사용될 수 있다. 상기 제2 클럭 신호(CKV2) 및 상기 제2 클럭 반전 신호(CKVB2)는 상기 표시 패널(100)의 짝수번째 게이트 라인들에 인가되는 게이트 신호를 생성하는 데에 사용될 수 있다. 상기 제1 클럭 신호(CKV1)는 4N-3번째 게이트 라인들에 인가되는 게이트 신호를 생성하는 데에 사용될 수 있다. 여기서, N은 자연수이다. 상기 제1 클럭 반전 신호(CKVB1)는 4N-1번째 게이트 라인들에 인가되는 게이트 신호를 생성하는 데에 사용될 수 있다. 상기 제2 클럭 신호(CKV2)는 4N-2번째 게이트 라인들에 인가되는 게이트 신호를 생성하는 데에 사용될 수 있다. 상기 제2 클럭 반전 신호(CKVB2)는 4N번째 게이트 라인들에 인가되는 게이트 신호를 생성하는 데에 사용될 수 있다.
상기 클럭 신호는 제1 클럭 신호(CKV1), 제1 클럭 반전 신호(CKVB1)만을 포함할 수 있다. 이 경우, 상기 제1 클럭 신호(CKV1)는 상기 표시 패널(100)의 홀수번째 게이트 라인들에 인가되는 게이트 신호를 생성하는 데에 사용되고, 상기 제1 클럭 반전 신호(CKVB1)는 상기 표시 패널(100)의 짝수번째 게이트 라인들에 인가되는 게이트 신호를 생성하는 데에 사용될 수 있다.
상기 방전부(400)는 상기 제2 전압 생성부(220)로부터 상기 제1 및 제2 게이트 오프 전압들(VSS1, VSS2)을 입력 받는다. 상기 방전부(400)는 상기 제1 전압 생성부(220)로부터 상기 게이트 온 전압(VON)을 입력 받을 수 있다.
상기 방전부(400)는 상기 게이트 온 전압(VON), 상기 제1 및 제2 게이트 오프 전압들(VSS1, VSS2)을 기초로 하여, 제1 패널 게이트 오프 전압(VSSP1) 및 제2 패널 게이트 오프 전압(VSSP2)을 생성한다. 상기 방전부(400)는 상기 제1 및 제2 패널 게이트 오프 전압(VSSP1, VSSP2)들을 상기 게이트 구동부(600)에 출력한다.
상기 방전부(400)는 상기 표시 장치의 전원이 온(ON)일 때 상기 제1 게이트 오프 전압(VSS1)과 실질적으로 동일한 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1) 및 상기 제2 게이트 오프 전압(VSS2)과 실질적으로 동일한 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다.
즉, 상기 방전부(400)는 상기 표시 장치의 전원이 온(ON)일 때, 실질적으로 회로에 영향을 미치지 않고, 상기 제1 및 제2 게이트 오프 전압(VSS1, VSS2)을 상기 게이트 구동부(600)로 전달하는 역할을 한다.
상기 방전부(400)는 상기 표시 장치의 전원이 오프(OFF)일 때 상기 제1 게이트 오프 전압(VSS1)보다 높은 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1) 및 상기 제2 게이트 오프 전압(VSS2)보다 높은 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다.
상기 방전부(400)는 상기 게이트 온 전압(VON)의 레벨로 상기 제1 패널 게이트 오프 전압(VSSP1)을 상승시킬 수 있고, 상기 제2 패널 게이트 오프 전압(VSSP2)을 상기 제1 패널 게이트 오프 전압(VSSP1)에 접근하도록 승압할 수 있다. 상기 방전부(400)에 대해서는 도 3을 참조하여 이후에 자세히 설명한다.
상기 풀업부(500)는 상기 신호 생성부(300)의 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)이 출력되는 출력단에 연결된다. 상기 풀업부(500)는 상기 표시 장치의 전원이 온(ON)일 때, 실질적으로 회로에 영향을 미치지 않는다. 상기 풀업부(500)는 상기 표시 장치의 전원이 오프(OFF)일 때, 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)을 풀업시킨다. 상기 풀업부(500)는 상기 제1 전압 생성부(210)로부터 상기 게이트 온 전압(VON)을 입력 받아, 상기 게이트 온 전압(VON)을 기초로 하여 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)을 풀업시킬 수 있다. 상기 풀업부(500)에 대해서는 도 4를 참조하여 이후에 자세히 설명한다.
상기 게이트 구동부(600)는 상기 신호 생성부(300)로부터 상기 수직 개시 신호(STVP), 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)을 입력 받는다. 상기 게이트 구동부(600)는 상기 방전부(400)로부터 상기 제1 및 제2 패널 게이트 오프 전압들(VSSP1, VSSP2)을 입력 받는다.
상기 게이트 구동부(600)는 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2), 제1 및 제2 패널 게이트 오프 전압들(VSSP1, VSSP2)에 기초하여 게이트 신호를 생성하여 상기 표시 패널(100)의 게이트 라인(GL)에 출력한다.
상기 게이트 신호는 펄스 신호일 수 있다. 상기 게이트 신호의 하이 레벨은 상기 클럭 신호들(CKV1)을 이용하여 생성되며, 상기 게이트 온 전압(VON)과 실질적으로 동일한 값을 가질 수 있다. 상기 게이트 신호의 로우 레벨은 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2) 및 상기 제1 게이트 오프 전압(VSS1)을 이용하여 생성되고, 폴링 에지에서는 상기 제2 패널 게이트 오프 전압(VSSP2)과 실질적으로 동일한 값을 갖고, 폴링 에지로부터 일정 시간 경과 후에는 상기 제1 패널 게이트 오프 전압(VSSP1)과 실질적으로 동일한 값을 가질 수 있다.
상기 게이트 구동부(600)는 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2) 및 상기 제1 패널 게이트 오프 전압(VSSP1)을 상기 게이트 라인(GL)에 인가하는 복수의 구동 스위칭 소자들을 포함할 수 있다. 예를 들어, 상기 게이트 구동부(600)는 드레인 단자들이 서로 연결된 제1 및 제2 구동 스위칭 소자들로 구성될 수 있다. 상기 제1 및 제2 구동 스위칭 소자들의 게이트는 서로 인버팅된 입력이 연결되어, 상기 제1 구동 스위칭 소자가 턴 온 되면, 상기 제2 구동 스위칭 소자는 턴 오프 되고, 상기 제2 구동 스위칭 소자가 턴 온 되면, 상기 제1 구동 스위칭 소자는 턴 오프 되도록 구성될 수 있다.
상기 게이트 구동부(600)는 비정질 실리콘 게이트(Amorphous Silicon Gate, ASG) 방식으로 상기 표시 패널(100) 상에 집적 형성될 수 있다.
상기 데이터 구동부(700)는 데이터 구동칩(710) 및 연성 인쇄 회로 기판(720)을 포함한다. 상기 데이터 구동칩(710)은 데이터 전압을 생성하여 상기 표시 패널(100)의 상기 데이터 라인(DL)에 출력한다. 상기 연성 인쇄 회로 기판(720)은 일단이 상기 표시 패널(100)에 연결되고, 타단이 상기 인쇄 회로 기판(800)에 연결된다. 상기 연성 인쇄 회로 기판(720)은 상기 표시 패널(100) 및 상기 인쇄 회로 기판(800)을 전기적으로 연결한다.
본 실시예에서는 상기 데이터 구동칩(710)은 상기 연성 인쇄 회로 기판(720)에 실장되는 것을 예시하였으나, 이와 달리, 상기 데이터 구동칩(710)은 상기 표시 패널(100)에 실장 되거나, 상기 표시 패널(100)에 집적될 수 있다.
상기 데이터 구동부(700)는 상기 타이밍 컨트롤러(미도시)로부터 상기 계조 데이터 및 상기 데이터 제어신호를 입력 받는다. 예를 들어, 상기 데이터 제어 신호는 수평 개시 신호, 로드 신호, 반전 신호 및 데이터 클럭 신호를 포함할 수 있다. 상기 데이터 구동부(700)는 감마 기준 전압을 이용하여 상기 계조 데이터를 아날로그 형태의 데이터 전압으로 변환하여 상기 데이터 라인(DL)에 출력한다.
도 2는 도 1의 제2 전압 생성부(220)를 나타내는 회로도이다.
도 2를 참조하면, 상기 제2 전압 생성부(220)는 제1 게이트 오프 전압 생성부(221) 및 제2 게이트 오프 전압 생성부(222)를 포함한다. 상기 제2 전압 생성부(220)는 입력 전압(VIN)을 입력 받는다.
상기 제1 게이트 오프 전압 생성부(221)는 상기 입력 전압(VIN)을 이용하여 제1 게이트 오프 전압(VSS1)을 생성한다. 상기 제2 게이트 오프 전압 생성부(222)는 상기 제1 게이트 오프 전압 생성부(221)와 연결되며 상기 입력 전압(VIN)을 이용하여 제2 게이트 오프 전압(VSS2)을 생성한다.
상기 제2 전압 생성부(220)는 차지 펌프회로를 포함할 수 있다. 상기 입력 전압(VIN)은 펄스 폭 변조(Pulse Width Modulation) 신호일 수 있다.
상기 제1 게이트 오프 전압 생성부(221)는 제1 다이오드(D11), 제2 다이오드(D12), 제1 캐패시터(C11), 제2 캐패시터(C12)를 포함한다. 상기 제1 게이트 오프 전압 생성부(221)는 제1 저항(R11)을 더 포함할 수 있다. 상기 제1 다이오드(D11)의 양극은 상기 제1 캐패시터(C11)의 일단에 연결되고, 상기 제1 다이오드(D11)의 음극은 상기 제1 저항(R11)의 일단에 연결된다. 상기 제1 캐패시터(C11)의 타단에는 상기 입력 전압(VIN)이 인가된다. 상기 제1 저항(R11)의 타단은 접지와 연결된다. 상기 제2 다이오드(D12)의 양극은 상기 제2 캐패시터(C12)의 일단에 연결되고, 상기 제2 다이오드(D12)의 음극은 상기 제1 다이오드(D11)의 양극에 연결된다. 상기 제2 캐패시터(C12)의 타단은 접지와 연결된다. 상기 제2 다이오드(D12)의 양극에서 상기 제1 게이트 오프 전압(VSS1)이 생성된다.
상기 제2 게이트 오프 전압 생성부(222)는 제3 다이오드(D13), 제4 다이오드(D14), 제3 캐패시터(C13), 제4 캐패시터(C14)를 포함한다. 상기 제2 게이트 오프 전압 생성부(222)는 제2 저항(R12) 및 제5 캐패시터(C15)를 더 포함할 수 있다. 상기 제3 다이오드(D13)의 양극은 상기 제3 캐패시터(C13)의 일단에 연결되고, 상기 제3 다이오드(D13)의 음극은 상기 제1 게이트 오프 전압 생성부(221)의 제2 다이오드(D12)의 양극에 연결된다. 상기 제3 캐패시터(C13)의 타단에는 상기 입력 전압(VIN)이 인가된다. 상기 제4 다이오드(D14)의 양극은 상기 제4 캐패시터(C14)의 일단에 연결되고, 상기 제4 다이오드(D14)의 음극은 상기 제3 다이오드(D13)의 양극에 연결된다. 상기 제4 캐패시터(C14)의 타단은 접지와 연결된다. 상기 제2 저항(R12)의 일단은 상기 제4 다이오드(D14)의 양극에 연결되고, 상기 제2 저항(R12)의 타단은 상기 제5 캐패시터(C15)의 일단에 연결된다. 상기 제5 캐패시터(C15)의 타단은 접지와 연결된다. 상기 제2 저항(R12)의 타단에서 상기 제2 게이트 오프 전압(VSS2)이 생성된다. 상기 제2 저항(R12)은 상기 제4 다이오드(D14)의 양극에서 생성된 전압의 절대값을 낮추는 드롭 저항이다. 상기 제2 저항(R12)을 조절하여 적절한 레벨의 상기 제2 게이트 오프 전압(VSS2)을 생성할 수 있다. 상기 제5 캐패시터(C15)는 안정화 캐패시터이다.
도 3은 도 1의 방전부(400)를 나타내는 회로도이다.
도 1 및 도 3을 참조하면, 상기 방전부(400)는 상기 제1 게이트 오프 전압(VSS1)이 입력되는 제1 입력 단자(I1), 상기 제2 게이트 오프 전압(VSS2)이 입력되는 제2 입력 단자(I2), 상기 게이트 온 전압(VON)이 입력되는 제3 입력 단자(I3), 상기 제1 패널 게이트 오프 전압(VSSP1)이 출력되는 제1 출력 단자(O1) 및 상기 제2 패널 게이트 오프 전압(VSSP2)이 출력되는 제2 출력 단자(O2)를 포함한다.
상기 방전부(400)는 제1 스위칭 소자(Q21), 제1 다이오드(D21), 제1 저항(R21) 및 제1 캐패시터(C21)를 포함한다. 상기 제1 스위칭 소자(Q21)는 PNP 바이폴라 정션 트랜지스터(Bipolar Junction Transistor, BJT)일 수 있다.
상기 제1 스위칭 소자(Q21)의 이미터는 상기 제1 다이오드(D21)의 양극에 연결되고, 베이스는 제1 저항(R21)의 일단에 연결되며, 컬렉터는 상기 제1 출력 단자(O1)에 연결된다. 상기 제1 다이오드의 음극은 상기 제3 입력 단자(I3)에 연결되고, 상기 제1 저항(R21)의 타단은 상기 제3 입력 단자(I3)에 연결된다. 상기 제1 캐패시터(C21)의 일단은 상기 제1 스위칭 소자(Q21)의 이미터에 연결되고, 상기 제1 캐패시터(C21)의 타단은 접지에 연결된다.
상기 표시 장치의 전원이 온(ON)일 때에는 상기 게이트 온 전압(VON)은 높은 양의 값을 가지므로, 상기 제1 스위칭 소자(Q21)가 턴 오프 되어 상기 제1 출력 단자(O1)와의 연결이 끊어지고, 상기 게이트 온 전압(VON)을 상기 제1 캐패시터(C21)에 충전한다. 상기 제1 스위칭 소자(Q21)가 턴 오프 되므로, 상기 제1 게이트 오프 전압(VSS1)이 상기 제1 출력 단자(O1)에 인가된다. 즉, 상기 방전부(400)는 제1 게이트 오프 전압(VSS1)과 실질적으로 동일한 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1)을 생성한다.
반면, 상기 표시 장치의 전원이 오프(OFF)되면 상기 게이트 온 전압(VON)이 낮아지므로, 상기 제1 스위칭 소자(Q21)가 턴 온 되어 상기 제1 캐패시터(C21)에 충전된 상기 게이트 온 전압(VON)이 상기 제1 출력 단자(O1)에 인가된다. 즉, 상기 방전부(400)는 상기 게이트 온 전압(VON)과 실질적으로 동일한 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1)을 생성한다.
결과적으로 상기 제1 패널 게이트 오프 전압(VSSP1)은 상기 표시 장치의 전원이 오프(OFF)되면, 상기 표시 장치의 전원이 온(ON)일 때보다 높은 레벨의 제1 패널 게이트 오프 전압(VSSP1)을 출력하게 된다. 상기 게이트 온 전압(VON)은 상기 표시 장치의 전원이 오프(OFF) 되면 양의 높은 레벨로부터 서서히 접지 레벨로 감소하므로, 상기 제1 패널 게이트 오프 전압(VSSP1)도 양의 값을 가질 수 있다.
본 실시예에서, 상기 제1 스위칭 소자(Q21)의 컬렉터는 상기 제1 출력 단자(O1)에 연결되어 상기 게이트 온 전압(VON)을 상기 제1 출력 단자(O1)에 인가하는 것을 예시하였으나, 이에 한정되지 않으며, 상기 제1 스위칭 소자(Q21)의 컬렉터는 상기 제2 출력 단자(O2)에 연결되어 상기 게이트 온 전압(VON)을 상기 제2 출력 단자(O2)에 인가할 수 있다. 또한, 상기 제1 스위칭 소자(Q21)의 컬렉터는 상기 제1 및 제2 출력 단자들(O1, O2)에 모두 연결되어 옵션 저항에 의해 선택되는 하나의 출력 단자에 상기 게이트 온 전압(VON)을 인가할 수 있다.
상기 방전부(400)는 상기 제1 출력 단자(O1) 및 상기 제2 출력 단자(O2) 사이에 연결되는 제2 캐패시터(C22)를 더 포함한다. 상기 제2 입력 단자(I2) 및 상기 제2 출력 단자(O2)는 직접 연결되어 있어, 상기 표시 장치의 전원이 온(ON)일 때에는 상기 제2 게이트 오프 전압(VSS2)이 상기 제2 출력 단자(O2)에 그대로 인가된다. 즉, 상기 방전부(400)는 제2 게이트 오프 전압(VSS2)과 실질적으로 동일한 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다.
상기 표시 장치의 전원이 오프(OFF)되면, 상기한 바와 같이, 상기 제1 패널 게이트 오프 전압(VSSP1)은 높은 레벨로 상승하게 된다. 이 때, 상기 제2 캐패시터(C22)에 의해 상기 제2 패널 게이트 오프 전압(VSSP2)도 승압된다. 즉, 상기 방전부(400)는 제2 게이트 오프 전압(VSS2)보다 높은 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다. 이 때, 상기 제2 패널 게이트 오프 전압(VSSP2)은 상기 제1 패널 게이트 오프 전압(VSSP1)에 접근하도록 승압된다.
상기 방전부(400)는 상기 제1 입력 단자(I1) 및 상기 제1 출력 단자(O1) 사이에 연결되는 제2 스위칭 소자(Q22)를 더 포함할 수 있다. 상기 제2 스위칭 소자(Q22)는 NPN BJT일 수 있다.
상기 제2 스위칭 소자(Q22)의 이미터는 상기 제1 입력 단자(I1)에 연결되고, 베이스는 제2 저항을 통해 접지에 연결되며, 컬렉터는 상기 제1 출력 단자(O1)에 연결된다.
상기 표시 장치의 전원이 온(ON)일 때에는 상기 제1 게이트 오프 전압(VSS1)은 음의 전압을 가지므로, 상기 제2 스위칭 소자(Q22)는 턴 온 되어, 상기 제1 게이트 오프 전압(VSS1)이 상기 제1 출력 단자(O1)에 인가된다.
상기 표시 장치의 전원이 오프(OFF)되면, 상기 제2 스위칭 소자(Q22)는 턴 오프 되어, 상기 제1 입력 단자(I1) 및 상기 제1 출력 단자(O1)의 연결을 차단한다. 상기 표시 장치의 전원이 오프(OFF)될 때, 상기한 바와 같이, 상기 제1 출력 단자(O1)에는 상기 게이트 온 전압(VON)이 인가되는데, 상기 게이트 온 전압(VON)이 상기 제1 입력 단자(I1)를 통해 상기 제2 전압 생성부(220) 등으로 흘러나가는 것을 방지하여, 상기 게이트 온 전압(VON)이 상기 표시 패널(100) 측에 온전히 인가되게 할 수 있다.
도 4는 도 1의 풀업부(500)를 나타내는 회로도이다.
도 1 및 도 4를 참조하면, 상기 풀업부(500)는 복수개의 풀업 저항들(R31, R32, R33, R34)을 포함한다.
상기 풀업부(500)는 상기 제1 전압 생성부(210)로부터 상기 게이트 온 전압(VON)을 입력 받을 수 있다. 상기 풀업 저항들(R31, R32, R33, R34)의 일단은 상기 게이트 온 전압(VON)이 인가되고 상기 풀업 저항들(R31, R32, R33, R34)의 타단은 상기 신호 생성부(300)의 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)이 출력되는 출력단에 연결된다. 상기 풀업 저항들의 개수는 상기 클럭 신호들의 개수에 대응하여 형성될 수 있다.
상기 풀업 저항들(R31, R32, R33, R34)은 높은 저항 값을 가질 수 있다. 예를 들어, 상기 풀업 저항들(R31, R32, R33, R34)은 각각 1MΩ일 수 있다.
상기 표시 장치의 전원이 온(ON)일 때, 상기 풀업 저항들(R31, R32, R33, R34)의 저항 값은 매우 높으므로, 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)에 영향을 주지 않는다.
상기 표시 장치의 전원이 오프(OFF)가 되면, 상기 신호 생성부(300) 측의 회로는 무한대의 저항 값으로 수렴하는 것으로 볼 수 있으므로, 상기 풀업 저항들(R31, R32, R33, R34)의 저항 값은 상대적으로 낮은 레벨이 된다. 그러므로, 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)을 상기 게이트 온 전압(VON)을 이용하여 풀업시키게 된다.
본 실시예에서는 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)을 게이트 온 전압(VON)을 이용하여 풀업시키는 것을 예시하였으나, 이에 한정되지 않으며, 다른 전압을 이용할 수 있다.
도 5는 도 1의 표시 패널(100)의 구동방법을 나타내는 흐름도이다.
도 1 및 도 5를 참조하면, 전압 생성부(200)는 상기 게이트 온 전압(VON), 상기 제1 게이트 오프 전압(VSS1) 및 상기 제2 게이트 오프 전압(VSS2)을 생성한다(단계 S100).
상기 신호 생성부(300)는 상기 게이트 온 전압(VON) 및 상기 제2 게이트 오프 전압(VSS2)에 기초하여 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)을 생성한다(단계 S200).
상기 방전부(400)는 상기 표시 장치의 전원이 온(ON)인지 오프(OFF)인지에 따라 서로 다르게 동작한다(단계 S300).
상기 방전부(400)는 상기 표시 장치의 전원이 온(ON)일 때, 상기 제1 게이트 오프 전압(VSS1)과 동일한 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1)을 생성하고 상기 제2 게이트 오프 전압(VSS2)과 동일한 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다(단계 S310).
상기 방전부(400)는 상기 표시 장치의 전원이 오프(OFF)일 때, 상기 제1 게이트 오프 전압(VSS1)보다 높은 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1)을 생성하고 상기 제2 게이트 오프 전압(VSS2)보다 높은 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다(단계 S320).
상기 게이트 구동부(600)는 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2), 상기 제1 및 제2 패널 게이트 오프 전압들(VSSP1, VSSP2)에 기초하여 게이트 신호를 생성하여 상기 표시 패널(100)의 상기 게이트 라인(GL)에 출력한다(단계 S400).
도 6은 비교예에 따른 표시 패널의 구동 신호들에 대한 파형도이다.
도 1 및 도 6을 참조하면, 비교예에 따른 표시 장치는 상기 표시 패널(100), 상기 전압 생성부(200), 상기 신호 생성부(300), 상기 게이트 구동부(600), 상기 데이터 구동부(700), 상기 인쇄 회로 기판(800)을 포함한다. 즉, 상기 방전부(400) 및 상기 풀업부(500)를 포함하지 않는다. 상기 방전부(400)가 생략되면, 상기 제1 게이트 오프 전압(VSS1)은 상기 제1 패널 게이트 오프 전압(VSSP1)과 실질적으로 동일하고, 상기 제2 게이트 오프 전압(VSS2)은 상기 제2 패널 게이트 오프 전압(VSSP2)과 실질적으로 동일하다.
상기 게이트 온 전압(VON)은 양(+)의 값을 갖고, 상기 제1 및 제2 게이트 오프 전압들(VSS1, VSS2)은 음(-)의 값을 갖는다. 상기 제2 게이트 오프 전압(VSS2)은 상기 제1 게이트 오프 전압(VSS2)보다 낮은 값을 갖는다. 상기 게이트 온 전압(VON), 상기 제1 및 제2 게이트 오프 전압들(VSS1, VSS2)은 일정한 값을 갖는 직류 전압이다.
상기 제1 클럭 신호(CKV1)는 상기 게이트 온 전압(VON) 및 상기 제2 게이트 오프 전압(VSS2) 사이에서 일정 주기로 증가 및 감소한다.
상기 표시 장치의 전원은 일정 오프 시점(TOFF)에 오프(OFF)된다.
상기 표시 장치의 전원이 오프(OFF) 되면, 상기 표시 장치에 전류 공급이 차단되고, 모든 전압들은 접지 레벨(GND)로 서서히 수렴하게 된다. 상기 게이트 온 전압(VON), 상기 제1 및 제2 게이트 오프 전압들(VSS1, VSS2)이 일정 레벨로부터 접지 레벨(GND)로 수렴한다. 또한, 일정 주기로 증가 및 감소하고 있는 상기 제1 클럭 신호(CKV1)도 접지 레벨(GND)로 수렴한다.
상기 게이트 구동부(600)는 상기 게이트 온 전압(VON), 상기 제1 및 제2 게이트 오프 전압들(VSS1, VSS2)을 기초로 하여 상기 게이트 신호를 생성하여 상기 표시 패널(100)의 상기 게이트 라인(GL)에 전달한다. 상기 게이트 신호의 값은 음의 값을 갖거나, 접지 전압(GND)에 가까운 값을 가지므로, 상기 표시 패널(100)의 상기 스위칭 소자(TFT)의 턴 온 여부가 보장되지 않는다. 그리하여, 상기 표시 패널(100)의 화소 전극(미도시)에 충전된 계조 데이터 전압이 짧은 시간 내에 방전되지 않을 수 있다.
도 7은 도 1의 표시 패널(100)의 구동 신호들에 대한 파형도이다.
도 1, 도 3, 도 4, 도 6 및 도 7을 참조하면, 상기 표시 장치의 전원이 온(ON)일 때 상기 방전부(400)는 상기 표시 장치의 전원이 온(ON)일 때 상기 제1 게이트 오프 전압(VSS1)과 실질적으로 동일한 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1) 및 상기 제2 게이트 오프 전압(VSS2)과 실질적으로 동일한 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다.
그러므로, 상기 표시 장치의 전원이 온(ON)일 때의 상기 전압들의 파형은 도 6의 경우와 실질적으로 동일하다.
상기 표시 장치의 전원이 일정 오프 시점(TOFF)에 오프(OFF) 되면, 상기 표시 장치에 전류 공급이 차단되고, 상기 게이트 온 전압(VON)은 접지 레벨(GND)로 서서히 수렴하게 된다.
상기 표시 장치의 전원이 오프(OFF)되면 상기 제1 스위칭 소자(Q21)가 턴 온 되어 상기 제1 캐패시터(C21)에 충전된 상기 게이트 온 전압(VON)이 상기 제1 출력 단자(O1)에 인가된다. 또한, 상기 제2 스위칭 소자(Q22)는 턴 오프 되어, 상기 제1 입력 단자(I1) 및 상기 제1 출력 단자(O1)의 연결을 차단하여 상기 게이트 온 전압(VON)이 상기 제1 입력 단자(I1)를 통해 상기 제2 전압 생성부(220) 등으로 흘러나가는 것을 방지한다. 결과적으로, 상기 방전부(400)는 상기 게이트 온 전압(VON)과 실질적으로 동일한 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1)을 생성한다.
상기 제1 패널 게이트 오프 전압(VSSP1)이 높은 레벨로 상승하면, 상기 제2 캐패시터(C22)에 의해 상기 제2 패널 게이트 오프 전압(VSSP2)도 승압된다. 상기 제2 패널 게이트 오프 전압(VSSP2)은 상기 제1 패널 게이트 오프 전압(VSSP1)에 접근하도록 승압된다.
상기 표시 장치의 전원이 오프(OFF)가 되면, 상기 신호 생성부(300) 의 출력단에 연결된 상기 풀업 저항들(R31, R32, R33, R34)에 의해 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)은 상기 게이트 온 전압(VON)을 이용하여 풀업된다.
도 7에서 보듯이, 상기 제1 패널 게이트 오프 전압(VSSP1)은 상기 제1 게이트 오프 전압(VSS1)의 레벨에서 상기 게이트 온 전압(VON)의 레벨로 순간적으로 상승한다. 상기 제2 패널 게이트 오프 전압(VSSP2)도 상기 제2 게이트 오프 전압(VSS2)의 레벨에서 상기 제1 패널 게이트 오프 전압(VSSP1)에 접근하도록 상승한다. 또한, 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)은 상기 게이트 온 전압(VON)에 접근하도록 상승한다.
이상에서 설명한 본 실시예에 따르면, 상기 표시 장치의 전원이 오프(OFF)되면 상기 제1 및 제2 패널 게이트 오프 전압들(VSSP1, VSSP2) 및 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)은 접지 레벨(GND) 이상으로 상승하거나, 접지 레벨(GND)로 빠르게 수렴한다. 상기 제1 및 제2 패널 게이트 오프 전압들(VSSP1, VSSP2) 및 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)에 의해 생성된 게이트 신호에 의해 상기 표시 패널(100)의 상기 스위칭 소자(TFT)가 원활히 턴 온 되어 상기 표시 패널(100)의 화소 전극(미도시)에 충전된 계조 데이터 전압이 상기 데이터 라인(DL)을 통해 짧은 시간 내에 방전된다. 따라서, 표시 장치의 전원 오프(OFF) 시에 표시 패널 상의 영상을 짧은 시간 내에 사라지게 할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 방전부(401)를 나타내는 회로도이다.
본 실시예에 따른 표시 장치 및 표시 패널의 구동 방법은 상기 방전부(401)의 구성을 제외하면, 도 1 내지 도 5의 표시 장치 및 표시 패널의 구동 방법과 동일하다. 그러므로 동일하거나 대응되는 구성요소에 대해서는 동일한 참조 번호를 인용하고, 중복되는 설명은 생략한다.
도 1 및 도 8을 참조하면, 상기 방전부(401)는 상기 제2 게이트 오프 전압(VSS2)이 입력되는 제1 입력 단자(I1), 상기 제1 게이트 오프 전압(VSS1)이 입력되는 제2 입력 단자(I2), 상기 게이트 온 전압(VON)이 입력되는 제3 입력 단자(I3), 상기 제2 패널 게이트 오프 전압(VSSP2)이 출력되는 제1 출력 단자(O1) 및 상기 제1 패널 게이트 오프 전압(VSSP1)이 출력되는 제2 출력 단자(O2)를 포함한다.
상기 방전부(401)는 제1 스위칭 소자(Q21), 제1 다이오드(D21), 제1 저항(R21) 및 제1 캐패시터(C21)를 포함한다. 상기 제1 스위칭 소자(Q21)는 PNP 바이폴라 BJT일 수 있다.
상기 제1 스위칭 소자(Q21)의 이미터는 상기 제1 다이오드(D21)의 양극에 연결되고, 베이스는 제1 저항(R21)의 일단에 연결되며, 컬렉터는 상기 제1 출력 단자(O1)에 연결된다. 상기 제1 다이오드의 음극은 상기 제3 입력 단자(I3)에 연결되고, 상기 제1 저항(R21)의 타단은 상기 제3 입력 단자(I3)에 연결된다. 상기 제1 캐패시터(C21)의 일단은 상기 제1 스위칭 소자(Q21)의 이미터에 연결되고, 상기 제1 캐패시터(C21)의 타단은 접지에 연결된다.
상기 표시 장치의 전원이 온(ON)일 때에는 상기 게이트 온 전압(VON)은 높은 양의 값을 가지므로, 상기 제1 스위칭 소자(Q21)가 턴 오프 되어 상기 제1 출력 단자(O1)와의 연결이 끊어지고, 상기 게이트 온 전압(VON)을 상기 제1 캐패시터(C21)에 충전한다. 상기 제1 스위칭 소자(Q21)가 턴 오프 되므로, 상기 제1 게이트 오프 전압(VSS1)이 상기 제1 출력 단자(O1)에 인가된다. 즉, 상기 방전부(401)는 제2 게이트 오프 전압(VSS2)과 실질적으로 동일한 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다.
반면, 상기 표시 장치의 전원이 오프(OFF)되면 상기 게이트 온 전압(VON)이 낮아지므로, 상기 제1 스위칭 소자(Q21)가 턴 온 되어 상기 제1 캐패시터(C21)에 충전된 상기 게이트 온 전압(VON)이 상기 제1 출력 단자(O1)에 인가된다. 즉, 상기 방전부(401)는 상기 게이트 온 전압(VON)과 실질적으로 동일한 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다.
결과적으로 상기 제2 패널 게이트 오프 전압(VSSP2)은 상기 표시 장치의 전원이 오프(OFF)되면, 상기 표시 장치의 전원이 온(ON)일 때보다 높은 레벨의 제2 패널 게이트 오프 전압(VSSP2)을 출력하게 된다. 상기 게이트 온 전압(VON)은 상기 표시 장치의 전원이 오프(OFF) 되면 양의 높은 레벨로부터 서서히 접지 레벨로 감소하므로, 상기 제2 패널 게이트 오프 전압(VSSP2)도 양의 값을 가질 수 있다.
상기 방전부(401)는 상기 제1 출력 단자(O1) 및 상기 제2 출력 단자(O2) 사이에 연결되는 제2 캐패시터(C22)를 더 포함한다. 상기 제2 입력 단자(I2) 및 상기 제2 출력 단자(O2)는 직접 연결되어 있어, 상기 표시 장치의 전원이 온(ON)일 때에는 상기 제2 게이트 오프 전압(VSS2)이 상기 제2 출력 단자(O2)에 그대로 인가된다. 즉, 상기 방전부(401)는 제1 게이트 오프 전압(VSS1)과 실질적으로 동일한 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1)을 생성한다.
상기 표시 장치의 전원이 오프(OFF)되면, 상기한 바와 같이, 상기 제2 패널 게이트 오프 전압(VSSP2)은 높은 레벨로 상승하게 된다. 이 때, 상기 제2 캐패시터(C22)에 의해 상기 제1 패널 게이트 오프 전압(VSSP1)도 승압된다. 즉, 상기 방전부(401)는 제1 게이트 오프 전압(VSS2)보다 높은 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1)을 생성한다. 이 때, 상기 제1 패널 게이트 오프 전압(VSSP1)은 상기 제2 패널 게이트 오프 전압(VSSP2)에 접근하도록 승압된다.
상기 방전부(401)는 상기 제1 입력 단자(I1) 및 상기 제1 출력 단자(O1) 사이에 연결되는 제2 스위칭 소자(Q22)를 더 포함할 수 있다. 상기 제2 스위칭 소자(Q22)는 NPN BJT일 수 있다.
상기 제2 스위칭 소자(Q22)의 이미터는 상기 제1 입력 단자(I1)에 연결되고, 베이스는 제2 저항을 통해 접지에 연결되며, 컬렉터는 상기 제1 출력 단자(O1)에 연결된다.
상기 표시 장치의 전원이 온(ON)일 때에는 상기 제2 게이트 오프 전압(VSS2)은 음의 전압을 가지므로, 상기 제2 스위칭 소자(Q22)는 턴 온 되어, 상기 제2 게이트 오프 전압(VSS2)이 상기 제1 출력 단자(O1)에 인가된다.
상기 표시 장치의 전원이 오프(OFF)되면, 상기 제2 스위칭 소자(Q22)는 턴 오프 되어, 상기 제1 입력 단자(I1) 및 상기 제1 출력 단자(O1)의 연결을 차단한다. 상기 표시 장치의 전원이 오프(OFF)될 때, 상기한 바와 같이, 상기 제1 출력 단자(O1)에는 상기 게이트 온 전압(VON)이 인가되는데, 상기 게이트 온 전압(VON)이 상기 제1 입력 단자(I1)를 통해 상기 제2 전압 생성부(220) 등으로 흘러나가는 것을 방지하여, 상기 게이트 온 전압(VON)이 상기 표시 패널(100) 측에 온전히 인가되게 할 수 있다.
도 9는 도 8의 방전부(401)를 포함하는 표시 패널의 구동 신호들에 대한 파형도이다.
도 1, 도 4, 도 6, 도 8 및 도 9를 참조하면, 상기 표시 장치의 전원이 온(ON)일 때 상기 방전부(401)는 상기 표시 장치의 전원이 온(ON)일 때 상기 제1 게이트 오프 전압(VSS1)과 실질적으로 동일한 레벨의 상기 제1 패널 게이트 오프 전압(VSSP1) 및 상기 제2 게이트 오프 전압(VSS2)과 실질적으로 동일한 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다.
그러므로, 상기 표시 장치의 전원이 온(ON)일 때의 상기 전압들의 파형은 도 6의 경우와 실질적으로 동일하다.
상기 표시 장치의 전원이 일정 오프 시점(TOFF)에 오프(OFF) 되면, 상기 표시 장치에 전류 공급이 차단되고, 상기 게이트 온 전압(VON)은 접지 레벨(GND)로 서서히 수렴하게 된다.
상기 표시 장치의 전원이 오프(OFF)되면 상기 제1 스위칭 소자(Q21)가 턴 온 되어 상기 제1 캐패시터(C21)에 충전된 상기 게이트 온 전압(VON)이 상기 제1 출력 단자(O1)에 인가된다. 또한, 상기 제2 스위칭 소자(Q22)는 턴 오프 되어, 상기 제1 입력 단자(I1) 및 상기 제1 출력 단자(O1)의 연결을 차단하여 상기 게이트 온 전압(VON)이 상기 제1 입력 단자(I1)를 통해 상기 제2 전압 생성부(220) 등으로 흘러나가는 것을 방지한다. 결과적으로, 상기 방전부(400)는 상기 게이트 온 전압(VON)과 실질적으로 동일한 레벨의 상기 제2 패널 게이트 오프 전압(VSSP2)을 생성한다.
상기 제2 패널 게이트 오프 전압(VSSP2)이 높은 레벨로 상승하면, 상기 제2 캐패시터(C22)에 의해 상기 제1 패널 게이트 오프 전압(VSSP1)도 승압된다. 상기 제1 패널 게이트 오프 전압(VSSP1)은 상기 제2 패널 게이트 오프 전압(VSSP2)에 접근하도록 승압된다.
상기 표시 장치의 전원이 오프(OFF)가 되면, 상기 신호 생성부(300) 의 출력단에 연결된 상기 풀업 저항들(R31, R32, R33, R34)에 의해 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)은 상기 게이트 온 전압(VON)을 이용하여 풀업된다.
도 7에서 보듯이, 상기 제2 패널 게이트 오프 전압(VSSP2)은 상기 제2 게이트 오프 전압(VSS2)의 레벨에서 상기 게이트 온 전압(VON)의 레벨로 순간적으로 상승한다. 상기 제1 패널 게이트 오프 전압(VSSP1)도 상기 제1 게이트 오프 전압(VSS1)의 레벨에서 상기 제2 패널 게이트 오프 전압(VSSP2)에 접근하도록 상승한다. 또한, 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)은 상기 게이트 온 전압(VON)에 접근하도록 상승한다.
이상에서 설명한 본 실시예에 따르면, 상기 제1 및 제2 패널 게이트 오프 전압들(VSSP1, VSSP2) 및 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)에 의해 생성된 게이트 신호에 의해 상기 표시 패널(100)의 상기 스위칭 소자(TFT)가 원활히 턴 온 되어 상기 표시 패널(100)의 화소 전극(미도시)에 충전된 계조 데이터 전압이 상기 데이터 라인(DL)을 통해 짧은 시간 내에 방전된다. 따라서, 표시 장치의 전원 오프(OFF) 시에 표시 패널 상의 영상을 짧은 시간 내에 사라지게 할 수 있다.
이상에서 설명한 바와 같이, 상기 제1 및 제2 패널 게이트 오프 전압들(VSSP1, VSSP2) 및 상기 클럭 신호들(CKV1, CKV2, CKVB1, CKVB2)을 조절하여 상기 표시 장치의 전원이 오프(OFF)될 때 상기 표시 패널 상의 영상을 짧은 시간 내에 사라지게 할 수 있다.
이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 전압 생성부
210: 제1 전압 생성부 220: 제2 전압 생성부
221: 제1 게이트오프전압 생성부 222: 제2 게이트오프전압 생성부
300: 신호 생성부 400, 401: 방전부
500: 풀업부 600: 게이트 구동부
700: 데이터 구동부 710: 데이터 구동칩
720: 연성 인쇄 회로 기판 800: 인쇄 회로 기판

Claims (20)

  1. 게이트 온 전압, 제1 게이트 오프 전압 및 제2 게이트 오프 전압을 생성하는 단계;
    상기 게이트 온 전압 및 상기 제2 게이트 오프 전압에 기초하여 클럭 신호를 생성하는 단계;
    제1 동작모드에서 상기 제1 게이트 오프 전압과 동일한 레벨의 제1 패널 게이트 오프 전압 및 상기 제2 게이트 오프 전압과 동일한 레벨의 제2 패널 게이트 오프 전압을 생성하고, 제2 동작모드에서 상기 제1 게이트 오프 전압보다 높은 레벨의 상기 제1 패널 게이트 오프 전압 및 상기 제2 게이트 오프 전압보다 높은 레벨의 상기 제2 패널 게이트 오프 전압을 생성하는 단계; 및
    상기 클럭 신호, 상기 제1 및 제2 패널 게이트 오프 전압들에 기초하여 게이트 신호를 생성하여 표시 패널의 게이트 라인에 출력하는 단계를 포함하는 표시 패널의 구동 방법.
  2. 제1항에 있어서, 상기 제1 동작모드는 표시 장치의 전원이 온(ON)인 경우이고, 상기 제2 동작모드는 상기 표시 장치의 전원이 오프(OFF)인 경우 인 것을 특징으로 하는 표시 패널의 구동 방법.
  3. 제2항에 있어서, 상기 제2 동작모드에서 상기 제1 패널 게이트 오프 전압을 생성하는 단계는 상기 게이트 온 전압에 기초하여 상기 제1 패널 게이트 오프 전압을 생성하는 단계를 포함하는 표시 패널의 구동 방법.
  4. 제3항에 있어서, 상기 제2 동작모드에서 상기 제2 패널 게이트 오프 전압을 생성하는 단계는 상기 제1 패널 게이트 오프 전압에 기초하여 상기 제2 패널 게이트 오프 전압을 승압하는 단계를 포함하는 표시 패널의 구동 방법.
  5. 제3항에 있어서, 상기 제2 동작모드에서 상기 제1 패널 게이트 오프 전압을 생성하는 단계는 상기 제1 게이트 오프 전압이 입력되는 제1 입력 단자를 차단하는 단계를 더 포함하는 표시 패널의 구동 방법.
  6. 제2항에 있어서, 상기 제2 동작모드에서 상기 클럭 신호를 풀업시키는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  7. 제1항에 있어서, 상기 제1 및 제2 게이트 오프 전압은 음(-)의 값을 갖고, 상기 제2 게이트 오프 전압은 상기 제1 게이트 오프 전압보다 작은 것을 특징으로 하는 표시 패널의 구동 방법.
  8. 영상을 표시하는 표시 패널;
    게이트 온 전압, 제1 게이트 오프 전압 및 제2 게이트 오프 전압을 생성하는 전압 생성부;
    상기 게이트 온 전압 및 상기 제2 게이트 오프 전압에 기초하여 클럭 신호를 생성하는 신호 생성부;
    제1 동작모드에서 상기 제1 게이트 오프 전압과 동일한 레벨의 제1 패널 게이트 오프 전압 및 상기 제2 게이트 오프 전압과 동일한 레벨의 제2 패널 게이트 오프 전압을 생성하고, 제2 동작모드에서 상기 제1 게이트 오프 전압보다 높은 레벨의 상기 제1 패널 게이트 오프 전압 및 상기 제2 게이트 오프 전압보다 높은 레벨의 상기 제2 패널 게이트 오프 전압을 생성하는 방전부; 및
    상기 클럭 신호, 제1 및 제2 패널 게이트 오프 전압들에 기초하여 게이트 신호를 생성하여 상기 표시 패널의 게이트 라인에 출력하는 게이트 구동부를 포함하는 표시 장치.
  9. 제8항에 있어서, 상기 제1 동작모드는 상기 표시 장치의 전원이 온(ON)인 경우이고, 상기 제2 동작모드는 상기 표시 장치의 전원이 오프(OFF)인 경우 인 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 방전부는
    상기 제1 게이트 오프 전압이 입력되는 제1 입력 단자;
    상기 제2 게이트 오프 전압이 입력되는 제2 입력 단자;
    상기 제1 패널 게이트 오프 전압이 출력되는 제1 출력 단자; 및
    상기 제2 패널 게이트 오프 전압이 출력되는 제2 출력 단자를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 제2 동작모드에서 상기 방전부는 상기 게이트 온 전압에 기초하여 상기 제1 패널 게이트 오프 전압을 생성하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 방전부는 상기 제1 동작모드 동안 상기 게이트 온 전압을 충전하는 제1 캐패시터; 및
    상기 제1 캐패시터에 충전된 상기 게이트 온 전압을 상기 제2 동작모드 동안 상기 제1 출력 단자로 출력하는 제1 스위칭 소자를 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 방전부는 상기 제1 출력 단자 및 상기 제2 출력 단자 사이에 연결되어 상기 제2 패널 게이트 오프 전압을 승압하는 제2 캐패시터를 더 포함하는 것을 특징으로 하는 표시 장치.
  14. 제12항에 있어서, 상기 방전부는 상기 제2 동작모드에서 제1 입력 단자를 차단하는 제2 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 제2 스위칭 소자는 NPN 바이폴라 정션 트랜지스터(Bipolar Junction Transistor)인 것을 특징으로 하는 표시 장치.
  16. 제8항에 있어서, 상기 신호 생성부의 출력단에 연결되어, 상기 제2 동작모드에서 상기 클럭 신호를 풀업시키는 풀업부를 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 풀업부는 풀업 저항을 포함하고, 상기 풀업 저항의 일단에는 상기 게이트 온 전압이 인가되며, 상기 풀업 저항의 타단은 상기 신호 생성부의 출력단에 연결되는 것을 특징으로 하는 표시 장치.
  18. 제8항에 있어서, 상기 전압 생성부는 입력 전압을 이용하여 상기 제1 게이트 오프 전압을 생성하는 제1 게이트 오프 전압 생성부 및 상기 제1 게이트 오프 전압 생성부와 연결되며 상기 제2 게이트 오프 전압을 생성하는 제2 게이트 오프 전압 생성부를 포함하고,
    상기 제1 및 제2 게이트 오프 전압 생성부는 각각 다이오드 및 캐패시터를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제8항에 있어서, 상기 제1 및 제2 게이트 오프 전압은 음(-)의 값을 갖고, 상기 제2 게이트 오프 전압은 상기 제1 게이트 오프 전압보다 작은 것을 특징으로 하는 표시 장치.
  20. 제8항에 있어서, 상기 게이트 구동부는 비정질 실리콘 게이트(Amorphous Silicon Gate) 방식으로 상기 표시 패널 상에 집적 형성되는 것을 특징으로 하는 표시 장치.
KR1020100123265A 2010-12-06 2010-12-06 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 KR101747758B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100123265A KR101747758B1 (ko) 2010-12-06 2010-12-06 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US13/217,037 US8542180B2 (en) 2010-12-06 2011-08-24 Method of driving display panel and display apparatus for performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100123265A KR101747758B1 (ko) 2010-12-06 2010-12-06 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Publications (2)

Publication Number Publication Date
KR20120062139A KR20120062139A (ko) 2012-06-14
KR101747758B1 true KR101747758B1 (ko) 2017-06-16

Family

ID=46161578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100123265A KR101747758B1 (ko) 2010-12-06 2010-12-06 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Country Status (2)

Country Link
US (1) US8542180B2 (ko)
KR (1) KR101747758B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180058899A (ko) * 2016-11-24 2018-06-04 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234919A1 (en) * 2012-03-06 2013-09-12 Apple Inc. Devices and methods for discharging pixels having oxide thin-film transistors
JP6750382B2 (ja) * 2016-08-10 2020-09-02 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
CN206370279U (zh) * 2017-01-03 2017-08-01 京东方科技集团股份有限公司 电荷释放电路、显示基板、显示面板及显示装置
CN110459172B (zh) * 2018-05-08 2020-06-09 京东方科技集团股份有限公司 一种像素驱动电路及驱动方法、显示装置
CN113990235B (zh) * 2021-10-29 2023-12-22 京东方科技集团股份有限公司 显示驱动电路、显示驱动方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008134589A (ja) 2006-11-28 2008-06-12 Samsung Electronics Co Ltd 液晶表示装置
US20090122034A1 (en) 2007-11-13 2009-05-14 Samsung Electronics Co., Ltd. Display device, and driving apparatus and driving method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430095B1 (ko) 1998-09-15 2004-07-27 엘지.필립스 엘시디 주식회사 액정표시장치의잔상제거장치및그방법
KR100458580B1 (ko) 2002-07-02 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
KR20070062823A (ko) 2005-12-13 2007-06-18 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20070084943A (ko) 2006-02-22 2007-08-27 삼성전자주식회사 표시 장치
KR101296624B1 (ko) * 2006-06-26 2013-08-14 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101265333B1 (ko) * 2006-07-26 2013-05-20 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
KR100996813B1 (ko) * 2008-06-11 2010-11-25 매그나칩 반도체 유한회사 방전회로 및 이를 구비한 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008134589A (ja) 2006-11-28 2008-06-12 Samsung Electronics Co Ltd 液晶表示装置
US20090122034A1 (en) 2007-11-13 2009-05-14 Samsung Electronics Co., Ltd. Display device, and driving apparatus and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180058899A (ko) * 2016-11-24 2018-06-04 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치
KR102672189B1 (ko) 2016-11-24 2024-06-05 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20120062139A (ko) 2012-06-14
US8542180B2 (en) 2013-09-24
US20120139436A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5226288B2 (ja) 液晶表示装置及び液晶表示装置用駆動回路
CN101105923B (zh) 栅极导通电压发生器、驱动装置和显示设备
CN110544452B (zh) 供电时序控制电路及控制方法、显示驱动电路、显示装置
KR101747758B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101493277B1 (ko) 표시 장치 및 이의 디스차지 장치
US20080106666A1 (en) Liquid crystal display
JP4590390B2 (ja) 液晶表示装置及びその駆動方法
US20100141850A1 (en) Display device, control device of display device, driving method of display divice, liquid crystal display device, and television receiver
JP4794542B2 (ja) 多等級電気レベル駆動装置
KR20120065788A (ko) 쉬프트 레지스터 및 표시 장치
KR20030015033A (ko) 전원 시퀀스장치 및 그 구동방법
US20120038610A1 (en) Gate pulse modulating circuit and method
KR20160122907A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US20130127814A1 (en) Controlling the Stabilization Period of an Electrophoresis Display Device
CN215770465U (zh) 显示驱动电路及显示装置
US9483994B2 (en) Liquid crystal display and gate discharge control circuit thereof
KR20170039806A (ko) 표시장치 및 그의 구동방법
CN101556776B (zh) 一种实现像素薄膜晶体管快速放电的驱动电路
KR20160083587A (ko) 게이트 구동부와 이를 포함한 표시장치
KR20100074858A (ko) 액정표시장치
KR101778770B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US9053661B2 (en) Display device and driving method thereof
KR20080046934A (ko) 액정표시장치 및 이의 구동방법
JP5408095B2 (ja) 放電回路及び液晶表示装置
KR101217158B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant