CN110544452B - 供电时序控制电路及控制方法、显示驱动电路、显示装置 - Google Patents

Abstract

本申请实施例提供一种供电时序控制电路及控制方法、显示驱动电路、显示装置，涉及显示技术领域，用于解决软件编程控制供电时序，导致供电时序存在偏差的问题。供电时序控制电路包括延时控制子电路、延时检测子电路以及输出子电路。延时控制子电路用于将第一输入电压端输出的第一电压延时一预设时间后输出。延时检测子电路用于检测在预设时间后接收到第一电压时，向输出子电路发送触发信号。输出子电路还用于根据触发信号处于开启状态，并将第一输入电压端的第一电压输出至信号输出端。

Description

供电时序控制电路及控制方法、显示驱动电路、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种供电时序控制电路及控制方法、显示驱动电路、显示装置。

背景技术

显示装置，例如液晶显示装置(Liquid Crystal Display，TFT-LCD)，或者，有机发光二极管(Organic Light Emitting Diode，OLED)显示装置包括用于显示图像的显示区域，以及位于该显示区域周边的布线区域。上述布线区域中设置有多个驱动电路，用于驱动和控制图像的显示。

现有技术中，通常采用软件编程(Code)对上述多个驱动电路的供电时序进行控制。然而由于软件编程自身容易出现缺陷(Bug)，从而导致实际的供电时序与预设的供电时序之间存在偏差，导致显示异常的出现。

发明内容

本发明的实施例提供一种供电时序控制电路及控制方法、显示驱动电路、显示装置，用于解决软件编程控制供电时序，导致供电时序存在偏差的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本申请实施例的一方面，提供一种供电时序控制电路，包括延时控制子电路、延时检测子电路以及输出子电路；所述延时控制子电路与第一输入电压端电连接，所述延时控制子电路用于将所述第一输入电压端输出的第一电压延时一预设时间后输出；所述延时检测子电路与所述延时控制子电路和输出子电路电连接，所述延时检测子电路用于检测在所述预设时间后接收到所述第一电压时，向所述输出子电路发送触发信号；所述输出子电路还与所述第一输入电压端以及信号输出端电连接，所述输出子电路用于根据所述触发信号处于开启状态，并将所述第一输入电压端的第一电压输出至所述信号输出端。

可选的，所述供电时序控制电路还包括辅助输出子电路；所述辅助输出子电路与所述输出子电路电连接，所述辅助输出子电路用于控制所述输出子电路在接收到所述触发信号后，保持所述开启状态。

可选的，所述辅助输出子电路还与所述第一输入电压端、第一参考电压端、第二输入电压端、第二参考电压端以及第三参考电压端电连接；所述辅助输出子电路还包括电源隔离模块；所述电源隔离模块的第一输入端与所述第一输入电压端电连接；所述电源隔离模块的第二输入端与所述第一参考电压端和所述第三参考电压端电连接；所述电源隔离模块第一输出端与所述第二输入电压端电连接；所述电源隔离模块的第二输出端与所述第二参考电压端电连接；所述电源隔离模块用于根据所述第一输入电压端的第一电压和第一参考电压端的第一参考电压以及第三参考电压端的第三参考电压分别向所述第二输入电压端输出与所述第一电压隔离的第二电压；其中，所述第一参考电压与所述第二参考电压端输出的第二参考电压不同。

可选的，所述辅助输出子电路还包括第一电容、第二电容、第三电容、第四电容；所述第一电容的两端分别与所述第一输入电压端和所述第一参考电压端电连接；所述第二电容的两端分别与所述电源隔离模块的第一输入端和所述电源隔离模块的第二输入端电连接；所述第三电容的两端分别与所述电源隔离模块的第一输出端和所述电源隔离模块的第二输出端电连接；所述第四电容的两端分别与所述第二输入电压端和所述第二参考电压端电连接。

可选的，所述辅助输出子电路还包括第五电容、第六电容、第七电容、第八电容；所述第五电容的两端分别与所述电源隔离模块的第一输入端和所述第三参考电压端电连接；所述第六电容的两端分别与所述电源隔离模块的第二输入端和所述第三参考电压端电连接；所述第七电容的两端分别与所述电源隔离模块的第一输出端和所述第三参考电压端电连接；所述第八电容的两端分别所述电源隔离模块的第二输出端和所述第三参考电压端电连接。

可选的，所述辅助输出子电路还包括第一电阻以及第二电阻；所述第一电阻的两端分别所述第二输入电压端和所述第二参考电压端电连接；所述第二电阻的两端分别与所述第二输入电压端和所述第二参考电压端电连接。

可选的，所述输出子电路包括开关晶体管、驱动晶体管所述开关晶体管的栅极与所述延时检测子电路电连接；所述驱动晶体管的栅极与所述开关晶体管的第二极电连接，所述驱动晶体管的第一极与所述第一输入电压端电连接，所述驱动晶体管的第二极与所述信号输出端电连接。

可选的，所述供电时序控制电路包括辅助输出子电路，所述辅助输出子电路与所述输出子电路电连接，且所述辅助输出子电路与第二输入电压端、第二参考电压端电连接；所述开关晶体管的第一极与所述第二输入电压端电连接，所述开关晶体管的第二极与所述第二参考电压端电连接；所述驱动晶体管的第二极还与所述第二参考电压端电连接；所述输出子电路还包括：第三电阻、第四电阻以及第五电阻；所述第三电阻的两端分别与所述第二输入电压端和所述延时检测子电路电连接；所述第四电阻的两端分别与所述延时检测子电路和所述开关晶体管的栅极电连接；所述第五电阻的两端分别与所述开关晶体管的第二极和所述第二参考电压端电连接。

可选的，所述延时控制子电路与第一参考电压端电连接；所述延时控制子电路包括可调电阻和第九电容；所述可调电阻的一端与所述第一输入电压端电连接，另一端与所述第九电容的一端电连接；所述第九电容的另一端与所述第一参考电压端电连接。

可选的，所述可调电阻的调节范围为1k～10MΩ。

可选的，所述延时检测子电路还与第一参考电压端电连接；所述延时检测子电路包括比较器、第六电阻、第七电阻、第八电阻以及第十电容；所述比较器的正向输入端与所述延时控制子电路电连接，所述比较器的负向输入端与所述第八电阻的一端电连接，所述比较器的输出端与所述输出子电路电连接；所述第八电阻的另一端与所述第六电阻的一端和所述第七电阻的一端电连接；所述第六电阻的另一端与所述第一输入电压端电连接；所述第七电阻的另一端与所述第一参考电压端电连接；所述第十电容的两端分别与所述第一参考电压端和所述比较器的正向输入端电连接。

本申请实施例的另一方面，提供一种显示驱动电路，包括如上所述的任意一种供电时序控制电路。

可选的，所述显示驱动电路还包括电源管理芯片；所述电源管理芯片具有多个电压输出端，所述电源管理芯片用于根据输入端接收到的初始电压，生成多个输出电压，并由不同的电压输出端输出；每个所述电源管理芯片的一个电压输出端与一个供电时序控制电路的第一输入电压端电连接。

可选的，所述显示驱动电路还包括时序控制器、源极驱动器以及栅极驱动器；所述供电时序控制电路的信号输出端与所述时序控制器、所述源极驱动器或者所述栅极驱动器电连接；所述时序控制器、所述源极驱动器或者所述栅极驱动器还与第一参考电压端电连接。

可选的，所述显示驱动电路还包括源极驱动器和用于生成多个灰阶基准电压的灰阶电压生成器；所述灰阶电压生成器包括多个灰阶基准输出端，每个灰阶基准输出端用于输出一个所述灰阶基准电压；所述灰阶电压生成器的一个所述灰阶基准输出端与一个所述供电时序控制电路的第一输入电压端电连接；所述供电时序控制电路的信号输出端与所述源极驱动器电连接；所述源极驱动器还与第一参考电压端电连接。

本申请实施例的另一方面，提供一种显示装置，包括如上所述的任意一种显示驱动电路。

可选的，所述显示装置还包括显示面板，所述显示面板包括公共电极层；供电时序控制电路的第一输入电压端与一个所述电源管理芯片中用于输出公共电压的一个电压输出端电连接，所述供电时序控制电路的信号输出端与所述公共电极层电连接。

本申请实施例的另一方面，提供一种用于控制如上所述的任意一种供电时序控制电路的方法，所述方法包括：延时控制子电路将第一输入电压端输出的第一电压延时一预设时间后输出；延时检测子电路检测在所述预设时间后接收到所述第一电压时，向输出子电路发送触发信号；输出子电路根据所述触发信号处于开启状态，并将所述第一输入电压端的第一电压输出至信号输出端。

可选的，在所述供电时序控制电路还包括辅助输出子电路的情况下，所述输出子电路根据所述触发信号处于开启状态，并将所述第一输入电压端的第一电压输出至信号输出端之后，所述方法还包括：所述辅助输出子电路控制所述输出子电路在接收到所述触发信号后，保持所述开启状态。

综上所述，本申请提供的供电时序控制电路中，可以通过延时控制子电路，根据需要对第一输入电压端输出的第一电压的输出时间进行延时。在此情况下，多个供电电压可以分别输入至不同的供电时序控制电路中延时控制子电路所连接的第一输入电压端中。此时，上述不同的供电时序控制电路中延时控制子电路的延时时间进行设定，从而使得多个供电时序控制电路能够按照预设的供电时序，依次输出上述多个供电电压。在此基础上，不同的供电时序控制电路中延时检测子电路可以对延时控制子电路的延时时间进行判断，当延时时间满足要求时，该延时检测子电路控制输出子电路开启，以通过输出子电路将第一输入电压端的第一电压输出至负载。由上述可知，本申请实施例通过作为硬件设备的供电时序控制电路，对各个负载所需的供电电压的供电时序进行控制，而需软件编程对供电时序进行控制。因此该供电时序控制电路具有较高的稳定性和可靠性，能够解决软件编程控制供电时序，导致供电时序存在偏差的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种供电时序控制电路的结构示意图；

图2为申请实施例提供的一种供电时序图；

图3为本申请实施例提供的另一种供电时序控制电路的结构示意图；

图4为图3中辅助输出子电路的结构示意图；

图5为图3中输出子电路的一种结构示意图；

图6为图3中输出子电路的另一种结构示意图；

图7为本申请实施例提供的另一种供电时序控制电路的结构示意图；

图8为本申请实施例提供的另一种供电时序控制电路的结构示意图；

图9为本申请实施例提供的一种供电时序控制电路的控制方法流程图；

图10为本申请实施例提供的一种显示装置的结构示意图；

图11为本申请实施例提供的另一种显示装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本申请实施例提供一种供电时序控制电路01，如图1所示，该供电时序控制电路01可以包括延时控制子电路10、延时检测子电路20以及输出子电路30。

其中，延时控制子电路10与第一输入电压端VIN1电连接。该延时控制子电路10用于将第一输入电压端VIN1输出的第一电压V1延时一预设时间T后输出。

需要说明的是，上述第一电压V1可以是任意一个上电时序需要被控制的电压。例如，在显示装置中，上述第一电压V1可以是用于向源极驱动器提供的模拟电压AVDD或者数字电压DVDD。此外，上述第一电压V1还可以是用于向栅极驱动器提供的第一工作电压VGH和第二工作电压VGL。

延时检测子电路20与上述延时控制子电路10和输出子电路30电连接。该延时检测子电路20用于检测在上述预设时间T后接收到第一电压V1时，向输出子电路30发送触发信号Em。

上述输出子电路30还与上述第一输入电压端VIN1以及信号输出端Vout电连接。该输出子电路30用于根据触发信号Em处于开启状态，并将第一输入电压端VIN1的第一电压V1输出至信号输出端Vout。

综上所述，本申请提供的供电时序控制电路01中，可以通过延时控制子电路10，根据需要对第一输入电压端VIN1输出的第一电压V1的输出时间进行延时。在此情况下，多个供电电压，例如DVDD、AVDD、VGH、VGL等可以分别输入至不同的供电时序控制电路01中延时控制子电路10所连接的第一输入电压端VIN1中。此时，上述不同的供电时序控制电路01中延时控制子电路10的延时时间进行设定，从而使得多个供电时序控制电路01能够按照预设的供电时序，依次输出上述多个供电电压。

示例性的，如图2所示，上述供电电压：DVDD、AVDD、VGH、VGL的预设供电时序依次为：DVDD、AVDD、VGL、VGH。其中，在显示装置中，供电时序控制电路01所连接的负载，例如上述源极驱动器或栅极驱动器需要先接收到DVDD后，才能够进行工作。因此，DVDD优先于AVDD供电至上述负载。而VGH和VGL由AVDD生成，因此AVDD需要在VGH和VGL之前供电。此外，由于VGL的电压较低，例如可以为-8V，而VGH的电压较高，例如可以为30V。因此，为了避免在开机时刻向显示装置中的驱动电路提供幅值较高的电压，而导致上述驱动电路发生过流保护或过温保护，或者导致用于生成上述供电电压的电源管理芯片(Power IC)发生过流保护或过温保护，可以在开机时刻向上述驱动电路提供幅值较低的电压，例如上述VGL。所以VGL的供电时间可以优先于VGH。

在此情况下，当上述供电电压：DVDD、AVDD、VGH、VGL分别输入至四个不同的供电时序控制电路01中延时控制子电路10所连接的第一输入电压端VIN1时，接收DVDD的供电时序控制电路01中延时控制子电路10的延时时间t1，大于接收AVDD的供电时序控制电路01中延时控制子电路10的延时时间t2；接收AVDD的供电时序控制电路01中延时控制子电路10的延时时间t2，大于接收VGL的供电时序控制电路01中延时控制子电路10的延时时间t3；接收VGL的供电时序控制电路01中延时控制子电路10的延时时间t3，大于接收VGH的供电时序控制电路01中延时控制子电路10的延时时间t4。

在此基础上，不同的供电时序控制电路01中延时检测子电路20可以对延时控制子电路10的延时时间进行判断，当延时时间满足要求时，例如，当接收DVDD的供电时序控制电路01中延时检测子电路20对延时控制子电路10的实际延时时间进行检测，当该实际延时时间为上述时间t1时，该延时检测子电路20控制输出子电路30开启，以通过输出子电路30将第一输入电压端VIN1的第一电压V1，例如上述DVDD由该供电时序控制电路01的信号输出端Vout输出至负载，例如，显示装置中的源极驱动器。其余供电电压的输出方式同上所述。

由上述可知，本申请实施例通过作为硬件设备的供电时序控制电路01，对各个负载所需的供电电压的供电时序进行控制，而需软件编程对供电时序进行控制。因此该供电时序控制电路01具有较高的稳定性和可靠性，能够解决软件编程控制供电时序，导致供电时序存在偏差的问题。

基于此，为了使得输出子电路30能够将第一输入电压端VIN1的第一电压V1传输至信号输出端Vout。上述输出子电路30可以包括一与第一输入电压端VIN1和信号输出端Vout电连接的晶体管。例如，一驱动晶体管Qd，该驱动晶体管Qd的第一极，例如源极(或者漏极)与上述第一输入电压端VIN1电连接；驱动晶体管Qd的第二极，例如漏极(或者源极)与上述信号输出端Vout电连接。此外，上述输出子电路30还可以包括一开关晶体管Qc。该开关晶体管Qc的栅极与延时检测子电路20电连接，开关晶体管Qc的一极，例如第二极与上述驱动晶体管Qd的栅极电连接。在此情况下，当上述开关晶体管Qc导通后，通过导通的开关晶体管Qc并输入至该驱动晶体管Qd的栅极的电压，可以使得驱动晶体管Qd导通，从而在驱动晶体管Qd导通后，将第一输入电压端VIN1的第一电压V1传输至信号输出端Vout。

在一些实施例中，如图6所示，开关晶体管Qc的第一极可以与第一输入电压端VIN1电连接，开关晶体管Qc的第二极与驱动晶体管Qd的栅极电连接。此外，开关晶体管Qc的第二极以及驱动晶体管Qd的第二极还与第一参考电压端Vref1电连接。在此情况下，当开关晶体管Qc导通后，输入至驱动晶体管Qd栅极的电压为第一输入电压端VIN1的第一电压V1，即驱动晶体管Qd的栅极电压Vg＝V1，此时，当驱动晶体管Qd导通后，该驱动晶体管Qd的漏极电压Vg＝源极电压Vs＝栅极电压Vg＝V1。这样一来，驱动晶体管Qd的栅源电压Vgs＝Vg-Vs＝0＜Vth(驱动晶体管Qd的阈值电压)，因此，驱动晶体管Qd不再满足导通条件Vgs＞Vth，此时，该驱动晶体管Qd将截止，从而使得信号输出端Vout无信号输出，进而导致整个供电时序控制电路01出现输出间断的问题。在此情况下，信号输出端Vout无法向其连接的负载继续提供供电电压。

为了解决上述问题，本申请提供的供电时序控制电路01，如图3所示，还包括辅助输出子电路40。该辅助输出子电路40与上述输出子电路30电连接。该辅助输出子电路40可以用于控制输出子电路30在接收到上述触发信号EM后，可以保持开启状态。

以下对该辅助输出子电路40以及与该辅助输出子电路40电连接的上述输出子电路30的具体结构进行详细的说明。

如图4所示，上述辅助输出子电路40还与第一输入电压端VIN1、第一参考电压端Vref1、第二输入电压端VIN2、第二参考电压端Vref2以及第三参考电压端Vref3电连接。此外，上述辅助输出子电路40还包括电源隔离模块401。

该电源隔离模块401的第一输入端In1与第一输入电压端VIN1电连接。电源隔离模块401的第二输入端In2与第一参考电压端Vref1和第三参考电压端Vref3电连接。电源隔离模块401第一输出端Out1与第二输入电压端VIN2电连接。电源隔离模块401的第二输出端Out2与第二参考电压端Vref2电连接。

上述电源隔离模块401用于根据第一输入电压端VIN1的第一电压V1和第一参考电压端Vref1的第一参考电压，例如GND1，以及第三参考电压端Vref2的第三参考电压，例如壳体电压，分别向第二输入电压端VIN2输出与第一电压V1隔离的第二电压V2。

需要说明的是，上述电源隔离模块401中可以包括开关电源拓扑结构。在此情况下，在该电源隔离模块401的作用下，可以使得输入至电源隔离模块401的第一参考电压GND1与该电源隔离模块401的第二参考电压端Vref2输出的第二参考电压GND2的电压值不同。

此时，第一输入电压端VIN1输入的第一电压V1与第二输入电压端VIN2输出与第二电压V2隔离是指，第一输入电压端VIN1的电位的参考点(上述第一参考电压GND1)和第二输入电压端VIN2的电位的参考点(上述第二参考电压GND2)不相同。在此情况下，第一输入电压端VIN1输入的第一电压V1与第二输入电压端VIN2输出与第二电压V2没有共地，因此互不干扰。

在此基础上，经过上述电源隔离模块401的隔离作用后，第一电压V1与第一参考电压GND1的电压差值，可以与第二电压V2第二参考电压GND2的电压差值相同。示例性的，第一电压V1＝5V，第一参考电压GND1＝0V；第二电压V2＝10V，第二参考电压GND2＝5V。这样一来，当将电源隔离模块401与输出子电路30电连接后，电源隔离模块401只用于向输出子电路30提供隔离后的电压，而不会对输出子电路30的信号输出端Vout的输出产生影响。

在此基础上，为了提高辅助输出子电路40输出信号的稳定性，在一些实施例中，如图4所示，上述输出子电路40还可以包括第一电容C1、第二电容C2、第三电容C3、第四电容C4。

其中，第一电容C1的两端分别与第一输入电压端VIN1和第一参考电压端Vref1电连接。

第二电容C2的两端分别与电源隔离模块401的第一输入端In1和电源隔离模块401的第二输入端In2电连接。

第三电容C3的两端分别与电源隔离模块401的第一输出端Out1和电源隔离模块401的第二输出端Out2电连接。

第四电容C4的两端分别与第二输入电压端VIN2和第二参考电压端Vref2电连接。

由上述可知，上述第一电容C1、第二电容C2、第三电容C3、第四电容C4中的任意一个电容的两端分别与正电压端和负电压端，因此上述电容均为X电容，用于消除差模干扰和辐射。

此外，上述辅助输出子电路40还可以包括第五电容C5、第六电容C6、第七电容C7、第八电容C8。

其中，第五电容C5的两端分别与电源隔离模块401的第一输入端In1和第三参考电压端Vref1电连接。

第六电容C6的两端分别与电源隔离模块401的第二输入端In2和第三参考电压端Vref3电连接。

第七电容C7的两端分别与电源隔离模块401的第一输出端Out1和第三参考电压端Vref3电连接。

第八电容C8的两端分别电源隔离模块401的第二输出端Out2和第三参考电压端Vref3电连接。

由上述可知，上述第五电容C5、第六电容C6、第七电容C7、第八电容C8中的任意一种电容的两端分别连接正(或负)电压端与接地端(例如GND1、GND2或壳体)，因此上述电容为Y电容，用于消除共模干扰。

此外，上述辅助输出子电路40还可以包括第一电阻R1以及第二电阻R2。

其中，第一电阻R1的两端分别第二输入电压端VIN2和第二参考电压端Vref2电连接。

第二电阻R2的两端分别与第二输入电压端VIN2和第二参考电压端Vref2电连接。

上述第一电阻R1与第二电阻R2并联，用于减小第二输入电压端VIN2和第二参考电压端Vref2输出的电压产生波动的几率，以达到稳压的目的。

在此基础上，在辅助输出子电路40与第二输入电压端VIN2以及第二参考电压端Vref2电连接的情况下，为了使得上述辅助输出子电路40与输出子电路30电连接，在另一些实施例中，如图5所示，上述输出子电路30中的开关晶体管Qc的第一极与第二输入电压端VIN2电连接，开关晶体管Qc的第二极与第二参考电压端Vref2电连接。

上述输出子电路30中的驱动晶体管Qd的栅极与开关晶体管Qc的第二极电连接，驱动晶体管Qd的第一极与第一输入电压端VIN1电连接，驱动晶体管Qd的第二极与信号输出端Vout和第二参考电压端Vref2电连接。

需要说明的是，上述开关晶体管Qc和驱动晶体管Qd中任意一个晶体管的第一极可以源极，第二极可以为漏极；或者第一极为漏极，第二极源极。本申请对上述晶体管的类型不做限定，述开关晶体管Qc和驱动晶体管Qd中任意一个晶体管可以为三极管、TFT(ThinFilm Transistor，简称薄膜晶体管)或者MOS(Metal-Oxide-Semiconductor，金属-氧化物-半导体)晶体管。

由于上述驱动晶体管Qd需要连接负载，因此要求驱动晶体管Qd具备一定的带载能力，例如在上述供电时序控制电路01应用于显示装置时。带载能力在60A以上。而上述MOS晶体管更容易获得较大的带载能力，因此在一些实施例中，可选的，上述驱动晶体管Qd可以为MOS晶体管。

本申请附图中，是以开关晶体管Qc为三极管，驱动晶体管Qd为MOS晶体管为例进行的说明。

此外，为了提高输入至驱动晶体管Qd第二极输出电压的稳定性，上述输出子电路30可以包括：第三电阻R3、第四电阻R4以及第五电阻R5。

其中，第三电阻R3的两端分别与第二输入电压端VIN2和延时检测子电路20电连接。

第四电阻R4的两端分别与延时检测子电路20和开关晶体管Qc的栅极电连接。

第五电阻R5的两端分别与开关晶体管Qc的第二极和第二参考电压端Vref2电连接。

由上述可知，图4所示的辅助输出子电路40和图5所示的输出子电路30，均连接有第二输入电压端VIN2和第二参考电压端Vref2。因此，可以通过上述第二输入电压端VIN2和第二参考电压端Vref2实现辅助输出子电路40与输出子电路30的电连接。使得输出子电路30接收到辅助输出子电路40输出的隔离后的第一电压V1和第二参考电压Vref2。

在此情况下，为了解决上述驱动晶体管Qd导通后无法继续保持导通状态的问题，本申请中将输出子电路40与输出子电路30通过第二输入电压端VIN2和第二参考电压端Vref2电连接后，辅助输出子电路40由第二输入电压端VIN2输出与第一电压V1隔离的第二电压V2，能够提供至图5中开关晶体管Qc的第一极。

在此情况下，当延时检测子电路20输出的电压控制上述开关晶体管Qc导通后，第二输入电压端VIN2输出的第二电压V2可以通过开关晶体管Qc传输至驱动晶体管Qd的栅极，此时驱动晶体管Qd导通，第一输入电压端VIN1输出的第一电压V1可以通过驱动晶体管Qd传输至信号输出端Vout。

基于此，当驱动晶体管Qd导通后，驱动晶体管Qd的漏极电压Vd、源极电压Vs相等，即Vd＝Vs＝V1。此时，驱动晶体管Qd的栅极电压Vg＝V2。由于在上述辅助输出子电路40中电源隔离模块401的隔离作用下，第一电压V1和第二电压V2相互隔离，根据第一电压V1和第二电压V2无法直接计算获得驱动晶体管Qd的栅源电压Vgs，所以当驱动晶体管Qd导通后，该驱动晶体管Qd的源极电压Vs的大小不会对驱动晶体管Qd导通状态产生影响，从而使得该驱动晶体管Qd继续保持导通状态。

以下，对图1中其余子电路的结构进行详细的说明。

如图7所示，上述延时控制子电路10与第一参考电压端Vref1电连接。延时控制子电路10包括可调电阻Rc和第九电容C9。

上述可调电阻Rc的一端与第一输入电压端VIN1电连接，另一端与第九电容C9的一端电连接。

此外，该第九电容C9的另一端与第一参考电压端Vref1电连接。其中，该第九电容C9可以为普通电容，或者可以为电解电容，本申请对此不做限定。

在此情况下，可以调节可调电阻Rc的电阻值R，以使得第九电容C9的电容电压Vc9充电至第一电压V1的时间Tc与延时控制子电路10延时输出上述第一电压V1的预设时间T相等。

Tc＝T＝α×R×C。其中，α为与电容电压上升时间(Rising Time)相关的常数；R为可调电阻Rc的电阻值；C为第九电容C9的电容值。由上述可知，当可调电阻Rc的电阻值R越大时，延时控制子电路10能够延时输出的预设时间T越大，反之越小。

基于此，当本申请提供的供电时序控制电路01应用于显示装置时，根据需要进行供电时序控制的电压，即上述第一输入电压端VIN1输入的第一电压V1，例如AVDD、DVDD、VGH或VGL等供电时序的需要，上述可调电阻Rc的调节范围可以为1k～10MΩ。当可调电阻Rc的调节数值小于1k时，调节精度较高，增加了供电时序的调节难度。此外，当可调电阻Rc的调节数值大于10MΩ时，会超出开机供电时间的上线，导致开机延时。

此外，如图7所示，上述延时检测子电路20还与第一参考电压端Vref1电连接。该延时检测子电路包括比较器201、第六电阻R6、第七电阻R7、第八电阻R8以及第十电容C10。

该比较器201的正向输入端与延时控制子电路10电连接，比较器201的负向输入端与第八电阻R8的一端电连接。

在延时控制子电路10的结构如上所述时，上述比较器201的正向输入端与该延时控制子电路10中第九电容C9的一端相连接。此外，为了使得比较器201能够工作，该比较器201还需要连接一正向工作电压(例如，第一输入电压端VIN1的第一电压V1)和一负工作向电压(例如，第一参考电压端Vref1的第一参考电压GND1)。本申请对上述正向和负向工作电压的大小不做限定，只要能够驱动比较器201进行工作即可。

此外，该比较器201的输出端与输出子电路30电连接。在该输出子电路30的结构如上所述时，上述比较器201的输出端与输出子电路30中开关晶体管Qc的栅极电连接。

基于此，第八电阻R8的另一端与第六电阻R6的一端和第七电阻R7的一端电连接。

第六电阻R6的另一端与第一输入电压端VIN1电连接。

第七电阻R7的另一端与第一参考电压端Vref1电连接。

在此情况下，通过对上述电阻R6和电阻R7阻值的设置，可以对比较器201的负向电压端的电压值V-的大小进行调节，使得当比较器201的正向电压端的电压值V+＞V-时，该比较器201的输出端向开关晶体管Qc的栅极输出高电平，以导通该开关晶体管Qc。

当第九电容C9的电容电压Vc9未达到第一输入电压端VIN输出的第一电压V1时，比较器201的正向电压端的电压值V+＜V-，此时比较器201的输出端输出低电平，上述开关晶体管Qc截止。

需要说明的是，上述比较器201负向输入端V-的大小，可以参考比较器201第一输入电压端VIN1输入的第一电压V1的大小进行设定的同时，还可以根据该比较器201的类型、灵敏度、第九电容C9的实际充电时间等进行微调。在一些实施例中，可选的，上述比较器201负向输入端V-可以略小于第一电压V1的5％左右。

此外，上述第五电阻R5起到限流保护的作用。

第十电容C10的两端分别与第一参考电压端Vref1和比较器201的正向输入端电连接。第十电容C10起到稳压、整流的作用。

以下以第一输入电压端VIN1输入的第一电压V1为DVDD为例，采用本申请实施例提供的供电时序控制电路01，对DVDD的供电时序的控制进行说明。

如图8所示，首先，对可调电阻Rc的阻值进行调节，使得第九电容C9的电容电压Vc9充电至第一电压V1的时间Tc＝t1(如图2所示)，电压DVDD经过可调电阻Rc后对第九电容C9进行充电。在第九电容C9在充电之初，该第九电容C9输出至比较器201正向输入端的电压V+小于负向输入端的电压V_，此时比较器201的输出端输出低电平，开关晶体管Qc截止，驱动晶体管Qd截止，信号输出端Vout无信号输出。

接下来，当第九电容C9的充电时间达到t1后，第九电容C9的电容电压Vc9＝DVDD。此时，第九电容C9输出至比较器201正向输入端的电压V+大于负向输入端的电压V_，比较器201的输出端输出高电平，开关晶体管Qc导通。

接下来，辅助输出子电路40中的电源隔离模块401向开关晶体管Qc的第一极和第二极分别提供隔离后的第二电压V2和第二参考电压GND2。第二电压V2在开关晶体管Qc导通后，传输至驱动晶体管Qd的栅极，该驱动晶体管Qd的栅极在第二电压V2的控制下保持导通状态，并将与第二电压V2隔离的DVDD传输至信号输出端Vout，从而实现电压DVDD的延时输出。

其余电压AVDD、VGL以及VGH的供电时序控制过程同上所述，不同之处在于，根据如图3所示的AVDD、VGL以及VGH的供电时序可知，接收AVDD的供电时序控制电路01中可调电阻Rc的阻值大于接收DVDD的供电时序控制电路01中可调电阻Rc的阻值，且小于接收VGL的供电时序控制电路01中可调电阻Rc的阻值。此外，接收VGL的供电时序控制电路01中可调电阻Rc的阻值小于接收VGH的供电时序控制电路01中可调电阻Rc的阻值。其余控制过程同上所述，此处不再赘述。

本申请实施例提供一种用于控制上述任意一种供电时序控制电路01的方法，如图9所示，上述方法包括：

S101、延时控制子电路10将第一输入电压端VIN1输出的第一电压V1延时一预设时间T后输出。

S102、延时检测子电路20检测在预设时间T后接收到第一电压V1时，向输出子电路30发送触发信号Em。

S103、输出子电路30根据上述触发信号Em处于开启状态，并将第一输入电压端VIN1的第一电压V1输出至信号输出端Vout。

上述供电时序控制电路01的控制方法与前述实施例提供的供电时序电路01具有相同的技术效果，此处不再赘述。

此外，在供电时序控制电路还包括辅助输出子电路的情况下，上述步骤S103之后，该方法还包括：

S104、辅助输出子电路40控制输出子电路30在接收到触发信号Em后，保持开启状态。

本申请实施例提供一种显示驱动电路，包括至少一个如上所述的供电时序控制电路01。该显示驱动电路具有与前述实施例提供的供电时序控制电路01相同的技术效果，此处不再赘述。

以下对供电时序控制电路01在显示驱动电路中的设置方式进行举例说明。

如图10所示，上述显示驱动电路还包括电源管理芯片51。该电源管理芯片51具有多个电压输出端，且该电源管理芯片用于根据输入端接收到的初始电压VDD，生成多个输出电压(例如DVDD、AVDD、VGL、VGH)，并由不同的电压输出端输出。

其中，图像处理器52可以向上述电源管理芯片51提供初始电压VDD。

在此基础上，上述每个电源管理芯片51的一个电压输出端与一个供电时序控制电路01的第一输入电压端VIN1电连接。

这样一来，与电源管理芯片51相连接的各个供电时序控制电路01可以根据需要依次将电源管理芯片51生成多个输出电压(例如DVDD、AVDD、VGL、VGH)按照预设的供电时序，依次输出至对应的负载。

基于此，上述显示驱动电路还包括时序控制器53、源极驱动器54以及栅极驱动器55。

时序控制器53、源极驱动器54以及栅极驱动器55可以作为上述供电时序控制电路01的负载。

示例性的，用于输出DVDD的供电时序控制电路01的信号输出端Vout可以与时序控制器53电连接。

分别用于输出DVDD和AVDD的两个的供电时序控制电路01的信号输出端Vout可以均于源极驱动器54电连接。

分别用于输出DVDD、VGL、VGH的三个的供电时序控制电路01的信号输出端Vout可以均与栅极驱动器55电连接。

在此基础上，为了使得上述负载能够正常工作，连接有供电时序控制电路01的上述时序控制器53、源极驱动器54或者栅极驱动器55还与第一参考电压端Vref1电连接，以接收该第一参考电压端Vref1输出的第一参考电压GND1。

此外，时序控制器53与图像处理器52、源极驱动器54以及栅极驱动器55电连接。

该时序控制器53接收一供电时序控制电路01输出的DVDD后，处于工作状态，并根据图像处理器52输出的数据信号(Data)、时钟信号(CLK)以及控制信号(Control)向源极驱动器54提供数据信号Data和时钟信号(CLK)，并向栅极驱动器55提供栅启示信号(StartVertical，STV)以及栅移动信号(Clock Pulse Vertical，CPV)。

栅极驱动器55接收多个供电时序控制电路01输出的DVDD、VGH以及VGL后处于工作状态，并控制显示面板中的栅线逐行进行扫描。

此外，源极驱动器54接收多个供电时序控制电路01输出的DVDD、AVDD后处于工作状态，并控制数据线向被选通一行亚像素提供数据电压Vdata。

在此基础上，为了实现灰阶显示，如图11所示，该显示驱动电路还包括与源极驱动器54电连接的灰阶电压生成器56。该和灰阶电压生成器56用于生成多个灰阶基准电压(例如，VGAM_1、VGMA_2……VGMA_n；n≥2，n为正整数)。源极驱动器54可以根据上述灰阶基准电压向显示面板中各个亚像素提供与预设的灰阶值相配的数据电压Vdata。

灰阶电压生成器56的一个基准灰阶输出端与一个供电时序控制电路的第一输入电压端VIN1电连接。

供电时序控制电路01的信号输出端Vout与源极驱动器54电连接。同上所述，该源极驱动器54还与第一参考电压端Vref1电连接，以接收该第一参考电压端Vref1输出的第一参考电压GND1。

这样一来，灰阶电压生成器56生成的多个灰阶基准电压分别在多个供电时序控制电路01的一一延时控制下，可以按照预设的供电顺序依次提供至源极驱动器54。

本申请实施例提供一种显示装置，包括如上所述的任意一种显示驱动电路。

此外，上述显示装置还包括显示面板，该显示面板，如图11所示，包括公共电极层02。

为了对输入至公共电极层02的公共电压Vcom的供电时序进行控制，该显示装置中还可以增加一供电时序控制电路01。该供电时序控制电路01的第一输入电压端VIN与一个上述电源管理芯片51中用于输出公共电压Vcom的一个电压输出端电连接，供电时序控制电路01的信号输出端Vout与上述公共电极层02电连接，通过可以通过供电时序控制电路01对公共电压Vcom输入至公共电极层02的时间进行控制。

其中，本申请对公共电压Vcom的供电时序不做限定，例如可以在DVDD、AVDD、VGL、VGH上电之后，公共电压Vcom再开始上电。

需要说明的是，在本申请实施例中，上述显示装置可以为LCD和OLED显示装置。且该显示装置可以为显示器、电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。其中，图10和图11中的显示面板是以LCD的显示面板为例进行的说明。当显示面板为OLED显示面板时，上述具有供电时序控制电路01的显示装置的设置方式同上所述，本申请在此不赘述。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种供电时序控制电路，其特征在于，包括延时控制子电路、延时检测子电路以及输出子电路；

所述延时控制子电路与第一输入电压端电连接，所述延时控制子电路用于将所述第一输入电压端输出的第一电压延时一预设时间后输出；

所述延时检测子电路与所述延时控制子电路和输出子电路电连接，所述延时检测子电路用于检测在所述预设时间后接收到所述第一电压时，向所述输出子电路发送触发信号；

所述输出子电路还与所述第一输入电压端以及信号输出端电连接，所述输出子电路用于根据所述触发信号处于开启状态，并将所述第一输入电压端的第一电压输出至所述信号输出端；

所述供电时序控制电路还包括辅助输出子电路；

所述辅助输出子电路与所述输出子电路电连接，所述辅助输出子电路用于控制所述输出子电路在接收到所述触发信号后，保持所述开启状态。

2.根据权利要求1所述的供电时序控制电路，其特征在于，所述辅助输出子电路还与所述第一输入电压端、第一参考电压端、第二输入电压端、第二参考电压端以及第三参考电压端电连接；所述辅助输出子电路还包括电源隔离模块；

所述电源隔离模块的第一输入端与所述第一输入电压端电连接；所述电源隔离模块的第二输入端与所述第一参考电压端和所述第三参考电压端电连接；所述电源隔离模块第一输出端与所述第二输入电压端电连接；所述电源隔离模块的第二输出端与所述第二参考电压端电连接；

所述电源隔离模块用于根据所述第一输入电压端的第一电压和第一参考电压端的第一参考电压以及第三参考电压端的第三参考电压分别向所述第二输入电压端输出与所述第一电压隔离的第二电压；其中，所述第一参考电压与所述第二参考电压端输出的第二参考电压不同。

3.根据权利要求2所述的供电时序控制电路，其特征在于，所述辅助输出子电路还包括第一电容、第二电容、第三电容、第四电容；

所述第一电容的两端分别与所述第一输入电压端和所述第一参考电压端电连接；

所述第二电容的两端分别与所述电源隔离模块的第一输入端和所述电源隔离模块的第二输入端电连接；

所述第三电容的两端分别与所述电源隔离模块的第一输出端和所述电源隔离模块的第二输出端电连接；

所述第四电容的两端分别与所述第二输入电压端和所述第二参考电压端电连接。

4.根据权利要求2所述的供电时序控制电路，其特征在于，所述辅助输出子电路还包括第五电容、第六电容、第七电容、第八电容；

所述第五电容的两端分别与所述电源隔离模块的第一输入端和所述第三参考电压端电连接；

所述第六电容的两端分别与所述电源隔离模块的第二输入端和所述第三参考电压端电连接；

所述第七电容的两端分别与所述电源隔离模块的第一输出端和所述第三参考电压端电连接；

所述第八电容的两端分别所述电源隔离模块的第二输出端和所述第三参考电压端电连接。

5.根据权利要求2所述的供电时序控制电路，其特征在于，所述辅助输出子电路还包括第一电阻以及第二电阻；

所述第一电阻的两端分别所述第二输入电压端和所述第二参考电压端电连接；

所述第二电阻的两端分别与所述第二输入电压端和所述第二参考电压端电连接。

6.根据权利要求1-5任一项所述的供电时序控制电路，其特征在于，所述输出子电路包括开关晶体管、驱动晶体管；所述开关晶体管的栅极与所述延时检测子电路电连接；所述驱动晶体管的栅极与所述开关晶体管的第二极电连接，所述驱动晶体管的第一极与所述第一输入电压端电连接，所述驱动晶体管的第二极与所述信号输出端电连接。

7.根据权利要求6所述的供电时序控制电路，其特征在于，所述供电时序控制电路包括辅助输出子电路，所述辅助输出子电路与所述输出子电路电连接，且所述辅助输出子电路与第二输入电压端、第二参考电压端电连接；

所述开关晶体管的第一极与所述第二输入电压端电连接，所述开关晶体管的第二极与所述第二参考电压端电连接；

所述驱动晶体管的第二极还与所述第二参考电压端电连接；

所述输出子电路还包括：第三电阻、第四电阻以及第五电阻；

所述第三电阻的两端分别与所述第二输入电压端和所述延时检测子电路电连接；

所述第四电阻的两端分别与所述延时检测子电路和所述开关晶体管的栅极电连接；

所述第五电阻的两端分别与所述开关晶体管的第二极和所述第二参考电压端电连接。

8.根据权利要求1所述的供电时序控制电路，其特征在于，所述延时控制子电路与第一参考电压端电连接；所述延时控制子电路包括可调电阻和第九电容；

所述可调电阻的一端与所述第一输入电压端电连接，另一端与所述第九电容的一端电连接；

所述第九电容的另一端与所述第一参考电压端电连接。

9.根据权利要求8所述的供电时序控制电路，其特征在于，所述可调电阻的调节范围为1k～10MΩ。

10.根据权利要求1所述的供电时序控制电路，其特征在于，所述延时检测子电路还与第一参考电压端电连接；所述延时检测子电路包括比较器、第六电阻、第七电阻、第八电阻以及第十电容；

所述比较器的正向输入端与所述延时控制子电路电连接，所述比较器的负向输入端与所述第八电阻的一端电连接，所述比较器的输出端与所述输出子电路电连接；

所述第八电阻的另一端与所述第六电阻的一端和所述第七电阻的一端电连接；

所述第六电阻的另一端与所述第一输入电压端电连接；

所述第七电阻的另一端与所述第一参考电压端电连接；

所述第十电容的两端分别与所述第一参考电压端和所述比较器的正向输入端电连接。

11.一种显示驱动电路，其特征在于，包括至少一个如权利要求1-10任一项所述的供电时序控制电路。

12.根据权利要求11所述的显示驱动电路，其特征在于，所述显示驱动电路还包括电源管理芯片；

所述电源管理芯片具有多个电压输出端，所述电源管理芯片用于根据输入端接收到的初始电压，生成多个输出电压，并由不同的电压输出端输出；

每个所述电源管理芯片的一个电压输出端与一个供电时序控制电路的第一输入电压端电连接。

13.根据权利要求12所述的显示驱动电路，其特征在于，所述显示驱动电路还包括时序控制器、源极驱动器以及栅极驱动器；

所述供电时序控制电路的信号输出端与所述时序控制器、所述源极驱动器或者所述栅极驱动器电连接；

所述时序控制器、所述源极驱动器或者所述栅极驱动器还与第一参考电压端电连接。

14.根据权利要求11所述的显示驱动电路，其特征在于，所述显示驱动电路还包括源极驱动器和用于生成多个灰阶基准电压的灰阶电压生成器；

所述灰阶电压生成器包括多个灰阶基准输出端，每个灰阶基准输出端用于输出一个所述灰阶基准电压；

所述灰阶电压生成器的一个所述灰阶基准输出端与一个所述供电时序控制电路的第一输入电压端电连接；

所述供电时序控制电路的信号输出端与所述源极驱动器电连接；

所述源极驱动器还与第一参考电压端电连接。

15.一种显示装置，其特征在于，包括如权利要求11-14任一项所述的显示驱动电路。

16.根据权利要求15所述的显示装置，其特征在于，所述显示装置还包括显示面板，所述显示面板包括公共电极层；

供电时序控制电路的第一输入电压端与一个电源管理芯片中用于输出公共电压的一个电压输出端电连接，所述供电时序控制电路的信号输出端与所述公共电极层电连接。

17.一种用于控制如权利要求1-10任一项所述的供电时序控制电路的方法，其特征在于，所述方法包括：

延时控制子电路将第一输入电压端输出的第一电压延时一预设时间后输出；

延时检测子电路检测在所述预设时间后接收到所述第一电压时，向输出子电路发送触发信号；

输出子电路根据所述触发信号处于开启状态，并将所述第一输入电压端的第一电压输出至信号输出端。

18.根据权利要求17所述的方法，其特征在于，在所述供电时序控制电路还包括辅助输出子电路的情况下，所述输出子电路根据所述触发信号处于开启状态，并将所述第一输入电压端的第一电压输出至信号输出端之后，所述方法还包括：

所述辅助输出子电路控制所述输出子电路在接收到所述触发信号后，保持所述开启状态。

Images