KR102551574B1 - 전원 공급 장치 및 표시장치 - Google Patents

전원 공급 장치 및 표시장치 Download PDF

Info

Publication number
KR102551574B1
KR102551574B1 KR1020150189798A KR20150189798A KR102551574B1 KR 102551574 B1 KR102551574 B1 KR 102551574B1 KR 1020150189798 A KR1020150189798 A KR 1020150189798A KR 20150189798 A KR20150189798 A KR 20150189798A KR 102551574 B1 KR102551574 B1 KR 102551574B1
Authority
KR
South Korea
Prior art keywords
voltage
power
generator
pulse
signal
Prior art date
Application number
KR1020150189798A
Other languages
English (en)
Other versions
KR20170079347A (ko
Inventor
전우진
장진혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150189798A priority Critical patent/KR102551574B1/ko
Publication of KR20170079347A publication Critical patent/KR20170079347A/ko
Application granted granted Critical
Publication of KR102551574B1 publication Critical patent/KR102551574B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 파워가 오프되더라도 일정 시간 동안 지속적으로 게이트 하이 전압이나 게이트 하이 전압보다 큰 전압이 표시패널로 공급되도록 하는 전원 공급 장치를 제공함으로써, 표시패널에 잔류하는 잔류 전압, 즉 DC 전압이 보다 신속하고 완전하게 방전되도록 할 수 있다.

Description

전원 공급 장치 및 표시장치{POWER SUPPLY DEVICE AND DISPLAY DEVICE}
본 발명은 전원 공급 장치와 이를 포함한 표시장치에 관한 것이다.
표시장치는 영상이나 정보를 표시하는 장치이다. 표시장치 중 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다.
액정표시장치는 적어도 하나 이상의 제어 신호를 생성하는 적어도 하나 이상의 구동부와 구동부로부터의 제어 신호를 바탕으로 영상을 표시하는 액정표시패널을 포함한다.
액정표시장치의 구동부는 전원 공급부, 타이밍 제어부, 게이트 드라이버, 데이터 드라이버 및 감마 생성부를 포함한다.
전원 공급부는 타이밍 제어부, 게이트 드라이버 및 데이터 드라이버를 구동하기 위한 기준 전압(VCC), 감마 생성부에서 감마 전압을 생성하기 위해 사용되는 기준 전압(VDD) 및 게이트 드라이버에서 액정표시패널로 공급되는 게이트 신호(VGH, VGL)를 생성한다.
전원 공급부는 파워 오프를 감지하여 각 구성 요소의 전원 공급을 차단시키는 파워 차단부를 포함한다.
파워 차단부는 기준 전압(VCC)의 전압 레벨을 감지하여 기준 전압(VCC)의 전압 레벨이 UVLO(Under Voltage Lock-Out) 전압 이하로 낮아지면, 파워 오프로 판단한다. UVLO는 기준 전압(VCC)보다 작은 값으로 설정될 수 있다.
파워가 차단되면 게이트 하이 전압(VGH)가 일시적으로 액정표시패널의 모든 게이트 라인으로 공급되어 이러한 게이트 하이 전압(VGH)에 응답하여 각 게이트 라인 상에 박막트랜지스터가 턴온되어 각 게이트 라인에 접속된 각 화소 영역의 잔류 전압, 즉 DC 전압이 각 데이터 라인을 통해 방전될 수 있다.
하지만, 종래의 경우, 파워가 차단되면 게이트 하이 전압(VGH)가 일시적으로 액정표시패널로 공급되어 각 화소 영역의 잔류 전압이 방전되기는 하지만, 게이트 하이 전압의 전압 레벨 또한 파워 오프로 인해 신속하게 낮아지게 되어 각 게이트 라인 상에 접속된 박막 트랜지스터가 턴온 상태에서 턴오프 상태로 변경되어 더 이상 각 화소 영역의 잔류 전압이 방전될 수 없게 된다.
따라서, 종래의 액정표시장치는 파워 오프시에도 액정표시패널로 일시적으로 공급되는 게이트 하이 전압(VGH)로 인해 액정표시패널의 각 화소 영역의 잔류 전압이 방전되기는 하지만 완전한 방전이 이루어지지는 않게 되어, 여전히 잔류 전압으로 인한 잔상과 같은 화질 불량이 발생된다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
본 발명의 다른 목적은 표시패널의 각 화소 영역의 방전이 보다 오래 지속되도록 하여 화질 불량을 최소화할 수 있도록 하는 표시장치를 제공한다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 전원 공급 장치는 제1 전압을 생성하는 제1 전압 생성부, 상기 제1 전압이 제1 기준 전압 이하인 경우 파워 오프 신호를 생성하는 파워 차단부; 상기 제1 전압을 바탕으로 상기 제1 전압보다 큰 제2 전압을 생성하는 제2 전압 생성부 및 상기 파워 차단부로부터 상기 파워 오프 신호가 수신되는 시점으로부터 일정 시간 동안 상기 제2 전압 생성부로부터 상기 제2 전압이 지연되어 출력되도록 하는 지연부를 포함한다.
이러한 구성에 의해 파워 오프시에 각 구성 요소에 공급되는 기준 전압(VCC)의 레벨이 그라운드 레벨로 낮아지는 상황에서도 표시패널에 공급되는 방전용 게이트 하이 전압(VGH)이 가능한 오랫동안 레벨 다운(level down)되지 않고 지속되도록 하여 화질 불량을 최소화할 수 있다.
본 발명의 다른 측면에 따르면, 표시 장치는 영상을 표시하는 표시 패널; 제1 전압 및 제2 전압을 생성하는 전원 공급부; 상기 제1 전압에 의해 구동되고 상기 전원 공급부로부터 공급된 상기 제2 전압을 상기 표시 패널로 공급하는 게이트 드라이버; 및 상기 제1 전압에 의해 구동되고 상기 영상을 표시하기 위한 데이터 전압을 상기 표시 패널로 공급하는 데이터 드라이버를 포함한다. 상기 전원 공급부는 상술한 바와 같이, 제1 전압 생성부, 파워 차단부, 제2 전압 생성부 및 지연부를 포함할 수 있다. 이러한 구성, 특히 전원 공급부에 의해 파워가 오프되더라도 일정 시간 동안 일정 하이 레벨을 갖는 게이트 하이 전압(VGH이 표시패널로 공급되도록 하여 표시 패널의 방전이 보다 신속하고 완전하게 이루어질 수 있다.
본 발명에 따른 표시장치의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 파워 차단부로부터 파워 오프 신호가 출력되더라도 지연부에 의해 파워 차단부로부터의 파워 오프 신호가 수신된 시점으로부터 일정 시간 동안 스위치의 반복적인 턴온/오프에 의해 인덕터와 캐패시터에 충방전되어 생성된 게이트 하이 전압(VGH)이 VGH 전압 생성부로부터 출력되도록 함으로써, 원래 상태의 게이트 하이 전압(VGH)에 의해 액정표시패널의 박막트랜지스터의 턴온 시간이 증가되어 박막트랜지터의 턴온 시간의 증가만큼 각 화소 영역의 잔류 전압이 보다 오래 방전되어 화질 불량을 최소화할 수 있다는 장점이 있다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 파워 차단부로부터 로우 레벨의 파워 오프 신호가 지연부로 입력되더라도, 지연부의 카운터에 의해 펄스 생성부로부터 생성된 펄스가 기준 개수가 될 때까지 VGH 전압 생성부가 파워 차단부로부터의 파워 오프 신호가 수신된 시점으로부터 일정 시간 동안 스위치의 반복적인 턴온/오프에 의해 인덕터와 캐패시터에 충방전되어 생성된 게이트 하이 전압(VGH)이 VGH 전압 생성부로부터 출력되도록 함으로써, 원래 상태의 게이트 하이 전압(VGH)에 의해 액정표시패널의 박막트랜지스터의 턴오 시간이 증가되어 박막트랜지스터의 턴온 시간의 증가만큼 각 화소 영역의 잔류 전압이 보다 오래 방전되어 화질 불량을 최소화할 수 있다는 장점이 있다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 파워 차단부로부터 파워 오프 신호가 출력되는 경우, VGH 전압 생성부는 파워 오프 신호가 수신되는 시점부터 일정 시간 동안 펄스 생성부에서 생성되는 펄스 신호의 하이 레벨의 폭과 로우 레벨의 폭이 조정되어 게이트 하이 전압(VGH)보다 큰 OVP 전압을 생성 및 출력하여 줌으로써, 게이트 하이 전압(VGH)의 전압 강하를 최대한 지연시켜 액정표시패널의 각 화소 영역에 충전된 잔류 전압의 방전을 극대화시켜 잔상과 같은 화질 불량을 방지할 수 있다는 장점이 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명에 따른 액정표시장치를 도시한 블록도이다.
도 2는 도 1의 전원 공급부를 도시한 블록도이다.
도 3은 본 발명의 제1 실시예에 따른 전원 공급부를 도시한 회로도이다.
도 4는 본 발명의 제2 실시예에 따른 전원 공급부를 도시한 블록도이다.
도 5는 본 발명의 제1 및 제2 실시예에 따른 전원 공급부의 출력 파형 및 방전 파형을 도시한 파형도이다.
도 6은 본 발명의 제3 실시예에 따른 전원 공급부를 도시한 블록도이다.
도 7은 본 발명의 제3 실시예에 따른 전원 공급부의 출력 파형 및 방전 파형을 도시한 파형도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명에 따른 액정표시장치를 도시한 블록도이다.
도 1을 참조하면, 본 발명에 따른 액정표시장치는 타이밍 제어부(20), 감마 생성부(40), 게이트 드라이버(30), 데이터 드라이버(50), 액정표시패널(60) 및 전원 공급부(10)를 포함한다.
도 1에 도시된 구성 요소 이외에 다른 구성 요소가 더 추가될 수 있지만, 이에 대해서는 한정하지 않는다.
전원 공급부(10)는 타이밍 제어부(20), 감마 생성부(40), 게이트 드라이버(30) 및 데이터 드라이버(50)에 사용되거나 이들 구성 요소 각각을 구동시키기 위한 전압들을 생성할 수 있다.
전원 공급부(10)는 예컨대, 적어도 하나 이상의 기준 전압(VCC, VDD), 게이트 하이 전압(VGH)나 게이트 로우 전압(VGL)을 생성할 수 있다. 전원 공급부(10)는 각 구성 요소들을 구동하기 위한 전압들을 추가로 더 생성할 수 있지만, 이에 대해서는 한정하지 않는다.
기준 전압(VCC)는 예컨대, 3.3V이고, 기준 전압(VDD)는 예컨대, 8V이고, 게이트 하이 전압(VGH)는 예컨대, 25V이고, 게이트 로우 전압(VL)은 예컨대, -5V일 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 기준 전압(VCC)는 타이밍 제어부(20), 게이트 드라이버(30) 및 데이터 드라이버(50)로 공급되어 기준 전압(VCC)에 의해 타이밍 제어부(20), 게이트 드라이버(30) 및 데이터 드라이버(50)가 구동될 수 있다.
예컨대, 기준 전압(VDD)는 감마 생성부(40)로 공급되어, 기준 전압(VDD)를 기준으로 하여 다수의 감마 전압들이 생성될 수 있다.
예컨대, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)은 게이트 드라이버(30)로 공급되고, 게이트 드라이버(30)로부터 1수평 구간 단위로 순차적으로 게이트 하이 전압이 액정표시패널(60)로 공급될 수 있다. 한 프레임 중에서 1 수평 구간 동안 액정표시패널(60)의 해당 게이트 라인 상에 게이트 하이 전압(VGH)이 공급되고, 나머지 구간 동안 액정표시패널(60)의 해당 게이트 라인 상에 게이트 로우 전압(VGL)이 공급될 수 있다.
타이밍 제어부(20)는 전원 공급부(10)로부터 공급된 기준 전압(VCC)에 의해 구동될 수 있다. 타이밍 제어부(20)가 구동되면, 타이밍 제어부(20)는 외부로부터 수신된 각 종 제어 신호(Vsync, Hsync, CLK, DE)를 바탕으로 게이트 제어 신호 및 데이터 제어 신호를 생성할 수 있다. 게이트 제어 신호는 게이트 드라이버(30)로 공급되고, 데이터 제어 신호는 데이터 드라이버(50)로 공급될 수 있다. 타이밍 제어부(20)는 외부로부터 RGB 영상 신호도 수신할 수 있다. 타이밍 제어부(20)로 수신된 RGB 영상은 데이터 정렬이나 데이터 처리된 후 데이터 드라이버(50)로 공급될 수 있다.
감마 생성부(40)는 전원 공급부(10)로부터 공급된 기준 전압(VDD)를 기준으로 다수의 감마 전압을 생성할 수 있다. 감마 전압은 데이터 드라이버(50)로 공급될 수 있다.
게이트 드라이버(30)는 전원 공급부(10)로부터 공급된 기준 전압(VCC)에 의해 구동될 수 있다. 게이트 드라이버(30)가 구동되면, 게이트 드라이버(30)는 타이밍 제어부(20)로부터 공급된 게이트 제어 신호에 응답하여 전원 공급부(10)로부터 공급된 게이트 하이 전압(VGH) 또는 게이트 로우 전압(VGL)을 액정표시패널(60)로 공급할 수 있다.
데이터 드라이버(50)는 전원 공급부(10)로부터 공급된 기준 전압(VCC)에 의해 구동될 수 있다. 데이터 드라이버(50)가 구동되면, 데이터 드라이버(50)는 타이밍 제어부(20)로부터 공급된 데이터 제어 신호에 응답하여 감마 생성부(40)로부터 공급된 다수의 감마 전압을 이용하여 RGB 영상 신호에 대응하는 데이터 전압을 액정표시패널(60)로 공급할 수 있다.
액정표시패널(60)은 2개의 기판과 이들 기판들 사이에 개재된 다수의 액정들을 포함할 수 있다. 이들 기판들 중 하나의 기판 상에 서로 교차하는 다수의 게이트 라인과 데이터 라인이 배치되고, 각 게이트 라인과 데이터 라인에 박막 트랜지스터가 접속될 수 있다. 박막 트랜지스터에 화소 전극이 접속될 수 있다. 게이트 라인과 데이터 라인의 교차에 의해 화소 영역이 정의될 수 있다. 이들 기판 중 하나의 기판 또는 다른 기판에 공통 전극 또는 공통 라인이 배치될 수 있다.
예컨대, 화소 전극은 각 화소 영역마다 개별적으로 배치되는데 반해, 공통 전극은 전체 화소 영역에 대응하여 배치될 수 있다.
게이트 하이 전압(VGH)이 게이트 드라이버(30)로부터 게이트 라인으로 공급되면, 게이트 하이 전압(VGH)에 의해 게이트 라인 상에 접속된 각 화소 영역의 박막 트랜지스터가 턴온될 수 있다. 이러한 경우 데이터 드라이버(50)로부터 액정표시패널(60)의 다수의 데이터 라인으로 공급된 데이터 전압이 각 박막 트랜지스터를 통해 대응하는 화소 전극으로 인가될 수 있다.
따라서, 공통 전극으로 인가된 공통 전압과 각 화소 전극으로 인가된 데이터 전압 사이의 전위차에 의해 기판들 사이에 개재된 액정들이 변위되어 광의 투과량이 조절되어 영상이 표시될 수 있다. 광의 투과량에 의해 계조가 달라져 영상이 구현될 수 있다.
한편, 파워가 오프(power off)되는 경우, 액정표시패널(60)의 방전을 위해 게이트 드라이버(30)에 접속된 액정표시패널(60)의 모든 게이트 라인으로 게이트 하이 전압(VGH)이 일시적으로 공급될 수 있다. 이러한 게이트 하이 전압(VGH)에 응답하여 각 게이트 라인 상에 접속된 각 박막 트랜지스터들이 턴온되어 각 박막 트랜지스터들에 접속된 화소 전극에 충전된 잔류 전압, 즉 DC 전압이 각 박막 트랜지스터 및 각 데이터 라인을 통해 방전될 수 있다.
본 발명은 파워 오프시에 각 구성 요소에 공급되는 기준 전압(VCC)의 레벨이 그라운드 레벨로 낮아지는 상황에서도 액정표시패널(60)에 공급되는 방전용 게이트 하이 전압(VGH)이 가능한 오랫동안 레벨 다운(level down)되지 않고 지속되도록 하여 화질 불량을 최소화할 수 있다.
이하에서는 이러한 본 발명의 기술적 효과를 달성하기 위한 구체적인 구성에 대해 상세히 설명하기로 한다.
도 2는 도 1의 전원 공급부(10)를 도시한 블록도이다.
도 2를 참조하면, 전원 공급부(10)는 VCC 전압 생성부(110), VDD 전압 생성부(140), VGH 전압 생성부(150), 파워 차단부(120) 및 지연부(130)를 포함할 수 있다.
전원 공급부(10)는 도시되지 않았지만, VGL 전압 생성부 및 Vcom 전압 생성부를 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다. VGL 전압 생성부는 게이트 로우 전압(VGL)을 생성하고, Vcom 전압 생성부는 공통 전압(Vcom)을 생성할 수 있다. 공통 전압(Vcom)은 예컨대 4V일 수 있지만, 이에 대해서는 한정하지 않는다.
전원 공급부(10)는 도시되지 않았지만, 외부 교류 전압을 제1 직류 전압으로 변환하는 교류-직류 변환부와 제1 직류 전압을 제2 직류 전압으로 변환하는 직류-직류 변환부를 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 외부 교류 전압은 예컨대 220V일 수 있다. 제2 직류 전압은 제1 직류 전압보다 크거나 작을 수 있다.
설명의 편의를 위해, VCC 전압 생성부(110), VDD 전압 생성부(140) 및 VGH 전압 생성부(150) 각각은 제1 내지 제3 전압 생성부로 명명될 수 있다.
VCC 전압 생성부(110)는 예컨대 제2 직류 전압을 바탕으로 기준 전압(VCC)을 생성하고, VDD 전압 생성부(140)는 기준 전압(VCC)을 바탕으로 기준 전압(VDD)을 생성하며, VGH 전압 생성부(150)는 기준 전압(VDD)을 바탕으로 게이트 하이 전압(VGH)을 생성할 수 있다.
도시되지 않았지만, 게이트 하이 전압(VGH)는 기준 전압(VCC)로부터 직접 생성될 수도 있다.
기준 전압(VDD)는 기준 전압(VCC)보다 크고, 게이트 하이 전압(VGH)는 기준 전압(VDD)보다 크다.
예컨대, 기준 전압(VCC)는 3.3V이고, 기준 전압(VDD)는 8V이며, 게이트 하이 전압(VGH)는 25V일 수 있지만, 이에 대해서는 한정하지 않는다.
기준 전압(VDD)는 기준 전압(VCC)보다 크므로, 기준 전압(VCC)가 승압(boost up)되어 기준 전압(VDD)가 생성될 수 있다.
마찬가지로, 게이트 하이 전압(VGH)가 기준 전압(VDD)보다 크므로, 기준 전압(VDD)가 승압되어 게이트 하이 전압(VGH)가 생성될 수 있다.
파워 차단부(120)는 파워 오프를 감지하여 파워 오프가 감지되면 VDD 전압 생성부(140) 및 VGH 전압 생성부(150)의 출력을 차단시킬 수 있다.
파워 차단부(120)는 기준 전압(VCC)의 변화를 감지하여 파워 오프 여부를 판단할 수 있다. 즉, 기준 전압(VCC)가 UVLO(Under-Voltage Lock-Out) 이하가 되는지가 판단될 수 있다. UVLO는 파워 오프의 기준값으로서, 기준 전압(VCC)보다 작은 값으로 설정될 수 있다. 예컨대, UVLO는 2.5V일 수 있지만, 이에 대해서는 한정하지 않는다.
파워 차단부(120)는 파워 오프가 감지되면, 파워 오프 신호를 VDD 전압 생성부(140)로 공급하여, VDD 전압 생성부(140)의 출력을 차단시킬 수 있다.
파워 오프 신호는 로우 레벨 신호, 예컨대 "0"일 수 있지만, 이에 대해서는 한정하지 않는다.
만일 파워 차단부(120)에 입력된 기준 전압(VCC)가 UVLO보다 큰 경우 파워 온 신호로서 하이 레벨 신호, 예컨대 "1"이 VDD 전압 생성부(140) 및 지연부(130)으로 전달될 수 있다.
파워 차단부(120)는 기준 전압(VCC)와 UVLO 각각이 입력되는 비교기(미도시)를 포함할 수 있다. 기준 전압(VCC)가 UVLO보다 큰 경우 하이 레벨의 파워 온 신호가 출력되고, 기준 전압(VCC)가 UVLO보다 작은 경우 로우 레벨의 파워 오프 신호가 출력될 수 있다.
파워 차단부(120)의 파워 오프 신호는 VGH 전압 생성부(150)로 직접 공급되지 않는다. 즉, 파워 차단부(120)의 파워 오프 신호는 지연부(130)로 공급될 수 있다.
지연부(130)는 파워 차단부(120)로부터 파워 오프 신호가 공급되더라도, VGH 전압 생성부(150)의 게이트 하이 전압(VGH)을 차단시키지 않고 일정 시간 동안 VGH 전압 생성부(150)의 출력을 유지시켜 줄 수 있다.
이하에서, 도 2 및 도 3을 참조하여 파워 오프 신호에도 불구하고 VGH 전압 생성부(150)의 게이트 하이 전압(VGH)을 일정 시간 지속적으로 유지시켜주기 위한 회로도를 설명하기로 한다.
도 3은 본 발명의 제1 실시예에 따른 전원 공급부를 도시한 회로도이다.
도 3을 참조하면, VDD 전압 생성부(140)의 출력단은 VGH 전압 생성부(150)의 입력단과 접속될 수 있다.
VDD 전압 생성부(140)는 인덕터(143)의 후단에 접속되는 캐패시터(145), 인덕터(143)의 후단에 캐패시터(145)와 병렬로 접속되는 스위치(142), 인덕터(143)와 직렬로 접속되는 다이오드(144), 스위치(142)의 게이트 단자와 접속되는 펄스 생성부(141)를 포함할 수 있다.
인덕터(143)와 캐패시터(145)는 기준 전압(VCC)의 충방전을 통해 기준 전압(VCC)를 기준 전압(VDD)로 승압시킬 수 있다. 기준 전압(VCC)의 충방전은 스위치(142)의 온오프에 의해 수행될 수 있다. 예컨대, 스위치(142)가 턴오프되면 기준 전압(VCC)이 캐패시터(145)에 충전되고, 스위치(142)가 턴온되면 캐패시터(145)에 충전된 전압이 출력될 수 있다. 예컨대, 스위치(142)의 턴오프시간을 턴온시간보다 길게 하면 기준 전압(VCC)보다 큰 전압, 즉 기준 전압(VDD)이 생성될 수 있다.
스위치(142)의 일 단자는 인덕터(143)와 다이오드(144) 사이에 접속되고 스위치(142)의 타 단자는 그라운드 접지되며, 스위치(142)의 게이트 단자는 펄스 생성부(141)에 접속될 수 있다.
스위치(142)의 스위칭은 펄스 생성부(141)에서 생성된 펄스 신호에 의해 동작될 수 있다.
기준 전압(VCC)가 UVLO 이하가 되면 파이 레벨의 파워 오프 신호가 파워 차단부(120)로부터 VDD 전압 생성부(140)의 펄스 생성부(141)로 공급될 수 있다. 펄스 생성부(141)는 파워 오프 신호에 응답하여 지속적인 로우 레벨의 출력 신호를 스위치(142)로 공급할 수 있다. 스위치(142)는 로우 레벨의 출력 신호에 응답하여 지속적으로 턴오프될 수 있다. 다시 말해, 파워 차단부(120)로부터 지연부(130)로 파워 온 신호가 공급되는 동안에는 펄스 생성부(141)로부터 공급되는 펄스 신호에 응답하여 스위치(142)가 주기적으로 턴온/오프됨으로써, 인덕터(153) 및 캐패시터(155)의 충방전에 의해 생성된 기준 전압(VDD)가 출력될 수 있다. 이에 반해, 파워 차단부(120)으로부터 지연부(130)로 파워 오프 신호가 공급되는 동안에는 펄스 생성부(141)로부터 공급되는 지속적인 로우 레벨의 출력 신호에 응답하여 스위치(142)가 지속적으로 턴오프됨으로써, 캐패시터(155)에 충전된 전압이 출력되지만 캐패시터(145)에 충전된 전압은 시간이 지남에 따라 방전으로 낮아지게 된다.
VGH 전압 생성부(150)의 구성 또한 기준 전압(VDD) 전압 생성부의 구성과 유사하다. 즉, VGH 전압 생성부(150)는 인덕터(153), 다이오드(154), 캐패시터(155), 스위치(152) 및 펄스 생성부(151)를 포함할 수 있다.
인덕터(153)와 캐패시터(155)는 서로 직렬로 접속되고, 스위치(152)는 인덕터(153)의 후단에 캐패시터(155)와 병렬로 접속되고, 다이오드(154)는 인덕터(153)와 직렬로 접속되며, 펄스 생성부(151)는 스위치(152)의 게이트 단자와 접속될 수 있다.
각 구성 요소의 기능은 VDD 전압 생성부(140)의 대응하는 구성 요소와 실질적으로 동일하다.
다만, VGH 전압 생성부(150)의 펄스 생성부(151)에서 출력되는 하이 레벨의 진폭 및/또는 로우 레벨의 진폭은 VDD 전압 생성부(140)의 펄스 생성부에서 출력되는 하이 레벨의 진폭 및/또는 로우 레벨의 진폭과 상이할 수 있다. 아울러, VGH 전압 생성부(150)의 펄스 생성부(151)에서 출력되는 하이 레벨의 폭 및/또는 로우 레벨의 폭은 VDD 전압 생성부(140)의 펄스 생성부에서 출력되는 하이 레벨의 폭 및/또는 로우 레벨의 폭과 상이할 수 있다.
지연부(130)는 파워 차단부(120)로부터 파워 오프 신호가 수신되더라도, 파워 오프 신호가 수신된 시점으로부터 일정 시간 동안 VGH 전압 생성부(150)가 정상적으로 동작되도록 하여 VGH 전압 생성부(150)로부터 게이트 하이 전압(VGH)가 출력되도록 할 수 있다.
지연부(130)는 비교기(132)를 포함할 수 있다. 비교기(132)의 제1 입력 단자에는 기준 전압(VCC)가 입력되고 비교기(132)의 제2 입력 단자에는 기준 전압(Vref)이 입력될 수 있다.
기준 전압(Vref)는 기준 전압(VCC)뿐만 아니라 UVLO보다 낮을 수 있다. 예컨대, 기준 전압(VCC)가 3.3V이고 UVLO가 2.5V인 경우, 기준 전압(Vref)은 2.0V 내지 2.3V에서 선택된 하나의 전압일 수 있다.
본 발명에서는 설명의 편의를 위해 기준 전압(Vref)가 2.0V인 경우로 가정하기로 한다.
지연부(130)의 출력 신호에 의해 VGH 전압 생성부(150)의 펄스 생성부(151)가 제어될 수 있다.
지연부(130)의 출력 신호는 기준 전압(VCC)가 기준 전압(Vref)보다 큰 경우 하이 레벨 신호, 예컨대 "1" 신호가 출력되고, 기준 전압(VCC)가 기준 전압(Vref)보다 작은 경우 로우 레벨 신호, 예컨대 "0" 신호가 출력될 수 있다.
여기서, 로우 레벨 신호는 스위치 오프 신호이고 하이 레벨 신호는 스위치 온 신호일 수 있다. 스위치 오프 신호는 스위치를 항상 오프시키는 신호로서, 스위치 오프 신호에 의해 펄스 생성부(151)의 출력을 항상 로우 레벨로 유지될 수 있다.
파워 차단부(120)로부터 파워 오프 신호가 지연부(130)로 공급되더라도, 지연부(130)의 비교기(132)에 입력되는 기준 전압(VCC)가 파워 오프로 인한 방전으로 서서히 작아지므로 아직 기준 전압(VCC)이 기준 전압(Vref)보다 크므로, 비교기(132)는 하이 레벨의 스위치 온 신호를 펄스 생성부(151)로 출력하고, 펄스 생성부(151)는 비교기(132)로부터 입력된 스위치 온 신호에 응답하여 하이 레벨과 로우 레벨이 반복되는 펄스 신호를 지속적으로 생성하여 스위치(1452)로 출력하게 된다. 이에 따라, 스위치(152)가 지속적으로 온/오프 반복됨에 따라 기준 전압(VDD)가 충전방전되어 승압되어 되어 게이트 하이 전압(VGH)가 출력될 수 있다.
만일 기준 전압(VCC)가 파워 오프로 인한 방전으로 더욱 더 전압 강하되어 기준 전압(VCC)가 기준 전압(Vref)보다 작아지게 되면, 비교기(132)는 로우 레벨의 스위치 오프 신호를 펄스 생성부(151)로 출력하고, 펄스 생성부(151)는 더 이상 하이 레벨과 로우 레벨이 반복되는 펄스 신호를 생성하지 않고 지속적으로 로우 레벨의 출력 신호만이 생성되어 스위치(152)로 공급되게 된다. 이에 따라 스위치(152)는 지속적인 로우 레벨의 출력 신호에 응답하여 턴오프되어, VGH 전압 생성부(150)가 캐패시터(155)에 충전된 전압만이 지속적으로 출력되고 캐패시터(155)에 충전된 전압은 방전으로 지속적으로 전압 강하될 수 있다.
정리하면, 지연부(130)는 파워 차단부(120)로부터 파워 오프 신호가 인가되더라도, 기준 전압(VCC)이 기준 전압(Vref)보다 작아질 때까지는 VGH 전압 생성부(150)가 지속적으로 게이트 하이 전압(VGH)을 출력하도록 할 수 있다. 기준 전압(VCC)이 기준 전압(Vref)보다 작아지면, 캐패시터(155)에 충전된 전압만이 출력되고 이 전압은 방전으로 지속적으로 그라운드 레벨로 낮아지게 된다.
본 발명의 제1 실시예에 따르면, 파워 차단부(120)로부터 파워 오프 신호가 출력되더라도 지연부(130)에 의해 파워 차단부(120)로부터의 파워 오프 신호가 수신된 시점으로부터 일정 시간 동안 스위치(152)의 반복적인 턴온/오프에 의해 인덕터(153)와 캐패시터(155)에 충방전되어 생성된 게이트 하이 전압(VGH)이 VGH 전압 생성부(150)로부터 출력되도록 함으로써, 일정한 하이 레벨을 유지하는 게이트 하이 전압(VGH)에 의해 액정표시패널(60)의 박막트랜지스터의 턴온 시간이 증가되어 박막트랜지스터의 턴온 시간의 증가만큼 각 화소 영역의 잔류 전압이 보다 오래 방전되어 화질 불량을 최소화할 수 있다.
한편, VDD 전압 생성부(140)에 포함된 펄스 생성부(141) 및/또는 VGH 전압 생성부(150)에 포함된 펄스 생성부(151)는 지연부(130)에 포함되거나 지연부(130)와 별개로 구비될 수도 있지만, 이에 대해서는 한정하지 않는다.
또한, 지연부(130)는 VGH 전압 생성부(150) 또는 파워 차단부(120)에 포함될 수도 있지만, 이에 대해서는 한정하지 않는다.
도 4는 본 발명의 제2 실시예에 따른 전원 공급부를 도시한 블록도이다.
제2 실시예는 제1 실시예에 따른 전원 공급부(10)의 VDD 전압 생성부(140) 및 VGH 전압 생성부(150) 각각에서 펄스 생성부(133)가 생략될 수 있다.
아울러, 제2 실시예의 지연부(130)의 구성은 제1 실시예의 구성과 상이하다.
제2 실시예의 전원 공급부(10)의 VDD 전압 생성부(140) 및 VGH 전압 생성부(150)는 제1 실시예로부터 용이하게 이해될 수 있으므로, 더 이상의 상세한 설명은 생략한다.
도 4를 참조하면, 지연부(130)는 카운터(132), 펄스 생성부(133) 및 AND 게이트(134)를 포함할 수 있다.
펄스 생성부(133)는 제1 실시예에 따른 전원 공급부(10)의 VDD 전압 생성부(140) 및 VGH 전압 생성부(150)에 포함된 펄스 생성부(133)와 동일할 수 있다.
카운터(132)는 펄스 생성부(133)와 접속되어 펄스 생성부(133)에서 출력되는 펄스의 개수를 카운트할 수 있다.
카운터(132)는 파워 차단부(120)로부터 출력되는 파워 오프 신호에 응답하여 동작될 수 있다.
상술한 바와 같이, 파워 차단부(120)는 기준 전압(VCC)이 UVLO 이하가 될 때, 로우 레벨의 파워 오프 신호가 출력될 수 있다.
펄스 생성부(133)는 하이 레벨과 로우 레벨이 반복되는 펄스 신호를 생성할 수 있다. 펄스 생성부(133)에서 생성된 펄스 신호는 AND 게이트(134) 및 VGH 전압 생성부(150)에 포함된 스위치(152)로 입력될 수 있다.
AND 게이트(134)는 파워 차단부(120)로부터 출력된 파워 오프 신호와 펄스 생성부(133)로부터 출력된 펄스 신호를 AND 게이트(134) 연산하여 그 연산 결과에 따라 하이 레벨 신호, "1" 또는 로우 레벨 신호, 즉 "0"을 출력시킬 수 있다.
예컨대, AND 게이트(134)에 파워 차단부(120)로부터 로우 레벨의 파워 오프 신호가 입력되는 경우, 로우 레벨의 파워 오프 신호, 즉 "0"이 AND 게이트(134)에 입력될 수 있다. 이에 따라, 펄스 생성부(133)로부터 출력된 펄스 신호의 레벨에 관계 없이 AND 게이트(134)로부터 로우 레벨 신호, 즉 "0"이 VDD 전압 생성부(140)에 포함된 스위치(142)로 입력될 수 있다. 이에 따라, VDD 전압 생성부(140)에 포함된 스위치(142)가 턴오프되므로, 캐패시터(145)에 충전된 전압이 기준 전압(VDD)으로 출력되지만 이 충전 전압은 방전으로 인해 신속히 낮아지게 된다. 따라서, 감마 생성부(도 1의 40)로 기준 전압(VDD)가 공급되지 않게 되어, 감마 전압 생성부(도 1의 40)로부터 감마 전압이 생성되지 않게 된다.
한편, 카운터(132)에 파워 차단부(120)로부터 로우 레벨의 파워 오프 신호가 입력되는 경우, 카운터(132)는 이러한 로우 레벨의 파워 오프 신호에 의해 동작되어 펄스 생성부(133)에서 생성되는 펄스의 개수를 카운트한다.
카운트는 펄스의 개수가 기준 개수와 일치하는 경우, 펄스 생성부(133)를 제어하여 펄스 생성부(133)로부터 로우 레벨의 출력 신호가 출력되도록 한다. 이러한 로우 레벨의 출력 신호는 AND 게이트(134)뿐만 아니라 VGH 전압 생성부(150)에 포함된 스위치(152)의 게이트 단자로 입력될 수 있다. 따라서, VGH 전압 생성부(150)에 포함된 스위치(152)가 펄스 생성부(133)로부터 출력된 로우 레벨의 출력 신호에 응답하여 턴오프되므로, 캐패시터(155)에 충전된 전압이 게이트 하이 전압(VGH)로서 출력될 수 있다.
본 발명의 제2 실시예에 따르면, 파워 차단부(120)로부터 로우 레벨의 파워 오프 신호가 지연부(130)로 입력되더라도, 지연부(130)의 카운터(132)에 의해 펄스 생성부(133)로부터 생성된 펄스가 기준 개수가 될 때까지 VGH 전압 생성부(150)가 파워 차단부(120)로부터의 파워 오프 신호가 수신된 시점으로부터 일정 시간 동안 스위치(152)의 반복적인 턴온/오프에 의해 인덕터(153)와 캐패시터(155)에 충방전되어 생성된 게이트 하이 전압(VGH)이 VGH 전압 생성부(150)로부터 출력되도록 함으로써, 일정 하이 레벨을 갖는 게이트 하이 전압(VGH)에 의해 액정표시패널(60)의 박막트랜지스터의 턴온 시간이 증가되어 박막트랜지스터의 턴온 시간의 증가만큼 각 화소 영역의 잔류 전압이 보다 오래 방전되어 화질 불량을 최소화할 수 있다.
한편, 만일 제1 실시예와 같이 전원 공급부(10)의 VDD 전압 생성부(140)에 포함된 펄스 생성부(133)의 펄스의 진폭이나 펄스 폭이 VGH 전압 생성부(150)에 포함된 펄스 생성부(133)의 펄스의 진폭이나 펄스 폭과 상이한 경우, 도 4에 도시된 펄스 생성부(133)는 VDD 전압 생성부(140)용 펄스 생성부와 VGH 전압 생성부(150)용 펄스 생성부로 구분될 수도 있다. 이러한 경우, 카운터(132)는 VGH 전압 생성부(150)용 펄스 생성부에만 접속되어 VGH 전압 생성부(150)용 펄스 생성부에서 생성되는 펄스를 카운트할 수 있다. 아울러, VDD 전압 생성부(140)용 펄스 생성부의 출력단은 AND 게이트(134)의 입력단에 접속되고, VGH 전압 생성부(150)용 펄스 생성부의 출력단은 VGH 전압 생성부(150)에 포함된 스위치(152)의 게이트 단자에 접속될 수 있다.
도 5는 본 발명의 제1 및 제2 실시예에 따른 전원 공급부의 출력 파형 및 방전 파형을 도시한 파형도이다.
도 5에 도시한 바와 같이, 본 발명의 제1 및 제2 실시예에 따른 전원 공급부(10)에서는 파워가 오프되더라도 파워 오프 시점으로부터 일정 시간(t1) 동안 VGH 전압 생성부(150)의 펄스 생성부(도 3의 151) 또는 지연부(130)의 펄스 생성부(도 4의 133)에서 지속적으로 펄스 신호가 생성되도록 하여 t1시간 동안 파워 오프 시점에 출력되었던 게이트 하이 전압(VGH)와 동일한 레벨의 게이트 하이 전압(VGH)가 출력될 수 있다. 파워 오프 시점은 파워 차단부(120)로부터 출력된 로우 레벨의 파워 오프 신호가 지연부(130)로 입력된 시점일 수 있지만, 이에 대해서는 한정하지 않는다.
도 6은 본 발명의 제3 실시예에 따른 전원 공급부를 도시한 블록도이다.
도 6을 참조하면, 전원 공급부(10)는 VCC 전압 생성부(110), VDD 전압 생성부(140), VGH 전압 생성부(150) 및 파워 차단부(120)를 포함할 수 있다.
VCC 전압 생성부(110)는 도시되지 않은 직류-직류 변환부로부터 생성된 직류 전압을 바탕으로 기준 전압(VCC)을 생성할 수 있다.
VDD 전압 생성부(140)는 VCC 전압 생성부(110)로부터의 기준 전압(VCC)을 바탕으로 기준 전압(VCC)보다 큰 기준 전압(VDD)을 생성할 수 있다.
VGH 전압 생성부(150)는 VDD 전압 생성부(140)로부터의 기준 전압(VDD)을 바탕으로 기준 전압(VDD)보다 큰 게이트 하이 전압(VGH)을 생성할 수 있다.
파워 차단부(120)는 VCC 전압 생성부(110)로부터의 기준 전압(VCC)을 바탕으로 기준 전압(VCC)가 UVLO이하인지를 판단하여 기준 전압(VCC)가 UVLO이하인 경우 로우 레벨의 파워 오프 신호를 VDD 전압 생성부(140) 및 VGH 전압 생성부(150)로 공급할 수 있다.
파워 차단부(120)로부터의 파워 오프 신호에 응답하여 VDD 전압 생성부(140) 및 VGH 전압 생성부(150) 각각의 출력이 차단될 수 있다. 다만, VGH 전압 생성부(150)에는 파워 오프 시점으로부터 일정 시간 동안 파워 게이트 하이 전압(VGH)보다 큰 OVP(Over-Voltage Protection) 전압을 게이트 하이 전압(VGH)로서 출력할 수 있고, 이에 대해서는 나중에 상세히 설명하기로 한다.
VDD 전압 생성부(140)는 파워 차단부(120)로부터의 파워 오프 신호에 응답하여 VDD 전압 생성부(140)에 포함된 펄스 생성부(도 3의 141)로부터 로우 레벨 신호가 출력되고, 이러한 로우 레벨 신호에 응답하여 스위치(도 3의 142)가 턴오프되어 더 이상 기준 전압(VDD)이 생성되지 않게 되며, 캐패시터(도 3의 145 참조)에 충전된 전압이 서서히 방전되면서 출력될 수 있다.
VGH 전압 생성부(150)는 파워 차단부(120)로부터의 파워 오프 신호가 수신되더라도 곧바로 게이트 하이 전압(VGH)의 전압이 멈추지 않게 된다. 다시 말해, VGH 전압 생성부(150)는 파워 차단부(120)로부터의 파워 오프 신호가 수신되는 시점으로부터 일정 시간 동안 게이트 하이 전압(VGH)보다 큰 전압, 예컨대 OVP(Over-Voltage Protection) 전압을 출력시킬 수 있다. 이후 일정 시점이 지난 후에 VGH 전압 생성부(150)에 포함된 캐패시터(155)에 충전된 전압이 서서히 방전되면서 출력될 수 있다.
보다 구체적으로 살펴보면, VGH 전압 생성부(150)는 인덕터(153)와 병렬로 접속되고 서로 직렬로 접속되는 제1 및 제2 저항기(156, 157), 인덕터(153)와 병렬로 접속되고 인덕터(153)와 제1 저항기(156) 사이에 배치되는 캐패시터(155), 인덕터(153)와 직렬로 접속되고 인덕터(153)와 캐패시터(155) 사이에 배치되는 다이오드(154) 및 인덕터(153)와 다이오드(154) 사이에 접속되는 스위치(152)를 포함할 수 있다.
인덕터(153)와 캐패시터(155)는 스위치(152)의 지속적인 턴온/오프 스위칭에 의해 기준 전압(VDD)을 게이트 하이 전압(VGH)으로 승압시킬 수 있다.
다이오드(154)는 역방향 전류의 유입을 차단시킬 수 있다.
제1 및 제2 저항기(156, 157)는 VGH 전압 생성부(150)의 출력단의 전압을 검출하여 피드백시킬 수 있다. 제1 및 제2 저항기(156, 157)는 검출부로 명명될 수 있다.
아울러, VGH 전압 생성부(150)는 비교기(158), 비교기(158)의 출력단에 접속되는 증폭기(159), 증폭기(159)의 출력단에 접속되는 펄스 제어부(162) 및 펄스 제어부(162)의 출력단에 접속되는 펄스 생성부(151)를 더 포함할 수 있다.
비교기(158)의 제1 입력 단자는 제1 및 제2 저항기(156, 157) 사이에 접속되어 VGH 전압 생성부(150)의 출력단에서 검출된 전압(이하 피드백 전압이라 함)이 입력되고, 비교기(158)의 제2 입력 단자는 그라운드 접지될 수 있다.
비교기(158)는 기준 전압(VCC)와 UVLO의 비교에 따라 서로 상이한 출력값을 출력할 수 있다.
예컨대, 기준 전압(VCC)가 UVLO보다 큰 경우에는 파워 온 상태이므로, 비교기(158)는 피드백 신호를 출력할 수 있다.
예컨대, 기준 전압(VCC)가 UVLO 이하인 경우에는 파워 오프 상태이므로, 비교기(158)는 그라운드 전압을 출력할 수 있다.
증폭기(159)의 제1 입력 단자는 비교기(158)의 출력단과 접속되고, 증폭기(159)의 제2 입력 단자로는 소정의 전압이 인가되고 있다. 소정 전압은 피드백 전압보다 작고 그라운드 전압보다 크다.
증폭기(159)의 제1 입력 단자로 비교기(158)로부터 출력된 피드백 전압이 입력되는 경우 증폭기(159)는 피드백 전압을 증폭시키고, 증폭기(159)의 제1 입력 단자로 비교기(158)로부터 출력된 그라운드 전압이 입력되는 경우 증폭기(159)는 그라운드 전압을 출력할 수 있다.
펄스 제어부(162)는 증폭기(159)로부터 출력된 출력 전압을 바탕으로 펄스 생성부(151)를 제어할 수 있다.
예컨대, 펄스 제어부(162)는 증폭기(159)로부터 상기 증폭된 피드백 전압이 출력되는 경우, 펄스 생성부(151)가 현재 생성되는 펄스 상태를 그대로 유지하도록 제어할 수 있다.
예컨대, 펄스 제어부(162)는 증폭기(159)로부터 그라운드 전압이 출력되는 경우, 펄스 생성부(151)가 현재 생성되는 하이 레벨과 로우 레벨의 펄스 신호에서 로우 레벨의 폭을 늘리고 하이 레벨의 폭을 줄이도록 제어할 수 있다. 이와 같이 폭이 조절된 하이 레벨과 로우 레벨의 펄스 신호에 의해 스위치(152)의 터온 시간은 줄어들고 스위치(152)의 턴오프 시간은 늘어나게 된다. 스위치(152)의 턴온 시간 동안 캐패시터(155)에 충전된 전압이 출력되고, 스위치(152)의 턴오프 시간 동안 캐패시터(155)에 기준 전압(VDD)가 충전될 수 있다. 따라서, 캐패시터(155)에 기준 전압(VDD)이 충전되는 시간을 늘리고 캐패시터(155)에 충전된 전압이 출력되는 시간을 줄여 줌으로써, 궁극적으로 게이트 하이 전압(VGH)보다 큰 OVP 전압이 생성될 수 있다.
이와 같이 조절되는 펄스 신호의 구간은 미리 설정되고, 그 설정된 구간 동안 펄스 제어부(162)의 제어에 의해 펄스 생성부(151)에서 하이 레벨과 로우 레벨 각각의 폭이 조절된 펄스 신호가 생성될 수 있다.
예컨대, 설정된 구간 동안 하이 레벨의 폭은 점진적으로 줄어들고 로우 레벨의 폭은 점진적으로 늘어나도록 제어될 수 있지만, 이에 대해서는 한정되지 않는다.
도 7은 본 발명의 제3 실시예에 따른 전원 공급부의 출력 파형 및 방전 파형을 도시한 파형도이다.
도 7에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 전원 공급부(10)에서는 파워가 오프되더라도 파워 오프 시점으로부터 일정 시간(t1) 동안 VGH 전압 생성부(150)의 펄스 생성부(151)에서 생성되는 펄스 신호의 하이 레벨의 폭과 로우 레벨의 폭이 조정되어 게이트 하이 전압(VGH)보다 큰 OVP 전압이 생성되도록 하여 t1시간 동안 OVP 전압이 출력될 수 있다. 파워 오프 시점은 파워 차단부(120)로부터 출력된 로우 레벨의 파워 오프 신호가 지연부(130)로 입력된 시점일 수 있지만, 이에 대해서는 한정하지 않는다.
본 발명의 제3 실시예에 따르면, 파워 차단부(120)로부터 파워 오프 신호가 출력되는 경우, VGH 전압 생성부(150)는 파워 오프 신호가 수신되는 시점부터 일정 시간 동안 펄스 생성부(151)에서 생성되는 펄스 신호의 하이 레벨의 폭과 로우 레벨의 폭이 조정되어 게이트 하이 전압(VGH)보다 큰 OVP 전압을 생성 및 출력하여 줌으로써, 게이트 하이 전압(VGH)의 전압 강하를 최대한 지연시켜 액정표시패널(60)의 각 화소 영역에 충전된 잔류 전압의 방전을 극대화시켜 잔상과 같은 화질 불량을 방지할 수 있다.
한편, 본 발명의 제3 실시예는 본 발명의 제1 실시예 또는 본 발명의 제2 실시예와 결합되어 새로운 실시예를 구성할 수도 있지만, 이에 대해서는 한정하지 않는다.
이와 같이 구성된 새로운 실시예에 따르면, 파워 오프 시점으로부터 일정 시간 동안 일정 하이 레벨을 갖는 게이트 하이 전압(VGH)가 출력될 수 있을 뿐만 아니라 게이트 하이 전압(VGH)보다 더 큰 전압, 예컨대 OVP 전압으로 출력될 수도 있어, 액정표시패널(60)의 각 화소 영역에 충전된 잔류 전압에 대한 보다 완벽한 방전이 가능하므로, 잔상과 같은 화질 불량을 방지할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
10: 전원 공급부
20: 타이밍 제어부
30: 게이트 드라이버
40: 감마 생성부
50: 데이터 드라이버
60: 액정표시패널
110: VCC 전압 생성부
120: 파워 차단부
130: 지연부
140: VDD 전압 생성부
150: VGH 전압 생성부

Claims (11)

  1. 제1 전압을 생성하는 제1 전압 생성부;
    상기 제1 전압이 제1 기준 전압 이하인 경우 파워 오프 신호를 생성하는 파워 차단부;
    상기 제1 전압을 바탕으로 상기 제1 전압보다 큰 제2 전압을 생성하는 제2 전압 생성부-상기 제2 전압은 표시장치의 잔류 전압을 방전시키는데 사용됨-; 및
    상기 파워 차단부로부터 상기 파워 오프 신호가 수신되는 시점으로부터 일정 시간 동안 상기 제2 전압 생성부로부터 상기 제2 전압이 지연되어 출력되도록 하는 지연부를 포함하는 전원 공급 장치.
  2. 제1항에 있어서,
    상기 제2 전압 생성부는,
    인덕터;
    상기 인덕터와 접속되는 캐패시터; 및
    상기 인덕터의 후단에 상기 캐패시터와 병렬로 접속되는 스위치를 포함하는 전원 공급 장치.
  3. 제2항에 있어서,
    상기 제2 전압 생성부는,
    상기 스위치의 게이트 단자에 접속되는 펄스 생성부를 더 포함하고,
    상기 지연부는,
    제1 입력 단자로 상기 제1 전압이 입력되고 제2 입력 단자로 상기 제1 기준 전압보다 작은 제2 기준 전압이 입력되는 비교기를 포함하고,
    상기 비교기는,
    상기 제1 전압이 상기 제1 기준 전압 이하가 될 때의 파워 오프 시점으로부터 상기 제1 전압이 상기 제2 기준 전압이 될 때까지의 시간 동안, 상기 스위치의 주기적인 스위칭 동작을 위해 상기 펄스 생성부에서 펄스 신호가 지속적으로 출력되도록 제어하는 스위치 온 신호를 상기 펄스 생성부로 출력하는 전원 공급 장치.
  4. 제3항에 있어서,
    상기 비교기는,
    상기 제1 기준 전압이 상기 제2 기준 전압 이하가 되는 경우, 상기 스위치의 오프 상태로의 전환을 위해 상기 펄스 생성부에서 로우 레벨의 출력 신호가 출력되도록 제어하는 스위치 오프 신호를 상기 펄스 생성부로 출력하는 전원 공급 장치.
  5. 제2항에 있어서,
    상기 지연부는,
    상기 스위치의 게이트 단자에 접속되는 펄스 생성부; 및
    상기 제1 전압이 상기 제1 기준 전압 이하가 될 때의 파워 오프 시점으로부터 일정 시간 동안 상기 스위치의 주기적인 스위칭 동작을 위해 상기 펄스 생성부에서 펄스 신호가 지속적으로 출력되도록 상기 펄스 생성부로부터의 펄스 개수를 카운트하는 카운터를 포함하는 전원 공급 장치
  6. 제5항에 있어서,
    상기 일정 시간은 상기 카운터에 의해 카운트된 펄스 개수가 기준 개수가 될 때인 전원 공급 장치.
  7. 제2항에 있어서,
    상기 제2 전압 생성부는,
    상기 스위치의 게이트 단자에 접속되는 펄스 생성부;
    상기 제2 전압 생성부의 출력단의 전압을 피드백 신호로 검출하는 검출부;
    상기 제1 전압 및 상기 제1 기준 전압과의 비교에 따라 상기 피드백 신호 및 그라운드 전압 중 하나를 출력하는 비교기;
    상기 비교기로부터 그라운드 전압이 출력되는 경우, 상기 펄스 생성부로부터 출력되는 펄스의 폭이 조절되도록 제어하는 펄스 제어부를 더 포함하는 전원 공급 장치.
  8. 제7항에 있어서,
    상기 비교기는,
    상기 제1 전압이 상기 제1 기준 전압보다 작아지는 파워 오프 상태인 경우, 상기 그라운드 전압을 출력하는 전원 공급 장치.
  9. 제7항에 있어서,
    상기 펄스 제어부는,
    상기 제1 전압이 상기 제1 기준 전압 이하가 될 때의 파워 오프 시점부터 일정 시간 동안 상기 펄스 폭을 조절하고,
    상기 일정 시간은 미리 설정되는 전원 공급 장치.
  10. 제9항에 있어서,
    상기 펄스 제어부는,
    상기 일정 시간 동안, 상기 펄스의 로우 레벨의 폭은 늘리고 상기 펄스의 하이 레벨의 폭은 줄이도록 제어하는 전원 공급 장치.
  11. 영상을 표시하는 표시 패널;
    제1 전압 및 제2 전압을 생성하는 전원 공급부;
    상기 제1 전압에 의해 구동되고 상기 전원 공급부로부터 공급된 상기 제2 전압을 상기 표시 패널로 공급하는 게이트 드라이버; 및
    상기 제1 전압에 의해 구동되고 상기 영상을 표시하기 위한 데이터 전압을 상기 표시 패널로 공급하는 데이터 드라이버를 포함하고,
    상기 전원 공급부는,
    제1 전압을 생성하는 제1 전압 생성부;
    상기 제1 전압이 제1 기준 전압 이하인 경우 파워 오프 신호를 생성하는 파워 차단부;
    상기 제1 전압을 바탕으로 상기 제1 전압보다 큰 제2 전압을 생성하는 제2 전압 생성부-상기 제2 전압은 표시장치의 잔류 전압을 방전시키는데 사용됨-; 및
    상기 파워 차단부로부터 상기 파워 오프 신호가 수신되는 시점으로부터 일정 시간 동안 상기 제2 전압 생성부로부터 상기 제2 전압이 지연되어 출력되도록 하는 지연부를 포함하는 표시 장치.
KR1020150189798A 2015-12-30 2015-12-30 전원 공급 장치 및 표시장치 KR102551574B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150189798A KR102551574B1 (ko) 2015-12-30 2015-12-30 전원 공급 장치 및 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189798A KR102551574B1 (ko) 2015-12-30 2015-12-30 전원 공급 장치 및 표시장치

Publications (2)

Publication Number Publication Date
KR20170079347A KR20170079347A (ko) 2017-07-10
KR102551574B1 true KR102551574B1 (ko) 2023-07-04

Family

ID=59355299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189798A KR102551574B1 (ko) 2015-12-30 2015-12-30 전원 공급 장치 및 표시장치

Country Status (1)

Country Link
KR (1) KR102551574B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109410880B (zh) * 2018-12-20 2020-09-08 深圳市华星光电半导体显示技术有限公司 显示面板驱动电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000284754A (ja) 1999-03-29 2000-10-13 Casio Comput Co Ltd 電源装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083178A (ko) * 2006-06-13 2006-07-20 삼성전자주식회사 액정 표시 장치용 전원 공급 장치
KR101287195B1 (ko) * 2006-12-27 2013-07-16 엘지디스플레이 주식회사 전원전압 공급장치를 갖는 액정 표시 장치
KR20120013777A (ko) * 2010-08-06 2012-02-15 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 전원 공급 방법
KR102052329B1 (ko) * 2013-06-28 2019-12-05 엘지디스플레이 주식회사 전원 공급 장치 및 이를 포함하는 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000284754A (ja) 1999-03-29 2000-10-13 Casio Comput Co Ltd 電源装置

Also Published As

Publication number Publication date
KR20170079347A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
US10181290B2 (en) Display device and method of driving the same
CN109889040B (zh) Dc-dc转换器
KR100747684B1 (ko) 전원 시퀀스장치 및 그 구동방법
CN110544452B (zh) 供电时序控制电路及控制方法、显示驱动电路、显示装置
KR102271488B1 (ko) 전압 공급부와 이를 포함한 표시장치
US10510313B2 (en) Driving circuit outputting a chamfered wave scanning signal, driving method and display apparatus
US10008173B2 (en) Liquid crystal display device with a discharge control circuit
KR20140042310A (ko) Ｄｃ-ｄｃ 변환기 제어 회로와 이를 이용한 영상 표시장치 및 그 구동방법
US9899997B2 (en) Apparatus for supplying gate driving voltages, method therefor and display apparatus
US7642731B2 (en) Inverter for driving lamp and method for driving lamp using the same
KR101252088B1 (ko) 액정표시장치
KR101247502B1 (ko) 화상 안정화를 위한 액정패널 구동 회로
KR102551574B1 (ko) 전원 공급 장치 및 표시장치
KR20150088598A (ko) 데이터 구동부, 이를 구비하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
KR101338628B1 (ko) 방전회로 및 이를 구비한 표시장치
KR102247133B1 (ko) 표시장치
CN211181608U (zh) 电源时序控制电路及显示装置
KR20080046934A (ko) 액정표시장치 및 이의 구동방법
KR20100034242A (ko) Ｌｃｄ 드라이버
KR20120137113A (ko) 액정 표시장치의 구동 장치 및 그 방법
KR101279306B1 (ko) 액정표시장치 및 그의 구동 방법
KR20060100878A (ko) 액정표시장치 및 이의 구동방법
KR101287758B1 (ko) 액정표시장치 및 그의 구동 방법
KR102028973B1 (ko) 표시장치용 구동집적회로
KR101998122B1 (ko) 백라이트 드라이버 및 그를 포함하는 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant