JP4710749B2 - Dc−dcコンバータの制御回路及び方法 - Google Patents
Dc−dcコンバータの制御回路及び方法 Download PDFInfo
- Publication number
- JP4710749B2 JP4710749B2 JP2006207008A JP2006207008A JP4710749B2 JP 4710749 B2 JP4710749 B2 JP 4710749B2 JP 2006207008 A JP2006207008 A JP 2006207008A JP 2006207008 A JP2006207008 A JP 2006207008A JP 4710749 B2 JP4710749 B2 JP 4710749B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- output
- synchronous rectification
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 62
- 239000003990 capacitor Substances 0.000 claims description 43
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 description 17
- 230000002457 bidirectional effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000007704 transition Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Description
図19のDC−DCコンバータは、変換部2と制御部3から構成されている。
変換部は、入力電圧VINを特定の大きさの出力電圧VOUTに変換するものである。また、制御部3は変換部2の出力VOUTを帰還信号として変換部の出力を制御する信号VCONTを出力するものであり、検出回路4、誤差増幅回路5、基準電圧源6、比較回路7及び発振回路8を有する。
図20はDC−DCコンバータ1を降圧型コンバータとした場合の構成例を示すものである。降圧型のDC−DCコンバータ1は入力電圧VINに対し出力電圧VOUTを降圧し、入力電圧VINより低い電圧の出力電圧VOUTが得られるものである。
図20乃至図23中の駆動回路11(11a,11b,11c,11d)からスイッチS1及びS2の駆動信号VC1及びVC2を出力し、スイッチ素子S1およびS2を交互にオン/オフする。
ここで、DC−DCコンバータ1が図20の降圧型の場合、VL1=VIN−VOUT、VL2=−VOUTとなる。また図21の昇圧型の場合には、VL1=VIN、VL2=VIN−VOUTとなる。そして図22の昇降圧型、図23のフライバックの場合、VL1=VIN(1次側)、VL2=VOUT(2次側)となる。ただし、VINはDC−DCコンバータ1の入力電圧、VOUTはDC−DCコンバータ1の出力電圧である。
インダクタ電流ILの平均値ILAVGは、図20の隆圧型の場合、ILAVG=IOUTとなる。また図21の昇圧型の場合には、ILAVG=IINAVGとなる。そして図22の昇圧型及び図23のフライバックの場合、ILAVG=IINAVG十IOUTとなる。ただし、IINはDC−DCコンバータ1の入力電流、IINAVGは入力電流IINの平均値、IOUTはDC−DCコンバータ1の出力電流である。
図24(a)は常時インダクタ電流ILがプラスである場合の動作波形、同図(b)は、インダクタ電流ILがマイナスとなる期間を持つ場合の動作波形を示している。
図24(b)のILが負極性となる期間が存在する場合は、一般に出力電流IOUTが小さい場合であり、この場合は出力電力が小さいため、DC−DCコンバータ1を構成する素子による損失の割合が出力電力に対して大きくなり、効率が悪化する。
図26は、インダクタの負電流遮断回路を設けたDC−DCコンバータの一般的な構成を示すブロック図である。
図27の回路は、比較器22よりなり、インダクタ電流ILの大きさを示す信号ILと基準信号IREFを比較し、信号ILが信号IREF以下となった場合に信号VCOMPをHIGHにして出力し、この出力信号を受けて駆動回路がスイッチS2をオフにする。
同図において、負電流検出回路21や駆動回路11やスイッチS2によって生じる遅延時間をtdとすると、インダクタ電流ILが0A以下になってから遅延時間td経過後、スイッチS2がオフとなるので、インダクタ電流ILは、−ILovまで下がる。
S2オン時間調整部は、前記S2オン時間判定部の判定結果に基づいて、前記同期整流用のスイッチをオンにする期間を調整するための調整信号を生成する。
前記S2オン時間判定部は、前記インダクタまたはトランスに流れるインダクタ電流と基準値とを比較する比較器と、当該比較器からの出力と前記同期整流用スイッチのオン/オフを切り換える信号から前記同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを示す信号を生成する第1のロジック部とを有するようにしてもよい。
本発明によるDC−DCコンバータは、降圧型、昇圧型、昇降圧型、フライバック型のいずれのタイプのDC−DCコンバータでも適用できる。
同図において本実施形態のDC−DCコンバータ30は、変換部31、制御回路32及び負電流遮断回路33を有している。
S2オン時間判定回路34には、インダクタ電流ILの極性を示す信号と同期整流用のスイッチS2のオン/オフを切り換える信号VC2が入力されており、スイッチS2がオフになる時にインダクタ電流ILが正極性か負極性かを判別する。S2オン時間判定回路34は、正極性の場合にはスイッチS2のオンの期間が短いと判定し、負極性の場合には逆にスイッチS2のオン期間が長いと判定する。そしてその判定結果をVCa(VCa1,VCa2)として次段のS2オン時間調整回路35に出力する。
なお図2では、変換部31のスイッチS1のオン/オフを駆動するS1駆動回路37及びS2駆動回路38の入力信号と出力信号の関係を同相としているが、論理の整合をとれば逆相としても良い。またスイッチS1は信号VC1がHIGHの時にオン、VC1信号がLOWの時にオフとしているが、この関係は使用するスイッチ素子の特性により変化するため、上記と逆特性のスイッチを用いる場合にはS1は信号VC1がLOWの時にオン、信号VC1がHIGHの時にオフとして信号VC1を図2の場合と逆相にして扱うことができる。この点は、スイッチS2と信号VC2についても同じである。
図3は、S2オン時間判定回路33の概念図である。
図3では、基準電流IREFに相当する信号IREFとインダクタンス電流ILに相当する信号ILを比較器41によって比較し、比較結果V1をロジック部42に出力する構成となっている。ロジック部42には信号VC2も入力されていて、いつ信号VC2がLOWになりスイッチS2がオフとなったかが分かるようになっている。なおここでインダクタ電流ILに相当する信号は、インダクタ電流ILの電流信号でも良いし、インダクタ電流ILの電流の変化を把握するための他の信号でも良い。
図4(a)はDC−DCコンバータ30の変換部31内のインダクタ43(L)(DC−DCコンバータ31がフライバック型コンバータの場合、トランス16の2次側のコイル14d−2)に抵抗44(R)を直列に接続してその抵抗44(R)の両端の電圧を用いる場合の実施例である。
次に、ロジック部42について説明する。
信号VCa1と信号VCa2を出力する期間は、ロジック部42にクロックを内蔵するか外部からクロック信号を入力する、または内部にワンショット回路を備える構成にする等により、一定時間に固定しても良い。この場合、スイッチS2のオン時間が長すぎる場合あるいは短すぎる場合に次の周期にスイッチS2のオン時間を縮小または延長する量は一定となる。
図5(a)はスイッチS2のオン時間が長すぎる場合に、インダクタ電流ILの極性が反転してからS2がオフするまでの時間を検出する回路であり、図5(b)はスイッチS2のオン時間が短すぎる場合にスイッチS2がオフしてからインダクタ電流ILがゼロになるまでの時間を検出する回路である。
スイッチS2のオン時間が長すぎる場合、図5(a)の回路は図6(a)に示すようにインダクタ電流ILが0A以下になってからスイッチS2がオフとなるまでの時間T1の期間、VT1=HIGHを出力する。またS2のオン時間が短すぎる場合、図5(b)の回路は、図6(b)に示すようにS2がオフしてからILが0A以下になるまでの時間T2の期間、VT2=HIGHを出力する。このようにして時間信号T1,T2を生成できる。
図7は、S2オン時間調整回路35の具体的な構成例を示す図である。図7の回路は、電流源51(I1)及び54(I2)、電流源51(I1)及び54(I2)をオン/オフするためのスイッチ52(S3)、53(S4)、及びコンデンサ55(C1)により構成されている。
なおここで、信号VCbの出力電圧の高低関係とスイッチS2のオン期間の長短の関係は、論理の整合を取ることにより、逆転させても良い。
図8はS2遅延回路36の具体的構成例を示す図である。
図8の回路は、S2駆動回路38に入力される信号VC2aからスイッチ63(S5)及び64(S6)のオン/オフを切り換える信号を生成するロジック回路61、S2オン時間調整回路35からの出力信号VCbにより出力電流が変化する電圧制御電流源62(I3)、電流源62(I3)を作動/停止するスイッチ63(S5)、コンデンサ65(C2)を放電するスイッチ64(S6)、コンデンサ65(C2)、及びS2駆動回路38への出力信号VCcを生成するロジック回路66により構成される。
図9(a)はゲートに信号VCbが入力されたPチャネルトランジスタにより電圧制御電流源を構成したものである。
Gm=−gm ・・・(1)
となる。一般にトランジスタの相互コンダクタンスgmはドレイン電流やゲート・ソース間電位により変化する。そこで電圧制御電流源62(I3)の相互コンダクタンスGmを一定に保ちたい場合には同図(b)図の構成にする。この場合の相互コンダクタンスGmは、
Gm=−1/{R1+(1/gm)}≒−1/R1 ・・・(2)
となり、トランジスタP1の相互コンダクタンスgmが十分大きい場合には電圧制御電流源62(I3)の相互コンダクタンスGmは抵抗R1の大きさで定まり、抵抗R1の値を調節することにより相互コンダクタンスGmを任意に設定することができる。
図11は、S2オン時間判定回路34の別構成例を示す図である。
図11の回路はインダクタ電流ILの極性を検出するために、インダクタ電流ILの代わりにインダクタの両端電圧VLを用いる場合の構成例である。
図11のVC2遅延回路71はスイッチS2をスイッチングする信号VC2がHIGHからLOWに遷移する時間を時間TS2Dだけ遅延させた信号VC2Dを出力する。
また、ここではインダクタ電圧VLを用いてインダクタ電流ILの極性の判定を行っているが、信号VLは回路方式によって動作の基準となる電位が異なり、必ずしもグランド基準で用いることはできない。そこで、信号VLの動作と同様の動作をするグランド基準の電圧信号を用いることにより、複雑な回路を使用することなくS2オン時間判定回路34を簡単に構成することができる。例えば降圧型コンバータの場合にはスイッチS2の両端電圧、昇圧型コンバータの場合にはスイッチS1の両端電圧、フライバック型コンバータにおいては、図23の回路のトランス16の2次側コイル14d−2とスイッチ13d(S2)の配置を入れ替えた場合のスイッチ13d(S2)の両端電圧を用いることで可能となる。この場合、図11の回路のロジック72の信号VL入力端子に、降圧型コンバータの場合にはスイッチS2の両端電圧、昇圧型コンバータの場合にはスイッチS1の両端電圧、フライバック型コンバータにおいては、図23の回路のトランス16の2次側コイル14d−2とスイッチ13d(S2)の配置を入れ替えた場合のスイッチ13d(S2)の両端電圧を入力すると良い。
図13(a)は非反転型であり、信号V1に非反転信号を用いる場合である。図13(a)の回路は2つのインバータを直列に接続して構成されている。
また一般に、スイッチS1、S2の2つのスイッチが共にオフの期間では、図14(a)に示すようにロジック72の入力信号は振動波形を示す。
この場合、図13の回路では、ロジック72の出力信号V1も振動してしまう。この振動は、VC2遅延回路71による遅延時間TS2Dによって吸収することが出来るが、このためには遅延時間TS2Dを大きくとらなければならない。
図15ではロジック72をSRフリップフロップ84で構成している。なおSRフリップフロップ84のリセット信号は、信号VC1a、信号VC2aあるいは信号VC1の論理を調節することで生成することができる。
同図(b)に示すように、入力の閥値を上記の値にしたラッチを用いることで、出力信号V1の出力の振動を回避することができる。
図16は、別構成のS2オン時間調整回路35及びS2遅延回路36の具体的な構成例を示す図である。
同図の構成例では、図16のロジック91を双方向カウンタまたは双方向シフトレジスタ111及びデジタル・アナログ変換器112から構成している。
この場合、図9、図10ではMOSトランジスタを用いているが、パイポーラトランジスタを用いる構成としてもよい。
なおここで信号ICONTの高低関係と電圧制御電流源113(I4)の出力電流の大小関係は他の部分との整合をとることにより、逆転させても良い。
同図の構成では、並列接続された複数の電流源121−1〜121−n、各電流源121−1〜121−nをスイッチングするスイッチ122−1〜122−n、信号VCaがインダクタ電流が正を表す信号であると、値を所定量カウントアップ(左シフト)してゆき、逆に負を表す信号であると、値を所定量カウントダウン(右シフト)する双方向カウンタまたは双方向シフトレジスタ124及び双方向カウンタまたは双方向シフトレジスタ124の出力値に基づいてスイッチ122−1〜122−nのオン/オフを切り換えるロジック123より構成されている。
2、31 変換部
3、32 制御回路
4 検出回路
5 誤差増幅回路
6 基準電圧回路
7 比較回路
8 発振回路
11a、11b、11c、11d 駆動回路
12a、12b、12c、12d メインスイッチ
13a、13b、13c、13d 同期整流用スイッチ
14a、14b、14c、14d インダクタ(コイル)
15a、15b、15c、15d コンデンサ
33 負電流遮断回路
34 S2オン判定回路
35 S2オン時間調整回路
36 S2遅延回路
Claims (26)
- インダクタまたはトランスを有する同期整流方式のDC−DCコンバータに用いられる制御回路であって
前記DC−DCコンバータの同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを判定するS2オン時間判定部と、
前記S2オン時間判定部の判定結果に基づいて、前記同期整流用のスイッチをオンにする期間を調整するための調整信号を生成するS2オン時間調整部と、
前記調整信号に基づいて、前記同期整流用スイッチのオン/オフを切り換える信号が前記同期整流用スイッチをオンとするものになってから前記同期整流用スイッチを強制的にオフさせるまでの遅延量を調整するS2遅延部と
を備えることを特徴とする制御回路。 - 前記S2オン時間判定部は、前記同期整流用のスイッチがオフに切り換わったとき、前記インダクタまたはトランスに流れるインダクタ電流が負のとき前記同期整流用のスイッチのオン時間が長すぎると判定することを特徴とする請求項1に記載の制御回路。
- 前記S2オン時間判定部は、前記同期整流用のスイッチがオフに切り換わったとき、前記インダクタまたはトランスに流れるインダクタ電流が正のとき前記同期整流用のスイッチのオン時間が短すぎると判定することを特徴とする請求項1又は2に記載の制御回路。
- 前記S2オン時間判定部は、前記インダクタまたはトランスに流れるインダクタ電流と基準値とを比較する比較器と、該比較器からの出力と前記同期整流用スイッチのオン/オフを切り換える信号から前記同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを示す信号を生成する第1のロジック部とを有することを特徴とする請求項1乃至3のいずれか1つに記載の制御回路。
- 前記S2オン時間判定部は、前記インダクタまたはトランスの出力側コイルに直列に設けた抵抗の両端の電圧値を比較する比較器と、該比較器からの出力と前記同期整流用スイッチのオン/オフを切り換える信号から前記同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを示す信号を生成する第1のロジック部とを有することを特徴とする請求項1乃至3のいずれか1つに記載の制御回路。
- 前記S2オン時間判定部は、前記同期整流用のスイッチに直列に設けた抵抗の両端の電圧値を比較する比較器と、該比較器からの出力と前記同期整流用スイッチのオン/オフを切り換える信号から前記同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを示す信号を生成する第1のロジック部とを有することを特徴とする請求項1乃至3のいずれか1つに記載の制御回路。
- 前記S2オン時間判定部は、前記インダクタのインダクタ電流が負になってから前記同期整流用スイッチがオフになるまでの期間若しくは前記同期整流用スイッチがオフになってから前記インダクタのインダクタ電流がゼロになるまでの期間を検出するタイマー回路を有することを特徴とする請求項4乃至6のいずれか1つに記載の制御回路。
- 前記タイマー回路は、前記比較器の出力及び前記同期整流用スイッチのオン/オフを切り換える信号を入力とするAND回路と、前記比較器の出力及び前記同期整流用スイッチのオン/オフを切り換える信号を入力とするNOR回路であることを特徴とする請求項7に記載の制御回路。
- 前記S2オン時間判定部は、前記同期整流用スイッチのオン/オフを切り換える信号が前記同期整流用スイッチをオフに切り換えるタイミングを特定時間遅延させた信号を出力するVC2遅延部と、インダクタ電圧の大きさを示す信号からインダクタ電圧が負電圧から0Vになると変化する信号を出力する第2のロジック部と、前記VC2遅延部及び前記第1のロジック部の出力から前記S2オン時間調整回路への出力信号を生成する第3のロジック部とを有することを特徴とする請求項1に記載の制御回路。
- 前記第2のロジック部は、インバータにより構成されることを特徴とする請求項9に記載の制御回路。
- 前記第2のロジック部は、ラッチにより構成されることを特徴とする請求項9に記載の制御回路。
- 前記ラッチは、SRフリップフロップであることを特徴とする請求項11に記載の制御回路。
- 前記S2オン時間調整部は、第1の電流源と、前記S2オン時間判定部からの出力に基づいて前記第1の電流源のオン/オフを切り換える第1のスイッチと、前記第1の電流源とグランドの間に直列に接続する第2の電流源と、前記S2オン時間判定部からの出力に基づいて前記第2の電流源のオン/オフを切り換える第2のスイッチと、前記第1のスイッチと前記第2のスイッチとの接続点とグランドとの間に設けられた第1のコンデンサと、前記第1のコンデンサの両端電圧を出力とする第1の出力部とを有することを特徴とする請求項1乃至12のいずれか1つに記載の制御回路。
- 前記S2遅延部は、前記調整信号に基づいて出力値を変化させる第3の電流源と、第1の切換信号に基づいて前記第3の電流源のオン/オフを切り換える第3のスイッチと、前記第3のスイッチとグランドとの間に設けられる第2のコンデンサと、第2の切換信号に基づいて前記第3のスイッチと前記第2のコンデンサとの接続点をグランドに接地する第4のスイッチと、前記同期整流用のスイッチの駆動回路への入力信号を入力として前記第3のスイッチ及び前記第4のスイッチのオン/オフを切り換える前記第1の切換信号及び第2の切換信号を生成する第4のロジック部と、前記第2のコンデンサの両端電圧に基づいて前記同期整流用スイッチを強制的にオフさせる出力信号を生成する第5のロジック部とを有することを特徴とする請求項1乃至13のいずれか1つに記載の制御回路。
- 前記第3の電流源は、前記調整信号をゲート入力とするPチャネルFETを有することを特徴とする請求項14に記載の制御回路。
- 前記第3の電流源は、前記調整信号をゲート入力とし、ソース側にカレントミラー回路を接続したNチャネルFETを有することを特徴とする請求項14に記載の制御回路。
- 前記S2オン時間調整部は、電流制御信号に基づいて出力電流を変化させる第4の電流源と、前記S2オン時間判定部の出力から前記電流制御信号を生成する第6のロジック部と、前記第4電流源の出力電流を電圧値に変換して前記調整信号として出力する第2の出力部とを備えることを特徴とする請求項1乃至12のいずれか1つに記載の制御回路。
- 前記第6のロジック部は、前記S2オン時間判定部の出力を入力とする双方向カウンタまたは双方向レジスタと、当該双方向カウンタまたは双方向レジスタの出力をアナログ信号に変換するデジタル・アナログ変換部とを備えることを特徴とする請求項17に記載の制御回路。
- 前記S2遅延部は、第5の電流源と、第3の切換信号に基づいて前記第5の電流源のオン/オフを切り換える第5のスイッチと、前記第5のスイッチとグランドとの間に設けられる第3のコンデンサと、第4の切換信号に基づいて前記第5のスイッチと前記第3のコンデンサとの接続点をグランドに接地する第6のスイッチと、前記同期整流用のスイッチの駆動回路への入力信号に基づいて前記第3の切換信号及び前記第4の切換信号を生成する第7のロジック部と、前記第3のコンデンサの両端電圧と前記調整信号を比較する第2の比較器と、前記第2の比較器の出力に基づいて前記同期整流用スイッチを強制的にオフさせる出力信号を生成する第8のロジック部とを有することを特徴とする請求項17または18に記載の制御回路。
- 前記S2オン時間調整部は、並列に設けられた複数の第6の電流源と、第5の切換信号に基づいて前記第6の電流源それぞれのオン/オフを切り換える複数の第7のスイッチと、S2オン時間判定部の出力を入力とする双方向カウンタまたは双方向シフトレジスタと、前記双方向カウンタまたは双方向シフトレジスタの出力から前記第5の切換信号を生成する第9のロジック部と、前記第6の電流源からの出力電流を電圧値に変換して出力する出力部とを有することを特徴とする請求項1乃至12のいずれか1つに記載の制御回路。
- 請求項1の制御回路を有することを特徴とするDC−DCコンバータ。
- 前記DC−DCコンバータは降圧型のコンバータであることを特徴とする請求項21のDC−DCコンバータ。
- 前記DC−DCコンバータは昇圧型のコンバータであることを特徴とする請求項21のDC−DCコンバータ。
- 前記DC−DCコンバータは昇降圧型のコンバータであることを特徴とする請求項21のDC−DCコンバータ。
- 前記DC−DCコンバータはフライバック型のコンバータであることを特徴とする請求項21のDC−DCコンバータ。
- 同期整流方式のDC−DCコンバータの制御方法であって
前記DC−DCコンバータの同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを判定し、
前記判定の結果に基づいて前記同期整流用のスイッチをオンにする期間を決定し、
前記同期整流用のスイッチをオンにする期間に基づいて、前記同期整流用スイッチのオン/オフを切り換える信号が前記同期整流用スイッチをオンとするものになってから前記同期整流用スイッチを強制的にオフさせるまでの遅延量を調整することを特徴とする制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006207008A JP4710749B2 (ja) | 2006-07-28 | 2006-07-28 | Dc−dcコンバータの制御回路及び方法 |
US11/878,936 US7906942B2 (en) | 2006-07-28 | 2007-07-27 | Control circuit of DC-DC converter with synchronous rectifier adjusting signal to improve efficiency at light loads and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006207008A JP4710749B2 (ja) | 2006-07-28 | 2006-07-28 | Dc−dcコンバータの制御回路及び方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008035641A JP2008035641A (ja) | 2008-02-14 |
JP2008035641A5 JP2008035641A5 (ja) | 2009-04-16 |
JP4710749B2 true JP4710749B2 (ja) | 2011-06-29 |
Family
ID=39113220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006207008A Expired - Fee Related JP4710749B2 (ja) | 2006-07-28 | 2006-07-28 | Dc−dcコンバータの制御回路及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7906942B2 (ja) |
JP (1) | JP4710749B2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009054143A1 (ja) * | 2007-10-24 | 2011-03-03 | 株式会社東芝 | 電力変換装置 |
EP2104213B1 (fr) * | 2008-03-19 | 2012-05-30 | The Swatch Group Research and Development Ltd. | Procédé d'asservissement d'un convertisseur DC-DC en mode discontinu |
US8134848B2 (en) * | 2009-08-12 | 2012-03-13 | Alcatel Lucent | Closed-loop efficiency modulation for use in AC powered applications |
CN101924469B (zh) * | 2010-08-06 | 2012-10-24 | 东南大学 | 具有快速瞬态响应的开关电源 |
CN102959844A (zh) * | 2010-09-28 | 2013-03-06 | 株式会社村田制作所 | Dc-dc转换器 |
US8611109B2 (en) * | 2010-09-30 | 2013-12-17 | Infineon Technologies Ag | Flyback converter with an adaptively controlled rectifier arrangement |
JP5472052B2 (ja) * | 2010-11-17 | 2014-04-16 | 株式会社デンソー | 電力変換回路の駆動制御装置 |
US8570772B2 (en) * | 2012-01-26 | 2013-10-29 | Linear Technology Corporation | Isolated flyback converter with efficient light load operation |
US9128498B2 (en) | 2012-01-30 | 2015-09-08 | Texas Instruments Incorporated | Dead-time compensation in a power supply system |
US9588532B2 (en) * | 2012-03-26 | 2017-03-07 | Infineon Technologies Americas Corp. | Voltage regulator having an emulated ripple generator |
CN102931952B (zh) * | 2012-10-18 | 2015-04-01 | 株洲变流技术国家工程研究中心有限公司 | 一种同步信号采集系统 |
CN102946204B (zh) * | 2012-11-30 | 2015-01-07 | 无锡中星微电子有限公司 | 一种ac-dc调节器和调节方法 |
CN103795259B (zh) * | 2014-01-17 | 2016-08-17 | 矽力杰半导体技术(杭州)有限公司 | 开关控制方法及控制电路以及带该控制电路的开关电源 |
JP6248680B2 (ja) * | 2014-02-18 | 2017-12-20 | 富士通株式会社 | 同期整流コンバータおよび同期整流コンバータの制御方法 |
CN106797215B (zh) * | 2014-07-01 | 2020-09-25 | 华为技术有限公司 | 同步整流控制单元和方法 |
US9685868B2 (en) * | 2015-02-10 | 2017-06-20 | Dialog Semiconductor (Uk) Limited | Synchronous rectifier for buck converter without the need for a comparator |
CN106602687A (zh) * | 2015-10-19 | 2017-04-26 | 北京纳米能源与系统研究所 | 摩擦纳米发电机的能量管理方法、电路和装置 |
US10193442B2 (en) | 2016-02-09 | 2019-01-29 | Faraday Semi, LLC | Chip embedded power converters |
CN105553261B (zh) * | 2016-02-19 | 2018-09-25 | 京东方科技集团股份有限公司 | Dc-dc转换控制模块、dc-dc转换器及显示装置 |
US9887614B1 (en) * | 2016-10-21 | 2018-02-06 | Semiconductor Components Industries, Llc | Apparatus, systems and methods for average current control in a buck DC/DC LED driver |
US9900942B1 (en) | 2016-10-21 | 2018-02-20 | Semiconductor Components Industries, Llc | Apparatus, systems and methods for average current and frequency control in a synchronous buck DC/DC LED driver |
US11251702B2 (en) | 2017-02-14 | 2022-02-15 | Cirrus Logic, Inc. | Boost converter with forced continuous conduction mode |
US10164543B2 (en) * | 2017-04-13 | 2018-12-25 | Semiconductor Components Industries, Llc | System and method for controlling power converter with adaptive turn-on delay |
US10840806B2 (en) * | 2017-05-25 | 2020-11-17 | Dialog Semiconductor (Uk) Limited | Preventing sub-harmonic oscillation with clock delay compensation, in a DC-DC switching converter |
CN107134922B (zh) * | 2017-07-05 | 2023-10-31 | 郑州工业应用技术学院 | 一种仪用电源的转换电路 |
KR102028318B1 (ko) * | 2018-01-23 | 2019-10-04 | 어보브반도체 주식회사 | 디지털 방식의 역전류를 차단할 수 있는 저전력 직류-직류 변환 장치 및 그것의 동작 방법 |
CN110544452B (zh) * | 2018-05-28 | 2021-08-17 | 京东方科技集团股份有限公司 | 供电时序控制电路及控制方法、显示驱动电路、显示装置 |
US10504848B1 (en) | 2019-02-19 | 2019-12-10 | Faraday Semi, Inc. | Chip embedded integrated voltage regulator |
US11069624B2 (en) | 2019-04-17 | 2021-07-20 | Faraday Semi, Inc. | Electrical devices and methods of manufacture |
WO2021029018A1 (ja) * | 2019-08-13 | 2021-02-18 | オムロン株式会社 | Dcdc変換装置の制御装置 |
US11063516B1 (en) | 2020-07-29 | 2021-07-13 | Faraday Semi, Inc. | Power converters with bootstrap |
CN113949270A (zh) * | 2021-12-22 | 2022-01-18 | 江苏由甲申田新能源科技有限公司 | 一种升压电路控制方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03501491A (ja) * | 1988-09-27 | 1991-04-04 | サリユーター・インコーポレイテツド | マンガン(2)キレート |
JP2000092824A (ja) * | 1998-09-10 | 2000-03-31 | Matsushita Electric Ind Co Ltd | スイッチングレギュレータおよびlsiシステム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9206020D0 (en) * | 1992-03-19 | 1992-04-29 | Astec Int Ltd | Transition resonant convertor |
US5481178A (en) | 1993-03-23 | 1996-01-02 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit |
US5912552A (en) * | 1997-02-12 | 1999-06-15 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | DC to DC converter with high efficiency for light loads |
JPH1169802A (ja) * | 1997-08-06 | 1999-03-09 | Fujitsu Denso Ltd | 同期整流回路 |
JPH11146637A (ja) * | 1997-11-06 | 1999-05-28 | Sony Corp | 電源回路及び電源回路制御方法 |
JP3418672B2 (ja) * | 1998-02-10 | 2003-06-23 | シャープ株式会社 | 同期整流回路 |
US6815936B2 (en) * | 2002-08-21 | 2004-11-09 | Intersil Americas Inc. | Closed loop diode emulator for DC-DC converter |
US6992906B1 (en) * | 2002-12-10 | 2006-01-31 | Edward Herbert | Synthetic rectifiers |
US7279877B1 (en) * | 2006-04-21 | 2007-10-09 | Linear Technology Corp. | Adaptive current reversal comparator |
-
2006
- 2006-07-28 JP JP2006207008A patent/JP4710749B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-27 US US11/878,936 patent/US7906942B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03501491A (ja) * | 1988-09-27 | 1991-04-04 | サリユーター・インコーポレイテツド | マンガン(2)キレート |
JP2000092824A (ja) * | 1998-09-10 | 2000-03-31 | Matsushita Electric Ind Co Ltd | スイッチングレギュレータおよびlsiシステム |
Also Published As
Publication number | Publication date |
---|---|
JP2008035641A (ja) | 2008-02-14 |
US20080049473A1 (en) | 2008-02-28 |
US7906942B2 (en) | 2011-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4710749B2 (ja) | Dc−dcコンバータの制御回路及び方法 | |
EP3443657B1 (en) | Dc-dc converter and control circuit | |
KR100811030B1 (ko) | 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 | |
JP5735732B2 (ja) | Dc/dcコンバータ制御回路、およびdc/dcコンバータ制御方法 | |
JP5071138B2 (ja) | 電流負帰還回路およびそれを用いるdc−dcコンバータ | |
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP6039327B2 (ja) | スイッチング電源装置 | |
JP5211959B2 (ja) | Dc−dcコンバータ | |
JP4493456B2 (ja) | 電源装置、及びそれを用いた携帯機器 | |
JP3614156B2 (ja) | 電源回路 | |
JP2010220378A (ja) | 電源装置及び電源制御装置 | |
US9184658B2 (en) | DC-DC converting circuit | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
KR20100088527A (ko) | Dcdc 컨버터 및 스위칭 제어 회로 | |
JP3637904B2 (ja) | 電源回路 | |
US20120242305A1 (en) | Switching circuit and dc-to-dc converter | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2013247574A (ja) | Pwm信号生成回路および半導体装置 | |
JP4325413B2 (ja) | 同期整流式dc/dcコンバータ | |
JP2011067025A (ja) | Dc−dcコンバータ | |
JP5799825B2 (ja) | Dc−dcコンバータ、半導体集積回路及びdc−dc変換方法 | |
JP2012010448A (ja) | Dc−dcコンバータ | |
JP2001136738A (ja) | スイッチングdc−dcコンバータ用制御回路 | |
JP5396878B2 (ja) | クロック同期回路 | |
JP2012196092A (ja) | 電源回路及びその動作制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4710749 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |