JPWO2009054143A1 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JPWO2009054143A1 JPWO2009054143A1 JP2009537944A JP2009537944A JPWO2009054143A1 JP WO2009054143 A1 JPWO2009054143 A1 JP WO2009054143A1 JP 2009537944 A JP2009537944 A JP 2009537944A JP 2009537944 A JP2009537944 A JP 2009537944A JP WO2009054143 A1 JPWO2009054143 A1 JP WO2009054143A1
- Authority
- JP
- Japan
- Prior art keywords
- delay
- conversion device
- voltage
- switching element
- power conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000005070 sampling Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 239000012141 concentrate Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Abstract
直列接続された複数のスイッチング素子のサージ電圧を抑制するとともに特定のスイッチング素子に損失が集中することのないスイッチング回路を備えた電力変換装置を提供する。このスイッチング回路は、2つの主電極と1つの制御電極を有するノンラッチング型のスイッチング素子9と、スイッチング素子9の主電極間に印加されている電圧を検出する電圧検出手段4と、電圧検出手段4によって検出された電圧に応じて前記制御電極に制御信号を注入する制御電流源6と、前記制御信号を遅延させる遅延手段12とを備えている構成とする。
Description
本発明は、IGBTやMOSFET等の電力用スイッチング素子を含むスイッチング回路を備えた電力変換装置に関する。
電力用スイッチング素子を用いた電力変換装置は、スイッチング素子の大容量化・高速化に伴い、その応用範囲を着実に広げている。このような電力用スイッチング素子において、特に、最近応用分野を伸ばしてきたのがMOSゲート型のスイッチング素子であるIGBTやMOSFETである。
IGBTやMOSFETは、オン・オフ状態を自己継続しないノンラッチング型のスイッチング素子であり、サイリスタ等のラッチング型のスイッチング素子に比べて、ゲート駆動による高い制御性が大きな利点となっている。このノンラッチング型のスイッチング素子においては、ターンオン・ターンオフのスイッチング過渡期においても、ゲート制御によってサージ電圧やサージ電流を抑制したり、スイッチング過渡期の電流や電圧の傾きを自在に制御したりすることが可能になる。
こうしたノンラッチング型スイッチング素子の特徴を生かした応用例として、アクティブゲート駆動技術を用いた多直列高圧変換装置がある。多直列高圧変換装置は、限られた耐圧の素子を多数個直列に接続することで、電力系統などの高電圧用途に用いることが可能な高圧変換装置を実現するものである。多直列変換装置では、直列に接続された多数個の素子間におけるわずかなスイッチングタイミングのずれによって、大きな電圧分担のばらつきが生じるという問題がある。これに対する対応策がアクティブゲート駆動技術である(例えば、特許文献1参照)。
従来からあるアクティブゲート駆動技術によるゲート駆動回路としては、例えば図7に示すようなものがある。すなわち、電力線21に接続されたスイッチング素子9の制御入力端子であるゲート電極は、ゲート抵抗3を介して電圧増幅器2に接続されているとともに、制御電流源6の出力にも接続されている。制御電流源6の入力は電圧増幅器5の出力に接続され、電圧増幅器5の入力には、分圧用の抵抗4a、および4bによって分圧されたスイッチング素子9のコレクタ・エミッタ間電圧が印加されている。
このような回路構成によって通常動作の状態では、電圧増幅器2を介して印加されるゲート信号に従ってスイッチング素子9がオン・オフ動作を行うが、スイッチング素子9のターンオフ時にサージ電圧が発生した場合には、制御電流源6よりの出力電流が増大する。すると制御電流源6よりスイッチング素子9のゲート端子に流入する電流によってスイッチング素子9のゲート電圧が上昇し、これによってスイッチング素子9のコレクタ電流は増大し、結果として、スイッチング素子9のコレクタ電圧が下降する。このような動作によって、スイッチング素子9のサージ電圧を抑制するものである。
特開2005−86940号公報
上記のアクティブゲート駆動技術は、スイッチング素子の主電圧Vceをゲート駆動回路においてフィードバック制御することで、サージ電圧の発生を抑制するものである。こうした方式の場合、スイッチング素子以外にはなんらの主回路素子も要しないという点では、回路構成が簡素となる利点があるが、一方、スイッチング素子が損失のすべてを負担しなければならないために、素子損失が増大するという問題がある。この問題を、以下図8を参照して詳細に説明する。
アクティブゲート駆動技術によってピークサージ電圧を抑制する場合には、ターンオフ時にサージ電圧を抑制している期間に余分の損失が発生する。図7における期間IIがそれである。期間IIでは、コレクタ電圧を一定の値にクランプするようにアクティブゲート駆動回路が作動している。ターンオフ時のコレクタ電圧は、コレクタ電流の時間微分値であるdIc/dtに比例するので、期間IIではdIc/dt、すなわちコレクタ電流の傾きが一定の値となる。期間IIにおけるコレクタ・エミッタ間電圧をVcep、期間IIの時間幅をt2、コレクタ電流の最大値をIcpとして、テイル電流が十分小さいと仮定すれば、期間IIにおけるスイッチング素子の損失E2は、
となる。すなわち、期間IIにおけるスイッチング素子の損失は、期間IIの時間幅に比例する。
一方、直列接続された多数個のスイッチング素子によって構成された電力変換装置にアクティブゲート駆動技術を適用した場合は、コレクタ電流は直列接続されたどのスイッチング素子でも同一であるが、個々のスイッチング素子の動作タイミングのばらつきのために、早くターンオフするスイッチング素子がより大きな損失を分担する。この関係について図9を参照して説明する。
図9において、電力変換装置を構成する1つのアームが3つのスイッチング素子を直列して構成されているものとする。それぞれのスイッチング素子のコレクタ・エミッタ間電圧をVce1,Vce2,Vce3とする。コレクタ電流Icは直列に接続されたいずれの素子でも共通である。ここで、スイッチング素子1が他の2つのスイッチング素子2,3よりも蓄積時間が短く、早くターンオフを開始したとする。図9の期間Iにおいて、スイッチング素子1のターンオフが始まり、Vce1が上昇するが、他のスイッチング素子2,3の電圧はまだ上昇しない。アクティブゲート駆動されているスイッチング素子1の電圧Vce1は、アクティブゲート駆動回路によって決まる一定の電圧Vcepに達するとクランプされ、期間IIaが始まる。期間IIaの間、スイッチング素子1のコレクタ・エミッタ間電圧Vce1はVcepにクランプされ、他のスイッチング素子2,3のターンオフも始まる、アームの電圧がまだ低いためにコレクタ電流Icの減少はそれほど顕著ではない。直列数が多く、アーム全体の電圧に比べてスイッチング素子1つの分担電圧が低い場合には、期間IIaの間ではコレクタ電流Icはほとんど減少しない。期間IIbにいたって、他のスイッチング素子の電圧もまたVcepにクランプされ、コレクタ電流Icの減少は顕著になり、やがてはほぼ0となり、期間IIbは終了する。
このように、早くターンオフを始めたスイッチング素子は他のスイッチング素子に比べて時間t2aの間は余分に損失を消費することになる。このときの損失は、図9の例であれば、ターンオフが遅いスイッチング素子に比べて最大では
となる。
素子のスイッチング速度は素子自身の特性のばらつきによって決まるものであり、ゲート抵抗などの使用条件が一定ならば変動することはないから、直列接続された複数のスイッチング素子のうち、速度が速いスイッチング素子は常に決まっている。このように、複数のスイッチング素子を直列接続したアームによって構成される電力変換器にアクティブゲート駆動技術を適用した場合、スイッチングが早い素子が常に他の素子よりも大きな損失を消費しなければならないことになる。
本発明は、上記課題を鑑みてなされたもので、直列接続された複数のスイッチング素子のサージ電圧を抑制するとともに特定のスイッチング素子に損失が集中することのないスイッチング回路を備えた電力変換装置を提供することを目的とする。
上記課題を解決するために、本発明に係る電力変換装置は、少なくとも2以上のスイッチング回路が直列に接続されてなる電力変換装置であって、前記スイッチング回路の少なくとも1つが、2つの主電極と1つの制御電極を有するノンラッチング型のスイッチング素子と、前記スイッチング素子の主電極間に印加されている電圧を検出する電圧検出器と、前記電圧検出器によって検出された電圧に応じて前記制御電極に制御信号を注入する制御電流源と、前記制御信号を所定の遅延時間だけ遅延させる遅延器とを備えていることを特徴とする。
本発明によれば、直列接続された複数のスイッチング素子を備えた電力変換装置において、スイッチング素子に印加されるサージ電圧を抑制することができるとともに、特定のスイッチング素子に損失が集中することを防ぐことができる。
1a,1b…ゲート電源、2,5,13…電圧増幅器、3…ゲート抵抗、4…電圧検出器、4a,4b…分圧用の抵抗、6…制御電流源、7…コンデンサ、8…ダイオード、9…スイッチング素子、10…フライホイールダイオード、11…アクティブゲート回路、12…遅延器、14…ゲート信号、15…遅延量設定信号、16…サンプルホールド回路、17…遅延量調整器、18…サンプリング制御回路、19…タイマーカウンタ、20…ディジタル/アナログ変換器、21…電力線
以下、本発明の4つの実施の形態を図1〜図6を参照して説明する。なお、各実施の形態において前記図7における構成要素と同一ないし同等のものは、前記と同じ符号を以て示し、重複した説明を省略する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態のスイッチング回路の構成および信号の流れを示す図である。本実施の形態のスイッチング回路は、電力線21に接続されたスイッチング素子9と、このスイッチング素子9のゲート端子に接続されたアクティブゲート回路11とを備え、アクティブゲート回路11は、電圧増幅器2,5と、ゲート抵抗3と、制御電流源6とを備えている。また、スイッチング素子9のエミッタ側の電圧を検出して電圧増幅器5に信号を出力する電圧検出器4と、ゲート信号14および遅延量設定信号15を入力されて出力信号を電圧増幅器2に対して出力する遅延器12を備えている。スイッチング素子9は、IGBT,MOSFETなどの電圧で制御されるノンラッチング型のスイッチング素子である。さらに、本実施の形態の電力変換装置は、直流を交流に変換するために、図1に示したスイッチング回路を複数直列に接続してなるアームを備えている。
図1は、本発明の第1の実施の形態のスイッチング回路の構成および信号の流れを示す図である。本実施の形態のスイッチング回路は、電力線21に接続されたスイッチング素子9と、このスイッチング素子9のゲート端子に接続されたアクティブゲート回路11とを備え、アクティブゲート回路11は、電圧増幅器2,5と、ゲート抵抗3と、制御電流源6とを備えている。また、スイッチング素子9のエミッタ側の電圧を検出して電圧増幅器5に信号を出力する電圧検出器4と、ゲート信号14および遅延量設定信号15を入力されて出力信号を電圧増幅器2に対して出力する遅延器12を備えている。スイッチング素子9は、IGBT,MOSFETなどの電圧で制御されるノンラッチング型のスイッチング素子である。さらに、本実施の形態の電力変換装置は、直流を交流に変換するために、図1に示したスイッチング回路を複数直列に接続してなるアームを備えている。
上記のように構成された本実施の形態のスイッチング回路の動作を以下に説明する。遅延器12は、遅延量設定信号15に基づいてゲート信号14を遅延させて電圧増幅器2に供給する。ゲート信号14は、電力変換装置内部の低電位部に置かれた制御部からすべてのスイッチング素子に共通に供給されるが、蓄積時間が短いスイッチング素子では、ゲート信号がオフに切り替わってから、実際にスイッチング素子がオフ動作するまでの時間が短いために、前述のとおり常に他の素子よりも多くの損失を分担することになる。そこで、蓄積時間が短いスイッチング素子については、遅延量設定信号15のレベルを他のスイッチング素子より高く設定することによって遅延器12の遅延量を多くして、他のスイッチング素子とターンオフタイミングを揃えることで、他のスイッチング素子と同等の損失分担で済むようにする。
ところで、スイッチング素子の動作遅れは主としてターンオフ側で発生する。これは特にIGBTのようなバイポーラ動作をするスイッチング素子の場合に顕著であるが、こうしたスイッチング素子の場合、素子特性のばらつきに起因する動作遅れのばらつきの調整はターンオフ側のみで行い、ターンオン側についてはばらつきの調整を行わないようにすることが望ましい。こうした場合には、遅延器12はターンオフ側のみに動作するような構成とするか、あるいは、ターンオン側とターンオフ側とで異なる遅延器を用いることが望ましい。
このように本実施の形態によれば、直列接続された複数のスイッチング素子を備えた電力変換装置において、スイッチング素子に印加されるサージ電圧を抑制することができるとともに、特定のスイッチング素子に損失が集中することを防ぐことができる。
(第2の実施の形態)
ここで、第2の実施の形態として、第1の実施の形態における遅延量設定信号の設定方法について説明する。この遅延量設定信号の設定方法には大きく分けて2つの方法が考えられる。一つは工場出荷時に遮断試験などを行い、各スイッチング素子の蓄積時間の差による動作遅れの差を吸収するように遅延量を設定する方法であり、もう一つは運転中にスイッチング素子の動作遅れの差を検知して動的に遅延量を調整する方法である。本実施の形態は後者の方法を具体化するものである。すなわち図2に示すように、図1に示した構成のほかに、サンプルホールド回路16と遅延量調整器17とサンプリング制御回路18を備えている。
ここで、第2の実施の形態として、第1の実施の形態における遅延量設定信号の設定方法について説明する。この遅延量設定信号の設定方法には大きく分けて2つの方法が考えられる。一つは工場出荷時に遮断試験などを行い、各スイッチング素子の蓄積時間の差による動作遅れの差を吸収するように遅延量を設定する方法であり、もう一つは運転中にスイッチング素子の動作遅れの差を検知して動的に遅延量を調整する方法である。本実施の形態は後者の方法を具体化するものである。すなわち図2に示すように、図1に示した構成のほかに、サンプルホールド回路16と遅延量調整器17とサンプリング制御回路18を備えている。
電圧検出器4の出力がサンプルホールド回路16に入力され、遅延量調整器17は、サンプルホールド回路16の出力に応じて調整された遅延量設定信号15を出力し、これによって遅延器12がゲート信号14を遅延させて、スイッチング素子9を駆動するゲート信号を発生させる。サンプルホールド回路16は、サンプリング制御回路18によって制御され、ゲート信号14に基づいて電力変換装置出力電流の1周期ないしはそれ以上の期間にわたって、ホールド出力のリセットおよびターンオフタイミングに合わせたサンプリング動作を行う。
多くの電力変換装置では正弦波変調PWM(パルス幅変調)方式が用いられているが、この場合の、変換装置の各部の電圧・電流波形は図3のようになる。変換装置出力電流はほぼ正弦波であり、スイッチング素子9の電流は、並列に入っているフライホイールダイオード(FWD)10の電流も含めて考えれば、PWMスイッチングによって出力電流に刻みが入った形となる。ここで、スイッチング素子9のコレクタ・エミッタ間電圧Vceは静的には電源電圧と等しくなるが、ターンオフ直後のサージ電圧の大きさはおおむねスイッチング素子9に流れる電流が大きいほど大きくなる性質がある。そのため、図3に示すように、コレクタ・エミッタ間電圧Vceのピーク値は変換装置出力電流の1周期のうちで変化することになる。
スイッチング回路および電力変換装置で対応するべきは、もっとも損失が大きくなるスイッチングタイミングであり、それは1周期のうちでもっとも大きな電流をスイッチング素子9が遮断するタイミングである。そこで、図3に示すように、コレクタ・エミッタ間電圧を電圧検出器4で検出した後に、サンプルホールド回路16を用いてゲート信号14のターンオフタイミングと同期してサンプリングを行い、現在のホールド出力と比較してサンプル値がホールド出力を上回るときにはホールド値をサンプル値と等しくするようにする。このようなサンプルホールド動作を1周期にわたって行うことによって、1周期の終わりにはサンプルホールド回路16の出力はコレクタ・エミッタ間電圧Vceの最大値に相当する値となる。
したがって、図2のような構成とすることにより、遅延器12によるゲート信号の遅延量は、電力変換装置の1周期ないしはそれ以上の期間の中でのコレクタ・エミッタ間電圧の最大値を抑制するように調整されることになる。すなわち、スイッチング素子9の遅れを遅延器12によって補償する動作が行われることになる。
(第3の実施の形態)
前記第2の実施の形態では、遅延量調整をスイッチング素子9のコレクタ・エミッタ間電圧Vceによって行っていたが、アクティブゲート駆動によってコレクタ・エミッタ間電圧Vceのピーク値をクランプする動作領域に入った場合には、この手法ではスイッチング素子9の動作遅れの影響を判断するのは困難になる。ある程度以上スイッチング素子9のスイッチング遅れが少ない場合には、コレクタ・エミッタ間電圧Vceのピーク電圧の最大値はクランプされてしまうためである。こういう状況に対応するのが、本実施の形態である。本実施の形態のスイッチング回路は図4に示すように、第2の実施の形態(図2)におけるサンプルホールド回路16の代りにタイマーカウンタ19とディジタル/アナログ(DA)変換器20を備えた構成である。
前記第2の実施の形態では、遅延量調整をスイッチング素子9のコレクタ・エミッタ間電圧Vceによって行っていたが、アクティブゲート駆動によってコレクタ・エミッタ間電圧Vceのピーク値をクランプする動作領域に入った場合には、この手法ではスイッチング素子9の動作遅れの影響を判断するのは困難になる。ある程度以上スイッチング素子9のスイッチング遅れが少ない場合には、コレクタ・エミッタ間電圧Vceのピーク電圧の最大値はクランプされてしまうためである。こういう状況に対応するのが、本実施の形態である。本実施の形態のスイッチング回路は図4に示すように、第2の実施の形態(図2)におけるサンプルホールド回路16の代りにタイマーカウンタ19とディジタル/アナログ(DA)変換器20を備えた構成である。
本実施の形態のスイッチング回路においては、制御電流源6への入力信号をタイマーカウンタ19で監視し、アクティブゲート回路11が動作している時間をタイマーカウンタ19によってカウントする。カウントした出力はDA変換器20によってアナログ信号に変換され、遅延量調整器17によって遅延量設定信号15に変換され、遅延器12の遅延量を決定する。サンプリング制御回路18はゲート信号14に基づいてタイマーカウンタ19およびDA変換器20の動作を制御する。
これにより、スイッチング素子9の電圧がある一定の値を超えるとアクティブゲート回路11が動作し、その動作時間に応じて遅延量が設定されることになる。このようにして、スイッチング素子9のスイッチング動作が他の素子に比べて速い時には遅延量が大きくなり、他の素子との動作時間のずれを小さく抑えて、損失の増大を抑えることが可能になる。
なお、本実施の形態は、電圧検出器4の出力のピーク値から所定の値を引き去った値、あるいは、制御電流源6の動作時間から所定の値を引き去った値に比例して遅延量を増大させるようにしてもよい。
さらに、例えば、制御電流源6への入力信号を誤認した場合などには、遅延量が極端に大きく設定され、素子損失が増大してしまう恐れがある。これを防ぐために、遅延量の設定値を所定の許容範囲内に制限する制限手段を備えた構成としてもよい。
(第4の実施の形態)
本実施の形態では、上記第2、第3の実施の形態(図2、図4)の構成に加えて、遅延量の設定を変更したときに、設定変更前後の制御電流源6の動作時間を比較する比較手段を備えた構成とする。比較手段は、遅延量を一定時間だけ増大させたことにより動作時間が長くなってしまった場合に、変更前の設定に戻すことができる。この比較手段の動作を図5のフローチャートによって説明する。
本実施の形態では、上記第2、第3の実施の形態(図2、図4)の構成に加えて、遅延量の設定を変更したときに、設定変更前後の制御電流源6の動作時間を比較する比較手段を備えた構成とする。比較手段は、遅延量を一定時間だけ増大させたことにより動作時間が長くなってしまった場合に、変更前の設定に戻すことができる。この比較手段の動作を図5のフローチャートによって説明する。
まず、遅延量調整器17にアクティブゲート回路11の動作時間(変更前の動作時間)が入力され(ステップS2)、一定の時間だけ増大された遅延量(変更後の遅延量)が出力される(ステップS3,S4)。1周期以上の時間経過後(ステップS5)、再度、遅延量調整器17にアクティブゲート回路11の動作時間(変更後の動作時間)が入力される(ステップS6)。ここで、変更前の動作時間と変更後の動作時間とが比較され(ステップS7)、変更後の動作時間が変更前の動作時間よりも長い場合には、遅延量が変更前の遅延量に戻される(ステップS8)。一方、変更後の動作時間が変更前の動作時間以上である場合には、遅延量は変更後の遅延量のままである。
なお、変形例として、比較手段は、設定変更前後の電圧検出器4の出力のピーク値を比較するものでもよい(ステップ7)。
(第5の実施の形態)
本実施の形態では、上記第2、第3の実施の形態(図2、図4)における遅延量調整器17について説明する。損失の発生に基づくスイッチング素子の温度上昇を決めるスイッチング素子の熱時定数は数百ミリ秒から数秒と、電気的な動作に比べてはるかに長い。これを考慮すれば、遅延量調整器17としては、単に時定数の長い積分動作を行うことが考えられる。これに対して、遅延量調整器17の動作をディジタル的に行うことも考えられる。このディジタル的に行う場合の動作を図6のフローチャートによって説明する。
本実施の形態では、上記第2、第3の実施の形態(図2、図4)における遅延量調整器17について説明する。損失の発生に基づくスイッチング素子の温度上昇を決めるスイッチング素子の熱時定数は数百ミリ秒から数秒と、電気的な動作に比べてはるかに長い。これを考慮すれば、遅延量調整器17としては、単に時定数の長い積分動作を行うことが考えられる。これに対して、遅延量調整器17の動作をディジタル的に行うことも考えられる。このディジタル的に行う場合の動作を図6のフローチャートによって説明する。
まず、遅延量調整器17にアクティブゲート回路11の動作時間が入力され(ステップS2)、この動作時間が所定の閾値と比較される(ステップS3)。そして、閾値を超えていて、かつ、遅延量が最大値を下回っている場合(ステップS4)には、遅延量を一定の時間だけ増大させ(ステップS5)、その遅延量を出力する(ステップS6)。1周期以上の時間経過後(ステップ7)、再度、遅延量調整器17にアクティブゲート回路11の動作時間が入力される(ステップS2)。これにより、アクティブゲート回路11がある一定以上の時間動作している場合には、遅延量が増大するというサイクルが続き、やがてアクティブゲート回路11の動作時間が閾値以下となったときに安定する。
なお、変形例として、電圧検出器4の出力のピーク値が所定の値を超えている場合に遅延時間を単位時間だけ増大させるようにしてもよい。
Claims (13)
- 少なくとも2以上のスイッチング回路が直列に接続されてなる電力変換装置であって、
前記スイッチング回路の少なくとも1つが、
2つの主電極と1つの制御電極を有するノンラッチング型のスイッチング素子と、
前記スイッチング素子の主電極間に印加されている電圧を検出する電圧検出器と、
前記電圧検出器によって検出された電圧に応じて前記制御電極に制御信号を注入する制御電流源と、
前記制御信号を所定の遅延時間だけ遅延させる遅延器と
を備えていることを特徴とする電力変換装置。 - 前記遅延時間は、前記電力変換装置の動作の少なくとも1周期の期間における前記電圧検出器の出力のピーク値に基づいて設定されること
を特徴とする請求の範囲1に記載の電力変換装置。 - 前記電圧検出器の出力のピーク値から所定の値を引き去った値に比例して、前記遅延時間を増大させること
を特徴とする請求の範囲2に記載の電力変換装置。 - 前記電圧検出器の出力のピーク値が所定の値を超えている場合には、前記遅延時間を単位時間だけ増大させること
を特徴とする請求の範囲2に記載の電力変換装置。 - 前記遅延時間の設定を変更したときに、設定変更前後の前記電圧検出器の出力のピーク値を比較する比較手段を備えていること
を特徴とする請求の範囲3または4に記載の電力変換装置。 - 前記遅延時間の設定値の最大値を制限する制限手段を備えていること
を特徴とする請求の範囲3ないし5のいずれか一つに記載の電力変換装置。 - 前記電圧検出器からの出力が入力されるサンプルホールド回路と、
前記サンプルホールド回路を制御するサンプリング制御回路と、
前記サンプルホールド回路からの出力に応じて調節された遅延量設定信号を前記遅延器に出力する遅延量調整器と、
を備えていることを特徴とする請求の範囲3ないし6のいずれか一つに記載の電力変換装置。 - 前記遅延時間は、前記電力変換装置の動作の少なくとも1周期の期間における前記制御電流源の動作時間に基づいて設定されること
を特徴とする請求の範囲1に記載の電力変換装置。 - 前記制御電流源の動作時間から所定の値を引き去った値に比例して、前記遅延時間を増大させること
を特徴とする請求の範囲8に記載の電力変換装置。 - 前記制御電流源の動作時間が所定の値を超えている場合には、前記遅延時間を単位時間だけ増大させること
を特徴とする請求の範囲8に記載の電力変換装置。 - 前記遅延時間の設定を変更したときに、設定変更前後の前記制御電流源の動作時間を比較する比較手段を備えていること
を特徴とする請求の範囲9または10に記載の電力変換装置。 - 前記遅延時間の設定値の最大値を制限する制限手段を備えていること
を特徴とする請求の範囲8ないし11のいずれか一つに記載の電力変換装置。 - 前記制御電流源への入力信号を監視することにより前記制御電流源の動作時間をカウントするタイマーカウンターと、
前記タイマーカウンターからの出力をアナログ信号に変換するディジタル/アナログ変換器と、
前記タイマーカウンターおよび前記ディジタル/アナログ変換器を制御するサンプリング制御回路と、
前記ディジタル/アナログ変換器からの出力に応じて調節された遅延量設定信号を前記遅延器に出力する遅延量調整器と、
を備えていることを特徴とする請求の範囲8ないし12のいずれか一つに記載の電力変換装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276424 | 2007-10-24 | ||
JP2007276424 | 2007-10-24 | ||
PCT/JP2008/003026 WO2009054143A1 (ja) | 2007-10-24 | 2008-10-24 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009054143A1 true JPWO2009054143A1 (ja) | 2011-03-03 |
Family
ID=40579251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009537944A Withdrawn JPWO2009054143A1 (ja) | 2007-10-24 | 2008-10-24 | 電力変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8836311B2 (ja) |
EP (1) | EP2204897B1 (ja) |
JP (1) | JPWO2009054143A1 (ja) |
CN (1) | CN101836350B (ja) |
WO (1) | WO2009054143A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8611109B2 (en) * | 2010-09-30 | 2013-12-17 | Infineon Technologies Ag | Flyback converter with an adaptively controlled rectifier arrangement |
CN107996017B (zh) * | 2015-09-03 | 2020-07-03 | 三菱电机株式会社 | 功率转换装置 |
JP6602266B2 (ja) | 2016-06-06 | 2019-11-06 | 株式会社東芝 | 半導体装置、電力変換装置、及び、車両 |
US10326373B1 (en) | 2017-12-29 | 2019-06-18 | Texas Instruments Incorporated | Programmable switching converter |
WO2020059262A1 (ja) * | 2018-09-19 | 2020-03-26 | パナソニックIpマネジメント株式会社 | 突入電流抑制装置及びモータ駆動装置 |
JP7273629B2 (ja) * | 2019-06-25 | 2023-05-15 | 株式会社東芝 | 電力変換装置 |
CN110994961B (zh) * | 2019-12-24 | 2020-11-20 | 浙江大学 | 功率开关管串联运行门极电压幅值补偿均压方法和电路 |
JP2022043842A (ja) | 2020-09-04 | 2022-03-16 | 株式会社東芝 | 電子回路及び電力変換器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4335857A1 (de) * | 1993-10-21 | 1995-04-27 | Abb Management Ag | Stromrichterschaltungsanordnung und Verfahren zur Ansteuerung derselben |
JP3254159B2 (ja) * | 1997-02-04 | 2002-02-04 | セイコーインスツルメンツ株式会社 | 充放電制御回路 |
DE19838389C1 (de) * | 1998-08-24 | 2000-03-09 | Siemens Ag | Verfahren und Vorrichtung zur Steuerung eines abschaltbaren Stromrichterventils mit der Reihenschaltzahl Zwei oder größer |
JP2000324799A (ja) * | 1999-05-10 | 2000-11-24 | Meidensha Corp | 半導体電力変換器 |
JP2001231247A (ja) * | 2000-02-17 | 2001-08-24 | Fuji Electric Co Ltd | ゲート駆動方法 |
JP3791400B2 (ja) * | 2001-11-22 | 2006-06-28 | 三菱電機株式会社 | 半導体装置 |
JP3883925B2 (ja) * | 2002-07-30 | 2007-02-21 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
JP4230190B2 (ja) * | 2002-10-16 | 2009-02-25 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
JP2004228768A (ja) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | ゲート駆動回路 |
JP4313088B2 (ja) * | 2003-05-22 | 2009-08-12 | 三菱電機株式会社 | 半導体装置 |
JP3799341B2 (ja) * | 2003-07-25 | 2006-07-19 | 株式会社東芝 | ゲート駆動回路及び半導体装置 |
JP4342251B2 (ja) * | 2003-09-10 | 2009-10-14 | 株式会社東芝 | ゲート駆動回路 |
JP4874665B2 (ja) * | 2006-02-14 | 2012-02-15 | 株式会社東芝 | ゲート駆動回路 |
JP4710749B2 (ja) * | 2006-07-28 | 2011-06-29 | 富士電機システムズ株式会社 | Dc−dcコンバータの制御回路及び方法 |
-
2008
- 2008-10-24 EP EP08843267.9A patent/EP2204897B1/en active Active
- 2008-10-24 CN CN2008801125488A patent/CN101836350B/zh active Active
- 2008-10-24 JP JP2009537944A patent/JPWO2009054143A1/ja not_active Withdrawn
- 2008-10-24 WO PCT/JP2008/003026 patent/WO2009054143A1/ja active Application Filing
-
2010
- 2010-04-09 US US12/757,491 patent/US8836311B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8836311B2 (en) | 2014-09-16 |
CN101836350A (zh) | 2010-09-15 |
US20100219877A1 (en) | 2010-09-02 |
EP2204897A1 (en) | 2010-07-07 |
CN101836350B (zh) | 2013-02-06 |
WO2009054143A1 (ja) | 2009-04-30 |
EP2204897A4 (en) | 2017-04-05 |
EP2204897B1 (en) | 2019-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4874665B2 (ja) | ゲート駆動回路 | |
JPWO2009054143A1 (ja) | 電力変換装置 | |
KR100353293B1 (ko) | 직렬회로반도체스위치의구동방법및회로장치 | |
JP6170119B2 (ja) | 電源スイッチを駆動するためのシステムおよび方法 | |
JP5057713B2 (ja) | スイッチング素子駆動回路 | |
US20120230076A1 (en) | Voltage balancing | |
JP4512671B1 (ja) | 電力変換回路 | |
US8854109B2 (en) | Method for controlling two electrically series-connected reverse conductive IGBTs of a half bridge | |
JP2009225506A (ja) | 電力変換器 | |
JP2016220101A (ja) | パワートランジスタ駆動装置 | |
JP5831528B2 (ja) | 半導体装置 | |
CN105281729B (zh) | 用于控制功率半导体开关的方法和电路 | |
JP2021013259A (ja) | ゲート駆動装置及び電力変換装置 | |
JP4342251B2 (ja) | ゲート駆動回路 | |
US11757444B2 (en) | Semiconductor element drive device and power conversion apparatus | |
JP2015089049A (ja) | 半導体装置 | |
JP2011024382A (ja) | ゲート駆動回路 | |
CN111869068B (zh) | 开关装置以及开关装置的控制方法 | |
JP2008048569A (ja) | 半導体スイッチング素子の駆動回路および電力変換装置 | |
EP2768140A1 (en) | Method of switching a semiconductor device | |
JP4713347B2 (ja) | 半導体素子の駆動回路 | |
Ting et al. | Digital control of IGBTs for module shutdown in input-series and output-parallel connected modular DC-DC converter | |
JP2008301617A (ja) | 電力変換器の保護装置 | |
JP6992920B1 (ja) | 電力変換装置の駆動制御装置 | |
WO2014101075A1 (en) | Systems and methods for control of power semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110422 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120110 |