JP2011024382A

JP2011024382A - ゲート駆動回路

Info

Publication number: JP2011024382A
Application number: JP2009169273A
Authority: JP
Inventors: Akitake Takizawa; 聡毅滝沢
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-07-17
Filing date: 2009-07-17
Publication date: 2011-02-03

Abstract

【課題】電力用半導体素子を不必要にターンオフさせないようにし、損失を増加させないようにする。
【解決手段】IGBT４等のゲート駆動回路で、コレクタ・ゲート間にツェナーダイオード17を接続したものにおいて、IGBT４のチップ温度Tjをダイオード８を介して検出し、温度検出値Tjが設定値以下の時のみスイッチ素子９をオンしてツェナーダイオード17を動作させ、サージ電圧を低減させるためのクランプ動作を行なうが、温度検出値Tjが設定値以上の時はスイッチ素子９をオフとして、クランプ動作をさせないようにする。
【選択図】図１

Description

この発明は、IGBT（絶縁ゲート型バイポーラトランジスタ）などの電圧駆動形半導体素子のゲート駆動回路に関する。

図４に、IGBTを用いたインバータの主回路図を示す。
同図において、１は直流電源回路（交流入力インバータの場合は、整流器＋電解コンデンサとなり、電圧値をEdとする）、２は直流から交流に変換するIGBTおよびダイオード６組よりなるインバータ回路、4はIGBT、5はIGBT４にそれぞれ逆並列に接続されたダイオード、6はモータ等の負荷、7はゲート駆動信号Gdを生成する制御回路である。31,32は各IGBT4のゲート駆動回路であるが、図示の都合上１相分についてのみ記載している。また、81,82は直流電源回路1とインバータ回路2との間の配線インダクタンス（Ls）を示す。

図５にゲート駆動回路31の詳細を示す。ゲート駆動回路32においても同様の構成である。11はゲート駆動回路31の駆動用の正側電源、12は同じく負側電源、13はフォトカプラなどの信号用絶縁器で、図４の制御回路７からのゲート駆動信号Gdを受けて、トランジスタバッファ回路14,15に信号Scを出力する。トランジスタバッファ回路14,15は信号Scを受けて、トランジスタ14がオンのときIGBT4のゲートに対して正側電源11より電流を供給するか、またはトランジスタ15がオンのときIGBT4のゲートに対し、負側電源12を介してIGBT4のゲートの充電電荷の放電を行なう。抵抗16は、その際の電流を制限するためのものである。

ツェナーダイオード17は、IGBT4のターンオフ時において、IGBT4のコレクタ・ゲート間の電圧が、ツェナーダイオード17のツェナー電圧（Vz）以上となった場合に、ブレイクダウンし、ツェナー電流がIGBTのコレクタ側からゲートに向けて流れ込む。
その結果、ゲート電位が上昇し、IGBTはターンオンのような動作となり、ターンオフ時のdi/dtは低減し、IGBTのコレクタ・エミッタ間のサージ電圧はVzにクランプされる。また、18は逆電流ブロック用のダイオードである。つまり、図5の回路は、ターンオフサージ電圧が高い場合に、IGBTを素子耐圧以下に抑えるために設けられる。

図６にツェナーダイオード17，ダイオード18を接続しない場合の、IGBTのターンオフ波形例（ｉ_cとｖ_CE）を示す。同図（ａ）が小電流時、同（ｂ）が大電流時である。その際、サージ電圧は概ね、次の（１）式のように表わされ、
ｖ_CE(peak)＝Ed+ΔV＝Ed+2・Ls・di/dt…（１）
ｖ_CE(peak)は、一般にEdが高いほど、またｉ_cが大きいほど高くなる。

また、図７にターンオフサージ電圧の低減を目的に、ツェナーダイオード17，ダイオード18を接続した場合の、IGBTのターンオフ波形例（ｉ_cとｖ_CE）を示す。
同図（ｂ）に示すように、大電流遮断時などにおいてサージ電圧が高い場合は、ｖ_CE(peak)がVzにクランプ（ｖ_CE(peak)＝Vz）される。そのため図６（ｂ）と比較して、
ｔ_f1＜ｔ_f2…（２）
ΔＶ１＞ΔＶ２…（３）
となる。一方、ターンオフ損失については、図７（ｂ）の方がｔ_fが長い（ｔ_f2＞ｔ_f1）分だけ大きくなる。

図８に、温度センサ付ゲート駆動回路の従来例を示す。
19はIGBTのチップ温度を測定するためのダイオードである。IGBTの近傍に設けられるものであり、IGBTに内蔵されてもよい。ダイオード19にゲート駆動回路内の電流源20から電流を流し、ダイオード19のアノード−カソード間の電圧（Vf）を測定する。ダイオードの電圧温度特性は図９のようになることを利用して、温度を測定する。また、図８では温度検出値を増幅回路21を介して、図６の制御回路７に出力する例を示す。

なお、IGBTのコレクタ・ゲート間にツェナーダイオードを接続し、IGBTターンオフ時のサージ電圧を低減する例としては、例えば特許文献１に示すものがあり、またチップ温度を測定するための温度センサをIGBTチップ内に内蔵する例としては、例えば特許文献２に示すものがある。

特開２００１−２３１２４７号公報特開２００７−０７１７９６号公報

一般に、IGBTやダイオードなどの半導体の耐圧は、そのチップ温度が低いほど低下する特性を持つ。例えば耐圧１２００Ｖ級の素子の場合，常温より高温では１２００Ｖ以上の実質的な耐圧を有するが，氷点下ではその耐圧が低下する。そのため、ターンオフサージ特性を考慮して耐圧設計をする場合は、それら半導体が適用される装置の動作環境の最低温度を考慮したうえで実施する必要がある。温度による耐圧低下と高サージ電圧対策として、図５のようにIGBTのコレクタとゲートの間にツェナーダイオードを接続するものがあるが、クランプされる電圧となるツェナー電圧の決定には、低温時の耐圧低下特性を考慮する必要があるため、特に極低温下（例えば０℃以下）で適用する場合は、低めのツェナー電圧を持つツェナーダイオードを選定する必要がある。

一方、図５の回路によれば、サージ電圧が設定値以上に達すると常にクランプ動作が実施されるため、チップ温度が高い場合は、不必要に耐圧余裕がある動作となる。さらには、ターンオフ損失が増加するという弊害もある。
従って、この発明の課題は、チップ温度の耐性特性に応じたサージ電圧抑制を行なうことにより、高温時のスイッチング損失の増加現象を軽減もしくは無くし、信頼性が高く低損失で安価なシステムを提供することにある。

上記のような課題を解決するため、請求項１の発明では、電力変換器に用いられる電圧形電力用半導体素子がターオフするときのサージ電圧を低減するために、前記半導体素子のゲートとコレクタ間にゲート側をアノードとするツェナーダイオードを接続したゲート駆動回路において、
前記ツェナーダイオードと直列にスイッチ素子を接続し、前記半導体素子のチップ温度検出値またはその推定値がある設定値以下の場合に、前記スイッチ素子をオンさせることを特徴とする。

また、請求項２の発明では、電力変換器に用いられる電圧形電力用半導体素子がターオフするときのサージ電圧を低減するために、前記半導体素子のゲートとコレクタ間にゲート側をアノードとするツェナーダイオードを２つ並列に接続するとともに、この各ツェナーダイオードと直列にそれぞれスイッチ素子を接続し、これら並列接続された各スイッチ素子の少なくとも一方を、前記半導体素子のチップ温度検出値またはその推定値に応じてオンまたはオフさせることを特徴とする。

この発明によれば、チップ温度の耐圧特性に応じたサージ電圧抑制が実施されるため、高温時のスイッチング損失の増加現象が軽減もしくは無くなり、その結果、信頼性が高く低損失かつ安価なシステム構築が可能となる利点がもたらされる。

この発明の実施の形態を示す回路図である。この発明の別の実施の形態を示す回路図である。図２の動作説明図である。一般的なインバータ主回路図である。ゲート駆動回路の従来例を示す回路図である。図５でツェナーダイオード無しの場合のIGBTターンオフ波形例を示す波形図である。図５でツェナーダイオード有りの場合のIGBTターンオフ波形例を示す波形図である。温度センサ付ゲート駆動回路の従来例を示す回路図である。ダイオード温度センサの温度−電圧特性を示す特性図である。

図１はこの発明の実施形態を示す回路図である。
図５に示す従来回路に対し、FET（電界効果トランジスタ）のようなスイッチ素子９、およびコンパレータ回路10を付加して構成される。
図１においても、図８に示したように、IGBT4の近傍に設けたあるいはIGBT4に内蔵した温度検出用のダイオード19と定電流源20増幅回路21を備え、増幅回路21からIGBT4の温度検出値Tjを出力する。

コンパレータ回路10では、温度検出値Tjをあらかじめ定めた設定値Tj_ref（例えば２５℃相当の設定値）と比較する。この設定値Tj_refは、クランプ動作を行うか否かを決定するためのものである。
温度検出値Tjが設定値Tj_refより信号レベルで高い場合（実際のチップ温度が設定値よりも低い場合）は、コンパレータ回路10はHレベル信号を出力し、スイッチ素子９をオンする。その結果、ツェナーダイオード17（例えば1200V耐圧素子を想定した場合に，V_Z＝９５０Ｖのツェナーダイオード）がIGBT4のゲート・コレクタ間に接続され、IGBT4が低温状態のときに高サージ電圧が発生した場合、ツェナーダイオード17が動作し、クランプ動作が行なわれる回路となる。

温度検出値Ｔjが設定値Tj_refより信号レベルで低い場合（実際のチップ温度が設定値よりも高い場合）は、コンパレータ回路10はLレベル信号を出力し、スイッチ素子９をオフする。このため、ツェナーダイオード17は、IGBT4が低温状態（例えば２５℃以下）のときにのみコレクタとゲートの間に接続されることになる。したがって、クランプされる電圧となるツェナー電圧の決定には、IGBT4が低温時の耐圧低下特性を考慮して決定することができる。特に極低温下で適用する場合は、低めのツェナー電圧を持つツェナーダイオードを選定することができる。
また、IGBT4のチップ温度が高い場合は、スイッチ素子9がオフするので、ツェナーダイオード17によるクランプ動作は行われない。そのため、IGBT4に不必要に耐圧余裕を持たせる必要がなく、ターンオフ損失を抑制することができる。

図２はこの発明の別の実施の形態を示す回路図である。同図からも明らかなように、これは図１に示す回路に対し、ダイオード，ツェナーダイオード，スイッチ素子およびコンパレータ回路を２つずつ設けた点、つまりクランプ回路を２つ並列に接続した点が特徴である。ここで、第１の温度設定値をTj_ref1（例えば０℃相当の設定値）、第２の温度設定値をTj_ref2（例えば２５℃相当の設定値）、ツェナーダイオード171,172のツェナー電圧をそれぞれV_Z1,V_Z2（例えばV_Z1=９５０Ｖ，V_Z2＝１１５０Ｖ）とすると、Tj_ref1＞Tj_ref2、V_Z1＜V_Z2となるように設定する。

上記設定により、
１）検出値TjがTj_ref1より大きい場合（チップ温度の実際値が設定値Tj₁よりも低い場合）は、回路101,102はともにHレベル信号を出力し、スイッチ素子91,92ともにオンする。その結果、ツェナー電圧が低い側のツェナーダイオード171が動作し、そのツェナー電圧（V_Z1）でターンオフサージはクランプされる。

２）検出値TjがTj_ref1より小さく、かつTj_ref2より大きい場合（チップ温度の実際値が設定値Tj₁より高く、かつTj₂より低い場合）は、回路101の出力はLレベル、回路102の出力はHレベルとなり、スイッチ素子92のみオンする。その結果、ツェナー電圧が高い側のツェナーダイオード172が動作し、そのツェナー電圧（V_Z2）でターンオフサージはクランプされる。

３）検出値TjがTj_ref2より小さい場合（チップ温度の実際値が設定値Tj₂よりも高い場合）は、回路101,102はともにLレベル信号を出力し、スイッチ素子91,92ともにオフする。その結果、ツェナーダイオード171,172ともに動作せず、ターンオフサージのクランプ動作は行なわれない。
以上のように、検出値Tjの高低に応じてクランプ動作のレベル、および実施の有無が決定されることになる。

１…直流電源、２…インバータ回路、31,32…ゲート駆動回路、4…IGBT（スイッチ素子）、５,18,19,181,182…ダイオード、６…負荷（モータ）、７…制御回路、81,82…配線インダクタンス、９,91,92…FET（電界効果トランジスタ）、10,101,102…コンパレータ回路、11…正側電源、12…負側電源、13…信号用絶縁器、14、15…トランジスタ、16…抵抗、17,171,172…ツェナーダイオード、20…電流源、21…増幅回路。

Claims

電力変換器に用いられる電圧形電力用半導体素子がターオフするときのサージ電圧を低減するために、前記半導体素子のゲートとコレクタ間にゲート側をアノードとするツェナーダイオードを接続したゲート駆動回路において、
前記ツェナーダイオードと直列にスイッチ素子を接続し、前記半導体素子のチップ温度検出値またはその推定値がある設定値以下の場合に、前記スイッチ素子をオンさせることを特徴とするゲート駆動回路。
電力変換器に用いられる電圧形電力用半導体素子がターオフするときのサージ電圧を低減するために、前記半導体素子のゲートとコレクタ間にゲート側をアノードとするツェナーダイオードを２つ並列に接続するとともに、この各ツェナーダイオードと直列にそれぞれスイッチ素子を接続し、これら並列接続された各スイッチ素子を、前記半導体素子のチップ温度検出値またはその推定値に応じてオンまたはオフさせることを特徴とするゲート駆動回路。