JP5634622B2 - ゲート駆動回路 - Google Patents

Description

本発明は、電力用半導体素子を駆動するゲート駆動回路に関するものである。

電力用半導体素子のターンオン時における損失およびノイズの温度依存性を低減することを、定電流源による駆動回路によって実現しようとしたゲート駆動回路が、特許文献１に示されている。特許文献１の駆動回路には、定電流を発生させる定電流源１、ターンオン時に定電流源１を介してＩＧＢＴ２１のゲートを電源電位Ｖｃｃ側に接続するとともに、ターンオフ時にＩＧＢＴ２１のゲートをグランド電位ＧＮＤ側に接続する切り替え回路２およびＩＧＢＴ２１をターンオフさせる放電回路３が設けられている。

特開２００８-１０３８９５号公報（００１６段、図１）

特許文献１に示されたゲート駆動回路は、電流源により電力用半導体素子のゲート電圧を制御するものである。定電流によるゲート駆動回路は、定電圧によるゲート駆動回路と比較して、ゲート電圧の上限付近に達しても、ゲート電圧の上昇速度が高い特徴がある。このため、定電流によるゲート駆動回路は、アーム短絡の際に短絡電流が急峻に立ち上がり、アーム短絡の際の電流と電圧の積で表される短絡電力損失が増大することになる。アーム短絡の際の破壊耐量は、電力用半導体素子に注入されるエネルギーすなわち、短絡電力損失を短絡開始時から電力用半導体素子が壊れるまでの時間まで積分したもので表される。

定電流によるゲート駆動回路は、アーム短絡の際の短絡電流の立ち上がり速度が速い分、壊れるまでの時間は短くなる。よって、電力用半導体素子が破壊されないようにするためには、すなわち高い破壊耐量を備えるようにするためには、高速な短絡保護回路、もしくは短絡電力損失を低減させることが必要となる。しかし、高速な短絡保護回路には短絡電流を検知し、電力用半導体素子を遮断させるのにコストの高い部品が必要となるため、短絡電力損失を低減させることが望ましい。

本発明は、上記のような課題を解決するためになされたものであり、電力用半導体素子を定電流で駆動して高速スイッチングを行うことができ、かつアーム短絡の際に低速な短絡保護回路でも電力用半導体素子が破壊すること無く保護できるように短絡電力損失を低減させることを目的としている。

本発明に係るゲート駆動回路は、電力用半導体素子のゲート電極に接続された第一のゲート充電装置と、電力用半導体素子のゲート電極に接続された第二のゲート充電装置と、第一のゲート充電装置及び第二のゲート充電装置における電力用半導体素子のゲート電極への充電を制御する制御回路とを備え、第一のゲート充電装置は、第二のゲート充電装置の電源電圧よりも低い電源電圧に制限された定電流生成器により電力用半導体素子のゲート電極を充電し、制御回路は、第一のゲート充電装置を第二のゲート充電装置よりも早いタイミングで充電動作させることを特徴とする。

本発明に係るゲート駆動回路によれば、第二のゲート充電装置の電源電圧よりも低い電源電圧に制限された定電流生成器を有する第一のゲート充電装置と第二のゲート充電装置とを備え、第一のゲート充電装置を第二のゲート充電装置よりも早いタイミングで充電動作させるので、電力用半導体素子を定電流で駆動して高速スイッチングを行うことができ、かつアーム短絡の際に低速な短絡保護回路でも電力用半導体素子の短絡電力損失を低減させるように制御することにより、電力用半導体素子が破壊すること無く保護することができる。

本発明の実施の形態１によるゲート駆動回路を示す回路図である。 図１のゲート駆動回路を適用した電力変換システムを示す回路図である。 定電流駆動と定電圧駆動との差を説明する波形図である。 短絡電力損失における定電流駆動と定電圧駆動との差を説明する図である。 ゲート電圧と短絡電流の関係を示す特性図である。 図１のゲート駆動回路の動作を示すシーケンス図である。 図１のゲート駆動回路のアーム短絡の際の動作を示すシーケンス図である。 本発明の実施の形態１によるゲート駆動回路及び保護回路を示す回路図である。 図８の電流センサの構成例を示す図である。 本発明の実施の形態２によるゲート駆動回路を示す回路図である。 接合温度と破壊耐量の関係を示す特性図である。 破壊耐量を一定の場合の直流電圧と短絡電流の関係を示す特性図である。 本発明の実施の形態３によるゲート駆動回路を示す回路図である。 図１３の電流制限回路の例を示す回路図である。 本発明の実施の形態４によるゲート駆動回路を示す回路図である。 本発明の実施の形態５によるゲート駆動回路を示す回路図である。 図１６の電流制限回路の例を示す回路図である。 図１６の遅延回路の例を示す回路図である。 本発明の実施の形態６によるゲート駆動回路を示す回路図である。

実施の形態１．
図１は、本発明の実施の形態１によるゲート駆動回路を示す回路図である。このゲート駆動回路１００は、図示しない外部の制御回路からの制御指令Ｓｉｇａに従って電力用半導体素子を駆動するものである。ゲート駆動回路１００は、各種電力変換装置に用いることが可能で、例えば図２に示す電力変換システムにおいて、系統電源からの交流電力を整流回路にて直流に整流した後に、モータ負荷等に出力する交流電力に変換する電力変換装置である三相インバータ回路に用いることができる。図２は、ゲート駆動回路を適用した電力変換システムを示す回路図である。図２に示す電力変換システム９０は、三相系統電源３９からの交流電力を直流に整流する整流回路４１と、整流回路４１で整流された直流電力を交流電力に変換する三相インバータ回路３７を有する。三相インバータ回路３７は、交流電力を出力し、モータ４０を駆動する。整流回路４１は６つのダイオード３８を有する。

三相インバータ回路３７は、正極の直流入力端子９１Ｐ及び負極の直流入力端子９１Ｎの間に、直流コンデンサ３６と、Ｕ相のレグ９３Ｕと、Ｖ相のレグ９３Ｖと、Ｗ相のレグ９３Ｗとが接続される。Ｕ相のレグ９３Ｕ、Ｖ相のレグ９３Ｖ、Ｗ相のレグ９３Ｗのそれぞれから、Ｕ相の交流出力端子９２Ｕ、Ｖ相の交流出力端子９２Ｖ、Ｗ相の交流出力端子９２Ｗのそれぞれに３相交流電力が出力される。

各相のレグ９３Ｕ、９３Ｖ、９３Ｗは、２つのスイッチング素子と、スイッチング素子に対して逆並列に接続された２つのダイオードを有する。Ｕ相のレグ９３Ｕは、２つのスイッチング素子であるＭＯＳＦＥＴ１ａ、１ｂと、２つのダイオード２ａ、２ｂを有する。同様に、Ｖ相のレグ９３Ｖは、２つのスイッチング素子であるＭＯＳＦＥＴ１ｃ、１ｄと、２つのダイオード２ｃ、２ｄを有する。Ｗ相のレグ９３Ｗは、２つのスイッチング素子であるＭＯＳＦＥＴ１ｅ、１ｆと、２つのダイオード２ｅ、２ｆを有する。各ＭＯＳＦＥＴ１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆは、各ゲート駆動回路１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆにより駆動される。各ゲート駆動回路１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆは、同一構成のゲート駆動回路１００である。

ここでは、ゲート駆動回路１００が駆動する電圧駆動型の電力用半導体スイッチング素子としてＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いているが、ＭＯＳＦＥＴに限るものではなく、ＩＧＢＴ（Insulated Gate Bipolar Transistor）など他の電圧駆動型の電力用半導体スイッチング素子でも良い。なお、ＭＯＳＦＥＴには、ダイオードが逆並列に接続されているが、これは、ＭＯＳＦＥＴのボディダイオードで代用させることも可能である。

三相インバータ回路３７において、誤ってＭＯＳＦＥＴ１ａとＭＯＳＦＥＴ１ｂに同時にオン信号が与えられた場合を考える。誤ってＭＯＳＦＥＴ１ａとＭＯＳＦＥＴ１ｂに同時にオン信号が与えられると、三相系統電源３９が低インピーダンスで短絡されることになり、大きな短絡電流がＭＯＳＦＥＴ１ａ及びＭＯＳＦＥＴ１ｂに流れる。大きな短絡電流が流れることにより、ＭＯＳＦＥＴ１ａとＭＯＳＦＥＴ１ｂは壊れてしまう。図３に定電流駆動と定電圧駆動を用いた場合の、短絡電流の比較を示す。図３は、定電流駆動と定電圧駆動との差を説明する波形図である。図３（ａ）はゲート電圧の時間変化であり、図３（ｂ）は短絡電流の時間変化である。図３（ａ）の縦軸はゲート電圧であり、図３（ｂ）の縦軸は短絡電流である。図３（ａ）及び図３（ｂ）の横軸は時間である。実線で示したゲート電圧波形５２は定電流駆動した場合のゲート電圧波形であり、点線で示したゲート電圧波形５３は定電圧駆動した場合のゲート電圧波形である。実線で示した短絡電流波形５４は定電流駆動した場合の短絡電流波形であり、点線で示した短絡電流波形５５は定電圧駆動した場合の短絡電流波形である。

定電流駆動及び定電圧駆動のいずれの場合も、時刻ｔｇにおいてゲート電圧がゲートしきい値電圧Ｖｔｈｇを超えるとドレイン電流が流れる。例えば、何らかの理由で、各相のレグ９３Ｕ、９３Ｖ、９３Ｗにおける２つのＭＯＳＦＥＴが同時に導通することによって流れるＭＯＳＦＥＴのドレイン電流は、短絡電流の一種である。このような短絡電流はアーム短絡電流である。図３（ｂ）に示した電流Ｉａは電力半導体素子の定格電流であり、電流Ｉｄ１はアーム短絡の際の短絡電流である。図３（ａ）に示すように、定電圧駆動は、ゲート電圧がゲート電源電圧に近くなると電圧変化の傾きが緩やかになるのに対し、定電流駆動では、ゲート電源電圧に近くなってもその傾きはほとんど変わらない。図３（ｂ）に示すように、短絡電流を比較すると、電力用半導体素子の定格電流付近まではほとんど変わらないが、その後、定電圧駆動での短絡電流の上昇速度は緩やかになるのに対し、定電流駆動では急峻に電流が上昇する。このように、アーム短絡の際の電流と電圧の積で表される短絡電力損失は、定電流駆動における電力用半導体素子の方が大きくなる。したがって、定電流によるゲート駆動回路は、短絡電力損失を低減する手法、または定電圧駆動よりも高速な短絡保護機能が必要となる。本発明では、定電流によるゲート駆動回路において、短絡電力損失を低減する手法を説明する。

図１に示す電力用半導体素子のゲート駆動回路１００は、ＭＯＳＦＥＴ１を駆動するために、第一のゲート充電装置１４、第２のゲート充電装置１５、ゲート放電装置１６から構成される。第一のゲート充電装置１４は、定電流源８および定電流源８の電圧源７、定電流源８からＭＯＳＦＥＴ１のゲートへの通電を制御するスイッチ９、電流の逆流を防ぐダイオード１０から構成される。第二のゲート充電装置１５は電圧源４、ＭＯＳＦＥＴ１のゲートへの通電を制御するスイッチ５、その電流を制限する抵抗６からなる。ＭＯＳＦＥＴ１のターンオフ動作を担うゲート放電装置１６は、接地３１への放電を制御するスイッチ１２、放電電流を制限する抵抗１１からなる。ダイオード３はＭＯＳＦＥＴ１のゲート電圧を電圧源４にクランプするためのダイオードである。外部の上位制御回路６０（図８参照）からの制御信号Ｓｉｇａを受けて、制御回路１３から出力される信号Ｓａ、Ｓｂ、Ｓｃによって、第一のゲート充電装置１４、第二のゲート充電装置１５、ゲート放電装置１６は制御される。定電流源８とスイッチ９は定電流生成器４５を構成する。スイッチ９、５、１２はバイポーラトランジスタやＭＯＳＦＥＴなどの半導体スイッチで構成する。

三相インバータ回路３７には、通常、短絡保護装置が備えられており、短絡電流が流れると保護動作を行う。保護動作における定電流駆動と定電圧駆動との差を、図４を用いて説明する。図４は、短絡電力損失における定電流駆動と定電圧駆動との差を説明する図である。図４（ａ）は定電流駆動の場合を示し、図４（ｂ）は定電圧駆動の場合を示す。図４（ａ）及び図４（ｂ）の縦軸は短絡電流であり、図４（ａ）及び図４（ｂ）の横軸は時間である。定電流駆動及び定電圧駆動のいずれの場合も、時刻ｔｇで短絡電流が流れ始め、時刻ｔｓで短絡保護装置による短絡保護動作が開始される例である。

グラフ面積５６は、例えば短絡電流が流れ始めてから短絡電流Ｉｄ１になり、保護動作により短絡電流が停止するまでの短絡電流の時間積分値である。同様に、グラフ面積５８は、例えば短絡電流が流れて短絡電流Ｉｄ２になり、保護動作により短絡電流が停止するまでの短絡電流の時間積分値である。グラフ面積５７は、例えば短絡電流が流れて短絡電流Ｉｄ１になり、保護動作により短絡電流が停止するまでの短絡電流の時間積分値である。

短絡保護のタイミングを示した図４の短絡電流波形において、定電流駆動での短絡電流が流れているグラフ面積５６は、短絡電流Ｉｄ１になるまでの傾きが急なので、定電圧駆動での短絡電流が流れているグラフ面積５７よりも大きくなる。短絡時のドレイン電圧が、定電流駆動と定電圧駆動で変わらないとすれば、この面積が短絡電力損失に対応する。したがって、短絡電力損失は、定電流駆動における電力用半導体素子の方が定電圧駆動の場合よりも大きくなる。定電流によるゲート駆動回路１００において、短絡電力損失を低減するには、以下のようにすればよい。

グラフ面積５６に対応する定電流駆動における短絡電力損失が、グラフ面積５７に対応する定電圧駆動における短絡電力損失よりも小さくなるように、短絡電流Ｉｄ１をＩｄ２まで引き下げる。短絡電流は図５に示すようにゲート電圧で制御することが可能であり、ゲート電圧をＶｇｓ１からＶｇｓ２へ変更することにより、短絡電流を下げることができる。図５は、ゲート電圧と短絡電流の関係を示す特性図である。縦軸は短絡電流であり、横軸はゲート電圧である。本発明の対象となる短絡電流は、前述したようにＭＯＳＦＥＴ１単体としてはドレイン電流である。ゲートしきい値電圧Ｖｔｈｇは、短絡電流特性（ドレイン電流特性）５０に接する接線５１の電流が０Ａになる電圧である。短絡電流がＭＯＳＦＥＴ１に流れている場合であっても、ゲート電圧をゲートしきい値電圧Ｖｔｈｇ以上で変化させることにより短絡電流を制限することができる。

実施の形態１では、定電流源８の電圧源７は、ＭＯＳＦＥＴ１のゲートに最終的に印加される電圧を供給する通常の電圧源４よりも電圧を下げることで、アーム短絡の際に低速な短絡保護回路でも破壊すること無く保護できるように短絡電力損失を低減させることができる。しかし、ＭＯＳＦＥＴ１のゲート電圧が低いままであれば、ＭＯＳＦＥＴ１のオン抵抗が高くなり、通常動作時の導通損失が増加する。そのため、第二のゲート充電装置１５によって、ＭＯＳＦＥＴ１のゲート電圧を十分高い値にし、導通損失の増加を防いでいる。ＭＯＳＦＥＴ１のゲート・ソース間には耐圧があるため、第二のゲート充電装置１５の電圧源４はＭＯＳＦＥＴ１のゲート・ソース間の耐圧以下に、通常は２０Ｖ未満に設定する。

図６を用いて、ゲート駆動回路の動作を説明する。図６は、ゲート駆動回路の動作を示すシーケンス図である。図６（ａ）は制御信号Ｓｉｇａの電圧波形であり、図６（ｂ）乃至図６（ｄ）はそれぞれ信号Ｓａ、Ｓｂ、Ｓｃの電圧波形である。図６（ｅ）乃至図６（ｇ）は、それぞれＭＯＳＦＥＴ１のゲート電圧（ゲート・ソース間電圧）Ｖｇｓ、ドレイン電流Ｉｄ、ドレイン電圧（ドレイン・ソース間電圧）Ｖｄｓである。図６（ａ）乃至図６（ｇ）の横軸は時間である。図６（ａ）乃至図６（ｅ）及び図６（ｇ）の縦軸は電圧であり、図６（ｆ）の縦軸は電流である。

ＭＯＳＦＥＴ１をオンさせる動作を説明する。制御回路１３は、時刻ｔ０にて制御信号Ｓｉｇａが立ち上がるのを受けて、信号Ｓａをオン状態にする（立ち上げる）とともに、信号Ｓｃをオフ状態にする（立ち下げる）。信号Ｓａをオン状態にする（立ち上げる）ことにより、ＭＯＳＦＥＴ１のゲート電極へ第一のゲート充電装置１４から充電が始まる。時刻ｔ１にてゲート電圧Ｖｇｓがゲートしきい値電圧Ｖｔｈｇに達するとドレイン電流Ｉｄが流れだす。ゲート電圧Ｖｇｓはドレイン電圧Ｖｄｓが変化している間（時刻ｔ３まで）、一定の値になり（ミラー期間）、ドレイン電圧Ｖｄｓが低下した後に再び上昇し、第一のゲート充電装置１４の電源電圧であるＶｇｓ２に達する。なお、ドレイン電流Ｉｄは時刻ｔ２でピークとなり、ピークから低下して定常状態になる。

制御回路１３は、時刻ｔ４にて信号Ｓａのオン状態から起動遅延時間Ｔｂだけ遅れて信号Ｓｂはオン状態の信号を出し（信号Ｓｂを立ち上げ）、第二のゲート充電装置１５からＭＯＳＦＥＴ１のゲート電極への充電が始まる。第二のゲート充電装置１５からＭＯＳＦＥＴ１のゲートへの充電により、ゲート電圧ＶｇｓはＶｇｓ１に達する。ゲート電圧ＶｇｓをＶｇｓ２からＶｇｓ１に上げることで、ＭＯＳＦＥＴ１のオン期間中のドレイン電圧Ｖｄｓは十分低下し、導通損失が増加することはない。

次に、ＭＯＳＦＥＴ１をオフさせる動作を説明する。制御回路１３は、時刻ｔ５にて制御信号Ｓｉｇａが立ち下がるのを受けて、信号Ｓａ、Ｓｂをオフ状態にする（立ち下げる）とともに、信号Ｓｃをオン状態にする（立ち上げる）。第一のゲート充電装置１４、第二のゲート充電装置１５からの受電が停止し、ゲート放電装置１６の動作によりゲート電圧Ｖｇｓが下降する。ゲート電圧Ｖｇｓは、ドレイン電圧ＶｄｓがＶｄｓ１まで上昇する間、時刻ｔ６から一定の値となる期間を経過して、時刻ｔ７から再び下降し０Ｖに低下する。

短絡電流保護動作は、短絡保護装置により行われる。短絡電流保護動作の詳細は後述する。短絡電流を検知し、電力用半導体素子を遮断させる短絡保護装置によるＭＯＳＦＥＴ１の保護開始時間よりも、起動遅延時間Ｔｂの終わるタイミング（信号Ｓｂが立ち上がるタイミング）が早いと、アーム短絡の最中に想定よりも短絡電流が増えてしまい、短絡保護できない可能性がある。よって、起動遅延時間Ｔｂの終わるタイミングは短絡保護装置による保護開始時間よりも遅い時間に設定する。このように、アーム短絡の際に、第二のゲート充電装置が動作する前にＭＯＳＦＥＴ１の保護動作を開始することで、直列接続されたＭＯＳＦＥＴ１ａ及びＭＯＳＦＥＴ１ｂを流れる短絡電流を遮断することができる。

アーム短絡の際の保護回路動作について、図７乃至図９を用いて説明する。図７は、ゲート駆動回路のアーム短絡の際の動作を示すシーケンス図である。図８は本発明の実施の形態１によるゲート駆動回路及び保護回路を示す回路図であり、図９は電流センサの構成例を示す図である。図７（ａ）は制御信号Ｓｉｇａの電圧波形であり、図７（ｂ）乃至図７（ｄ）はそれぞれ信号Ｓａ、Ｓｂ、Ｓｃの電圧波形である。図７（ｅ）乃至図７（ｇ）は、それぞれＭＯＳＦＥＴ１のゲート電圧Ｖｇｓ、ドレイン電流Ｉｄ、ドレイン電圧Ｖｄｓである。図７（ａ）乃至図７（ｇ）の横軸は時間である。図７（ａ）乃至図７（ｅ）及び図７（ｇ）の縦軸は電圧であり、図７（ｆ）の縦軸は電流である。

まず、図７に示した保護動作である第一の保護方法について説明する。時刻ｔ０にて上位制御回路６０から制御信号Ｓｉｇａが制御回路１３に入力されると、制御回路１３は、スイッチ９をオンさせる信号Ｓａをオン状態にする（立ち上げる）とともに、スイッチ１２をオフさせる信号Ｓｃをオフ状態にする（立ち下げる）。ゲート電圧Ｖｇｓは上昇し、時刻ｔ１にてゲート電圧Ｖｇｓが所定のしきい値であるゲートしきい値電圧Ｖｔｈｇを超えると、ドレイン電流Ｉｄが流れ始める。ここで、ドレイン電流Ｉｄが流れ始め前や、その直後に、三相インバータ回路３７の内部や外部の配線がショートしたり、何らかの理由でＭＯＳＦＥＴ１やダイオード２等の電力用半導体素子がショートしたりすると、過大なドレイン電流が流れる。例えば、ゲート駆動回路１００のレグ９３Ｕの下側アームのＭＯＳＦＥＴ１ｂのドレイン電極と交流出力端子９２Ｕとの配線と正極の直流電圧の配線がショートした場合を考える。この場合、通常動作と異なり、ドレイン電圧Ｖｄｓはほとんど低下しないため、ミラー期間はなく、ＭＯＳＦＥＴ１ｂのゲート電圧Ｖｇｓは一気にＶｇｓ２まで上昇する（時刻ｔ１０）。

このときのドレイン電流Ｉｄを電流センサ６１で検出し、上位制御回路６０へ電流信号Ｓｉｇｂを送る。上位制御回路６０は、電流信号Ｓｉｇｂの有意状態、例えば信号の立ち上がりを受けると、保護動作を開始し、時刻ｔ１１にて制御回路１３へ制御信号Ｓｉｇａをオフ状態にする（立ち下げる）。制御回路１３は、オフ状態の制御信号Ｓｉｇａを受けると、信号Ｓａをオフ状態にする（立ち下げる）とともに、信号Ｓｃをオン状態にする（立ち上げる）。これによって、スイッチ９はオフし、スイッチ１２はオンする。スイッチ９とスイッチ１２の動作により、ゲート電圧Ｖｇｓは低下し始め、ドレイン電流Ｉｄも低下する。時刻ｔ１２にてゲート電圧Ｖｇｓはゲートしきい値電圧Ｖｔｈｇに達し、ドレイン電流Ｉｄは停止する。

ゲート駆動回路１００は、保護開始時間Ｔｃ（＝ｔ１１−ｔ０）経過後に短絡保護動作を開始するため、すなわち通常動作における第二のゲート充電装置を起動する起動遅延時間Ｔｂよりも短い時間で短絡保護動作を開始するため、ゲート電圧はＶｇｓ１までは上昇せず、Ｖｇｓ２に抑制することができる。したがって、短絡電流もゲート電圧はＶｇｓ１で定まる電流値ではなく、Ｖｇｓ２で定まる電流値までに抑制することができる。

電流センサ６１の構成例を図９に示した。主のＭＯＳＦＥＴ１に対して、その電流を分流させる電流センス用のＭＯＳＦＥＴである電流センスセル６２を備える。主のＭＯＳＦＥＴ１と従のＭＯＳＦＥＴである電流センスセル６２は、おおよそ５０００〜１００００：１の面積比を持ち、主ＭＯＳＦＥＴ１に比例した電流が電流センスセル６２に流れる。この構成例では、電流センスセル６２に流れる電流を抵抗等の電流検出回路６４によって電圧信号に変換し、電流信号Ｓｉｇｂとして上位制御回路６０へ出力している。短絡電流を検出する他の方法は、電流センスセル６２を用いずに直接主ＭＯＳＦＥＴ１のシャント抵抗で検出する方法や、ロゴスキーコイルやホール素子で検出する方法など様々な電流検出方法が考えられる。

前述したように、短絡電流を検知し、電力用半導体素子を遮断させる短絡保護装置によるＭＯＳＦＥＴ１の保護開始時間Ｔｃよりも、起動遅延時間Ｔｂの終わるタイミングが早いと、アーム短絡の最中に想定よりも短絡電流が増えてしまい、短絡保護できない可能性がある。しかし、ＭＯＳＦＥＴ１の保護開始時間Ｔｃよりも、起動遅延時間Ｔｂの終わるタイミングが早い場合であっても、後述する第二の保護方法により、アーム短絡の際のレグ９３Ｕ、９３Ｖ、９３Ｗを構成するスイッチング素子であるＭＯＳＦＥＴ１を適切に保護することができる。

第二の保護方法を説明する。起動遅延時間Ｔｂ時間後、すなわち第二のゲート充電装置１５が動作した後には、ＭＯＳＦＥＴ１が流しうる短絡電流は増えてしまう。第二のゲート充電装置１５が動作した後に短絡電流保護動作をする場合は、ＭＯＳＦＥＴ１が流しうる短絡電流が増加しているので、既にオンしているＭＯＳＦＥＴ１をオフさせるような短絡保護をすることが困難になる。しかし、通常のアーム短絡は、一方のＭＯＳＦＥＴ１がオンしている状態で、他方のＭＯＳＦＥＴ１がターンオンする瞬間、例えば上側アームのＭＯＳＦＥＴ１ａがオンしている状態で、下側アームのＭＯＳＦＥＴ１ｂがターンオンする瞬間に発生する。このため、既にオンしているＭＯＳＦＥＴ１で保護するのではなく、すなわち既にオンしているＭＯＳＦＥＴ１ａをオフさせようとするのではなく、その後ターンオンするＭＯＳＦＥＴ１ｂで保護すれば、直列接続されたＭＯＳＦＥＴ１ａ及びＭＯＳＦＥＴ１ｂを流れる短絡電流を遮断することができる。

第一の保護方法及び第二の保護方法は、定電流によるゲート駆動回路であっても高速な短絡保護回路を用いることなく、電力用半導体素子の短絡電力損失を低減させるようにしたので、電力用半導体素子が破壊すること無く保護することができる。

以上のように、実施の形態１のゲート駆動回路１００によれば、電力用半導体素子１のゲート電極に接続された第一のゲート充電装置１４と、電力用半導体素子１のゲート電極に接続された第二のゲート充電装置１５と、第一のゲート充電装置１４及び第二のゲート充電装置１５における電力用半導体素子１のゲート電極への充電を制御する制御回路１３とを備え、第一のゲート充電装置１４は、第二のゲート充電装置１５の電源電圧よりも低い電源電圧に制限された定電流生成器４５により電力用半導体素子１のゲート電極を充電し、制御回路１３は、第一のゲート充電装置１４を第二のゲート充電装置１５よりも早いタイミングで充電動作させるので、電力用半導体素子１を定電流で駆動して高速スイッチングを行うことができ、かつアーム短絡の際に低速な短絡保護回路でも電力用半導体素子１の短絡電力損失を低減させるように制御することにより、電力用半導体素子１が破壊すること無く保護することができる。

実施の形態２．
図１０は、本発明の実施の形態２によるゲート駆動回路を示す回路図である。実施の形態１と同じ構成要素に対しては、説明を省略する。

実施の形態１では、第一のゲート充電装置１４における定電流源８の電源として電圧源７を用いていたが、実施の形態２では、可変電圧源１７を用いる。可変電圧源１７の出力電圧は、電圧設定回路１８によって定められる。ＭＯＳＦＥＴ１の破壊耐量は、その接合温度および直流電圧の関数となる。よって電圧設定回路１８は、ＭＯＳＦＥＴ１の接合温度Ｔｊを測定する温度センサ１９の出力（温度情報）と、ＭＯＳＦＥＴ１のドレイン電圧Ｖｄｓを測定する直流電圧センサ２０の出力（電圧情報）とに基づいて、ＭＯＳＦＥＴ１の破壊耐量を計算し、ＭＯＳＦＥＴ１に短絡電流が流れたとしても破壊することがないように、電圧設定回路１８により可変電圧源１７の電圧を設定する。

破壊耐量と接合温度は、図１１に示すような関係にある。図１１は、接合温度と破壊耐量の関係を示す特性図である。縦軸は破壊耐量であり、横軸は接合温度である。前述したように、アーム短絡の際の破壊耐量は、電力用半導体素子に注入されるエネルギーすなわち、短絡電力損失を短絡開始時から電力用半導体素子が壊れるまでの時間まで積分したもので表されるので、破壊耐量Ｅｓｃは次式で示される。

ただし、電流Ｉｓｃは短絡時に電力用半導体素子に流れる電流であり、電圧Ｖｓｃは短絡時に電力用半導体素子に掛かる電圧であり、時間ｔｓｃは短絡電流が流れ始めてから電力用半導体が壊れるまでの時間である。

接合温度が変化する場合は、図１１のように接合温度に応じて破壊耐量が変化するので、変化後の破壊耐量に対応するように短絡電流Ｉｓｃを、図５に従ってゲート電圧で制御すれば良い。アーム短絡の際は、電力変換装置（三相インバータ回路３７）の直流電圧が電力用半導体素子（ＭＯＳＦＥＴ１）に掛かると考えてよいので、式（１）から、直流電圧が変化すれば、短絡電流は図１２に示すように反比例する。したがって、直流電圧と反比例の関係にある短絡電流Ｉｓｃは、ゲート電圧Ｖｇｓによって制御すれば良いことが分かる。図１２は、破壊耐量を一定にした場合の直流電圧と短絡電流の関係を示す特性図である。縦軸は短絡電流であり、横軸は直流電圧である。

このように、定電流源８の電圧源の電圧を電力用半導体素子（ＭＯＳＦＥＴ１）の接合温度と直流電圧に応じて変化させることで、電力変換装置（三相インバータ回路３７）の運転状態に応じて、アーム短絡の際に低速な短絡保護回路でも、電力用半導体素子（ＭＯＳＦＥＴ１）を破壊すること無く保護できるように短絡電力損失を低減させることができる。

以上のように実施の形態２のゲート駆動回路１００は、電力用半導体素子（ＭＯＳＦＥＴ１）の接合温度と直流電圧が変化する場合でも、アーム短絡の際に低速な短絡保護回路でも電力用半導体素子の短絡電力損失を低減させるように、その接合温度と直流電圧の変化に応じて制御することにより、電力用半導体素子が破壊すること無く保護することができる。

実施の形態３．
図１３は、本発明の実施の形態３によるゲート駆動回路を示す回路図である。実施の形態１と同じ構成要素に対しては、説明を省略する。

実施の形態３では、実施の形態１の定電流源８及びスイッチ９、すなわち定電流生成器４５の代わりに電流制限回路２１を用いた点で、実施の形態１とは異なる。電流制限回路２１の例を図１４に示す。電流制限回路２１は、２つの抵抗２２、２４と、２つのバイポーラトランジスタ２３、２５と、ダイオード２６とを有する。信号Ｓａは抵抗２２を介してバイポーラトランジスタ２５のベース電極に入力される。バイポーラトランジスタ２５のエミッタ電極は、抵抗２４を介して電圧源７に接続される。バイポーラトランジスタ２５のコレクタ電極は、ダイオード１０に接続される。バイポーラトランジスタ２５のエミッタ電極とコレクタ電極の間にダイオード２６が接続される。バイポーラトランジスタ２３のエミッタ電極は電圧源７に接続され、バイポーラトランジスタ２３のベース電極はバイポーラトランジスタ２５のエミッタ電極に接続され、バイポーラトランジスタ２３のコレクタ電極はバイポーラトランジスタ２５のベース電極に接続される。

実施の形態３のゲート駆動回路１００は、電流制限回路２１により定電流をＭＯＳＦＥＴ１のゲート電極に供給することができる。したがって、実施の形態３のゲート駆動回路１００は、実施の形態１のゲート駆動回路１００と同様な効果を得ることができる。

実施の形態４．
図１５は、本発明の実施の形態４によるゲート駆動回路を示す回路図である。実施の形態２及び３と同じ構成要素に対しては、説明を省略する。

実施の形態４では、実施の形態２の定電流源８及びスイッチ９、すなわち定電流生成器４５の代わりに電流制限回路２１を用いた点で、実施の形態２とは異なる。電流制限回路２１の例は図１４である。実施の形態４のゲート駆動回路１００は、電流制限回路２１により定電流をＭＯＳＦＥＴ１のゲート電極に供給することができる。したがって、実施の形態４のゲート駆動回路１００は、実施の形態２のゲート駆動回路１００と同様な効果を得ることができる。

実施の形態５．
図１６は、本発明の実施の形態５によるゲート駆動回路を示す回路図である。既出の構成要素に対しては、説明を省略する。

実施の形態５のゲート駆動回路１００は、フォトカプラ２７と、遅延回路２８と、電流制限回路３５と、ダイオード２９と、第二のゲート充電装置１５と、ダイオード３とを有する。制御信号Ｓｉｇａを受けてフォトカプラ２７がＭＯＳＦＥＴ１を駆動する。ＭＯＳＦＥＴ１のターンオン時は、電流制限回路３５が電流をある上限に制限し、定電流でＭＯＳＦＥＴ１のゲートを充電する。フォトカプラ２７と電流制限回路３５で第一のゲート充電装置を構成する。すなわち、フォトカプラ２７と電流制限回路３５で構成された第一のゲート充電装置は、実施の形態１の第一のゲート充電装置１４と同等である。電流制限回路３５は定電流生成器４５に相当する。

ＭＯＳＦＥＴ１のターンオフ時は、フォトカプラ２７の出力がローレベルとなり、ダイオード２９を通してＭＯＳＦＥＴ１のゲートは放電される。フォトカプラ２７とダイオード２９でゲート放電装置を構成する。すなわち、フォトカプラ２７とダイオード２９で構成されたゲート放電装置は、実施の形態１のゲート放電装置１６と同等である。電流制限回路３５の例を図１７に示す。電流制限回路３５の例の説明は後述する。

フォトカプラ２７から出力された信号Ｓａは、遅延回路２８を通して第二のゲート充電装置１５を制御する信号Ｓｂへと変換される。遅延回路２８の例を図１８に示す。遅延回路２８は信号Ｓｂの立ち上がりのみ一定期間遅らせる働きを持つ。信号Ｓａおよび信号Ｓｂは図６に示すシーケンスと同じタイミングで変化する。フォトカプラ２７と遅延回路２８で制御回路を構成する。すなわち、フォトカプラ２７と遅延回路２８で構成された制御回路は、実施の形態１の制御回路１３と同等である。電圧源７と電圧源４の関係は、実施の形態１と同様であるため、ＭＯＳＦＥＴ１のターンオン時に短絡した場合でも十分な破壊耐量を持つことができる。

電流制限回路３５及び遅延回路２８の構成を図１７及び図１８を用いて説明する。図１７は流制限回路の例を示す回路図であり、図１８は遅延回路の例を示す回路図である。電流制限回路３５は、２つの抵抗２２、２４と、２つのバイポーラトランジスタ２３、２５と、ダイオード２６とを有する。信号Ｓａは抵抗２４を介してバイポーラトランジスタ２５のエミッタ電極に入力される。バイポーラトランジスタ２５のべース電極は、抵抗２２を介して接地３１に接続される。バイポーラトランジスタ２５のコレクタ電極は、ＭＯＳＦＥＴ１のゲート電極に接続される。バイポーラトランジスタ２５のエミッタ電極とコレクタ電極の間にダイオード２６が接続される。バイポーラトランジスタ２３のエミッタ電極は信号Ｓａが入力され、バイポーラトランジスタ２３のベース電極はバイポーラトランジスタ２５のエミッタ電極に接続され、バイポーラトランジスタ２３のコレクタ電極はバイポーラトランジスタ２５のベース電極に接続される。

遅延回路２８は、２つのシュミットトリガー付の反転回路３２と、抵抗３３と、ダイオード３０と、コンデンサ３４とを有する。信号Ｓａは抵抗３３を介して第一の反転回路３２に入力される。第一の反転回路３２の出力は第二の反転回路３２に入力され、信号Ｓａと同極性の信号を遅延させて出力する。第一の反転回路３２の入力側には、第一の電極に接地３１が接続されたコンデンサ３４の第二の電極が接続される。抵抗３３の両端にはダイオード３０が接続される。ダイオード３０のカソード電極には信号Ｓａが入力され、ダイオード３０のアノード電極は第一の反転回路３２の入力側に接続される。

実施の形態５のゲート駆動回路１００は、フォトカプラ２７を用いて、定電流をＭＯＳＦＥＴ１のゲート電極に供給することができる。したがって、実施の形態５のゲート駆動回路１００は、実施の形態１のゲート駆動回路１００と同様な効果を得ることができる。また、フォトカプラ２７に信号絶縁の機能をもたせているので、Ｓｉｇａに絶縁した信号をもたせる必要がない。

実施の形態６．
図１９は、本発明の実施の形態６によるゲート駆動回路を示す回路図である。実施の形態６のゲート駆動回路１００は、実施の形態５のゲート駆動回路１００に対して、フォトカプラ２７の電圧源７を可変電圧源１７に変更し、電力用半導体素子（ＭＯＳＦＥＴ１）の接合温度Ｔｊを測定する温度センサ１９の出力と、電力用半導体素子（ＭＯＳＦＥＴ１）のドレイン電圧Ｖｇｓを測定する直流電圧センサ２０の出力とに基づいて、ＭＯＳＦＥＴ１の破壊耐量を計算し、ＭＯＳＦＥＴ１に短絡電流が流れたとしても破壊することがないように、電圧設定回路１８により可変電圧源１７の電圧を設定する。

電圧設定回路１８の設定方法は実施の形態２と同様である。このように、フォトカプラ２７の電圧源を接合温度Ｔｊとドレイン電圧Ｖｇｓに応じて変化させることで、電力変換装置（三相インバータ回路３７）の運転状態に応じて、電力用半導体素子（ＭＯＳＦＥＴ１）の適切な破壊耐量を持たせることができる。

実施の形態６のゲート駆動回路１００は、可変電圧源１７に接続されたフォトカプラ２７を用いて、定電流をＭＯＳＦＥＴ１のゲート電極に供給することができる。したがって、実施の形態６のゲート駆動回路１００は、実施の形態２のゲート駆動回路１００と同様な効果を得ることができる。

なお、実施の形態１乃至６のゲート駆動回路は、適用する電力変換装置として直流電力を交流電力に変換する例で説明したが、交流電力を直流電力に変換する場合にも適用できる。

上記いずれの実施の形態においても、電力用半導体素子は、珪素によって形成されてもよい。また、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体材料によって形成してもよい。ワイドバンドギャップ半導体材料としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。

このようなワイドバンドギャップ半導体材料によって形成された電力用半導体素子は、耐電圧性が高く、許容電流密度も高いため、電力用半導体素子の小型化が可能であり、これら小型化された電力用半導体素子を用いることにより、これらの素子を組み込んだ半導体装置の小型化が可能となる。

また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、電力用半導体素子の一層の小型化が可能になる。電力変換装置が小型になると、短絡電流の立ち上がりが高速になり、本特許の有用性が高まる。更に電力損失が低いため、電力用半導体素子の高効率化が可能であり、延いては半導体装置の高効率化が可能になる。

１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ…ＭＯＳＦＥＴ（電力用半導体素子）、７…電圧源、８…定電流源、９…スイッチ、１３…制御回路、１４…第一のゲート充電装置、１５…第二のゲート充電装置、１７…可変電圧源、１８…電圧設定回路、１９…温度センサ、２０…直流電圧センサ、２１…電流制限回路、２７…フォトカプラ、２８…遅延回路、４５…定電流生成器、１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ… ゲート駆動回路。

Claims (7)

1. 電力用半導体素子のゲート電極を充放電することにより前記電力用半導体素子を駆動するゲート駆動回路であって、
   前記電力用半導体素子の前記ゲート電極に接続された第一のゲート充電装置と、
   前記電力用半導体素子の前記ゲート電極に接続された第二のゲート充電装置と、
   前記第一のゲート充電装置及び前記第二のゲート充電装置における前記電力用半導体素子の前記ゲート電極への充電を制御する制御回路とを備え、
   前記第一のゲート充電装置は、前記第二のゲート充電装置の電源電圧よりも低い電源電圧に制限された定電流生成器により前記電力用半導体素子の前記ゲート電極を充電し、
   前記制御回路は、前記第一のゲート充電装置を前記第二のゲート充電装置よりも早いタイミングで充電動作させることを特徴とするゲート駆動回路。
2. 前記定電流生成器は、定電流源と、前記制御回路からの制御信号により前記定電流源からの充電電流の経路を開閉するスイッチとを有することを特徴とする請求項１記載のゲート駆動回路。
3. 前記定電流生成器は、前記第二のゲート充電装置の電源電圧よりも低い電源電圧を出力する電圧源に接続され、前記制御回路からの制御信号により前記ゲート電極への充電電流の流れを制御する電流制限回路であることを特徴とする請求項１記載のゲート駆動回路。
4. 前記制御回路は、フォトカプラと前記フォトカプラの出力信号を遅延させる遅延回路とを有し、
   前記制御回路は、前記フォトカプラの出力信号に基づいて前記第一のゲート充電装置の充電動作を開始させ、前記遅延回路の出力信号により前記第二のゲート充電装置の充電動作を開始させることを特徴とする請求項３記載のゲート駆動回路。
5. 前記第二のゲート充電装置の電源電圧よりも低い電源電圧を出力する可変電圧源と、
   前記可変電圧源の出力電圧を設定する電圧設定回路とを有し、
   前記電圧設定回路は、前記電力用半導体素子の接合温度を測定する温度センサの出力する温度情報と、前記電力用半導体素子のドレイン・ソース間電圧を測定する電圧センサの出力する電圧情報とに基づいて前記出力電圧を設定することを特徴とする請求項１乃至４のいずれか１項に記載のゲート駆動回路。
6. 前記電力用半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１乃至５のいずれか１項に記載のゲート駆動回路。
7. 前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのうちいずれかであることを特徴とする請求項６記載のゲート駆動回路。

Images