JP2013081137A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013081137A
JP2013081137A JP2011221157A JP2011221157A JP2013081137A JP 2013081137 A JP2013081137 A JP 2013081137A JP 2011221157 A JP2011221157 A JP 2011221157A JP 2011221157 A JP2011221157 A JP 2011221157A JP 2013081137 A JP2013081137 A JP 2013081137A
Authority
JP
Japan
Prior art keywords
power element
input signal
power
semiconductor device
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011221157A
Other languages
English (en)
Other versions
JP5582123B2 (ja
Inventor
Xiaoguang Liang
小广 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011221157A priority Critical patent/JP5582123B2/ja
Priority to US13/484,766 priority patent/US8552769B2/en
Priority to DE102012216161.9A priority patent/DE102012216161B4/de
Priority to CN201210367096.6A priority patent/CN103036406B/zh
Priority to KR1020120109829A priority patent/KR101329610B1/ko
Publication of JP2013081137A publication Critical patent/JP2013081137A/ja
Application granted granted Critical
Publication of JP5582123B2 publication Critical patent/JP5582123B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】簡単な回路構成により誤動作を防止できる半導体装置を得る。
【解決手段】パワー素子Ｑ１とパワー素子Ｑ２がトーテムポール接続されている。駆動回路１が入力信号ＩＮに応じてパワー素子Ｑ２を駆動し、駆動回路２が入力信号／ＩＮに応じてパワー素子Ｑ１を駆動する。駆動回路１は、電源に接続された高圧端子と、低圧端子とを有する。抵抗Ｒ１の一端がパワー素子Ｑ２のエミッタに接続され、抵抗Ｒ１の他端が駆動回路１の低圧端子に接続されている。スイッチング素子Ｑ３が駆動回路１の高圧端子と抵抗Ｒ１の一端との間に接続されている。スイッチング素子Ｑ３は入力信号ＩＮに応じてオン・オフする。入力信号ＩＮがオフ信号の場合に、駆動回路１は低圧端子の電圧ＶＧＮＤをパワー素子Ｑ２のゲートに供給してパワー素子Ｑ２はオフする。入力信号ＩＮがオフ信号の場合に、スイッチング素子Ｑ３はオンする。
【選択図】図１

Description

本発明は、簡単な回路構成により誤動作を防止できる半導体装置に関する。
モータなどの負荷の電力制御にはブリッジ回路や３相交流インバータ回路などの半導体装置が用いられる。これらの半導体装置は、電源電位と接地電位の間にトーテムポール接続された２つのパワー素子と、それらを駆動する駆動回路とを有する。２つのパワー素子の中点は負荷と接続され、２つのパワー素子のオン・オフの制御により負荷を制御する（例えば、特許文献１参照）。
図１２は、従来の半導体装置を示す回路図である。パワー素子Ｑ１のターンオン時に、パワー素子Ｑ２のコレクタ・エミッタ間にｄＶ／ｄｔが印加される。この場合にパワー素子Ｑ２のゲート・コレクタ間の寄生容量Ｃｒｅｓを充電する電流が流れるため、パワー素子Ｑ２のゲート電圧が上昇する（ゲート浮き）。このゲート浮きによりパワー素子Ｑ２のゲート電圧が閾値電圧を越えると、パワー素子Ｑ２が誤オンし、短絡電流が流れてしまう。
そこで、パワー素子Ｑ２がオフ時に、負電圧用電源を用いてパワー素子Ｑ２のゲートに負電圧Ｖ‐を印加する。これにより、パワー素子Ｑ２のゲート電圧がエミッタ電圧（ＧＮＤ）より低くなるため、ゲート浮きが発生してもパワー素子Ｑ２のゲート電圧が閾値電圧まで上昇し難くなる。
特開２０１０−１７８５７９号公報
従来の半導体装置は、複数の電源が必要であり、回路構成が複雑になるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は簡単な回路構成により誤動作を防止できる半導体装置を得るものである。
本発明に係る半導体装置は、制御端子と、第１端子と、第２端子とを有する第１のパワー素子と、前記第１のパワー素子にトーテムポール接続された第２のパワー素子と、電源に接続された高圧端子と、低圧端子とを有し、第１の入力信号に応じて前記第１のパワー素子を駆動する第１の駆動回路と、第２の入力信号に応じて前記第２のパワー素子を駆動する第２の駆動回路と、一端が前記第１のパワー素子の前記第２端子に接続され、他端が前記第１の駆動回路の前記低圧端子に接続された抵抗と、前記第１の駆動回路の前記高圧端子と前記抵抗の前記一端との間に接続され、前記第１の入力信号又は前記第２の入力信号に応じてオン・オフするスイッチング素子とを備え、前記第１の入力信号がオフ信号の場合に、前記第１の駆動回路は前記低圧端子の電圧を前記第１のパワー素子の前記制御端子に供給して前記第１のパワー素子はオフし、前記第１の入力信号がオフ信号又は前記第２の入力信号がオン信号の場合に、前記スイッチング素子はオンすることを特徴とする。
本発明により、簡単な回路構成により誤動作を防止できる。
本発明の実施の形態１に係る半導体装置を示す回路図である。 図１の半導体装置の動作を示すタイミングチャートである。 本発明の実施の形態２に係る半導体装置を示す回路図である。 図３の半導体装置の動作を示すタイミングチャートである。 本発明の実施の形態３に係る半導体装置を示す回路図である。 図５の半導体装置の動作を示すタイミングチャートである。 本発明の実施の形態４に係る半導体装置を示す回路図である。 本発明の実施の形態５に係る半導体装置を示す回路図である。 本発明の実施の形態６に係る半導体装置を示す回路図である。 本発明の実施の形態７に係る半導体装置を示す回路図である。 本発明の実施の形態８に係る半導体装置を示す回路図である。 従来の半導体装置を示す回路図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す回路図である。電源電位と接地電位の間にパワー素子Ｑ１とパワー素子Ｑ２がトーテムポール接続されている。駆動回路１が入力信号ＩＮに応じてパワー素子Ｑ２を駆動し、駆動回路２が入力信号／ＩＮに応じてパワー素子Ｑ１を駆動する。
駆動回路１は、電源に接続された高圧端子と、接地された低圧端子とを有する。インバータＩＮＶが入力信号ＩＮを反転して出力し、その出力信号を駆動回路１が反転増幅してパワー素子Ｑ２のゲートに供給する。
抵抗Ｒ１の一端がパワー素子Ｑ２のエミッタに接続され、抵抗Ｒ１の他端が駆動回路１の低圧端子に接続されている。スイッチング素子Ｑ３が駆動回路１の高圧端子と抵抗Ｒ１の一端との間に接続されている。このスイッチング素子Ｑ３のゲートにはインバータＩＮＶの出力信号が供給され、スイッチング素子Ｑ３は入力信号ＩＮに応じてオン・オフする。
図２は、図１の半導体装置の動作を示すタイミングチャートである。このタイミングチャートを参照して図１の半導体装置の動作を説明する。入力信号／ＩＮは入力信号ＩＮを反転したものであるが、両者の間にはデッドタイムが存在する。
入力信号ＩＮがオフ信号の場合に、駆動回路１は低圧端子の電圧ＶＧＮＤをパワー素子Ｑ２のゲートに供給してパワー素子Ｑ２はオフする。この場合に入力信号／ＩＮはオン信号となるため、駆動回路２は高電圧をパワー素子Ｑ１のゲートに供給してパワー素子Ｑ１はオンする。
一方、入力信号ＩＮがオン信号の場合に、駆動回路１は高圧端子の電圧をパワー素子Ｑ２のゲートに供給してパワー素子Ｑ２はオンする。この場合に入力信号／ＩＮはオフ信号となるため、駆動回路２は低電圧をパワー素子Ｑ１のゲートに供給してパワー素子Ｑ１はオフする。
入力信号ＩＮがオフ信号の場合に、スイッチング素子Ｑ３はオンし、抵抗Ｒ１に電流が流れる。これにより、駆動回路１の低圧端子の電圧ＶＧＮＤが、パワー素子Ｑ２のエミッタ電圧ＶＥよりも抵抗Ｒ１の電圧降下分だけ低くなる。従って、パワー素子Ｑ２のオフ時のゲート電圧ＶＧがエミッタ電圧ＶＥに対して負電圧になるため、ゲート浮きが発生してもパワー素子Ｑ２のゲート電圧が閾値電圧まで上昇し難くなる。よって、負電圧用電源を必要としない簡単な回路構成により誤動作を防止できる。
実施の形態２．
図３は、本発明の実施の形態２に係る半導体装置を示す回路図である。ワンショット回路３は、入力信号ＩＮのターンオフ時にスイッチング素子Ｑ３のゲートにパルス信号を供給する。
図４は、図３の半導体装置の動作を示すタイミングチャートである。ワンショット回路３からのパルス信号により、スイッチング素子Ｑ３は、パワー素子Ｑ１のターンオンが完了するまでの所定期間だけオンする。従って、実施の形態１に比べてスイッチング素子Ｑ３のオン期間が短くなるため、電源の消費電力を削減することができる。
実施の形態３．
図５は、本発明の実施の形態３に係る半導体装置を示す回路図である。遅延回路４がインバータＩＮＶの出力信号を遅延させる。ＡＮＤ回路５のａ端子にパワー素子Ｑ２のゲートの電圧が入力され、ｂ端子に遅延回路４の出力電圧が入力される。スイッチング素子Ｑ３はＡＮＤ回路５の出力信号に応じてオン・オフする。
図６は、図５の半導体装置の動作を示すタイミングチャートである。ＡＮＤ回路５は、入力信号ＩＮがオフ信号であり、かつパワー素子Ｑ２のゲートの電圧が低圧端子の電圧ＶＧＮＤより高くなった場合（ゲート浮き期間）にだけ、スイッチング素子Ｑ３をオンさせる。これにより、スイッチング素子Ｑ３のオン期間が更に短くなるため、電源の消費電力を大幅に削減することができる。また、保護期間が広くなる。
また、パワー素子Ｑ２のターンオフ期間にはパワー素子Ｑ２のゲートの電圧が高電圧となる。そこで、パワー素子Ｑ２のターンオフ期間に保護動作を行わないように、遅延回路４を設けている。
実施の形態４．
図７は、本発明の実施の形態４に係る半導体装置を示す回路図である。実施の形態１とは異なり、スイッチング素子Ｑ３のゲートには入力信号／ＩＮが供給され、スイッチング素子Ｑ３は入力信号／ＩＮに応じてオン・オフする。入力信号／ＩＮがオン信号の場合にスイッチング素子Ｑ３はオンする。これにより、デッドタイムにスイッチング素子Ｑ３がオンしないため、実施の形態１に比べて電源の消費電力を削減することができる。その他、実施の形態１と同様の効果を得ることができる。
実施の形態５．
図８は、本発明の実施の形態５に係る半導体装置を示す回路図である。この半導体装置は、実施の形態４の半導体装置にワンショット回路３を追加したものである。ワンショット回路３は、入力信号／ＩＮのターンオン時にスイッチング素子Ｑ３のゲートにパルス信号を供給する。これにより、スイッチング素子Ｑ３はパワー素子Ｑ１のターンオンが完了するまでの所定期間だけオンする。さらに、スイッチング素子Ｑ３のオン期間は実施の形態２に比べて短くなる。この結果、電源の消費電力を大幅に削減することができる。
実施の形態６．
図９は、本発明の実施の形態６に係る半導体装置を示す回路図である。ＡＮＤ回路５のａ端子にパワー素子Ｑ２のゲートの電圧が入力され、ｂ端子に入力信号／ＩＮが入力される。ＡＮＤ回路５は、入力信号／ＩＮがオン信号であり、かつパワー素子Ｑ２のゲートの電圧ＶＧが低圧端子の電圧ＶＧＮＤより高くなった場合（ゲート浮き期間）にだけ、スイッチング素子Ｑ３をオンさせる。これにより、実施の形態３と同様の効果を得ることができる。
また、ＡＮＤ回路５のｂ端子に入力する入力信号／ＩＮは入力信号ＩＮのターンオフからデッドタイムだけ遅れてターンオンするため、実施の形態３の遅延回路４は不要となる。
実施の形態７．
図１０は、本発明の実施の形態７に係る半導体装置を示す回路図である。ダイオードＺ１が抵抗Ｒ１に並列に接続されている。その他の構成は実施の形態１と同様である。
実施の形態１ではパワー素子Ｑ２のゲートの放電電流が抵抗Ｒ１を流れるため、放電スピードが遅くなる。これに対して、本実施の形態では、パワー素子Ｑ２のゲートの放電電流がダイオードＺ１を流れるため、放電スピードが速くなる。なお、実施の形態２〜６の構成にダイオードＺ１を追加しても同様の効果を得ることができる。
実施の形態８．
図１１は、本発明の実施の形態８に係る半導体装置を示す回路図である。ツェナーダイオードＺ２が抵抗Ｒ１に並列に接続されている。その他の構成は実施の形態１と同様である。ツェナーダイオードＺ２が負電圧をクランプするため、過度な負電圧を防止することができる。なお、実施の形態２〜６の構成にツェナーダイオードＺ２を追加しても同様の効果を得ることができる。
なお、上記の実施の形態１〜５において、Ｎサイドのパワー素子Ｑ２のゲート電圧を負電圧にする場合について説明したが、これに限らずＰサイドのパワー素子Ｑ１のゲート電圧を負電圧にする場合にも本発明を適用することができる。
また、パワー素子Ｑ１，Ｑ２及びスイッチング素子Ｑ３はＩＧＢＴ（Insulated Gate Bipolar Transistor）であるが、これに限らずパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のパワースイッチング素子でもよい。
また、パワー素子Ｑ１，Ｑ２及びスイッチング素子Ｑ３は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１ 駆動回路（第１の駆動回路）
２ 駆動回路（第２の駆動回路）
５ ＡＮＤ回路（制御回路）
ＩＮ 入力信号（第１の入力信号）
／ＩＮ 入力信号（第２の入力信号）
Ｑ１ パワー素子（第２のパワー素子）
Ｑ２ パワー素子（第１のパワー素子）
Ｑ３ スイッチング素子
Ｒ１ 抵抗
Ｚ１ ダイオード
Ｚ２ ツェナーダイオード

Claims (4)

  1. 制御端子と、第１端子と、第２端子とを有する第１のパワー素子と、
    前記第１のパワー素子にトーテムポール接続された第２のパワー素子と、
    電源に接続された高圧端子と、低圧端子とを有し、第１の入力信号に応じて前記第１のパワー素子を駆動する第１の駆動回路と、
    第２の入力信号に応じて前記第２のパワー素子を駆動する第２の駆動回路と、
    一端が前記第１のパワー素子の前記第２端子に接続され、他端が前記第１の駆動回路の前記低圧端子に接続された抵抗と、
    前記第１の駆動回路の前記高圧端子と前記抵抗の前記一端との間に接続され、前記第１の入力信号又は前記第２の入力信号に応じてオン・オフするスイッチング素子とを備え、
    前記第１の入力信号がオフ信号の場合に、前記第１の駆動回路は前記低圧端子の電圧を前記第１のパワー素子の前記制御端子に供給して前記第１のパワー素子はオフし、
    前記第１の入力信号がオフ信号又は前記第２の入力信号がオン信号の場合に、前記スイッチング素子はオンすることを特徴とする半導体装置。
  2. 前記スイッチング素子は、前記第２のパワー素子のターンオンが完了するまでの所定期間だけオンすることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の入力信号がオフ信号又は前記第２の入力信号がオン信号であり、かつ前記第１のパワー素子の前記制御端子の電圧が前記低圧端子の電圧より高くなった場合にだけ、前記スイッチング素子をオンさせる制御回路を更に備えることを特徴とする請求項１に記載の半導体装置。
  4. 前記抵抗に並列に接続されたダイオード又はツェナーダイオードを更に備えることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
JP2011221157A 2011-10-05 2011-10-05 半導体装置 Active JP5582123B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011221157A JP5582123B2 (ja) 2011-10-05 2011-10-05 半導体装置
US13/484,766 US8552769B2 (en) 2011-10-05 2012-05-31 Semiconductor device
DE102012216161.9A DE102012216161B4 (de) 2011-10-05 2012-09-12 Halbleitervorrichtung
CN201210367096.6A CN103036406B (zh) 2011-10-05 2012-09-28 半导体装置
KR1020120109829A KR101329610B1 (ko) 2011-10-05 2012-10-04 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011221157A JP5582123B2 (ja) 2011-10-05 2011-10-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2013081137A true JP2013081137A (ja) 2013-05-02
JP5582123B2 JP5582123B2 (ja) 2014-09-03

Family

ID=47909044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011221157A Active JP5582123B2 (ja) 2011-10-05 2011-10-05 半導体装置

Country Status (5)

Country Link
US (1) US8552769B2 (ja)
JP (1) JP5582123B2 (ja)
KR (1) KR101329610B1 (ja)
CN (1) CN103036406B (ja)
DE (1) DE102012216161B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012624A (ja) * 2013-06-26 2015-01-19 株式会社デンソー 駆動回路
WO2016002237A1 (ja) * 2014-06-30 2016-01-07 三菱電機株式会社 電力用半導体素子の駆動回路
JP2016046831A (ja) * 2014-08-19 2016-04-04 キヤノン株式会社 電源装置及び定着装置、定着装置を備えた画像形成装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062717A (ja) 2011-09-14 2013-04-04 Mitsubishi Electric Corp 半導体装置
JP6185032B2 (ja) * 2015-09-30 2017-08-23 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045428A (ja) * 2003-07-25 2005-02-17 Toshiba Corp ゲート駆動回路及び半導体装置
JP2006025567A (ja) * 2004-07-09 2006-01-26 Renesas Technology Corp 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
US20060220699A1 (en) * 2005-03-30 2006-10-05 Texas Instruments Incorporated Circuit and method for transistor turn-off with strong pulldown
JP2010028522A (ja) * 2008-07-22 2010-02-04 Seiko Epson Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055721A (en) * 1989-04-13 1991-10-08 Mitsubishi Denki Kabushiki Kaisha Drive circuit for igbt device
US4989127A (en) * 1989-05-09 1991-01-29 North American Philips Corporation Driver for high voltage half-bridge circuits
JP4113436B2 (ja) 2003-01-24 2008-07-09 三菱電機株式会社 ゲートドライブ装置
JP4223379B2 (ja) * 2003-12-10 2009-02-12 三菱電機株式会社 スイッチングデバイスの制御装置およびモーターの駆動回路の制御装置
JP4375198B2 (ja) * 2004-10-26 2009-12-02 株式会社デンソー 負荷駆動用半導体装置
CN101454979B (zh) * 2006-05-29 2013-03-27 皇家飞利浦电子股份有限公司 开关电路
US7560961B1 (en) * 2006-08-11 2009-07-14 Marvell International Ltd. Voltage driver circuit
JP5251553B2 (ja) 2009-02-02 2013-07-31 三菱電機株式会社 半導体装置
US20110148376A1 (en) 2009-12-23 2011-06-23 Texas Instruments Incorporated Mosfet with gate pull-down
JP5130310B2 (ja) * 2010-03-17 2013-01-30 日立アプライアンス株式会社 電圧駆動型半導体素子のゲート駆動回路及び電力変換装置
JP5454317B2 (ja) 2010-04-07 2014-03-26 ヤマハ株式会社 音響解析装置
CN201975986U (zh) * 2011-01-17 2011-09-14 佛山市顺德区瑞德电子实业有限公司 一种方波逆变器的全桥驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045428A (ja) * 2003-07-25 2005-02-17 Toshiba Corp ゲート駆動回路及び半導体装置
JP2006025567A (ja) * 2004-07-09 2006-01-26 Renesas Technology Corp 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
US20060220699A1 (en) * 2005-03-30 2006-10-05 Texas Instruments Incorporated Circuit and method for transistor turn-off with strong pulldown
JP2010028522A (ja) * 2008-07-22 2010-02-04 Seiko Epson Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012624A (ja) * 2013-06-26 2015-01-19 株式会社デンソー 駆動回路
WO2016002237A1 (ja) * 2014-06-30 2016-01-07 三菱電機株式会社 電力用半導体素子の駆動回路
JPWO2016002237A1 (ja) * 2014-06-30 2017-04-27 三菱電機株式会社 電力用半導体素子の駆動回路
US10027218B2 (en) 2014-06-30 2018-07-17 Mitsubishi Electric Corporation Power semiconductor element driving circuit
JP2016046831A (ja) * 2014-08-19 2016-04-04 キヤノン株式会社 電源装置及び定着装置、定着装置を備えた画像形成装置

Also Published As

Publication number Publication date
US8552769B2 (en) 2013-10-08
CN103036406A (zh) 2013-04-10
US20130088266A1 (en) 2013-04-11
KR20130037172A (ko) 2013-04-15
JP5582123B2 (ja) 2014-09-03
KR101329610B1 (ko) 2013-11-15
CN103036406B (zh) 2015-10-07
DE102012216161B4 (de) 2021-02-04
DE102012216161A1 (de) 2013-04-11

Similar Documents

Publication Publication Date Title
JP5783997B2 (ja) 電力用半導体装置
KR101329614B1 (ko) 반도체장치
JP5464196B2 (ja) パワー半導体素子の駆動回路
EP2549650A1 (en) Method for driving IGBT
JP2011211836A (ja) スイッチングデバイス駆動装置および半導体装置
KR101297460B1 (ko) 게이트 구동 장치
JP5925364B2 (ja) 電力用半導体装置
JP5634622B2 (ja) ゲート駆動回路
JP5582123B2 (ja) 半導体装置
JPWO2011033733A1 (ja) ゲート駆動回路
US8638134B2 (en) Gate drive circuit and power semiconductor module
JP6847641B2 (ja) ゲート駆動回路
JP6122542B1 (ja) アクティブクランプ回路
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
JP5563050B2 (ja) ゲート駆動回路、およびパワー半導体モジュール
JP6677034B2 (ja) ゲート駆動回路、半導体装置
JP6400098B2 (ja) 電力用半導体素子の駆動回路
JP6565789B2 (ja) 半導体装置
JP5737509B2 (ja) スイッチング回路
TW201806273A (zh) 主動式緩衝電路
JP5950961B2 (ja) ゲート駆動回路
CN115967388A (zh) 实现控制电流变化功能的电路结构
JPWO2015129049A1 (ja) 電力変換装置、及び、電力変換装置の短絡保護方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R150 Certificate of patent or registration of utility model

Ref document number: 5582123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250