JP6400098B2 - 電力用半導体素子の駆動回路 - Google Patents

Description

本発明は、電力用半導体素子、特に自己消弧型の電力用半導体素子のスイッチング損失を低減する駆動回路に関する。

昇降機、電鉄等のインバータやコンバータに用いられる電力用半導体素子において、スイッチング損失が、消費エネルギの増加および放熱フィンの大型化に大きく影響する。前記理由から電力用半導体素子のスイッチング損失の低減が求められている。

電力用半導体素子のスイッチング損失は、ターンオン、ターンオフの期間の電力用半導体素子のドレイン-ソース間（金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の場合、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の場合はコレクタ-エミッタ間、以降特に注記しない限りＭＯＳＦＥＴを例に記述する。）の電流と電圧の積で表される。スイッチング損失を小さくするためには、ドレイン-ソース間電圧と電流の積が小さくなるように、高速にスイッチングすれば良いが、ターンオフにおいては、電力用半導体素子のドレイン-ソース間の大きな電流変化（以下dI/dtと称す）は、回路の寄生のインダクタンスにより大きなサージ電圧を発生させ、電力用半導体素子を破損させる。また、電力用半導体素子のスイッチングにより発生するドレイン-ソース間の大きな電圧変化（以下dV/dtと称す）、dI/dtは大きな放射ノイズの原因となるため、制限される等、高速のスイッチングは容易ではない。

スイッチング速度は電力用半導体素子の入力容量に大きく影響を受ける。入力容量は自己消弧型の電力用半導体素子のゲート-ソース間の寄生容量とゲート-ドレイン間の寄生容量の和である。この入力容量を充放電することにより自己消弧型の電力用半導体素子はスイッチングする。スイッチング速度を調整する最も簡単な方法は、ゲート抵抗を調整する方法であるが、これは電力用半導体素子のdV/dt、dI/dt共に変化させてしまう。そのため、ノイズやサージ電圧等の制限からゲート抵抗を大きくし、スイッチング速度を遅くせざるを得ず、スイッチング損失が大きくなる。

従来の駆動回路では、電力用半導体素子のゲート-ソース間にコンデンサを追加し、スイッチング速度がコンデンサを入れない場合と同等になるようにゲート抵抗を調整することにより、dI/dtとdV/dtを独立に制御して低損失なターンオンを実現していた。（例えば、特許文献1を参照）

特開２００３−１２５５７４号公報

特許文献１に記載されている自己消弧型の電力用半導体素子の駆動回路では、ターンオンのdV/dtとdI/dtを独立して制御することにより、ターンオンにおけるスイッチング損失の低減が可能であった。しかし、ターンオフについては制御できず、ノイズ等によりターンオンのスイッチング速度が制限されている場合、ターンオフのスイッチング損失は小さくできない。また、特許文献１に記載されている従来技術ではターンオンとターンオフを別々に制御することができなかった。その結果、例えばターンオフ速度がノイズやサージ電圧等により制限される場合、ターンオンのスイッチング損失を低減できない。これらを解決するためには、ターンオンとターンオフのdV/dt、dI/dtを独立に制御することが必要である。ターンオンおよびターンオフにおけるdV/dtおよびdI/dtを独立して制御することが可能となれば、さらにスイッチング損失を低減できる。

また、電力用半導体素子の半導体材料として炭化ケイ素（ＳｉＣ）を用いる場合、ケイ素（Ｓｉ）に比べ高電圧領域までＭＯＳＦＥＴの使用が可能となる。ＩＧＢＴでは伝導度変調効果でオン電圧を下げているため、ターンオフにおいてドリフト層内に蓄積されたキャリアが再結合して消滅するまで電流が流れ続ける。そのためターンオフのスイッチング速度の制御には限界があった。しかしＭＯＳＦＥＴでは、前記現象は生じないため、従来のＩＧＢＴでは制御が困難であったターンオフのスイッチング速度の制御が容易となる。そこで、ターンオンだけでなく、従来技術では不可能であったターンオフでもdV/dtとdI/dtを独立して制御する方法が有効となる。

この発明は、ターンオンとターンオフのdV/dtとdI/dtを独立に制御でき、スイッチング損失を低減できる電力用半導体素子の駆動回路を提供することを目的とする。

この発明は、第一主電極と第二主電極と、第一主電極と第二主電極との間を流れる電流を制御する制御電極とを有する電力用半導体素子の駆動回路であって、一端が第一主電極または第二主電極に接続されたコンデンサと、制御電極およびコンデンサに電荷を充電するためのの、制御電源の正側の出力端子に一端が接続された第一スイッチと、制御電極およびコンデンサから電荷を放電するための、制御電源の負側の出力端子に一端が接続された第二スイッチと、を備え、第一スイッチの他端と第二スイッチの他端との間に、第一抵抗、第一ダイオード、第二抵抗が順に直列に接続されるとともに、第一ダイオードは制御電源に対して順方向に接続されており、第一スイッチがオンになりコンデンサに電荷を充電し、また第一抵抗を通って制御電極に電荷を充電するとき、または第二スイッチがオンになりコンデンサから電荷を放電し、また第二抵抗を通って制御電極から電荷を放電するときのいずれか一方において、制御電極の電荷が通る抵抗と、コンデンサの電荷が通る抵抗とは異なる抵抗となるよう構成され、第一スイッチがオンになり制御電極の電荷とコンデンサの電荷が異なる抵抗を通って充電するように構成されたときは、第二スイッチがオンになり制御電極およびコンデンサから電荷を放電するとき制御電極の電荷が通る抵抗とコンデンサの電荷が通る抵抗とがいずれも第二抵抗となり、第二スイッチがオンになり制御電極の電荷とコンデンサの電荷が異なる抵抗を通って放電するように構成されたときは、第一スイッチがオンになり制御電極およびコンデンサに電荷を充電するとき制御電極の電荷が通る抵抗とコンデンサの電荷が通る抵抗とがいずれも第一抵抗となるように構成したものである。

この発明によれば、ターンオン、ターンオフのいずれか一方、制御電極−第一主電極間または制御電極−第二主電極間の寄生容量のいずれか一方の充放電時間を独立に制御でき、ターンオンおよびターンオフそれぞれにおいて、dV/dtおよびdI/dtを独立に制御することができる。よってノイズ等によりターンオンのdV/dtまたはdI/dtが制限される状況でも、ターンオフのdV/dtまたはdI/dtを大きくでき、ターンオフのスイッチング速度を大きくできる。また、ノイズ、サージ等によりターンオフのdV/dtまたはdI/dtが制限される状況でも、ターンオンのdV/dtまたはdI/dtを大きくでき、ターンオンのスイッチング速度を大きくできる。したがって、スイッチング損失を従来よりも低減できる電力用半導体素子の駆動回路を提供できる。

この発明の実施の形態１による電力用半導体素子の駆動回路を示す回路図である。 比較例の電力用半導体素子の駆動回路を示す回路図である。 この発明の実施の形態１による電力用半導体素子の駆動回路のターンオフ時の動作を説明するための模式的な波形図である。 この発明の実施の形態２による電力用半導体素子の駆動回路を示す回路図である。 この発明の実施の形態２による電力用半導体素子の駆動回路のターンオン時の動作を説明するための模式的な波形図である。 この発明の実施の形態３による電力用半導体素子の駆動回路を示す回路図である。 この発明の実施の形態３による電力用半導体素子の駆動回路のターンオフ時の動作を説明するための模式的な波形図である。 この発明の実施の形態４による電力用半導体素子の駆動回路を示す回路図である。 この発明の実施の形態４による電力用半導体素子の駆動回路のターンオン時の動作を説明するための模式的な波形図である。 この発明の実施の形態５による電力用半導体素子の駆動回路を示す回路図である。

実施の形態１．
図１は本発明の実施の形態１による電力用半導体素子の駆動回路を示す回路図である。図１において、制御信号出力回路１４１からの信号を絶縁回路１４２を介して伝達する。伝達された信号により第一スイッチＳ１または第二スイッチＳ２のどちらか一方をオンし、自己消弧型の電力用半導体素子１のゲートＧ１の電位を変化させ、電力用半導体素子１を駆動する。本発明に係る電力用半導体素子の駆動回路は、電力用半導体素子がゲート駆動型半導体素子であればよく、例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であっても、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であっても適用できる。ＭＯＳＦＥＴでは各電極の呼称は、ドレイン、ソース、ゲートであって、ドレインとソース間に流れる電流をゲートの電位によって制御する。またＩＧＢＴでは各電極の呼称はコレクタ、エミッタ、ゲートであって、コレクタとエミッタ間に流れる電流をゲートの電位によって制御する。本願では、ＭＯＳＦＥＴのドレイン、ソース、あるいはＩＧＢＴのコレクタ、エミッタを、第一主電極、第二主電極とも呼び、ゲートを制御電極とも呼ぶ。すなわち、本願は、第一主電極と第二主電極との間を流れる電流を制御する制御電極を有する電力用半導体素子を駆動する駆動回路に関する。以降電力用半導体素子１、第一スイッチＳ１および第二スイッチＳ２がいずれもＭＯＳＦＥＴである場合を例に説明する。

制御電源の出力端子ＶＣＣ−ＧＮＤ間に、第一スイッチＳ１、第一抵抗Ｒ１１、第一ダイオードＤ１１、第二抵抗Ｒ１２、第二スイッチＳ２が順に直列に接続される。第一ダイオードＤ１１は制御電源に対して順方向に接続されている。電力用半導体素子１の制御電極であるゲートＧ１は第一抵抗Ｒ１１と第一ダイオードＤ１１のアノードの接続点に接続される。電力用半導体素子１の第二主電極であるソースＳＯ１にはコンデンサＣａの片端が接続され、コンデンサＣａの他端は第一スイッチＳ１と第一抵抗Ｒ１１の接続点に片端が接続された第三抵抗Ｒ１３の他端に接続されている。コンデンサＣａと第三抵抗Ｒ１３の接続点には第二ダイオードＤ１２のアノードが接続され、第二ダイオードＤ１２のカソードは第一ダイオードＤ１１のカソードと第二抵抗Ｒ１２の接続点に接続されている。電力用半導体素子１にはダイオードＤ１が並列に接続されている。すなわち、ダイオードＤ１のカソードは電力用半導体素子１のドレインＤＲ１に、ダイオードＤ１のアノードは電力用半導体素子１のソースＳＯ１に、それぞれ接続されている。第一スイッチＳ１のゲートおよび第二スイッチＳ２のゲートはそれぞれ絶縁回路１４２に接続され、絶縁回路１４２は制御信号出力回路１４１に接続される。

このように構成された電力用半導体素子の駆動回路において、電力用半導体素子１がターンオンする際の動作を説明する。第一スイッチＳ１がオンしたとき、すなわちターンオン時、駆動回路１４３において、第一スイッチＳ１から第一抵抗Ｒ１１を通ってゲートＧ１に電荷を充電する経路Ｉｏｎ１と、第一スイッチＳ１から第三抵抗Ｒ１３を通ってコンデンサＣａに電荷を充電する経路Ｉｏｎ２で電流が流れる。このとき、自己消弧型の電力用半導体素子１のゲートＧ１とソースＳＯ１間の寄生容量とコンデンサＣａは別々の抵抗を通って充電されるため、コンデンサＣａは電力用半導体素子１のゲートＧ１とソースＳＯ１間の寄生容量の充電にあまり影響しない。したがって、電力用半導体素子１のターンオンのdV/dt、dI/dt、およびスイッチング損失にコンデンサＣａの影響は少ない。

次に電力用半導体素子１がターンオフする際の動作を説明する。第二スイッチＳ２がオンしたとき、すなわちターンオフ時、駆動回路１４３において、直列に接続された第一ダイオードＤ１１と第二抵抗Ｒ１２と第二スイッチを通ってゲートＧ１の電荷を放電する経路Ｉｏｆｆ１と、直列に接続された第二ダイオードＤ１２と第二抵抗Ｒ１２と第二スイッチを通ってコンデンサＣａの電荷を放電する経路Ｉｏｆｆ２で電流が流れ、電力用半導体素子１のゲートＧ１とソースＳＯ１間の寄生容量とコンデンサＣａを放電する。この時、コンデンサＣａは電力用半導体素子１のゲートＧ１とソースＳＯ１間の寄生容量と並列に接続されているため、ゲートＧ１の電圧を下げるためにはゲートＧ１とソースＳＯ１間の寄生容量とコンデンサＣａの容量を足した容量を放電する必要がある。コンデンサＣａを追加しただけでは放電に必要な電荷が増えてしまうため、スイッチング速度が低下する。本発明の実施の形態１では、コンデンサＣａの容量と第二抵抗Ｒ１２の抵抗値を調整することにより、ターンオフ時のスイッチング速度を調整することができる。

ここでは、図２の比較例として示すコンデンサＣａを追加しない駆動回路６４３における場合と、電力用半導体素子１のターンオフのdI/dtが同等になるように、コンデンサＣａの容量と第二抵抗Ｒ１２の抵抗値を調整した場合を例に説明する。すなわち、図２における抵抗Ｒ２０とターンオフ時の電力用半導体素子１のゲートＧ１の容量で決まる時定数と、図１における第二抵抗Ｒ１２とターンオフ時の電力用半導体素子１のゲートＧ１の容量とコンデンサＣａの容量とで決まる時定数が同等になるように調整する。このように調整すると、実施の形態１による図１における第二抵抗Ｒ１２の抵抗値は、比較例の図２における抵抗Ｒ２０よりも小さくなる。

図３は、図１に示した本発明の実施の形態１による電力用半導体素子の駆動回路のターンオフ時の動作を説明するための模式的な波形図である。コンデンサが追加されていない比較例である図２の駆動回路６４３における電力用半導体素子１のゲートＧ１の電圧、ドレインＤＲ１−ソースＳＯ１間電圧およびドレインＤＲ１−ソースＳＯ１間を流れる電流を、それぞれ２０１、２０３および２０５の破線で示している。これに対し、コンデンサＣａを追加した実施の形態１による図１の回路において、ドレインＤＲ１−ソースＳＯ１間を流れる電流のdI/dtが図２の回路の場合と同等になるように第二抵抗Ｒ１２を調整した場合の電力用半導体素子１のゲートＧ１の電圧、ドレインＤＲ１−ソースＳＯ１間電圧およびドレインＤＲ１−ソースＳＯ１間を流れる電流を、それぞれ２０２、２０４および２０６の実線で示している。

ターンオフの信号が入力され、第二スイッチＳ２がオンされ、ゲート電圧は２０１および２０２で示すように低下し始める。コンデンサＣａが追加されてはいるが、コンデンサＣａの容量と第二抵抗Ｒ１２の抵抗値を図２の駆動回路６４３の場合と放電の時定数が同等となるよう調整しているため、ゲート電圧２０１と２０２は同様の波形となる。ゲート電圧２０１、２０２がさらに下がり、ミラー電圧に達すると、ドレイン-ソース間電圧２０３、２０４が増加し始める。このとき、電力用半導体素子１のゲートＧ１−ドレインＤＲ１間の寄生容量はドレインＤＲ１−ソースＳＯ１間電圧２０３、２０４の変化に伴い、大きく変化する。すなわちゲート電流の多くがゲートＧ１−ドレインＤＲ１間の寄生容量を放電する経路を通流するミラー期間に入る。ミラー期間においてはゲート電圧がほとんど変化しないため、この期間、コンデンサＣａに蓄積されている電荷はほとんど放電されない。ここで、本実施の形態１における第二抵抗Ｒ１２の抵抗値は、比較例における抵抗Ｒ２０よりも小さい。それに対し、ゲートＧ１とドレインＤＲ１間の寄生容量はコンデンサＣａを追加した時と追加していない時では同等であり、コンデンサＣａの電荷は放電されない。このため、コンデンサＣａが追加されている本実施の形態１における放電の時定数は追加されていない比較例より小さくなり、ミラー期間の放電時間は短くなる。このように、コンデンサＣａを追加した、本発明による実施の形態１によれば、ドレイン−ソース間電圧２０４のdV/dtは、コンデンサを追加しない場合のドレイン-ソース間電圧２０３のdV/dtよりも大きくすることができる。

ミラー期間を脱した後ゲート電圧２０１、２０２は低下し始め、ドレインＤＲ１−ソースＳＯ１間を流れる電流は低下する。このときドレインＤＲ１−ソースＳＯ１間を流れる電流のdI/dtはゲート電圧に依存する。ミラー期間を脱した後は、ゲートＧ１−ソースＳＯ１間の寄生容量を放電する時定数が、コンデンサＣａを追加している本実施の形態１の場合とコンデンサを追加していない比較例の場合とで同じとなるよう、コンデンサＣａの容量と第二抵抗Ｒ１２の値を調整しているため、ゲート電圧２０１と２０２は同様の波形となる。よってコンデンサＣａを追加した本実施の形態１においてドレインＤＲ１−ソースＳＯ１間を流れる電流２０６のdI/dtとコンデンサを追加していない比較例においてドレインＤＲ１−ソースＳＯ１間を流れる電流２０５のdI/dtとは同じとなる。

上記では、図２における抵抗Ｒ２０とターンオフ時の電力用半導体素子１のゲートＧ１の容量で決まる時定数と、図１における第二抵抗Ｒ１２とターンオフ時の電力用半導体素子１のゲートＧ１の容量とコンデンサＣａの容量とで決まる時定数が同等になるように調整した例で説明した。ただし、このように調整することは必須ではなく、本発明の実施の形態１による電力用半導体素子の駆動回路によれば、コンデンサＣａの容量と第二抵抗Ｒ１２の抵抗値を自由に選択することができるため、ターンオンのスイッチング速度を変えることなく、ターンオフのスイッチング速度を速くでき、スイッチング損失を低減できることに特徴がある。さらに、ターンオフのdI/dtを変えることなくdV/dtのみを変えることが可能であるため、サージ電圧を抑制する理由などでターンオフのdI/dtが制限された場合にもターンオンに影響を与えることなく、ターンオフのdV/dtを大きくし、電力用半導体素子１のスイッチング損失を低減できる。コンデンサＣａの容量と第三抵抗Ｒ１３で決まる時定数は、電力用半導体素子１のスイッチング周期により制限され、電力用半導体素子１のオン時間内、あるいはオフ時間内で放電できる範囲により制限される。コンデンサＣａの容量と抵抗で決まる時定数については、以下の実施の形態においても同様である。

ここで、本実施の形態における電力用半導体素子は、従来から使用されてきている珪素（シリコン、Ｓｉ）を用いたものだけでなく、珪素よりバンドギャップが大きいワイドバンドギャップ半導体を用いたものであってもよい。ワイドバンドギャップ半導体の材料は、シリコン・カーバイド（炭化珪素、ＳｉＣ）、窒化ガリウム系材料、ダイヤモンドなどがある。また、本実施の形態の駆動回路は、ＭＯＳＦＥＴだけでなくＩＧＢＴ等ゲート駆動型半導体素子であれば適用できる。これは、以降の実施の形態においても同様である。

実施の形態２．
図４は本発明の実施の形態２による電力用半導体素子の駆動回路２４３を示す回路図である。図４において、制御信号出力回路１４１からの信号を絶縁回路１４２を介して伝達する。伝達された信号により第一スイッチＳ１または、第二スイッチＳ２のどちらか一方をオンし、電力用半導体素子１のゲートＧ１の電位を変化させ、電力用半導体素子１を駆動する。

制御電源の出力端子ＶＣＣ−ＧＮＤ間に、第一スイッチＳ１、第一抵抗Ｒ２１、第一ダイオードＤ２１、第二抵抗Ｒ２２、第二スイッチＳ２が順に直列に接続される。第一ダイオードＤ２１は制御電源に対して順方向に接続されている。電力用半導体素子１の制御電極であるゲートＧ１は第一ダイオードＤ２１のカソードと第二抵抗Ｒ２２との接続点に接続される。電力用半導体素子１の第二主電極であるソースＳＯ１にはコンデンサＣａの片端が接続され、コンデンサＣａの他端は第一抵抗Ｒ２１と第一ダイオードＤ２１のアノードの接続点にアノードが接続された第二ダイオードＤ２２のカソードに接続されている。コンデンサＣａと第二ダイオードＤ２２のアノードとの接続点には第三抵抗Ｒ２３の片端が接続され、第三抵抗Ｒ２３の他端は第二抵抗Ｒ２２と第二スイッチＳ２との接続点に接続されている。電力用半導体素子１にはダイオードＤ１が並列に接続されている。すなわち、ダイオードＤ１のカソードは電力用半導体素子１のドレインＤＲ１と、ダイオードＤ１のアノードは電力用半導体素子１のソースＳＯ１に接続されている。第一スイッチＳ１のゲートおよび第二スイッチＳ２のゲートはそれぞれ絶縁回路１４２に接続され、絶縁回路１４２は制御信号出力回路１４１に接続される。

このように構成された本発明の実施の形態２による電力用半導体素子の駆動回路２４３において、電力用半導体素子１がターンオフする際の動作を説明する。第二スイッチＳ２がオンしたとき、すなわちターンオフ時、駆動回路２４３において、第二抵抗Ｒ２２、第二スイッチＳ２を通ってゲートＧ１の電荷を放電する経路Ｉｏｆｆ１と、第三抵抗Ｒ２３、第二スイッチＳ２を通ってコンデンサＣａの電荷を放電する経路Ｉｏｆｆ２で電流が流れる。このとき、自己消弧型の電力用半導体素子１のゲートＧ１とソースＳＯ１間の寄生容量とコンデンサＣａは別々の抵抗を通って放電されるため、コンデンサＣａは電力用半導体素子１のゲートＧ１とソースＳＯ１間の寄生容量の放電にあまり影響しない。したがって、電力用半導体素子１のターンオフのdV/dt、dI/dt、およびスイッチング損失にコンデンサＣａの影響は少ない。

次に電力用半導体素子１がターンオンする際の動作を説明する。第一スイッチＳ１がオンしたとき、すなわちターンオン時、駆動回路２４３において、第一スイッチＳ１から第一抵抗Ｒ２１と第一ダイオードＤ２１を通ってゲートＧ１に電荷を充電する経路Ｉｏｎ１と、第一スイッチＳ１から第一抵抗Ｒ２１と第二ダイオードＤ２２を通ってコンデンサＣａに電荷を充電する経路Ｉｏｎ２で電流が流れ、自己消弧型の電力用半導体素子１のゲートＧ１とソースＳＯ１間の寄生容量とコンデンサＣａを充電する。この時、コンデンサＣａは電力用半導体素子１のゲートＧ１とソースＳＯ１間の寄生容量と並列に接続されていることになるため、ゲートＧ１の電圧を上げるためにはゲートＧ１とソースＳＯ１間の寄生容量とコンデンサＣａの容量を足した容量を充電する必要がある。コンデンサＣａを追加しただけでは充電に必要な電荷が増えてしまうため、スイッチング速度が低下する。本発明の実施の形態２では、電力用半導体素子１のターンオンのdI/dtがコンデンサＣａを追加しない場合、すなわち図２の比較例の駆動回路６４３の場合と同等になるように第一抵抗Ｒ２１の抵抗値とコンデンサＣａの容量を調整する。このように調整すると、実施の形態２による図４における第一抵抗Ｒ２１の抵抗値は、比較例の図２における抵抗Ｒ２０よりも小さくなる。

図５は図４に示した本発明の実施の形態２による電力用半導体素子の駆動回路のターンオン時の動作を説明するための模式的な波形図である。比較例であるコンデンサが追加されていない図２の駆動回路６４３における電力用半導体素子１のゲートＧ１の電圧、ドレインＤＲ１−ソースＳＯ１間電圧およびドレインＤＲ１−ソースＳＯ１間を流れる電流をそれぞれ４０１、４０３および４０５の破線で示している。これに対し、コンデンサＣａを追加した実施の形態２による図４の回路において、電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間を流れる電流のdI/dtが、コンデンサを追加しない図２の駆動回路６４３の場合と同等になるようにコンデンサＣａの容量と第一抵抗Ｒ２１の抵抗値を調整した場合の、電力用半導体素子１のゲートＧ１の電圧、ドレインＤＲ１−ソースＳＯ１間電圧およびドレインＤＲ１−ソースＳＯ１間を流れる電流を４０２、４０４および４０６の実線で示している。なお、図５において、ドレイン−ソース間を流れる電流４０５と４０６は重なって、両者は同一の電流変化であることを示している。

ターンオンの信号が入力され、第一スイッチＳ１がオンされ、ゲート電圧は４０１および４０２で示すように増加し始め、ゲート電圧４０１、４０２が閾値電圧を超えるとドレインＤＲ１−ソースＳＯ１間を流れる電流は増加する。本実施の形態２による駆動回路２４３においてはコンデンサＣａが追加されてはいるが、コンデンサＣａの容量と第一抵抗Ｒ２１の抵抗値を、図２の駆動回路６４３の場合と充電の時定数が同等となるよう調整しているため、ゲート電圧４０１と４０２は同様の波形となる。このときドレインＤＲ１−ソースＳＯ１間を流れる電流のdI/dtはゲート電圧４０１、４０２に依存する。よってコンデンサＣａを追加した本実施の形態２による駆動回路２４３におけるドレインＤＲ１−ソースＳＯ１間を流れる電流４０６のdI/dtと、コンデンサＣａを追加していない比較例の駆動回路６４３におけるドレインＤＲ１−ソースＳＯ１間を流れる電流４０５のdI/dtとは同じとなる。

ゲート電圧４０１、４０２がさらに上がり、ミラー電圧に達すると、ドレイン-ソース間電圧４０３、４０４が減少し始める。この時、電力用半導体素子１のゲートＧ１−ドレインＤＲ１間の寄生容量はドレインＤＲ１−ソースＳＯ１間電圧４０３、４０４の変化に伴い、大きく変化する。このときゲート電流の多くがゲートＧ１−ドレインＤＲ１間の寄生容量を充電する経路を通流するミラー期間に入る。ミラー期間においてはゲート電圧がほとんど変化しないため、この期間、コンデンサＣａへ充電される電流はほとんど流れない。ここで、本実施の形態２における第一抵抗Ｒ２１の抵抗値は、比較例における抵抗Ｒ２０よりも小さい。それに対し、ゲートＧ１とドレインＤＲ１間の寄生容量はコンデンサＣａを追加した時と追加していない時では同等であり、コンデンサＣａへ電流はほとんど流れないため、コンデンサＣａを追加した本実施の形態２における充電の時定数はコンデンサが追加されていない比較例より小さくなり、ミラー期間の充電時間は短くなる。このように、コンデンサＣａを追加した本発明による実施の形態２によれば、ドレイン-ソース間電圧４０４のdV/dtはドレイン−ソース間電圧４０３のdV/dtよりも大きくなる。ミラー期間を脱しゲート電圧４０１、４０２は増加し始める。このとき、ゲート−ソース間の寄生容量を充電する充電の時定数は同等であり、ゲート電圧４０１と４０２は同様の波形となる。

上記では、電力用半導体素子１のターンオンのdI/dtが図２の比較例の駆動回路６４３の場合と同等になるように第一抵抗Ｒ２１の抵抗値とコンデンサＣａの容量を調整した例で説明した。ただし、このように調整することは必須ではなく、本発明の実施の形態２による電力用半導体素子の駆動回路では、コンデンサＣａの容量と第一抵抗Ｒ２１の抵抗値を自由に選択することができるため、ターンオフのスイッチング速度を変えることなく、ターンオンのスイッチング速度を速くでき、スイッチング損失を低減できることに特徴がある。さらに、ターンオンのdI/dtを変えることなくdV/dtのみを変えることが可能である。このため、ターンオンのdI/dtが制限された場合にも、ターンオフに影響を与えることなく、ターンオンのdV/dtを大きくし、自己消弧型の電力用半導体素子のスイッチング損失を低減できる。

dI/dtが制限される場合としては、ノイズ、短絡時の短絡耐量、ダイオードリカバリ等による場合がある。例えば短絡時の短絡耐量を考える。dI/dtが大きい場合、短絡保護回路が保護動作を行うまでに大きな電流が流れてしまい、短絡耐量を超え、素子が壊れるためdI/dtは制限される。次にダイオードリカバリについて考える。電力用半導体素子に逆並列に接続される還流用ダイオード（Free-Wheeling-Diode（ＦＷＤ））では、還流電流が流れている状態で、電力用半導体素子がオンすると、ＦＷＤは順バイアス状態から、逆バイアスが印加された状態となる。しかし、ＰＮ接合は順バイアスにより蓄積されたキャリアの飽和状態から、直ちに逆バイアス状態に移行できない。このため、蓄積された過剰キャリアは、空乏層が最初に回復するＰＮ接合部分を基点として、電子はＮ＋層側から、正孔はＰ層側から排出され、最後はキャリアが再結合で消滅するまで通流する。大きいdI/dt動作では、逆回復電流のピーク値が大きくなり、逆回復電荷量も増加して、スイッチング損失の増加やサージ電圧による自己消弧型の電力用半導体素子の破損を招く場合もある。したがって、dI/dtを制限する必要がある。

実施の形３．
図６は本発明の実施の形態３による電力用半導体素子の駆動回路を示す回路図である。図６において、制御信号出力回路１４１からの信号を絶縁回路１４２を介して伝達する。伝達された信号により第一スイッチＳ１または、第二スイッチＳ２のどちらか一方をオンし、自己消弧型の電力用半導体素子１のゲートＧ１の電位を変化させ、電力用半導体素子１を駆動する。

制御電源の出力端子ＶＣＣ−ＧＮＤ間に、第一スイッチＳ１、第一抵抗Ｒ３１、第一ダイオードＤ３１、第二抵抗Ｒ３２、第二スイッチＳ２が順に直列に接続される。第一ダイオードＤ３１は制御電源に対して順方向に接続されている。電力用半導体素子１の制御電極であるゲートＧ１は第一抵抗Ｒ３１と第一ダイオードＤ３１のアノードの接続点に接続される。電力用半導体素子１の第一主電極であるドレインＤＲ１にはコンデンサＣａの片端が接続され、コンデンサＣａの他端は第一スイッチＳ１と第一抵抗Ｒ３１の接続点に片端が接続された第三抵抗Ｒ３３の他端に接続されている。コンデンサＣａと第三抵抗Ｒ３３の接続点には第二ダイオードＤ３２のアノードが接続され、第二ダイオードＤ３２のカソードは第一ダイオードＤ３１のカソードと第二抵抗Ｒ３２の接続点に接続されている。電力用半導体素子１にはダイオードＤ１が並列に接続されている。すなわち、ダイオードＤ１のカソードは電力用半導体素子１のドレインＤＲ１と、ダイオードＤ１のアノードは電力用半導体素子１のソースＳＯ１に接続されている。第一スイッチＳ１のゲートおよび第二スイッチＳ２のゲートはそれぞれ絶縁回路１４２に接続され、絶縁回路１４２は制御信号出力回路１４１に接続される。

このように構成された本発明の実施の形態３による電力用半導体素子の駆動回路において、自己消弧型の電力用半導体素子１がターンオンする際の動作を説明する。第一スイッチＳ１がオンしたとき、すなわちターンオン時、駆動回路３４３において、第一スイッチＳ１から第一抵抗Ｒ３１を通ってゲートＧ１に電荷を充電する経路Ｉｏｎ１と、第一スイッチＳ１から第三抵抗Ｒ３３を通ってコンデンサＣａに電荷を充電する経路Ｉｏｎ２で電流が流れる。このとき、自己消弧型の電力用半導体素子１のゲートＧ１とドレインＤＲ１間の寄生容量とコンデンサＣａは別々の抵抗を通って充電されるため、コンデンサＣａは自己消弧型の電力用半導体素子１のゲートＧ１とドレインＤＲ１間の寄生容量の充電にあまり影響しない。したがって、電力用半導体素子１のターンオンのdV/dt、dI/dt、およびスイッチング損失にコンデンサＣａの影響は少ない。

次に電力用半導体素子１がターンオフする際の動作を説明する。第二スイッチＳ２がオンしたとき、すなわちターンオフ時、駆動回路３４３において、直列に接続された第一ダイオードＤ３１と第二抵抗Ｒ３２と第二スイッチを通ってゲートＧ１の電荷を放電する経路Ｉｏｆｆ１と、直列に接続された第二ダイオードＤ３２と第二抵抗Ｒ３２と第二スイッチを通ってコンデンサＣａの電荷を放電する経路Ｉｏｆｆ２で電流が流れ、電力用半導体素子１のゲートＧ１とドレインＤＲ１間の寄生容量とコンデンサＣａを放電する。この時、コンデンサＣａは電力用半導体素子１のゲートＧ１とドレインＤＲ１間の寄生容量と並列に接続されているため、ゲートＧ１の電圧を下げるためにはゲートＧ１とドレインＤＲ１間の寄生容量とコンデンサＣａの容量を足した容量に蓄えられている電荷を放電する必要がある。コンデンサＣａを追加しただけでは放電に必要な電荷が増えてしまうため、スイッチング速度が低下する。本発明の実施の形態３では、コンデンサＣａの容量と第二抵抗Ｒ３２の抵抗値を調整することにより、ターンオフ時のスイッチング速度を調整することができる。ここでは、コンデンサＣａを追加しない図２の比較例の駆動回路６４３における場合と、電力用半導体素子１のターンオフのdV/dtが同等になるようにコンデンサＣａの容量と第二抵抗Ｒ３２の抵抗値を調整した場合を例に説明する。すなわち、図２における抵抗Ｒ２０とターンオフ時の電力用半導体素子１のゲートＧ１の容量で決まる時定数と、図６における第二抵抗Ｒ３２とターンオフ時の電力用半導体素子１のゲートＧ１の容量とコンデンサＣａの容量とで決まる時定数が同等になるように調整する。このように調整すると、実施の形態３による図６における第二抵抗Ｒ３２の抵抗値は、比較例の図２における抵抗Ｒ２０よりも小さくなる。

図７は図６に示した本発明の実施の形態３による電力用半導体素子の駆動回路のターンオフ時の動作を説明するための模式的な波形図である。比較例であるコンデンサが追加されていない比較例である図２の駆動回路６４３における電力用半導体素子１のゲートＧ１の電圧、ドレインＤＲ１−ソースＳＯ１間電圧およびドレインＤＲ１−ソースＳＯ１間を流れる電流をそれぞれ６０１、６０３および６０５の破線で示している。これに対し、コンデンサＣａを追加した実施の形態３による図６の回路において、電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間を流れる電流のdV/dtが、コンデンサＣａを追加しない図２の駆動回路６４３の場合と同等になるようにコンデンサＣａの容量と第二抵抗Ｒ３２の抵抗値を調整した場合の、電力用半導体素子１のゲートＧ１の電圧、ドレインＤＲ１−ソースＳＯ１間電圧およびドレインＤＲ１−ソースＳＯ１間を流れる電流を６０２、６０４および６０６の実線で示している。

ターンオフの信号が入力され、第二スイッチＳ２がオンされ、ゲート電圧は６０１、６０２で示すように低下し始める。このとき、ゲート電流は電力用半導体素子１のゲートＧ１−ソースＳＯ１間の寄生容量を放電する経路を通流する。第二抵抗Ｒ３２を調整しているために、コンデンサＣａを追加している本実施の形態３における放電の時定数はコンデンサを追加していない図２における放電の時定数より小さく、コンデンサＣａを追加している本実施の形態１におけるゲート電圧６０２はコンデンサＣａを追加していない比較例のゲート電圧６０１よりも早く低下する。ゲート電圧６０１、６０２がさらに下がり、ミラー電圧に達すると、ドレイン-ソース間電圧６０３、６０４が増加し始める。この時、電力用半導体素子１のゲートＧ１−ドレインＤＲ１間の寄生容量はドレインＤＲ１−ソースＳＯ１間電圧６０３、６０４の変化に伴い、大きく変化する。このときゲート電流の多くはゲートＧ１−ドレインＤＲ１間の寄生容量とコンデンサＣａを放電する経路を通流するミラー期間に入る。本実施の形態３では、コンデンサＣａの容量と第二抵抗Ｒ３２の抵抗値を調整しているため、コンデンサを追加してない比較例の放電の時定数、すなわちミラー期間の放電時間は同等となり、コンデンサを追加していない比較例における電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間の電圧６０３のdV/dtとコンデンサＣａを追加した本実施の形態３における電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間の電圧６０４のdV/dtとは同等となる。

ミラー期間を脱しゲート電圧６０１、６０２は低下し始め、ドレインＤＲ１−ソースＳＯ１間を流れる電流は低下する。このときドレインＤＲ１−ソースＳＯ１間を流れる電流のdI/dtはゲート電圧に依存する。ミラー期間を脱しているため、ゲート-ソース間の寄生容量を放電する放電の時定数はコンデンサＣａを追加していない比較例における放電の時定数より小さく、コンデンサＣａを追加している本実施の形態３におけるゲート電圧６０２はコンデンサＣａを追加していない比較例におけるゲート電圧６０１よりも早く低下する。よってコンデンサＣａを追加した本実施の形態３におけるドレインＤＲ１−ソースＳＯ１間を流れる電流６０６のdI/dtは、コンデンサＣａを追加していない比較例におけるドレインＤＲ１−ソースＳＯ１間を流れる電流６０５のdI/dtよりも大きくなる。

上記では、図２の比較例の駆動回路６４３における場合と、電力用半導体素子１のターンオフのdV/dtが同等になるようにコンデンサＣａの容量と第二抵抗Ｒ３２の抵抗値を調整した場合を例に説明した。ただし、このように調整することは必須ではなく、本発明の実施の形態３による電力用半導体素子の駆動回路では、コンデンサＣａの容量と第二抵抗Ｒ３２の抵抗値を自由に選択することができるため、ターンオンのスイッチング速度を変えることなく、ターンオフのスイッチング速度を速くでき、スイッチング損失を低減できる。さらに、ターンオフのdV/dtを変えることなくdI/dtのみを変えることが可能であるため、ノイズ等でターンオフのdV/dtが制限された場合にもターンオンに影響を与えることなく、ターンオフのdI/dtを大きくし、電力用半導体素子１のスイッチング損失を低減できる。

実施の形態４．
図８は本発明の実施の形態４による電力用半導体素子の駆動回路を示す回路図である。図８において、制御信号出力回路１４１からの信号を絶縁回路１４２を介して伝達する。伝達された信号により第一スイッチＳ１または第二スイッチＳ２のどちらか一方をオンし、自己消弧型の電力用半導体素子１のゲートＧ１の電位を変化させ、電力用半導体素子１を駆動する。

制御電源の出力端子ＶＣＣ−ＧＮＤ間に、第一スイッチＳ１、第一抵抗Ｒ４１、第一ダイオードＤ４１、第二抵抗Ｒ４２、第二スイッチＳ２が順に直列に接続される。第一ダイオードＤ４１は制御電源に対して順方向に接続されている。電力用半導体素子１の制御電極であるゲートＧ１は第一ダイオードＤ４１のカソードと第二抵抗Ｒ４２との接続点に接続される。電力用半導体素子１の第一主電極であるドレインＤＲ１にはコンデンサＣａの片端が接続され、コンデンサＣａの他端は第一抵抗Ｒ４１と第一ダイオードＤ４１のアノードの接続点にアノードが接続された第二ダイオードＤ４２のカソードに接続されている。コンデンサＣａと第二ダイオードＤ４２のアノードとの接続点には第三抵抗Ｒ４３の片端が接続され、第三抵抗Ｒ４３の他端は第二抵抗Ｒ４２と第二スイッチＳ２との接続点に接続されている。電力用半導体素子１にはダイオードＤ１が並列に接続されている。すなわち、ダイオードＤ１のカソードは電力用半導体素子１のドレインＤＲ１と、ダイオードＤ１のアノードは電力用半導体素子１のソースＳＯ１に接続されている。第一スイッチＳ１のゲートおよび第二スイッチＳ２のゲートはそれぞれ絶縁回路１４２に接続され、絶縁回路１４２は制御信号出力回路１４１に接続される。

このように構成された本発明の実施の形態４による電力用半導体素子の駆動回路４４３において、電力用半導体素子１がターンオフする際の動作を説明する。第二スイッチＳ２がオンしたとき、すなわちターンオフ時、駆動回路４４３において、第二抵抗Ｒ４２、第二スイッチを通ってゲートＧ１の電荷を放電する経路Ｉｏｆｆ１と、第三抵抗Ｒ４３、第二スイッチを通ってコンデンサＣａの電荷を放電する経路Ｉｏｆｆ２で電流が流れる。このとき、電力用半導体素子１のゲートＧ１とドレインＤＲ１間の寄生容量とコンデンサＣａは別々の抵抗を通って充電されるため、コンデンサＣａは電力用半導体素子１のゲートＧ１とドレインＤＲ１間の寄生容量の充電にあまり影響しない。したがって、電力用半導体素子１のターンオンのdV/dt、dI/dt、およびスイッチング損失にコンデンサＣａの影響は少ない。

次に電力用半導体素子１がターンオンする際の動作を説明する。第一スイッチＳ１がオンしたとき、すなわちターンオン時、駆動回路４４３において、第一スイッチから第一抵抗Ｒ４１と第一ダイオードＤ４１を通ってゲートＧ１を充電する経路Ｉｏｎ１と、第一スイッチから第一抵抗Ｒ４１と第二ダイオードＤ４２を通ってコンデンサＣａを充電する経路Ｉｏｎ２で電流が流れ、電力用半導体素子１のゲートＧ１とドレインＤＲ１間の寄生容量とコンデンサＣａを充電する。この時、コンデンサＣａは電力用半導体素子１のゲートＧ１とドレインＤＲ１間の寄生容量と並列に接続されているため、ゲートＧ１の電圧を上げるためにはゲートＧ１とドレインＤＲ１間の寄生容量とコンデンサＣａの容量を足した容量を充電する必要がある。コンデンサＣａを追加しただけでは充電に必要な電荷が増えてしまうため、スイッチング速度が低下する。本発明の実施の形態４では、電力用半導体素子１のターンオフのdV/dtがコンデンサＣａを追加しない場合、すなわち図２の比較例の駆動回路６４３の場合と同等になるように第一抵抗Ｒ４１の抵抗値とコンデンサＣａの容量を調整する。このように調整すると、実施の形態４による図８における第一抵抗Ｒ４１の抵抗値は、比較例の図２における抵抗Ｒ２０よりも小さくなる。

図９は本発明の実施の形態４による電力用半導体素子の駆動回路のターンオン時の動作を説明するための模式的な波形図である。比較例であるコンデンサが追加されていない図２の駆動回路６４３における電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間を流れる電流、ドレインＤＲ１−ソースＳＯ１間電圧およびゲートＧ１の電圧をそれぞれ８０５、８０３および８０１の破線で示している。これに対し、コンデンサＣａを追加した実施の形態４による図８の回路において、電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間のdV/dtが、コンデンサを追加しない図２の駆動回路６４３の場合と同等になるようにコンデンサＣａの容量と第一抵抗Ｒ４１の抵抗値を調整した場合の電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間を流れる電流、ドレインＤＲ１−ソースＳＯ１間電圧およびゲートＧ１の電圧を８０６、８０４および８０２の実線で示している。

ターンオンの信号が入力され、第一スイッチＳ１がオンされ、ゲート電圧は８０１、８０２で示すように増加し始め、ゲート電圧８０１、８０２が閾値電圧を超えるとドレインＤＲ１−ソースＳＯ１間を流れる電流は増加する。このときゲート電流の多くが電力用半導体素子１のゲートＧ１−ソースＳＯ１間の寄生容量を充電する経路を通流する。電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間のdV/dtが、コンデンサＣａを追加しない図２の駆動回路６４３の場合と同等になるようにコンデンサＣａの容量と第一抵抗Ｒ４１の抵抗値を調整しているために、コンデンサＣａを追加している本実施の形態４における充電の時定数は、コンデンサを追加していない比較例における充電の時定数より小さい。よって、コンデンサＣａを追加している本実施の形態４におけるゲート電圧８０２は、コンデンサを追加していない比較例におけるゲート電圧８０１よりも早く増加する。このときドレインＤＲ１−ソースＳＯ１間を流れる電流のdI/dtはゲート電圧に依存する。よってコンデンサＣａを追加した本実施の形態４におけるドレインＤＲ１−ソースＳＯ１間を流れる電流８０６のdI/dtは、コンデンサＣａを追加していない比較例におけるドレインＤＲ１−ソースＳＯ１間を流れる電流８０５のdI/dtよりも大きくなる。

ゲート電圧８０１、８０２がさらに上がり、ミラー電圧に達すると、ドレイン−ソース間電圧８０３、８０４が減少し始める。この時、電力用半導体素子１のゲートＧ１−ドレインＤＲ１間の寄生容量はドレインＤＲ１−ソースＳＯ１間電圧８０３、８０４の変化に伴い、大きく変化する。このとき、ゲート電流の多くがゲートＧ１−ドレインＤＲ１間の寄生容量とコンデンサＣａを充電する経路を通流するミラー期間に入る。ミラー期間においてはゲート電圧がほとんど変化しないため、この期間、コンデンサＣａへ充電される電流はほとんど流れない。電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間のdV/dtが、コンデンサを追加しない図２の駆動回路６４３の場合と同等になるようにコンデンサＣａの容量と第一抵抗Ｒ４１の抵抗値を調整しているために、コンデンサＣａを追加したときとしていないときの充電の時定数は同等となり、充電時間は同等となる。そのため、ドレイン-ソース間電圧８０４のdV/dtはドレイン-ソース間電圧と同等である。ミラー期間を脱しゲート電圧８０１、８０２は増加し始める。この時ゲート電流は電力用半導体素子１のゲートＧ１−ソースＳＯ１間の寄生容量を充電する経路を通流するが、第一抵抗Ｒ４１はコンデンサを追加していない比較例の図２の抵抗Ｒ２０よりも小さいため、コンデンサＣａを追加した本実施の形態４における充電の時定数はコンデンサを追加していない比較例における充電の時定数より小さく、コンデンサＣａを追加した本実施の形態４におけるゲート電圧８０２はコンデンサを追加していない比較例におけるゲート電圧８０１よりも早く増加する。

上記では、電力用半導体素子１のドレインＤＲ１−ソースＳＯ１間のdV/dtが、図２の駆動回路６４３の場合と同等になるようにコンデンサＣａの容量と第一抵抗Ｒ４１の抵抗値を調整した例で説明した。ただし、このように調整することは必須ではなく、本発明の実施の形態４による電力用半導体素子の駆動回路では、コンデンサＣａの容量と第一抵抗Ｒ４１の抵抗値を自由に選択することができるため、ターンオフのスイッチング速度を変えることなく、ターンオンのスイッチング速度を速くでき、スイッチング損失を低減できる。さらに、ターンオンのdV/dtを変えることなくdI/dtのみを変えることが可能であるため、ノイズ等でターンオンのdV/dtが制限された場合にもターンオフに影響を与えることなく、ターンオンのdI/dtを大きくし、電力用半導体素子１のスイッチング損失を低減できる。

実施の形態５．
図１０は本発明の実施の形態５による電力用半導体素子の駆動回路５４３を示す回路図である。図１０において、制御信号出力回路１４１からの信号を絶縁回路１４２を介して伝達する。伝達された信号により第一スイッチＳ１または第二スイッチＳ２のどちらか一方をオンし、自己消弧型の電力用半導体素子１のゲートＧ１の電位を変化させ、電力用半導体素子１を駆動する。図１０の回路は、第一切替スイッチＳ５１、第二切替スイッチＳ５２、第三切替スイッチＳ５３、第四切替スイッチＳ５４、第五切替スイッチＳ５５、および第六切替スイッチＳ５６のオンオフの組み合わせを切替えることにより、上述の実施の形態１から４のいずれかの回路に切替えることができる回路となっている。

例えば、第一切替スイッチＳ５１、第四切替スイッチＳ５４、および第六切替スイッチＳ５６をオン、その他の切替スイッチＳ５２、Ｓ５３、Ｓ５５をオフとすることにより実施の形態１による図１の駆動回路１４３と同じ回路となる。すなわち、抵抗Ｒ５１、抵抗Ｒ５２、抵抗Ｒ５３、ダイオードＤ５３、ダイオードＤ５４、第二コンデンサＣａ２が、それぞれ図１の、第一抵抗Ｒ１１、第二抵抗Ｒ１２、第三抵抗Ｒ１３、第一ダイオードＤ１１、第二ダイオードＤ１２、コンデンサＣａに相当する素子となる。ダイオードＤ５２が接続されているが、この回路の動作には影響しない。

また、第二切替スイッチＳ５２、第四切替スイッチＳ５４、および第六切替スイッチＳ５６をオン、その他の切替スイッチＳ５１、Ｓ５３、Ｓ５５をオフとすることにより実施の形態２による図４の駆動回路２４３と同じ回路となる。すなわち、抵抗Ｒ５１、抵抗Ｒ５２、抵抗Ｒ５４、ダイオードＤ５１、ダイオードＤ５２、第二コンデンサＣａ２が、それぞれ図４の、第一抵抗Ｒ２１、第二抵抗Ｒ２２、第三抵抗Ｒ２３、第二ダイオードＤ２２、第一ダイオードＤ２１、コンデンサＣａに相当する素子となる。ダイオードＤ５３が接続されているが、この回路の動作には影響しない。

また、第一切替スイッチＳ５１、第三切替スイッチＳ５３、および第五切替スイッチＳ５５をオン、その他の切替スイッチＳ５２、Ｓ５４、Ｓ５６をオフとすることにより実施の形態３による図６の駆動回路３４３と同じ回路となる。すなわち、抵抗Ｒ５１、抵抗Ｒ５２、抵抗Ｒ５３、ダイオードＤ５３、ダイオードＤ５４、第一コンデンサＣａ１が、それぞれ図６の、第一抵抗Ｒ３１、第二抵抗Ｒ３２、第三抵抗Ｒ３３、第一ダイオードＤ３１、第二ダイオードＤ３２、コンデンサＣａに相当する素子となる。ダイオードＤ５２が接続されているが、この回路の動作には影響しない。

また、第二切替スイッチＳ５２、第四切替スイッチＳ５４、および第五切替スイッチＳ５５をオン、その他の切替スイッチＳ５１、Ｓ５３、Ｓ５６をオフとすることにより実施の形態４による図８の回路と同じ回路となる。すなわち、抵抗Ｒ５１、抵抗Ｒ５２、抵抗Ｒ５４、ダイオードＤ５１、ダイオードＤ５２、第一コンデンサＣａ１が、それぞれ図８の、第一抵抗Ｒ４１、第二抵抗Ｒ４２、第三抵抗Ｒ４３、第一ダイオードＤ４１、第二ダイオードＤ４２、コンデンサＣａに相当する素子となる。ダイオードＤ５３が接続されているが、この回路の動作には影響しない。

以上をまとめる。まず、抵抗Ｒ５１を第一抵抗、抵抗Ｒ５２を第二抵抗、抵抗Ｒ５３を第一の第三抵抗、抵抗Ｒ５４を第二の第三抵抗、ダイオードＤ５２を第一の第一ダイオード、ダイオードＤ５３を第二の第一ダイオード、ダイオードＤ５１を第一の第二ダイオード、ダイオードＤ５４を第二の第二ダイオードと称することにする。また、切替スイッチと素子との直列体は図１０に示す接続と逆の接続であっても良いのは言うまでもない。これらを考慮して図１０の駆動回路５４３の回路構成を記載すると以下のようになる。

制御電源の正側の出力端子ＶＣＣに第一スイッチＳ１の片端が、制御電源の負側の出力端子ＧＮＤに第二スイッチＳ２の片端が接続され、第一スイッチＳ１の他端と第二スイッチＳ２の他端との間に順に直列に第一抵抗Ｒ５１と第一の第一ダイオードＤ５２と第二の第一ダイオードＤ５３と第二抵抗Ｒ５２とが接続され、第一の第一ダイオードＤ５２と第二の第一ダイオードＤ５３との接続点に電力用半導体素子１の制御電極Ｇ１が接続され、第一コンデンサＣａ１と第五切替スイッチＳ５５の直列体の片端が電力用半導体素子１の一方の主電極に接続され、第二コンデンサＣａ２と第六切替スイッチＳ５６の直列体の片端が電力用半導体素子１の他方の主電極に接続され、第一コンデンサＣａ１と第五切替スイッチＳ５５の直列体の他端と、第二コンデンサＣａ２と第六切替スイッチＳ５６の直列体の他端がコンデンサ切替接続点として接続され、このコンデンサ切替接続点と第一スイッチＳ１の他端との間に第一切替スイッチＳ５１と第一の第三抵抗Ｒ５３の直列体が接続され、コンデンサ切替接続点と第一抵抗Ｒ５１と第一の第一ダイオードＤ５２の接続点との間に第二切替スイッチＳ５２と第一の第二ダイオードＤ５１の直列体が第一の第二ダイオードＤ５１からコンデンサ切替接続点に充電する方向が順方向となるよう接続され、第二の第一ダイオードＤ５３と第二抵抗Ｒ５２の接続点とコンデンサ切替接続点との間に第三切替スイッチＳ５３と第二の第二ダイオードＤ５４の直列体が第二の第二ダイオードＤ５４がコンデンサ切替接続点から放電する方向が順方向となるよう接続され、第二抵抗Ｒ５２と第二スイッチＳ２の他端の接続点に第四切替スイッチＳ５４と第二の第三抵抗Ｒ５４が接続されており、第一切替スイッチＳ５１と第二切替スイッチＳ５２のいずれか一方がオンであり、第三切替スイッチＳ５３と第四切替スイッチＳ５４とは、第一切替スイッチＳ５１がオンの場合第三切替スイッチがオンであり、第二切替スイッチＳ５２がオンの場合第四切替スイッチがオンであり、第五切替スイッチＳ５５と第六切替スイッチＳ５６のいずれか一方がオンである。これにより、図１０に示す駆動回路が、図１、図４、図６、図８のいずれかの駆動回路の構成となる。

なお、各切替スイッチＳ５１、Ｓ５２、Ｓ５３、Ｓ５４、Ｓ５５、Ｓ５６は、半導体スイッチなどの電子スイッチであってもよいし、リレーなどの物理的な接点を有するスイッチであってもよい。また単なる手動のスイッチであってもよい。図１０では、各切替スイッチを切替スイッチ制御器１５０の指令により制御するように図示しているが、切替スイッチ制御器１５０を設けることなく、各切替スイッチを、駆動回路６４３を動作させる前に手動により予めオンオフ設定するようにしてもよい。

以上のように、図１０の回路によれば、第一切替スイッチから第六切替スイッチの六個のスイッチのオンオフ状態を切替えることにより、実施の形態１から実施の形態４のいずれかの回路とすることができる。このため、ターンオンのスイッチング速度を変えることなく、ターンオフのスイッチング速度を速くできる回路としたり、ターンオフのスイッチング速度を変えることなく、ターンオンのスイッチング速度を速くできる回路としたりすることができ、電力用半導体素子１の動作モードにより、適切な回路に選択して切替えることができ、電力用半導体素子１の動作モードに対応してスイッチング損失を低減できる。

以上の実施の形態１から実施の形態５をまとめると、本発明は、以下のように記載できる。

第一主電極（ＤＲ１またはＳＯ１）と第二主電極（ＳＯ１またはＤＲ１）と、前記第一主電極と前記第二主電極との間を流れる電流を制御する制御電極Ｇ１とを有する電力用半導体素子１の駆動回路において、
片端が前記第一主電極または前記第二主電極に接続されたコンデンサＣａと、前記制御電極Ｇ１および前記コンデンサＣａに電荷を充電するための第一スイッチＳ１と、前記制御電極Ｇ１および前記コンデンサＣａから電荷を放電するための第二スイッチＳ２と、を備え、前記第一スイッチＳ１がオンになり前記制御電極Ｇ１および前記コンデンサＣａに電荷を充電するとき、または前記第二スイッチＳ２がオンになり前記制御電極Ｇ１および前記コンデンサＣａから電荷を放電するときのいずれか一方において、前記制御電極Ｇ１の電荷が通る抵抗と、前記コンデンサＣａの電荷が通る抵抗とは異なる抵抗（実施の形態１では充電時の抵抗Ｒ１１と抵抗Ｒ１３、実施の形態２では放電時の抵抗Ｒ２２と抵抗Ｒ２３、実施の形態３では充電時の抵抗Ｒ３１と抵抗Ｒ３３、実施の形態４では放電時の抵抗Ｒ４２と抵抗Ｒ４３、実施の形態５では充電時の抵抗Ｒ５１と抵抗Ｒ５３または放電時の抵抗Ｒ５２と抵抗Ｒ５４）となるよう構成され、
前記第一スイッチＳ１がオンになり前記制御電極Ｇ１の電荷と前記コンデンサＣａの電荷が異なる抵抗を通って充電するように構成されたとき（実施の形態１、実施の形態３、および実施の形態５において実施の形態１または実施の形態３と同じ構成となるよう切替スイッチのオンオフが設定されたとき）は、前記第二スイッチＳ２がオンになり前記制御電極Ｇ１および前記コンデンサＣａから電荷を放電するとき、前記制御電極Ｇ１の電荷が通る抵抗と前記コンデンサの電荷が通る抵抗が同一の抵抗（実施の形態１では抵抗Ｒ１２、実施の形態３では抵抗Ｒ３２、実施の形態５では抵抗Ｒ５２）となり、前記第二スイッチＳ２がオンになり前記制御電極Ｇ１の電荷と前記コンデンサＣａの電荷が異なる抵抗を通って放電するように構成されたとき（実施の形態２、実施の形態４、および実施の形態５において実施の形態２または実施の形態４と同じ構成となるよう切替スイッチのオンオフが設定されたとき）は、前記第一スイッチＳ１がオンになり前記制御電極Ｇ１および前記コンデンサＣａに電荷を充電するとき前記制御電極Ｇ１の電荷が通る抵抗と前記コンデンサの電荷が通る抵抗が同一の抵抗（実施の形態２では抵抗Ｒ１２、実施の形態４では抵抗Ｒ４１、実施の形態５では抵抗Ｒ５１）となるように構成されている。

１ 電力用半導体素子、Ｃａ コンデンサ、Ｃａ１ 第一コンデンサ、Ｃａ２ 第二コンデンサ、Ｄ１１、Ｄ２１、Ｄ３１、Ｄ４１ 第一ダイオード、Ｄ５２ 第一の第一ダイオード、Ｄ５３ 第二の第一ダイオード、Ｄ１２、Ｄ２２、Ｄ３２、Ｄ４２ 第二ダイオード、Ｄ５１ 第一の第二ダイオード、Ｄ５４ 第二の第二ダイオード、Ｇ１ ゲート（制御電極）、ＤＲ１ ドレイン（第一主電極）、ＳＯ１ ソース（第二主電極）、Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１、Ｒ５１ 第一抵抗、Ｒ１２、Ｒ２２、Ｒ３２、Ｒ４２、Ｒ５２ 第二抵抗、Ｒ１３、Ｒ２３、Ｒ３３、Ｒ４３、 第三抵抗、Ｒ５３ 第一の第三抵抗、Ｒ５４ 第二の第三抵抗、Ｓ１ 第一スイッチ、Ｓ２ 第二スイッチ、Ｓ５１ 第一切替スイッチ、Ｓ５２ 第二切替スイッチ、Ｓ５３ 第三切替スイッチ、Ｓ５４ 第四切替スイッチ、Ｓ５５ 第五切替スイッチ、Ｓ５６ 第六切替スイッチ

Claims (6)

1. 第一主電極と第二主電極と、前記第一主電極と前記第二主電極との間を流れる電流を制御する制御電極とを有する電力用半導体素子の駆動回路であって、
   一端が前記第一主電極または前記第二主電極に接続されたコンデンサと、前記制御電極および前記コンデンサに電荷を充電するための、制御電源の正側の出力端子に一端が接続された第一スイッチと、前記制御電極および前記コンデンサから電荷を放電するための、前記制御電源の負側の出力端子に一端が接続された第二スイッチと、を備え、
   前記第一スイッチの他端と前記第二スイッチの他端との間に、第一抵抗、第一ダイオード、第二抵抗が順に直列に接続されるとともに、前記第一ダイオードは前記制御電源に対して順方向に接続されており、
   前記第一スイッチがオンになり前記コンデンサに電荷を充電し、また前記第一抵抗を通って前記制御電極に電荷を充電するとき、または前記第二スイッチがオンになり前記コンデンサから電荷を放電し、また前記第二抵抗を通って前記制御電極から電荷を放電するときのいずれか一方において、前記制御電極の電荷が通る抵抗と、前記コンデンサの電荷が通る抵抗とは異なる抵抗となるよう構成され、
   前記第一スイッチがオンになり前記制御電極の電荷と前記コンデンサの電荷が異なる抵抗を通って充電するように構成されたときは、前記第二スイッチがオンになり前記制御電極および前記コンデンサから電荷を放電するとき前記制御電極の電荷が通る抵抗と前記コンデンサの電荷が通る抵抗とがいずれも前記第二抵抗となり、前記第二スイッチがオンになり前記制御電極の電荷と前記コンデンサの電荷が異なる抵抗を通って放電するように構成されたときは、前記第一スイッチがオンになり前記制御電極および前記コンデンサに電荷を充電するとき前記制御電極の電荷が通る抵抗と前記コンデンサの電荷が通る抵抗とがいずれも前記第一抵抗となる、ように構成されるとともに、
   前記コンデンサの他端に接続された第二ダイオードを備え、
   前記第一ダイオードのアノードは前記制御電極に接続され、
   前記第二ダイオードのカソードが前記第一ダイオードのカソードに接続され、前記第二ダイオードのアノードと前記コンデンサの他端との接続点に第三抵抗の片端が接続され、前記第三抵抗の他端が前記第一抵抗と前記第一スイッチの接続点に接続されていることを特徴とする電力用半導体素子の駆動回路。
2. 第一主電極と第二主電極と、前記第一主電極と前記第二主電極との間を流れる電流を制御する制御電極とを有する電力用半導体素子の駆動回路であって、
   一端が前記第一主電極または前記第二主電極に接続されたコンデンサと、前記制御電極および前記コンデンサに電荷を充電するための、制御電源の正側の出力端子に一端が接続された第一スイッチと、前記制御電極および前記コンデンサから電荷を放電するための、前記制御電源の負側の出力端子に一端が接続された第二スイッチと、を備え、
   前記第一スイッチの他端と前記第二スイッチの他端との間に、第一抵抗、第一ダイオード、第二抵抗が順に直列に接続されるとともに、前記第一ダイオードは前記制御電源に対して順方向に接続されており、
   前記第一スイッチがオンになり前記コンデンサに電荷を充電し、また前記第一抵抗を通って前記制御電極に電荷を充電するとき、または前記第二スイッチがオンになり前記コンデンサから電荷を放電し、また前記第二抵抗を通って前記制御電極から電荷を放電するときのいずれか一方において、前記制御電極の電荷が通る抵抗と、前記コンデンサの電荷が通る抵抗とは異なる抵抗となるよう構成され、
   前記第一スイッチがオンになり前記制御電極の電荷と前記コンデンサの電荷が異なる抵抗を通って充電するように構成されたときは、前記第二スイッチがオンになり前記制御電極および前記コンデンサから電荷を放電するとき前記制御電極の電荷が通る抵抗と前記コンデンサの電荷が通る抵抗とがいずれも前記第二抵抗となり、前記第二スイッチがオンになり前記制御電極の電荷と前記コンデンサの電荷が異なる抵抗を通って放電するように構成されたときは、前記第一スイッチがオンになり前記制御電極および前記コンデンサに電荷を充電するとき前記制御電極の電荷が通る抵抗と前記コンデンサの電荷が通る抵抗とがいずれも前記第一抵抗となる、ように構成されるとともに、
   前記コンデンサの他端に接続された第二ダイオードを備え、
   前記第一ダイオードのカソードは前記制御電極に接続され、
   前記第二ダイオードのアノードが前記第一ダイオードのアノードに接続され、前記第二ダイオードのカソードと前記コンデンサの他端との接続点に第三抵抗の片端が接続され、前記第三抵抗の他端が前記第二抵抗と前記第二スイッチの接続点に接続されていることを特徴とする電力用半導体素子の駆動回路。
3. 第一主電極と第二主電極と、前記第一主電極と前記第二主電極との間を流れる電流を制御する制御電極とを有する電力用半導体素子の駆動回路であって、
   一端が前記第一主電極または前記第二主電極に接続されたコンデンサと、前記制御電極および前記コンデンサに電荷を充電するための、制御電源の正側の出力端子に一端が接続された第一スイッチと、前記制御電極および前記コンデンサから電荷を放電するための、前記制御電源の負側の出力端子に一端が接続された第二スイッチと、を備え、
   前記第一スイッチの他端と前記第二スイッチの他端との間に、第一抵抗、第一ダイオード、第二抵抗が順に直列に接続されるとともに、前記第一ダイオードは前記制御電源に対して順方向に接続されており、
   前記第一スイッチがオンになり前記コンデンサに電荷を充電し、また前記第一抵抗を通って前記制御電極に電荷を充電するとき、または前記第二スイッチがオンになり前記コンデンサから電荷を放電し、また前記第二抵抗を通って前記制御電極から電荷を放電するときのいずれか一方において、前記制御電極の電荷が通る抵抗と、前記コンデンサの電荷が通る抵抗とは異なる抵抗となるよう構成され、
   前記第一スイッチがオンになり前記制御電極の電荷と前記コンデンサの電荷が異なる抵抗を通って充電するように構成されたときは、前記第二スイッチがオンになり前記制御電極および前記コンデンサから電荷を放電するとき前記制御電極の電荷が通る抵抗と前記コンデンサの電荷が通る抵抗とがいずれも前記第二抵抗となり、前記第二スイッチがオンになり前記制御電極の電荷と前記コンデンサの電荷が異なる抵抗を通って放電するように構成されたときは、前記第一スイッチがオンになり前記制御電極および前記コンデンサに電荷を充電するとき前記制御電極の電荷が通る抵抗と前記コンデンサの電荷が通る抵抗とがいずれも前記第一抵抗となる、ように構成されるとともに、
   前記第一ダイオードは、前記第一抵抗に接続された第一の第一ダイオードと前記第二抵抗に接続された第二の第一ダイオードとの直列体であり、前記第一の第一ダイオードと前記第二の第一ダイオードとの接続点に前記制御電極が接続され、
   第一コンデンサと第五切替スイッチの直列体の片端が前記第一主電極に接続され、
   第二コンデンサと第六切替スイッチの直列体の片端が前記第二主電極に接続され、
   前記第一コンデンサと前記第五切替スイッチの直列体の他端と、前記第二コンデンサと前記第六切替スイッチの直列体の他端がコンデンサ切替接続点として接続され、
   このコンデンサ切替接続点と前記第一スイッチの他端との間に第一切替スイッチと第一の第三抵抗の直列体が接続され、
   前記コンデンサ切替接続点と、前記第一抵抗と前記第一の第一ダイオードの接続点との間に第二切替スイッチと第一の第二ダイオードの直列体が、前記第一の第二ダイオードが前記コンデンサ切替接続点に充電する方向が順方向となるよう接続され、
   前記コンデンサ切替接続点と、前記第二の第一ダイオードと前記第二抵抗の接続点との間に第三切替スイッチと第二の第二ダイオードの直列体が、前記第二の第二ダイオードが前記コンデンサ切替接続点から放電する方向が順方向となるよう接続され、
   前記第二抵抗と前記第二スイッチの他端の接続点に第四切替スイッチと第二の第三抵抗が接続されており、
   前記第一切替スイッチと前記第二切替スイッチのいずれか一方がオンであり、
   前記第三切替スイッチと前記第四切替スイッチとは、前記第一切替スイッチがオンの場合前記第三切替スイッチがオンであり、前記第二切替スイッチがオンの場合前記第四切替スイッチがオンであり、
   前記第五切替スイッチと前記第六切替スイッチのいずれか一方がオンであることを特徴とする電力用半導体素子の駆動回路。
4. 前記第一切替スイッチ、前記第二切替スイッチ、前記第三切替スイッチ、前記第四切替スイッチ、前記第五切替スイッチ、および前記第六切替スイッチのオンオフ状態を制御する切替スイッチ制御器を備えたことを特徴とする請求項３に記載の電力用半導体素子の駆動回路。
5. 前記電力用半導体素子が、珪素よりバンドギャップが大きいワイドバンドギャップ半導体により形成されていることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体素子の駆動回路。
6. 前記ワイドバンドギャップ半導体の材料は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかであることを特徴とする請求項５に記載の電力用半導体素子の駆動回路。

Images