TW201340579A - 半導體開關及電力轉換裝置 - Google Patents

Abstract

半導體開關及電力轉換裝置。本發明之實施形態係關於半導體開關及電力轉換裝置。目的在於提供可防止主元件之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失的半導體開關。依據實施形態提供的半導體開關，係具備：主元件，係具有逆導通性能，為高耐壓的電壓驅動型開關元件；逆流防止元件，其耐壓比上述主元件低；高速飛輪二極體，係將上述主元件之負極與上述逆流防止元件之負極予以連接，以上述主元件之正極為正極端子，以上述逆流防止元件之正極為負極端子，於上述正極端子與上述負極端子間以使由上述負極端子朝向上述正極端子的方向成為順方向的方式予以連接，和上述主元件具有同等之耐壓；及預備電壓施加電路，係以成為正電壓被施加於上述主元件正極的方向而被連接，至少產生比上述主元件之耐壓低的電壓脈衝之同時，和上述主元件或上述逆流防止元件設為非導通的時期呈大致同步而將上述電壓脈衝予以輸出。

Description

半導體開關及電力轉換裝置

本發明之實施形態係關於半導體開關及電力轉換裝置。

習知於主電路之開關元件將飛輪二極體(Free Wheeling Diode)實施逆並聯連接的構成之電力轉換電路中，期待著可以減低飛輪二極體之逆回復電流之流通所產生的損失之半導體開關及具備該半導體開關的電力轉換裝置。

於開關元件將高速飛輪二極體予以逆並聯連接的半導體開關中，當主電流朝逆方向流入時半導體開關被設為非導通(OFF)時(主元件與補助元件被設為非導通時)，殘留於主元件兩端間的電壓，係由連結主元件、補助元件與高速飛輪二極體的電路迴路的電感(inductance)值與主電流之大小之積來決定。欲將半導體開關之開關速度設為高速時，電路迴路之電感需要儘可能設計成為較小，因此，殘留於主元件的電壓有可能成為未滿數V之微小值。

其中，需要考慮主元件非導通中之主元件的輸出靜電容量。例如作為此種半導體開關元件之特性，當於非導通 中被施加的殘留電壓低時，係具有內建非常大靜電容量之特性。此乃因為輸出端子電壓低時接合部分之空乏層之厚度變薄，而具有非常大的靜電容量。

如此大的靜電容量時，於直流主電路串聯連接有2個半導體開關的橋式電路中，以互補方式動作的另一方之半導體開關之turn-on(接通)時，充電電流會流入該大的靜電容量。因為電路阻抗非常小，該充電電流會成為短路的大電流，有可能產生大的損失。

本發明之實施形態，係有鑑於上述事情而成者，目的在於提供可防止主元件之輸出靜電容量之增大，可抑制接合容量充電電流引起的turn-on損失的半導體開關。

依據實施形態提供的半導體開關，係具備：主元件，係具有逆導通性能，為高耐壓的電壓驅動型開關元件；逆流防止元件，其耐壓比上述主元件低；高速飛輪二極體，係將上述主元件之負極與上述逆流防止元件之負極予以連接，以上述主元件之正極為正極端子，以上述逆流防止元件之正極為負極端子，於上述正極端子與上述負極端子間以使由上述負極端子朝向上述正極端子的方向成為順方向的方式予以連接，和上述主元件具有同等之耐壓；及預備電壓施加電路，係以成為正電壓被施加於上述主元件正極的方向而被連接，至少產生比上述主元件之耐壓低的電壓 脈衝之同時，和上述主元件或上述逆流防止元件設為非導通的時期呈大致同步而將上述電壓脈衝予以輸出。

以下，參照圖面說明實施形態之半導體開關。

圖1係表示第1實施形態之半導體開關之一構成例概略電路圖。本實施形態之半導體開關，係具備：主元件1，作為逆流防止元件之補助元件3，高速飛輪二極體4，及預備電壓施加電路5。

主元件1為電壓驅動型開關元件，可以例如具有600V之耐壓的IGBT(絕緣閘極雙極性電晶體：Insulated Gate Bipolar Transistor)。於該IGBT，係將逆導通二極體2A予以逆並聯連接，而具有逆導通性能。主元件1之耐壓，較好是100V以上，更好是200V以上，再更好是250V以上之可實現的電壓，通常係使用具有250V以上耐壓的元件。

補助元件3為電壓驅動型開關元件，可以例如具有50V耐壓的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)。補助元件3係比起主元件1為低耐壓。如此則，藉由補助元件3使用極為低耐壓之MOSFET，可以減低補助元件3之導通電阻，而且，可以縮小補助元件3之半導體晶片。通常，MOSFET之導通電阻係和元件耐壓之2.5次方呈比例乃習知者，藉由減低補 助元件3之元件耐壓，可以同時滿足導通電阻之減低(導通損失之減低)，及晶片面積之減低(成本上升之減低)。

高速飛輪二極體4，係使用具有和主元件1同等之例如600V之耐壓，晶片面積比起逆並聯連接於主元件1的逆導通二極體2A小，順方向之電壓降較高，但是逆回復特性具有較佳特性者。又，高速飛輪二極體4，只要具有和主元件1同等或主元件1之耐壓以上之耐壓即可，並非限定於同等之耐壓者。又，二極體通常具有耐壓越高逆回復特性惡化之特性。因此，高速飛輪二極體4，例如可以將逆回復為高速之反面，但是低耐壓的二極體複數個串聯連接之構成。導通時之電壓降雖增加，但是於高速飛輪二極體4，僅在主電流由負極端子7朝向正極端子6流入時之滯留時間(dead time)期間中流通，該流通時間比率短，僅有些微增加的導通損失。

又，高速飛輪二極體4，可以使用禁止帶(stop band)較矽寬的半導體材料(例如碳化矽，氮化鎵，砷化鎵，鑽石等)構成的二極體予以構成。藉由使用禁止帶較矽寬的半導體之二極體，可以獲得更高耐壓，而且逆回復之高速特性。又，禁止帶較寬的半導體材料，雖較矽半導體為高價位，但因為高速飛輪二極體4僅於滯留時間之短時間流通電流，小晶片面積即可，因此可抑低成本上升。

預備電壓施加電路5，係和補助元件3呈並聯，以成為正電壓施加於補助元件3之正極的方向而被連接。例如當主元件1設為非導通的時期比起補助元件3設為非導通 的時期慢時，預備電壓施加電路5，係和主元件1之閘極驅動信號設為非導通的時期同步，將比起補助元件3之耐壓低的電壓脈衝，例如30V之電壓脈衝予以輸出。

將主元件1之負極、亦即射極與補助元件3之源極端子予以連接，以主元件1之正極、亦即集極為正極端子6，以補助元件3之汲極端子為負極端子7，由負極端子7朝向正極端子6，將和主元件1及補助元件3呈並聯的高速飛輪二極體4予以連接。

主元件1與補助元件3之閘極端子，係於個別之元件經由適當的閘極電阻，將共通之閘極驅動電壓8連接於個別之閘極端子。閘極驅動電壓8，係經由連接的閘極電阻被施加於主元件1與補助元件3之閘極端子，使主元件1與補助元件3呈同步係被設為導通及非導通而構成。

於如此構成的本實施形態，當主電流由逆方向、亦即負極端子7朝向正極端子6流入時，主電流係依據負極端子7→補助元件3→逆導通二極體2A→正極端子6之路徑而流通。此時，當主元件1及補助元件3設為非導通時，藉由補助元件3之設為非導通，使主電流變為依據負極端子7→高速飛輪二極體4→正極端子6之路徑流通。因此，轉流入正極端子6之路徑的時期係為補助元件3設為非導通起經過特定時間之後。於該轉流之情況下點，當由預備電壓施加電路5將30V之脈衝予以輸出時，高速飛輪二極體4係成為導通，30V之脈衝電壓係被施加於主元件1之集極-射極間。此時，高速飛輪二極體4之順方向 電壓降分(通常為1~2V)，僅為些微之電壓降低。因此，於主元件1之輸出端子大致被施加28~29V之電壓。

又，於補助元件3之輸出亦被施加30V之脈衝電壓。於該期間，預備電壓施加電路5所輸出的電力，係被限定為對主元件1與補助元件3之輸出端子電壓之充電所要的電力，不流出至外部主電路，僅較少的輸出電力即可。

高耐壓之主元件之情況下，僅施加比起主電路電壓為極低的電壓，即可顯現使輸出接合容量急速降低的特性，此乃習知者。於主元件1係被施加大致28~29V之電壓，主元件1之輸出接合容量變低，以互補方式動作的另一方之半導體開關之設為turn-on時之短路大電流可以被抑制。

另外，主電流為順方向，亦即由正極端子6朝向負極端子7流入時，當主元件1及補助元件3設為非導通時，主元件1係進行電流之遮斷，因此在設為非導通之瞬間，主電壓(通常為200~400V左右)係被施加於主元件1之兩端間。此時，即使預備電壓施加電路5產生30V之電壓脈衝，比起主電壓為極低，因此高速飛輪二極體4發揮逆阻止機能，由預備電壓施加電路5朝主元件1之充電電流並未流通。因此，預備電壓施加電路5之電力主要係對補助元件3進行充電而被消費，為極少者。

如上述說明，依據本實施形態，主電流成為朝逆方向之回流(a back flow current)時，半導體開關設為非導 通時，藉由將殘留於主元件1之兩端間的電壓保持於特定值以上，可以防止主元件1之輸出靜電容量之增大，可以抑制接合容量充電電流引起的turn-on損失。

圖2係表示上述半導體開關之變形例之電路圖。於該例，主元件1係使用含有寄生二極體2B的MOSFET，補助元件(逆流防止元件)3係使用二極體。補助元件3，係以正極端子6至負極端子7的方向設為順方向，而被連接於主元件1之射極與負極端子7之間。亦即，補助元件3為二極體之情況下，其之陽極連接於主元件1之負極，陰極成為負極端子7。

主元件1使用MOSFET時，MOSFET會產生寄生二極體2B，為防止由負極端子7至正極端子6之逆流，而將作為補助元件3的二極體予以連接乃有效者。又，主元件1使用IGBT時，於IGBT附加逆導通二極體2A時，同樣地為了逆流防止而將作為補助元件3的二極體予以連接，可獲得同樣之效果。

圖2所示半導體開關，除了補助元件3之構成以外係和上述之第1實施形態之半導體開關同樣之構成。該變形例之半導體開關亦具有和上述之第1實施形態之半導體開關同樣之效果，亦即，當主電流朝逆方向回流時而將半導體開關設為非導通時，藉由將殘留於主元件1兩端間的電壓保持於特定值以上，可以防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

圖3係表示上述半導體開關之另一變形例之電路圖。於該例，預備電壓施加電路5係和主元件1呈並聯，被連接成為經由二極體(第2二極體)4'而對主元件1之正極施加正電壓的方向。二極體4'，例如為和高速飛輪二極體4具有同等高耐壓之高速二極體。又，二極體4'，只要和主元件1具有同等或主元件1之耐壓以上之耐壓即可，並非限定於同等之耐壓者。預備電壓施加電路5，係於主元件1及補助元件3設為非導通之時序，產生至少比起主元件1之耐壓低的電壓脈衝。

圖3所示半導體開關，係除了上述預備電壓施加電路5之構成以外，均和上述之第1實施形態之半導體開關同樣之構成。該變形例之半導體開關亦具有和上述之第1實施形態之半導體開關同樣之效果，亦即，在主電流朝逆方向回流時當半導體開關設為非導通時，藉由將殘留於主元件1兩端間的電壓保持於特定值以上，而可以防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

接著，針對第2實施形態之半導體開關參照圖面加以說明。又，以下之說明中針對具有同樣機能的構成係附加同一符號而省略詳細說明。

圖4為第2實施形態之半導體開關之一構成例概略電路圖。本實施形態之半導體開關，係針對第1實施形態之半導體開關，將主元件1與補助元件3之串聯連接之位置關係予以替換而構成。此時，主元件1與補助元件3之閘 極，需要藉由其他電位進行驅動，需要藉由光耦合器(未圖示)等之絕緣手段進行絕緣。於圖4所示時，主元件1之閘極係藉由閘極驅動電壓8A進行驅動，補助元件3之閘極係藉由閘極驅動電壓8B進行驅動。閘極驅動電壓8A、8B係由連接於個別之直流電壓源的放大器被輸出。

又，補助元件3之閘極驅動電源，在本實施形態之半導體開關之高電位側為具有同種之半導體開關的轉換電路之情況下，可利用高電位側之主元件1之閘極驅動電源。上述以外之構成均和上述之第1實施形態之半導體開關同樣。

於本實施形態之半導體開關，當主電流為逆方向，亦即由負極端子7朝正極端子6流入時，主電流係依據負極端子7→逆導通二極體2A→補助元件3→正極端子6之路徑流通。此時，當主元件1及補助元件3設為非導通時，補助元件3係被設為非導通，主電流變為依據負極端子7→高速飛輪二極體4→正極端子6之路徑流通(轉流)。於該轉流之時點，由預備電壓施加電路5輸出30V之脈衝時，高速飛輪二極體4呈導通，30V之脈衝電壓係被施加於主元件1之集極-射極間。此時，高速飛輪二極體4之順方向電壓降分(通常為1~2V)僅有稍許電壓下降。因此，主元件1之輸出端子係被施加大約28~29V之電壓。

又，於補助元件3之輸出亦被施加30V之脈衝電壓。於該期間，預備電壓施加電路5所輸出的電力，係被 限定為僅對主元件1與補助元件3之輸出端子電壓之充電所要的電力，不流出至外部主電路，因此僅較少輸出電力即可。

另外，主電流為順方向，亦即由正極端子6朝負極端子7流入時，主元件1及補助元件3設為非導通時，主元件1係進行電流之遮斷，因此於設為非導通的瞬間主電壓(通常為200~400V左右)係被施加於主元件1之兩端間。此時，由預備電壓施加電路5即使產生30V之電壓脈衝時，比起主電壓為極低，因此高速飛輪二極體4可進行逆阻止，充電電流不會由預備電壓施加電路5流入主元件1。因此，來自預備電壓施加電路5之電力，主要作為對補助元件3之充電，被消耗者僅有些微。

如上述說明，依據本實施形態，主電流回流為逆方向時半導體開關設為非導通時，藉由將殘留於主元件1兩端間的電壓保持於特定值以上，則可以防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

接著，針對第3實施形態之半導體開關參照圖面加以說明。

圖5為第3實施形態之半導體開關之一構成例概略電路圖。本實施形態之半導體開關，主元件1係使用MOSFET(例如600V之耐壓)。於主元件1係內建具有逆導通性能的寄生二極體2B。又，預備電壓施加電路5，係將直流電壓源11與開關12串聯連接之構成。開關12為例 如作為半導體開關元件之小型半導體開關。本實施形態之半導體開關，係除了上述以外之構成均和上述之第1實施形態之半導體開關同樣。

於本實施形態，藉由主元件1之使用低電阻之MOSFET，則雖然補助元件3之導通電阻分會被加算於主元件1之導通電阻，但是因為選擇補助元件3之耐壓為極低者，因此和第1實施形態之半導體開關同樣，補助元件3之導通電阻可以非常少，加算後的導通電阻之増加分亦為極少。

又，主電流朝逆方向流入時，若主元件1及補助元件3處於導通狀態，則主電流不會流入高速飛輪二極體4，而朝向低電阻的主元件1與補助元件3之串聯電路流通。

結果，和主元件1使用IGBT的第1實施形態之半導體開關比較，本實施形態之半導體開關可以減低順方向及逆方向通電時之導通損失。

如上述說明，依據本實施形態，主電流回流為逆方向時半導體開關設為非導通時，藉由將殘留於主元件1兩端間的電壓保持於特定值以上，則可以防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

接著，針對第4實施形態之半導體開關參照圖面加以說明。

圖6為第4實施形態之半導體開關之一構成例概略電路圖。於本實施形態之半導體開關，預備電壓施加電路 5，係將直流電壓源11與開關12串聯連接的構成。開關12，係使用作為小型半導體開關之p通道型MOSFET。以下本實施形態之說明中係將開關12設為p通道型MOSFET12予以說明。

針對p通道型MOSFET12之閘極，係經由閘極電壓移位器(level shifter)13與適當的閘極電阻而被連接於共通之閘極驅動電壓8。閘極電壓移位器13，係為了使p通道型MOSFET12之源極電位相對於主元件1之射極電位或補助元件3之源極電位，只高出直流電壓源11之電壓，而將該電位差更進一步提高成為和閘極電位一致。因此，閘極電壓移位器13之電位移位值，大約和直流電壓源11之電壓相等，係和直流電壓源11之電壓連動而決定的值。又，閘極電壓移位器13，亦可由電容器，及對該電容器之充電電路之組合構成。本實施形態之半導體開關除了上述以外之構成係均和上述之第1實施形態之半導體開關同樣。

於本實施形態之半導體開關，p通道型MOSFET12之閘極電位，係藉由低於其源極電位而設為導通。反之，主元件1及補助元件3之閘極，係藉由電位變低而設為非導通。因此，p通道型MOSFET12，係當主元件1及補助元件3成為非導通狀態時被設為導通而動作，可於主元件1設為非導通之時期將直流電壓源11之電壓施加於主元件1。

亦即，依據本實施形態，可藉由唯一共通之閘極驅動電壓8之控制，獲得和上述第1實施形態之半導體開關同一效果，構成可以單純化。

如上述說明，依據本實施形態，主電流回流為逆方向時半導體開關設為非導通時，藉由將殘留於主元件1兩端間的電壓保持於特定值以上，則可以防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

接著，針對第5實施形態之半導體開關參照圖面加以說明。

圖7為第5實施形態之半導體開關之一構成例概略電路圖。於本實施形態之半導體開關，預備電壓施加電路5，係具有：脈衝電壓源9，及逆流防止二極體16，其係經由絕緣變壓器15而由脈衝電壓源9被施加電壓，而作為直流電壓源。於絕緣變壓器15之一次電路連接有脈衝電壓源9，二次電路係經由逆流防止二極體16而和補助元件3呈並聯連接。本實施形態之半導體開關除上述以外之構成係均和上述之第3實施形態之半導體開關同樣。

於本實施形態之半導體開關，脈衝電壓源9，可進行不同電位之電力供給，例如可由共通之控制電源對構成轉換器的複數之同類之半導體開關進行電力之供給，可達成電源之共通化。

亦即，依據本實施形態，可獲得和上述之第3實施形態之半導體開關同一效果之同時，預備電壓施加所要的電 力可由共通之電源供給，無須設置個別電源。因此，半導體開關之構成可以單純化。

又，可由共通之控制電路產生脈衝電壓，可產生時序精確度高的脈衝。因此，依據本實施形態之半導體開關，可於最佳時序產生必要最小限之脈衝電壓，可節省消費電力。

如上述說明，依據本實施形態，當主電流朝逆方向回流時半導體開關設為非導通時，藉由確保殘留於主元件1兩端間之電壓成為特定值以上，可防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

接著，針對上述第3實施形態及第5實施形態之半導體開關之特性之一例加以說明。

圖8係表示超接面型MOSFET之容量特性之一例之圖。

圖8係表示可用於主元件1的具有600V耐壓之超接面構造的縱型MOSFET之容量特性例。圖8之橫軸係表示主元件1之輸出端子電壓之汲極-源極間電壓(Vds)，縱軸表示靜電容量值。

著眼於輸出容量(Coss)之特性時，在輸出端子電壓非常低的0V附近係呈現高的值，但是伴隨輸出端子電壓之上昇呈現急速減低之特性。例如當輸出端子電壓上升至50V時，輸出容量大略減低至1/40。此乃因為施加電壓低時，空乏層乃薄，具有來自於超接面構造的較寬折疊面 積，而呈現大的靜電容量值，但是當施加電壓成為某一程度以上時，空乏層變厚，因此並非來自於超接面構造之折疊面，而是成為平坦化的絕緣面，面積大幅降低而引起者。

圖9係針對此種輸出容量特性，以伴隨著輸出電壓之上昇而對主元件1進行充電的電荷特性(Qoss)予以表示之圖。圖9之橫軸係表示主元件1之輸出端子電壓、亦即汲極-源極間電壓(Vds)，係將圖8之容量特性以橫軸之Vds予以積分而求出的特性。

假設輸出容量與Vds無關而顯現一定之靜電容量值之特性，圖9之特性應呈現由原點起呈直線上昇之特性，但由圖9可知，於汲極-源極間電壓(Vds)低的區域呈急速上昇，於50V上升至大略0.63[μC]，假設主電路電壓適用280V之轉換器，則完成90%之電荷注入。

亦即，主元件1為具有超接面構造的縱型MOSFET之情況下，僅施加低的電壓即可實現輸出靜電容量之大幅下降。

因此，此時，藉由大幅減低主元件1之輸出靜電容量，可以有效減低接合容量充電電流引起的turn-on損失。

接著，針對上述之第3實施形態及第5實施形態之半導體開關之另一特性例加以說明。

圖10係表示具有微細化的超接面構造的縱型MOSFET之容量特性例。圖10之橫軸係表示主元件1之 輸出端子電壓、亦即汲極-源極間電壓(Vds)，縱軸係表示靜電容量值(對數間隔，logarithmic scale)。

於圖10，和圖8所示通常的超接面MOSFET之輸出容量特性比較，顯示在汲極-源極間電壓(Vds)更低的電壓值呈現急速下降之特性。該特性出現於超接面構造之深寬比高時，表示僅將主元件1之耐壓600V之1/30左右之微小電壓(約20V)施加於輸出端子，即可實現輸出容量急速降低至1/100以下的特性。

亦即，主元件1為具有微細化的超接面構造的縱型MOSFET之情況下，僅施加更低的預備電壓，即可大幅減低主元件1之輸出靜電容量，可以有效減低接合容量充電電流引起的turn-on損失。

於上述圖8乃至圖10係表示主元件1之特性之一例，藉由將耐壓之1/20以下之微小電壓施加於輸出端子，而具有輸出容量可以降低至1/10以下之特性的MOSFET，使用作為上述實施形態之半導體開關中的主元件1，可以更有效防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

接著，針對第6實施形態之半導體開關參照圖面加以說明。

圖11係表示第6實施形態之半導體開關之一構成例概略電路圖。於圖11，主元件1係使用MOSFET(例如600V之耐壓)。於主元件1係內建具有逆導通性能的寄生二極體2B。又，於主元件1，以逆並聯方式連接有高速二 極體17。本實施形態之半導體開關除上述之構成以外均和上述之第3實施形態同樣。

於本實施形態之半導體開關，當主電流朝逆方向流入時，隨著其電流值變大，於主元件1之導通電阻，無法維持低的充分之電壓降。此時，電流分流至寄生二極體2B，則載子被蓄積於MOSFET之寄生二極體2B，導致逆回復特性之惡化。此時，預備電壓施加電路5，為了將MOSFET之寄生二極體2B之蓄積載子排出，需要注入多餘的電力。

於本實施形態之半導體開關之構成，在和主元件1呈逆並聯連接的高速二極體17亦流入分流之電流，因此MOSFET之寄生二極體2B之分流電流可以減輕，逆回復特性之惡化可以減輕，結果，預備電壓施加電路5之消費電力可以抑低。

亦即，依據本實施形態之半導體開關，即使逆方向主電流變大，亦可減輕主元件1、亦即MOSFET之寄生二極體2B之逆回復所要的多餘的電力之注入。

依據本實施形態，當主電流朝逆方向回流時半導體開關設為非導通時，藉由確保殘留於主元件1兩端間之電壓成為特定值以上，可防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

接著，參照圖面說明第7實施形態之半導體開關。

圖12為第7實施形態之半導體開關之一構成例概略電路圖。圖12之主元件1係使用MOSFET(例如600V之 耐壓)。於主元件1內建具有逆導通性能的寄生二極體2B。

閘極驅動放大器18係受信閘極控制信號20，進行電流放大而輸出閘極驅動電壓8。彼等之電力，係由閘極驅動電源19供給。閘極驅動電源19，亦擔當對預備電壓施加電路5之直流電壓源11之電力供給。於本實施形態，預備電壓施加電路5之直流電壓源11係使用電容器。於閘極驅動電源19與預備電壓施加電路5之間被插入電阻器，抑制閘極驅動電源19之變動之同時，防止來自閘極驅動電源19之電流流入。本實施形態之半導體開關除上述之構成以外均和上述之第4實施形態同樣。

於本實施形態之半導體開關，主元件1及補助元件3之閘極驅動電力，小型半導體開關、亦即p通道型MOSFET12之閘極驅動電力，及預備電壓施加電路5之直流電壓源11之電力供給，全部藉由閘極驅動電源19予以統一化，可獲得電源之單一化。

亦即，依據本實施形態之半導體開關，可實現閘極驅動電源19與預備電壓施加電源5之共通化，電路成為單純化。

依據本實施形態，當主電流朝逆方向回流時半導體開關設為非導通時，藉由確保殘留於主元件1兩端間之電壓成為特定值以上，可防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

以下參照圖面說明第8實施形態之半導體開關。

圖13係表示第8實施形態之半導體開關之一構成例概略電路圖。圖13中，係於閘極驅動電源19至預備電壓施加電路5之直流電壓源11之電力供給之路徑，存在著包含2個二極體與1個電容器的昇壓電路21。2個二極體係於電力供給路徑以串聯方式被並聯插入，在2個二極體之連接線與閘極驅動放大器18之輸出線之間連接有電容器。昇壓電路21，係進行閘極驅動電源19所輸出的電壓之昇壓而輸出至直流電壓源11。本實施形態之半導體開關除上述構成以外均和上述第4實施形態同樣。又，於昇壓電路21之電容器與閘極驅動放大器之輸出線之間，為了充電電流之抑制及放大器之保護而插入電阻。

於如此構成的本實施形態之半導體開關，例如閘極驅動電源19為10V~15V時，直流電壓源11係藉由昇壓電路21之電容器及閘極驅動電壓源19被充電而成為約2倍之20V~25V。亦即，依據本實施形態之半導體開關，可提高預備電壓施加電路5之直流電壓源11之電壓，因此於輸出容量減低時可確保充分之電壓。

亦即，依據本實施形態之半導體開關，當主電流朝逆方向回流時半導體開關元件設為非導通時，藉由確保殘留於主元件1兩端間之電壓成為特定值以上，可防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

依據本實施形態，當主電流朝逆方向回流時半導體開關設為非導通時，藉由確保殘留於主元件1兩端間之電壓 成為特定值以上，可防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

接著，使用波形圖說明上述實施形態之半導體開關之主元件1及補助元件3之驅動方法。

圖14係表示閘極驅動放大器18之輸出電壓波形，及主元件1及補助元件3之閘極電壓波形之一例之圖。又，於圖14，主元件1及補助元件3為MOSFET之情況。本實施形態中，主元件1之閘極驅動電壓與補助元件3之閘極驅動電壓，係由同一之閘極驅動放大器18輸出，將可使主元件1之turn-off之瞬間比起補助元件3之turn-off之瞬間更為延遲的方式進行控制的控制手段、亦即閘極電阻予以插入。具體言之為，使主元件1之turn-off之瞬間比起補助元件3之turn-off之瞬間更為延遲，而進行兩者之閘極電阻之調節。亦即，補助元件3之閘極電阻比起主元件1之閘極電阻小。又，使主元件1之turn-off之瞬間比起補助元件3之turn-off之瞬間更為延遲而進行控制的控制手段，並不限定於閘極電阻，亦可於主元件1之閘極與源極之間插入電容器。藉由調節作為控制手段被插入的電容器之容量，可搖結調節主元件1之turn-off的時序。

該結果，如圖14之波形圖所示，閘極驅動放大器18之輸出電壓波形之非導通指令時間起之延遲時間，主元件1之係較補助元件3更為延遲。因此，主元件1係於補助元件3turn-off之後成為turn-off，遮斷逆方向電流時可抑制朝向主元件1之寄生二極體2B之電流之分流。因此， 由本實施形態之預備電壓施加電路5，欲將MOSFET之寄生二極體2B之蓄積載子排出時，可以抑制注入的多餘的電力。

亦即，依據本實施形態之半導體開關，主元件1之MOSFET之寄生二極體2B之逆回復所要的多餘的電力之注入可以被抑制。

以下參照圖面說明第9實施形態之半導體開關。

圖15係表示第9實施形態之半導體開關之一構成例概略電路圖。本實施形態之半導體開關，係於補助元件3之汲極端子與源極端子間，另外具備並聯連接的電容器22。電容器22為高頻特性良好，電感(L)及電阻(R)較小者乃較好。本實施形態之半導體開關除上述之構成以外均和上述之第8實施形態同樣。

於本實施形態之半導體開關，主電流朝逆方向，亦即由負極端子7朝正極端子6流入時，在轉流完了前之瞬間，補助元件3之汲極與源極間暫時被施加突波電壓。隨著于回主元件1、補助元件3、高速飛輪二極體的配線電感之變大，該突波電壓亦增大。又，伴隨主電流之增大突波電壓亦增大。另外，補助元件3之輸出接合容量小之情況下突波電壓亦變大。又，依據高速飛輪二極體4之順方向導通性能回復為止之延遲時間，該突波電壓亦增大。又，縮小補助元件3之閘極電阻，即使閘極電壓之減低速率成為高速，該突波電壓亦增大。

因此，主電流朝逆方向流入時移行致閘極非導通的瞬間產生於補助元件3兩端間的突波電壓，會因各種要因而增大。因此，於本實施形態係於補助元件3之兩端附加電容器22，藉由突波電壓對電容器22充電而吸收突波電壓。又，此時，對電容器22充電的電壓，在流通於高速飛輪二極體4而結束轉流後，成為對主元件1施加逆方向之電壓，對於瞬間處於導通的主元件1之內建寄生二極體2B，提供完全逆回復之電壓，在以互補方式動作的另一方之半導體開關導通前，可以確實完成主元件1內建的寄生二極體2B之逆回復。

亦即，依據本實施形態之半導體開關，可以抑制產生於補助元件3的突波電壓，可縮小補助元件3之晶片面積，可以低成本構成。

又，依據本實施形態之半導體開關，即使配線電感某一程度變高亦可，無須採取縮減配線電感之對策(例如配線數之增大等)。因此，半導體開關可為低價位構成。

又，依據本實施形態之半導體開關，補助元件3產生的突波電壓可以忽視，可縮小補助元件3之閘極電阻，閘極可以高速設為非導通，可縮短滯留時間，開關損失可以減低。結果，可以提供能實現高速開關的半導體開關。

又，可以抑制主元件1、亦即MOSFET之寄生二極體2B之逆回復所要的多餘的電力之注入。

依據本實施形態，主電流朝逆方向回流時半導體開關設為非導通時，藉由將殘留於主元件1兩端間的電壓保持 於特定值以上，則可以防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

以下，參照圖面說明第10實施形態之半導體開關。

圖16係表示第10實施形態之半導體開關之一構成例概略電路圖。於圖16，係由補助元件3之源極端子朝向汲極端子將補助二極體23並聯連接。補助二極體23，係使用矽半導體材料構成的蕭特基位障二極體(Schottky Barrier Diode)。本實施形態之半導體開關除上述之構成以外均同上述第9實施形態。

於本實施形態之半導體開關，主電流朝向順方向流入時，主電流變大時，僅藉由補助元件之導通電阻，雖無法使電壓降充分降低，但因主電流分流致並聯連接的補助二極體23，而可以將電壓降抑低。

依據本實施形態之半導體開關，在主電流變大時亦可減少電壓降，可以減少損失。如此則，可以提高作為主電流而流通的容許最大電流。

依據本實施形態，主電流朝逆方向回流時半導體開關設為非導通時，藉由將殘留於主元件1兩端間的電壓保持於特定值以上，則可以防止主元件1之輸出靜電容量之增大，抑制接合容量充電電流引起的turn-on損失。

圖17係表示一實施形態之使用半導體開關而構成的電力轉換裝置之一例、亦即第1電力轉換裝置之電路構成的電路圖。

第1電力轉換裝置，係如圖17所示，在由直流主電源100延伸的正側直流母線200與負側直流母線300之間，將2個半導體開關串聯連接而構成橋式(bridge)，將該橋式2組予以配置而成單相橋式電路。各橋式之正側之半導體開關與負側之半導體開關之間之連接點係成為輸出端子a，b。

又，半導體開關係可採用上述第1實施形態乃至第10實施形態之任一之半導體開關之同時，可採用針對各實施形態之構成進行各種省略、替換、變更之半導體開關。於圖17所示例，主元件1及補助元件3係使用MOSFET，和第9實施形態同樣，於補助元件3之汲極端子與源極端子間另具有並聯連接的電容器22。預備電壓施加電路5，係和第3實施形態同樣，將直流電壓源11與開關12串聯連接而構成。

如此構成的第1電力轉換裝置，藉由配置導通電壓非常低，而且可進行高速開關的半導體開關，可以高效率(低損失)、低成本實現可進行高速開關的電力轉換裝置。

以上說明本發明之幾個實施形態，但是彼等實施形態僅為一例，並非用來限定本發明之範圍。彼等新規之實施形態可以其他各種形態實施，在不脫離發明要旨之範圍內可進行各種省略、取代或變更。彼等實施形態或其變形亦包含於發明之範圍或要旨之同時，亦包含於申請專利範圍記載之發明及其之等效範圍。

1‧‧‧主元件

3‧‧‧補助元件

4‧‧‧高速飛輪二極體

5‧‧‧預備電壓施加電路

2A‧‧‧逆導通二極體

6‧‧‧正極端子

7‧‧‧負極端子

2B‧‧‧寄生二極體

8‧‧‧閘極驅動電壓

[圖1]圖1係表示第1實施形態之半導體開關之一構成例概略圖。

[圖2]圖2係表示第1實施形態之半導體開關之另一構成例概略圖。

[圖3]圖3係表示第1實施形態之半導體開關之另一構成例概略圖。

[圖4]圖4係表示第2實施形態之半導體開關之一構成例概略圖。

[圖5]圖5係表示第3實施形態之半導體開關之一構成例概略圖。

[圖6]圖6係表示第4實施形態之半導體開關之一構成例概略圖。

[圖7]圖7係表示第5實施形態之半導體開關之一構成例概略圖。

[圖8]圖8係表示超接面(Super-junction)型MOSFET之容量特性之一例之圖。

[圖9]圖9係表示超接面型MOSFET之輸出充電電荷特性之一例之圖。

[圖10]圖10係表示微細化超接面型MOSFET之容量特性之一例之圖。

[圖11]圖11係表示第6實施形態之半導體開關之一構成例概略圖。

[圖12]圖12係表示第7實施形態之半導體開關之一構成例概略圖。

[圖13]圖13係表示第8實施形態之半導體開關之一構成例概略圖。

[圖14]圖14係表示主元件與逆流防止元件之導通/非導通之情況下序之一例說明圖。

[圖15]圖15係表示第9實施形態之半導體開關之一構成例概略圖。

[圖16]圖16係表示第10實施形態之半導體開關之一構成例概略圖。

[圖17]圖17係表示一實施形態之電力轉換裝置之一構成例概略圖。

1‧‧‧主元件

3‧‧‧補助元件

4‧‧‧高速飛輪二極體

5‧‧‧預備電壓施加電路

2A‧‧‧逆導通二極體

6‧‧‧正極端子

7‧‧‧負極端子

2B‧‧‧寄生二極體

8‧‧‧閘極驅動電壓

Claims (19)

1. 一種半導體開關，係具備：主元件，係具有逆導通性能，為高耐壓的電壓驅動型開關元件；逆流防止元件，其耐壓比上述主元件低；高速飛輪二極體，係將上述主元件之負極與上述逆流防止元件之負極予以連接，以上述主元件之正極為正極端子，以上述逆流防止元件之正極為負極端子，於上述正極端子與上述負極端子間係使由上述負極端子朝向上述正極端子的方向成為順方向的方式予以連接，和上述主元件具有同等之耐壓者；及預備電壓施加電路，係連接成為正電壓被施加於上述主元件正極的方向，至少產生比上述主元件之耐壓低的電壓脈衝之同時，係和上述主元件設為非導通的時期呈大致同步而將上述電壓脈衝予以輸出。
2. 如申請專利範圍第1項之半導體開關，其中，上述逆流防止元件，係和上述主元件呈大致同步設為導通及非導通的電壓驅動型開關元件。
3. 如申請專利範圍第1項之半導體開關，其中，上述逆流防止元件為二極體。
4. 如申請專利範圍第1項之半導體開關，其中，上述預備電壓施加電路，係和上述逆流防止元件呈並聯，係被連接成為經由上述逆流防止元件之正極以及上述 高速飛輪二極體而使正電壓被施加於上述主元件之正極的方向，產生比起上述逆流防止元件之耐壓低的電壓脈衝。
5. 如申請專利範圍第1項之半導體開關，其中，上述預備電壓施加電路，係和上述主元件呈並聯連接；另外具備：第2二極體，其係以由上述預備電壓施加電路朝向上述主元件之正極的方向成為順方向的方式被連接，具有和上述主元件同等耐壓。
6. 一種半導體開關，係具備：主元件，係具有逆導通性能，為高耐壓的電壓驅動型開關元件；逆流防止元件，為耐壓比上述主元件低的電壓驅動型開關元件，係和上述主元件呈大致同一時期被設為導通及非導通；高速飛輪二極體，係將上述主元件之正極與上述逆流防止元件之正極予以連接，以上述逆流防止元件之負極為正極端子，以上述主元件之負極為負極端子，於上述正極端子與上述負極端子間以使由上述負極端子朝向上述正極端子的方向成為順方向的方式予以並聯連接，係和上述主元件具有同等耐壓者；及預備電壓施加電路，係和上述逆流防止元件呈並聯，以成為正電壓被施加於上述上述逆流防止元件正極的方向而被連接，係產生比上述逆流防止元件之耐壓低的電壓脈衝之同時，和上述主元件或上述逆流防止元件之閘極驅動 信號被設為非導通的時期呈大致同步，而將上述電壓脈衝予以輸出。
7. 如申請專利範圍第1或6項之半導體開關，其中，上述主元件為MOSFET。
8. 如申請專利範圍第1或6項之半導體開關，其中，上述預備電壓施加電路，係具備：直流電壓源，及和上述直流電壓源呈串聯連接的半導體開關元件。
9. 如申請專利範圍第8項之半導體開關，其中，上述半導體開關元件為p通道型MOSFET。
10. 如申請專利範圍第1或6項之半導體開關，其中，上述預備電壓施加電路，係具備：直流電壓源；絕緣變壓器，其之一次電路連接於上述直流電壓源；及逆流防止二極體，係連接於上述絕緣變壓器之二次電路。
11. 如申請專利範圍第7項之半導體開關，其中，上述主元件，係具有超接面構造的縱型MOSFET。
12. 如申請專利範圍第1或6項之半導體開關，其中，上述主元件，和輸出端子未被施加電壓時比較，係藉由將上述主元件之耐壓之1/20以下之電壓施加於輸出端子，而具有使輸出容量降低至1/10以下之特性。
13. 如申請專利範圍第1或6項之半導體開關，其中，於上述主元件之正極及負極之兩端係將高速二極體予以並聯連接而構成，該高速二極體係設定由上述主元件之負極朝向正極的方向成為順方向者。
14. 如申請專利範圍第8項之半導體開關，其中，上述逆流防止元件為電壓驅動型開關元件，上述預備電壓施加電路之上述直流電壓源，係由上述主元件或上述逆流防止元件之閘極驅動用電源被供給。
15. 如申請專利範圍第14項之半導體開關，其中，另外具備：昇壓電路，係被配置於由上述主元件或上述逆流防止元件之閘極驅動用電源，朝向上述預備電壓施加電路之上述直流電壓源進行電力供給之路徑。
16. 如申請專利範圍第1或6項之半導體開關，其中，上述主元件之閘極驅動電壓與上述逆流防止元件之閘極驅動電壓，係由同一驅動電路被輸出，於上述主元件之閘極與上述逆流防止元件之閘極，係另外具備：以使上述主元件之turn-off(切斷)之瞬間比起上述逆流防止元件之turn-off之瞬間更為延遲而實施控制的控制手段。
17. 如申請專利範圍第1或6項之半導體開關，其中， 另外具備：電容器，係並聯連接於上述逆流防止元件之正極與負極之兩端間。
18. 如申請專利範圍第1或6項之半導體開關，其中，另外具備：二極體，係於上述逆流防止元件之正極及負極之兩端，以使上述逆流防止元件之負極朝向正極的方向設為順方向的方式被並聯連接。
19. 一種電力轉換裝置，係具有1組或複數組橋式電路的電力轉換電路，該橋式電路係將2個開關元件串聯連接於直流主電源而構成者；其特徵為：於上述電力轉換電路的上述開關元件之中至少1個為申請專利範圍第1或6項之半導體開關。