JP6184107B2 - 中性点クランプ式電力変換装置 - Google Patents

Description

本発明の実施形態は、中性点クランプ式電力変換装置に関する。

従来の中性点クランプ式電力変換装置としては、スナバー回路を組み合せてスイッチング損失の低減を図ったものがある。

しかしながら、従来の中性点クランプ式電力変換装置ではＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）を主素子にする為、導通損失やスイッチング損失が大きくなってしまい、効率を改善できないという不都合がある。

また、別の従来の中性点クランプ式電力変換装置として、複数の半導体スイッチを有しているものがあるが、これら半導体スイッチのうちの数個の半導体スイッチの主素子がＩＧＢＴである為、前述と同様に、スイッチング損失の低減が不十分になるという不都合がある。

この為、例えば図１０に示すように、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を主素子に用いた中性点クランプ式電力変換装置が考案されている。

特開平７−２１３０７６号公報

"回生パッシブスナバとSJ-MOSFETを併用したNPCインバータ"，五十嵐 友一，近藤 正示，電気学会半導体電力変換研究会資料，SPC-82-52

しかしながら、前述した中性点クランプ式電力変換装置では、ＭＯＳＦＥＴに内蔵の寄生ダイオードの逆回復時に大きな損失が生じる為、高速スイッチングには不向きであるという不都合がある。

本発明が解決しようとする課題は、寄生ダイオードの逆回復時に生じる損失を低減し得る中性点クランプ式電力変換装置を提供することである。

実施形態の中性点クランプ式電力変換装置は、直流電源、第１乃至第４の半導体スイッチ、第１のクランプダイオード、第２のクランプダイオード及び出力端子を備えている。

前記直流電源は、３つの電位を有する。

前記第１乃至第４の半導体スイッチは、前記直流電源により生じる直流電圧の正電位と負電位との間に、正電位から負電位に向かって直列接続する。

前記第１のクランプダイオードは、前記直流電源の中性点電位と、第１の半導体スイッチと第２の半導体スイッチとの間の接続点との間に接続され、前記中性点電位をアノードとする。

前記第２のクランプダイオードは、前記中性点電位と、第３の半導体スイッチと第４の半導体スイッチとの間の接続点との間に接続され、前記中性点電位をカソードとする。

前記出力端子は、前記第２の半導体スイッチと前記第３の半導体スイッチとの間に接続される。

更に、前記第１及び第４の半導体スイッチは、主素子、補助素子及び高速還流ダイオードを備えている。

前記主素子は、逆導通性能を有し、高耐圧な電圧駆動型スイッチング素子である。

前記補助素子は、前記主素子に比べ耐圧が低い電圧駆動型スイッチング素子である。

前記高速還流ダイオードは、前記主素子の負極と前記補助素子の負極とを接続して前記主素子の正極を正極端子とし、前記補助素子の正極を負極端子とし、前記正極端子と前記負極端子間に前記負極端子から前記正極端子に向かう方向が順方向となるように接続し、前記主素子と同等の耐圧を有する。

第１の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。 同実施形態に係る中性点クランプ式電力変換装置を構成する高速スイッチ回路の構成例を示す回路図である。 第２の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。 同実施形態に係る中性点クランプ式電力変換装置を構成するＳＪ−ＭＯＳＦＥＴの出力特性の一例を示す模式図である。 第３の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。 第４の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。 第５の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。 第６の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。 第６の実施形態の変形例に係る中性点クランプ式電力変換装置の構成例を示す回路図である。 従来の中性点クランプ式電力変換装置の構成例を示す回路図である。

［第１の実施形態］
図１は第１の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図であり、図２は同実施形態に係る中性点クランプ式電力変換装置を構成する高速スイッチ回路の構成例を示す回路図である。図１に示す中性点クランプ式電力変換装置は、正側直流主電源１、負側直流主電源２、正側直流母線３、負側直流母線４、第１乃至第４の半導体スイッチ５，６，７，８、第１及び第２のクランプダイオード９，１０及び出力端子１１を備えている。

ここでは、正側直流主電源１と負側直流主電源２とを直列接続して、正側直流主電源１の正極端子を正側直流母線３とし、負側直流主電源２の負極端子を負側直流母線４とすることで、３つの電位を有した直流電源を構成する。そして、正側直流母線３と負側直流母線４との間に、正側直流母線３側から順に第１乃至第４の半導体スイッチ５乃至８を直列接続する。更に、正側直流主電源１と負側直流主電源２との間の接続点（以下、中性点電位と表記）と、第１の半導体スイッチ５と第２の半導体スイッチ６との間の接続点との間に、中性点電位をアノードとする第１のクランプダイオード９が接続される。また、第３の半導体スイッチ７と第４の半導体スイッチ８との間の接続点と、中性点電位との間に、中性点電位をカソードとする第２のクランプダイオード１０が接続される。そして、第２の半導体スイッチ６と第３の半導体スイッチ７との間の接続点が出力端子１１として構成される。

ここで、第１の半導体スイッチ５と第４の半導体スイッチ８とは、例えば図２に示すような高速スイッチ回路を構成する。この高速スイッチ回路は、図２に示すように、主素子１２、補助素子１３及び高速還流ダイオード１４を備えている。

主素子１２には、例えば６００Ｖの耐圧を有するＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が適用される。このＭＯＳＦＥＴは、内蔵の寄生ダイオードにより逆導通性能を有する。

補助素子１３には、例えば５０Ｖの耐圧を有する低耐圧ＭＯＳＦＥＴが適用される。このように、主素子１２より低耐圧のものを補助素子１３として適用することにより、補助素子１３の導通抵抗を低くすることができ、かつ補助素子１３の半導体チップを小さくすることができる。一般に、ＭＯＳＦＥＴの導通抵抗は、素子耐圧の２．５乗に比例することが知られており、補助素子１３の素子耐圧を低くすることで、導通抵抗低減（導通損失低減）と、チップ面積低減（コストアップ低減）とを同時に満たすことができる。なお、補助素子１３は逆流防止素子として機能するものである。

高速還流ダイオード１４には、主素子１２と同等の例えば６００Ｖの耐圧を有し、主素子１２に内蔵している寄生ダイオードに比べて逆回復特性に優れたものが適用される。なお、高速還流ダイオード１４は、主素子１２と同様あるいは主素子１２の耐圧以上の耐圧を有していれば良く、同等の耐圧のものに限定されるものでない。また、ダイオードは、一般的に耐圧が高くなる程、逆回復特性が悪化する特性を有する。従って、高速還流ダイオード１４は、例えば逆回復が高速な低耐圧ダイオードを複数個直列接続して構成しても良い。この場合、導通時の電圧降下は増えてしまうが、高速還流ダイオード１４には、主電流が負極端子から正極端子に向かって流れている時のデッドタイム期間中にしか通流しないので、その通流時間比率は短く、増大する導通損失も僅かなものである。

また、高速還流ダイオード１４に、珪素より禁制帯の広い半導体材料（例えば、炭化珪素、窒化ガリウム、批化ガリウム、ダイアモンドなど）からなるダイオードを適用して構成しても良い。珪素より禁制帯の広い半導体のダイオードを用いることで、より高耐圧で、かつ逆回復の高速な特性を得ることができる。また、禁制帯の広い半導体材料は、珪素半導体より高価であるが、高速還流ダイオード１４は、デッドタイムの短時間のみ通流するため、小チップ面積で済むのでコストアップを低く抑えることができる。

主素子１２の負極であるソースと補助素子１３の負極であるソース端子とを接続し、主素子１２の正極であるドレインを正極端子１５とし、補助素子１３の正極であるドレイン端子を負極端子１６とし、負極端子１６から正極端子１５に向かって、主素子１２及び補助素子１３と並列な高速還流ダイオード１４を接続する。

主素子１２と補助素子１３とのゲートは、共通のゲート駆動電圧１８から、それぞれの素子に適当なゲート抵抗１７を介してそれぞれのゲート端子に接続する。正側ゲート駆動電源２０ａは、ゲート駆動器１９の正側電源端子に接続され、主素子１２及び補助素子１３のゲートをオンする電力を供給する。また、負側ゲート駆動電源２０ｂは、ゲート駆動器１９の負側電源端子に接続され、主素子１２及び補助素子１３のゲートをオフする電力を供給する。なお、ゲート駆動器１９には、入力信号としてゲート信号２１が入力される。

このように構成された本実施形態において、主電流が順方向、即ち、正極端子１５から負極端子１６に向かって流れている時には、主素子１２と補助素子１３とにはゲートにオン信号が印加されているので、非常に低抵抗の状態になる。

一方、主電流が逆方向、即ち、負極端子１６から正極端子１５に向かって流れている時においても、主素子１２と補助素子１３とにはゲートにオン信号が印加されているので、非常に低抵抗の状態になっており、負極端子１６から流入した主電流は、補助素子１３から主素子１２を通じて正極端子１５に流れる。この時、ゲート信号がオフになると、補助素子１３は同期してゲートオフとなり、主電流は補助素子１３を流れることができずに、順方向電圧降下が大きい高速還流ダイオード１４に転流することになる。このため、ゲート信号がオフとなることで、主素子１２に内蔵される寄生ダイオードへの通流もまた阻止されることになり、寄生ダイオードへの通流が阻止されることで、寄生ダイオード内部のキャリア蓄積が生じ得ない。この結果、例えば、出力端子１１から正側直流母線３に向かって通流している時に、高速スイッチ回路である第１の半導体スイッチ５がオフすれば、第３の半導体スイッチ７がオンして、第１の半導体スイッチ５に大きな正側直流電源１の電圧が急に印加されたとしても、第１の半導体スイッチ５の中の主素子の寄生ダイオードの蓄積キャリアはなく、過大な逆回復電流が流れ込むことはなく、逆回復現象が効果的に抑制される。

以上説明した第１の実施形態によれば、主電流が逆方向に還流している時に半導体スイッチング素子をオフしたとしても、主素子に内蔵される寄生ダイオードの逆回復に伴う大きな損失やＥＭＩノイズの発生を効果的に抑制することができる。

［第２の実施形態］
図３は第２の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。図３に示す中性点クランプ式電力変換装置は、前述した図１に示す中性点クランプ式電力変換装置に、第１及び第２の低電圧印加回路を更に加えた構成となっている。ここでは、前述した第１の実施形態とは異なる機能について主に説明する。

第１の低電圧印加回路は、第１の半導体スイッチ５と第２の半導体スイッチ６との間の接続点と、第２の半導体スイッチ６と第３の半導体スイッチ７との間の接続点との間に設けられ（即ち、第２の半導体スイッチ６の正極端子であるドレインと、負極端子であるソースとの間に、第２の半導体スイッチ６と並列接続するように設けられ）、低電圧電源２２ａ、低耐圧スイッチ２３ａ及び逆流防止ダイオード２４ａを直列接続した構成となっている。

低電圧電源２２ａは、正側直流母線電圧の半分よりも十分に低い電圧（例えば、３０Ｖなど）を印加する。また、低電圧電源２２ａは、第２の半導体スイッチ６をオフしてから低耐圧スイッチ２３ａをオンすることで、第２の半導体スイッチ６がオフの間、低電圧印加回路から出力される低電圧を第２の半導体スイッチ６に印加する。

低耐圧スイッチ２３ａには、ＦＥＴなどの半導体スイッチが適用されても良い。

逆流防止ダイオード２４ａには、第２の半導体スイッチ６がオフしたときに第２の半導体スイッチ６に印加される電圧とほぼ同等の電圧が印加されるので、第２の半導体スイッチ６と同等の耐圧を有したものが適用される。

第２の低電圧印加回路は、第２の半導体スイッチ６と第３の半導体スイッチ７との間の接続点と、第３の半導体スイッチ７と第４の半導体スイッチ８との間の接続点との間に設けられ（即ち、第３の半導体スイッチ７の正極端子であるドレインと、負極端子であるソースとの間に、第３の半導体スイッチ７と並列接続するように設けられ）、前述した第１の低電圧印加回路と同様に、低電圧電源２２ｂ、低耐圧スイッチ２３ｂ及び逆流防止ダイオード２４ｂを直列接続した構成となっている。

低電圧電源２２ｂは、負側直流母線電圧の半分よりも十分に低い電圧（例えば、３０Ｖなど）を印加する。また、低電圧電源２２ｂは、第３の半導体スイッチ７をオフしてから低耐圧スイッチ２３ｂをオンすることで、第３の半導体スイッチ７がオフの間、低電圧印加回路から出力される低電圧を第３の半導体スイッチ７に印加する。

低耐圧スイッチ２３ｂには、前述した低耐圧スイッチ２３ａと同様に、ＦＥＴなどの半導体スイッチが適用されても良い。

逆流防止ダイオード２４ｂには、第３の半導体スイッチ７がオフしたときに第３の半導体スイッチ７に印加される電圧とほぼ同等の電圧が印加されるので、第３の半導体スイッチ７と同等の耐圧を有したものが適用される。

このように構成された本実施形態において、ここでは、中性点電位を出力する場合を想定する。この場合、第２の半導体スイッチ６と第３の半導体スイッチ７とのゲートにオン信号を与えることになるが、仮に電流の向きが外側へ向かっているとすると、電流は第１のクランプダイオード９と第２の半導体スイッチ６とを通じて流れることになり、第３の半導体スイッチ７はオンしているものの電流の通流には寄与しないことになる。

前述した状態から出力を正側直流母線３にスイッチする場合、まず、第３の半導体スイッチ７をゲートオフしてから第１の半導体スイッチ５をオンすることになる。この時、第３の半導体スイッチ７のドレインとソースとの間の出力電圧は、前述したように、ゲートオフするまではオンしていたので、ほぼ０Ｖになる。一方、第３の半導体スイッチ７には、導通損失が低い低抵抗ＭＯＳＦＥＴが適用されると良い。低抵抗ＭＯＳＦＥＴとしては、例えばＳＪ−ＭＯＳＦＥＴ（Super Junction-MOSFET）などがある。

図４はＳＪ−ＭＯＳＦＥＴの出力容量特性の一例を示す模式図である。ここでは、図４に示す出力容量特性を有した素子が第３の半導体スイッチ７に適用された場合を想定する。この場合、ドレインとソースとの間の出力電圧が０Ｖに近い電圧領域では、出力容量は極端に大きくなることになる。この時に、第１の半導体スイッチ５をオンすると、第３の半導体スイッチ７の大きな出力容量を充電する為に、大きな短絡状の充電電流が、正側直流主電源１→正側直流母線３→第１の半導体スイッチ５→第２の半導体スイッチ６→第３の半導体スイッチ７→第２のクランプダイオード１０の経路で流れ、大きなスイッチング損失が生じる。しかしながら、第３の半導体スイッチ７がゲートオフした直後に、低電圧印加回路によって第３の半導体スイッチ７に約３０Ｖの低電圧が印加されると、図４に示すように、第３の半導体スイッチ７の出力容量は約１００分の１に低減し、充電電流もまた大幅に低減することになる。なお、低電圧電源２２ｂの消費電力は、スイッチング損失低減電力の２０分の１以下と小さな消費で済む。

以上説明した第２の実施形態によれば、第２及び第３の半導体スイッチ６，７の主素子１２に低電圧印加回路を接続して、低電圧を印加することで、第２及び第３の半導体スイッチ６，７の出力容量を低減させることができ、ひいては、接合容量充電電流に起因するターンオン損失を抑制することができる。

［第３の実施形態］
図５は第３の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。図５に示す中性点クランプ式電力変換装置は、前述した図１に示す中性点クランプ式電力変換装置に、共通低電圧印加回路を更に加えた構成となっている。ここでは、前述した第１の実施形態と異なる機能について主に説明する。

共通低電圧印加回路は、第２の半導体スイッチ６の正極端子であるドレインと、第３の半導体スイッチ７の負極端子であるソースとの間に、第２及び第３の半導体スイッチ６，７と並列接続するように設けられ、低電圧電源２２ｃ、低耐圧スイッチ２３ｃ及び逆流防止ダイオード２４ｃを直列接続した構成となっている。

低電圧電源２２ｃは、正側直流母線電圧の半分よりも十分に低い電圧（例えば、３０Ｖなど）を印加する。また、低電圧電源２２ｃは、第２の半導体スイッチ６または第３の半導体スイッチ７をオフしてから低耐圧スイッチ２３ｃをオンすることで、第２の半導体スイッチ６または第３の半導体スイッチ７がオフの間、低電圧印加回路から出力される低電圧を第２の半導体スイッチ６または第３の半導体スイッチ７に印加する。

低耐圧スイッチ２３ｃには、ＦＥＴなどの半導体スイッチが適用されても良い。

逆流防止ダイオード２４ｃには、第２の半導体スイッチ６または第３の半導体スイッチ７がオフしたときに第２の半導体スイッチ６または第３の半導体スイッチ７に印加される電圧とほぼ同等の電圧が印加されるので、第２の半導体スイッチ６または第３の半導体スイッチ７と同等の耐圧が必要である。

このように構成された本実施形態において、第２の半導体スイッチ６と第３の半導体スイッチ７との少なくとも一方は必ずオンしている為、両方の半導体スイッチ６，７に同時に低電圧を印加する必要がない。この為、前述した第２の実施形態と同様の効果を２つの低電圧印加回路ではなく、１つ低電圧印加回路で実現することが可能である。

以上説明した第３の実施形態によれば、第２及び第３の半導体スイッチ６，７の主素子１２に共通の低電圧印加回路を接続して、低電圧を印加することで、第２及び第３の半導体スイッチ６，７の出力容量を低減させることができ、ひいては、接合容量充電電流に起因するターンオン損失を抑制することができる。

［第４の実施形態］
図６は第４の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。図６に示す中性点クランプ式電力変換装置は、前述した図１に示す中性点クランプ式電力変換装置に、第３及び第４の低電圧印加回路を更に加えた構成となっている。以下では、前述した第１の実施形態と異なる機能について主に説明する。

第３の低電圧印加回路は、図６に示すように、第１の半導体スイッチ５の補助素子１３の正極端子であるドレインと、負極端子であるソースとの間に、第１の半導体スイッチ５と並列接続するように設けられ、低電圧電源２５ａ及び低耐圧スイッチ２６ａを直列接続した構成となっている。

低電圧電源２５ａは、正側直流母線電圧の半分よりも十分に小さい電圧（例えば、３０Ｖなど）を印加する。また、低電圧電源２５ａは、第１の半導体スイッチ５の主素子１２及び補助素子１３の両方をオフしてから低耐圧スイッチ２６ａをオンすることで、第１の半導体スイッチ５がオフの間、低電圧印加回路から出力される低電圧を第１の半導体スイッチ５の主素子１２及び補助素子１３に印加する。

低耐圧スイッチ２６ａには、ＦＥＴなどの半導体スイッチが適用されても良い。

第４の低電圧印加回路は、図６に示すように、第４の半導体スイッチ８の補助素子１３の正極端子であるドレインと、負極端子であるソースとの間に、第４の半導体スイッチ８と並列接続するように設けられ、低電圧電源２５ｂ及び低耐圧スイッチ２６ｂを直列接続した構成となっている。

低電圧電源２５ｂは、正側直流母線電圧の半分よりも十分に小さい電圧（例えば、３０Ｖなど）を印加する。また、低電圧電源２５ｂは、第４の半導体スイッチ８の主素子１２及び補助素子１３の両方をオフしてから低耐圧スイッチ２６ｂをオンすることで、第４の半導体スイッチ８がオフの間、低電圧印加回路から出力される低電圧を第４の半導体スイッチ８の主素子１２及び補助素子１３に印加する。

低耐圧スイッチ２６ｂには、前述した低耐圧スイッチ２６ａと同様に、ＦＥＴなどの半導体スイッチが適用されても良い。

このように構成された本実施形態において、電流が出力端子１１から流入し、第２の半導体スイッチ６と第１の半導体スイッチ５とを通過して、正側直流母線３に流入する場合を想定する。この場合、出力端子１１からは正側直流母線３の電位が出力される。

前述した状態から出力を正側直流主電源１と負側直流主電源２との間の中性点電位にスイッチする場合、まず、第１の半導体スイッチ５をゲートオフしてから第３の半導体スイッチ７をオンすることになる。この時、第１の半導体スイッチ５の主素子１２のドレインとソースとの間の出力電圧は、ゲートオン中は０Ｖに近い電圧になっており、ゲートオフすると補助素子１３がオフして電流の流入を阻止する為、電流は高速還流ダイオード１４に転流することになる。

なお、通流電流が少ない場合には、補助素子１３の逆阻止電圧が非常に低くなる（例えば、０Ｖに近い値など）。この場合、第１の半導体スイッチ５の主素子１２のドレインとソースとの間の出力電圧は、第１の半導体スイッチ５をゲートオフした後も、０Ｖに近い値になる。一方、第１の半導体スイッチ５の主素子１２には、導通損失が低い低抵抗ＭＯＳＦＥＴが適用されると良い。例えば、前述した図４に示す出力容量特性を有した素子が第１の半導体スイッチ５の主素子１２に適用された場合を想定すると、ドレインとソースとの間の出力電圧が０Ｖに近い電圧領域では、出力容量は極端に大きくなることになる。この時に、第３の半導体スイッチ７をオンすると、第１の半導体スイッチ５の主素子１２の大きな出力容量を充電する為に、大きな短絡状の充電電流が、正側直流主電源１→正側直流母線３→第１の半導体スイッチ５→第２の半導体スイッチ６→第３の半導体スイッチ７→第２のクランプダイオード１０の経路で流れ、大きなスイッチング損失が生じる。しかしながら、第１の半導体スイッチ５の主素子１２がゲートオフした直後に、低電圧印加回路によって、第１の半導体スイッチ５の主素子１２に約３０Ｖの低電圧が印加されると、前述した図４に示すように、第１の半導体スイッチ５の主素子１２の出力容量は約１００分の１に低減し、充電電流もまた大幅に低減することになる。なお、低電圧電源２５ｂの消費電力は、スイッチング損失低減電力の２０分の１以下と小さな消費で済む。

以上説明した第４の実施形態によれば、第１及び第４の半導体スイッチ５，８の主素子１２に低電圧印加回路を接続して、低電圧を印加することで、第１及び第４の半導体スイッチ５，８の主素子１２の出力容量を低減させることができ、ひいては、接合容量充電電流に起因するターンオン損失を抑制することができる。

［第５の実施形態］
図７は第５の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。図７に示す中性点クランプ式電力変換装置は、前述した図１に示す中性点クランプ式電力変換装置に、２つの電圧クランプ回路と２つの放電回路とを更に加えた構成となっている。以下では、前述した第１の実施形態とは異なる機能について主に説明する。

電圧クランプ回路２７ａ，２７ｂは、第２の半導体スイッチ６の正極端子と第３の半導体スイッチ７の負極端子との間に、第２及び第３の半導体スイッチ６，７と並列接続するように設けられ、コンデンサとダイオードとが直列接続した構成となっている。

電圧クランプ回路２７ａ，２７ｂ中のコンデンサには、正側直流母線３または負側直流母線４とほぼ同等の電圧が印加される為、電圧クランプ回路２７ａ，２７ｂ中のコンデンサは、正側直流母線３または負側直流母線４と同等の耐電圧が必要である。また、これらコンデンサはサージ電圧を有効に吸収しなければならない為、当該コンデンサには、高周波においてもインピーダンスが低い特性を有するものが適用されると良い。

電圧クランプ回路２７ａ，２７ｂ中のダイオードには、第１乃至第４の半導体スイッチ５乃至８、第１のクランプダイオード９及び第２のクランプダイオード１０と同等の電圧が印加される為、電圧クランプ回路２７ａ，２７ｂ中のダイオードは、第１乃至第４の半導体スイッチ５乃至８、第１のクランプダイオード９及び第２のクランプダイオード１０と同等の耐電圧が必要である。また、これらダイオードはサージ電圧をクランプする短時間だけ通流可能でなければならない為、当該ダイオードには、平均電流は低いものの瞬間的には大きな電流を通流可能なものが適用されると良い。更に、これらダイオードには逆回復時間や順回復時間が早いものが適用されると良い。

放電回路２８ａは、電圧クランプ回路２７ａ中のコンデンサ及びダイオードの接続点と負側直流母線４との間に接続するように設けられ、抵抗器とダイオードとが直列接続した構成となっている。また、放電回路２８ｂは、電圧クランプ回路２７ｂ中のコンデンサ及びダイオードの接続点と正側直流母線３との間に接続するように設けられ、抵抗器とダイオードとが直列接続した構成となっている。

放電回路２８ａ，２８ｂ中のダイオードには、前述した電圧クランプ回路２７ａ，２７ｂ中のダイオードと同様に、第１乃至第４の半導体スイッチ５乃至８、第１のクランプダイオード９及び第２のクランプダイオード１０と同等の電圧が印加される為、放電回路２８ａ，２８ｂ中のダイオードは、第１乃至第４の半導体スイッチ５乃至８、第１のクランプダイオード９及び第２のクランプダイオード１０と同等の耐電圧が必要である。なお、放電回路２８ａ，２８ｂ中のダイオードは、抵抗器を介して、時間的に緩やかに放電する為、電圧クランプ回路２７ａ，２７ｂ中のダイオードに比べて電流定格が低いものを適用しても良い。

従来の中性点クランプ式電力変換装置では、第２の半導体スイッチ６または第３の半導体スイッチ７がオンして順方向に電流が流れている時に、第２の半導体スイッチ６または第３の半導体スイッチ７をゲートオフすると、回路の配線インダクタンスなどに起因したサージ電圧が生じる不具合があるのに対し、前述したように構成された本実施形態の中性点クランプ式電力変換装置では、第２の半導体スイッチ６または第３の半導体スイッチ７がゲートオフした時のサージ電圧は、電圧クランプ回路２７ａ，２７ｂ中のコンデンサに吸収される為、当該コンデンサの電圧により電圧クランプされる。

なお、第２の半導体スイッチ６と第３の半導体スイッチ７が共にオンしている期間中は、電圧クランプ回路２７ａ中のコンデンサの正極電位が正側直流電源１と負側直流電源２との間の電位にほぼ一致する。一方、電圧クランプ回路２７ａ中のコンデンサの負極電位は放電回路２８ａを通じて負側直流母線４に接続される為、電圧クランプ回路２７ａ中のコンデンサの電圧が負側直流主電源２の電圧を超えていると、放電回路２８ａを通じて放電され、最終的には負側直流主電源２の電圧と一致する。

また、第２の半導体スイッチ６と第３の半導体スイッチ７が共にオンしている期間中は、電圧クランプ回路２７ｂ中のコンデンサの負極電位が正側直流主電源１と負側直流主電源２との間の電位にほぼ一致する。一方、電圧クランプ回路２７ｂ中のコンデンサの正極電位は放電回路２８ｂを通じて正側直流母線３に接続される為、電圧クランプ回路２７ｂ中のコンデンサの電圧が正側直流主電源１の電圧を超えていると、放電回路２８ｂを通じて放電され、最終的には正側直流主電源１の電圧と一致する。

以上説明した第５の実施形態によれば、第２または第３の半導体スイッチ６，７がゲートオフした時に発生するサージ電圧を有効に抑制することができる。

［第６の実施形態］
図８は第６の実施形態に係る中性点クランプ式電力変換装置の構成例を示す回路図である。図８に示す中性点クランプ式電力変換装置は、正側直流主電源１、負側直流主電源２、正側直流母線３、負側直流母線４、正側主スイッチング素子２９、負側主スイッチング素子３０、高速スイッチ回路３１ａ，３１ｂ及び出力端子１１を備えている。なお、既に説明した機能と同一の機能を有する各部には前述した図１と同一の符号を付してその詳しい説明を省略し、以下では、前述した第１の実施形態と異なる機能について主に説明する。

ここでは、前述した図１に示す中性点クランプ式電力変換装置と同様に、正側直流主電源１と負側直流主電源２とを直列接続して、正側直流主電源１の正極端子を正側直流母線３とし、負側直流主電源２の負極端子を負側直流母線４とすることで、３つの電位を有した直流電源を構成する。そして、正側直流母線３と負側直流母線４との間に、正側直流母線３側から順に正側主スイッチング素子２９及び負側主スイッチング素子３０を直列接続する。更に、正側主スイッチング素子２９と負側主スイッチング素子３０との間の接続点を出力端子１１とした上で、中性点電位（即ち、正側直流主電源１と負側直流主電源２との接続点）と出力端子１１との間に双方向高速スイッチ回路３１ａ，３１ｂが接続される。なお、双方向高速スイッチ回路３１ａ，３１ｂの詳細な構成は、前述した図２に示す高速スイッチ回路と同様である為、ここでは詳細な説明を省略する。

正側主スイッチング素子２９および、負側スイッチング素子３０には、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）と高速還流ダイオードとを逆並列に接続したものが適用される。また、双方向高速スイッチ回路３１ａ，３１ｂは、互いに逆向きに直列接続して構成される。

このように構成された本実施形態において、出力端子１１が中性点電位にスイッチされている場合を想定する。この場合、高速スイッチ回路３１ａ，３１ｂのゲートは共にオンされており、電流の向きがどちらであっても、高速スイッチ回路３１ａ，３１ｂは低抵抗の導通状態となる。

前述した状態から正側直流母線３にスイッチする為には、まず、高速スイッチ回路３１ｂをオフしてからデッドタイムを経過した後に、正側主スイッチング素子２９中のＩＧＢＴをゲートオンする必要がある。なお、電流の向きが回路に流入する方向である場合には、高速スイッチ回路３１ｂをオフした時点で、正側主スイッチング素子２９中の高速還流ダイオードに転流し、正側直流母線３へのスイッチは完了する。一方、電流の向きが回路から流出する方向である場合には、正側主スイッチング素子２９中のＩＧＢＴをゲートオンした時点で、正側主スイッチング素子２９中のＩＧＢＴに転流し、正側直流母線３へのスイッチは完了する。

この結果、正側直流主電源１の電圧は、正側主スイッチング素子２９中のＩＧＢＴがオンすると、高速スイッチ回路３１ｂの端子に印加されるが、高速スイッチ回路３１ｂ中の低抵抗ＭＯＳＦＥＴの寄生ダイオードのキャリア蓄積はなく、過大な逆回復電流が流れ込むことはなく、逆回復現象が効果的に抑制される。

また、前述した状態から負側直流母線４にスイッチする為には、まず、高速スイッチ回路３１ａをオフしてからデッドタイムを経過した後に、負側主スイッチング素子３０中のＩＧＢＴをゲートオンする必要がある。なお、電流の向きが回路から流出する方向である場合には、高速スイッチ回路３１ａをオフした時点で、負側主スイッチング素子３０中の高速還流ダイオードに転流し、負側直流母線４へのスイッチは完了する。一方、電流の向きが回路に流入する方向である場合には、負側主スイッチング素子３０中のＩＧＢＴをゲートオンした時点で、負側主スイッチング素子３０中のＩＧＢＴに転流し、負側直流母線４へのスイッチは完了する。

この結果、負側直流主電源２の電圧は、負側主スイッチング素子３０中のＩＧＢＴがオンすると、高速スイッチ回路３１ａの端子に印加されるが、高速スイッチ回路３１ａ中の低抵抗ＭＯＳＦＥＴの寄生ダイオードのキャリア蓄積はなく、過大な逆回復電流が流れ込むことはなく、逆回復現象が効果的に抑制される。

以上説明した第６の実施形態によれば、中性点電位にスイッチしている状態でのオン電圧降下を抑制し、かつスイッチング時の逆回復損失も大幅に低減させることができる。また、正側直流主電源１または負側直流主電源２にスイッチしている状態では、出力端子１１までの通過直列素子数が１つになる為、導通損失も低減させることができる。

［変形例］
図９は第６の実施形態の変形例に係る中性点クランプ式電力変換装置の構成例を示す回路図である。図９に示す中性点クランプ式電力変換装置は、前述した図８に示す中性点クランプ式電力変換装置の正側主スイッチング素子２９及び負側主スイッチング素子３０に、高速スイッチ回路を適用した構成となっている。

この場合、正側直流母線３または負側直流母線４を出力端子１１にスイッチする状態での導通損失を、前述した図８に示す中性点クランプ式電力変換装置よりも低減させることができる。

以上説明した第６の実施形態の変形例によれば、中性点クランプ式電力変換装置を構成する全てのスイッチング素子が高速スイッチ回路となることにより、ＭＯＳＦＥＴの寄生ダイオードの逆回復損失も効果的に抑制され、中性点クランプ式電力変換装置の損失を低減させることができる。

以上説明した少なくとも１つの実施形態によれば、寄生ダイオードの逆回復時に生じる損失を低減し得る中性点クランプ式電力変換装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…正側直流主電源、２…負側直流主電源、３…正側直流母線、４…負側直流母線、５…第１の半導体スイッチ、６…第２の半導体スイッチ、７…第３の半導体スイッチ、８…第４の半導体スイッチ、９…第１のクランプダイオード、１０…第２のクランプダイオード、１１…出力端子、１２…主素子、１３…補助素子、１４…高速還流ダイオード、１５…正極端子、１６…負極端子、１７…ゲート抵抗、１８…ゲート駆動電圧、１９…ゲート駆動器、２０ａ…正側ゲート駆動電源、２０ｂ…負側ゲート駆動電源、２１…ゲート信号、２２ａ，２２ｂ，２２ｃ，２５ａ，２５ｂ…低電圧電源、２３ａ，２３ｂ，２３ｃ，２６ａ，２６ｂ…低耐圧スイッチ、２４ａ，２４ｂ，２４ｃ…逆流防止ダイオード、２７ａ，２７ｂ…電圧クランプ回路、２８ａ，２８ｂ…放電回路、２９…正側主スイッチング素子、３０…負側主スイッチング素子、３１ａ，３１ｂ…高速スイッチ回路。

Claims (4)

1. ３つの電位を有した直流電源と、
   前記直流電源により生じる直流電圧の正電位と負電位との間に、正電位から負電位に向かって直列接続する第１乃至第４の半導体スイッチと、
   前記直流電源の中性点電位と、第１の半導体スイッチと第２の半導体スイッチとの間の接続点との間に接続され、前記中性点電位をアノードとする第１のクランプダイオードと、
   前記中性点電位と、第３の半導体スイッチと第４の半導体スイッチとの間の接続点との間に接続され、前記中性点電位をカソードとする第２のクランプダイオードと、
   前記第２の半導体スイッチと前記第３の半導体スイッチとの間に接続される出力端子と、
   前記第２の半導体スイッチの正極端子と、負極端子との間に、前記第２の半導体スイッチと並列接続するように設けられ、前記第２の半導体スイッチがオフした後に、前記第２の半導体スイッチに低電圧を印加する第１の低電圧印加回路と、
   前記第３の半導体スイッチの正極端子と、負極端子との間に、前記第３の半導体スイッチと並列接続するように設けられ、前記第３の半導体スイッチがオフした後に、前記第３の半導体スイッチに低電圧を印加する第２の低電圧印加回路と
   を具備し、
   前記第１及び第４の半導体スイッチは、
   逆導通性能を有し、高耐圧な電圧駆動型スイッチング素子である主素子と、
   前記主素子に比べ耐圧が低い電圧駆動型スイッチング素子である補助素子と、
   前記主素子の負極と前記補助素子の負極とを接続して前記主素子の正極を正極端子とし、前記補助素子の正極を負極端子とし、前記正極端子と前記負極端子間に前記負極端子から前記正極端子に向かう方向が順方向となるように接続し、前記主素子と同等の耐圧を有する高速還流ダイオードとを備え、
   前記第２及び第３の半導体スイッチは、高速還流ダイオードを備えないことを特徴とする中性点クランプ式電力変換装置。
2. ３つの電位を有した直流電源と、
   前記直流電源により生じる直流電圧の正電位と負電位との間に、正電位から負電位に向かって直列接続する第１乃至第４の半導体スイッチと、
   前記直流電源の中性点電位と、第１の半導体スイッチと第２の半導体スイッチとの間の接続点との間に接続され、前記中性点電位をアノードとする第１のクランプダイオードと、
   前記中性点電位と、第３の半導体スイッチと第４の半導体スイッチとの間の接続点との間に接続され、前記中性点電位をカソードとする第２のクランプダイオードと、
   前記第２の半導体スイッチと前記第３の半導体スイッチとの間に接続される出力端子と、
   前記第２の半導体スイッチの正極端子と、前記第３の半導体スイッチの負極端子との間に、前記第２の半導体スイッチ及び前記第３の半導体スイッチと並列接続するように設けられ、前記第２の半導体スイッチまたは前記第３の半導体スイッチがオフした後に、前記第１の半導体スイッチと前記第２の半導体スイッチとの間の接続点と、前記第３の半導体スイッチと前記第４の半導体スイッチとの間の接続点との間に低電圧を印加する共通低電圧印加回路と
   を具備し、
   前記第１及び第４の半導体スイッチは、
   逆導通性能を有し、高耐圧な電圧駆動型スイッチング素子である主素子と、
   前記主素子に比べ耐圧が低い電圧駆動型スイッチング素子である補助素子と、
   前記主素子の負極と前記補助素子の負極とを接続して前記主素子の正極を正極端子とし、前記補助素子の正極を負極端子とし、前記正極端子と前記負極端子間に前記負極端子から前記正極端子に向かう方向が順方向となるように接続し、前記主素子と同等の耐圧を有する高速還流ダイオードとを備え、
   前記第２及び第３の半導体スイッチは、高速還流ダイオードを備えないことを特徴とする中性点クランプ式電力変換装置。
3. 前記第１の半導体スイッチの補助素子の正極端子と、負極端子との間に、前記第１の半導体スイッチと並列接続するように設けられる第３の低電圧印加回路と、
   前記第４の半導体スイッチの補助素子の正極端子と、負極端子との間に、前記第４の半導体スイッチと並列接続するように設けられる第４の低電圧印加回路と
   を更に具備し、
   前記第３の低電圧印加回路は、
   前記第１の半導体スイッチがオフした後に、前記第１の半導体スイッチに低電圧を印加し、
   前記第４の低電圧印加回路は、
   前記第４の半導体スイッチがオフした後に、前記第４の半導体スイッチに低電圧を印加することを特徴とする請求項１又は請求項２に記載の中性点クランプ式電力変換装置。
4. 前記第１の半導体スイッチと前記第２の半導体スイッチとの間の接続点と、前記第３の半導体スイッチと前記第４の半導体スイッチとの間の接続点との間の電圧をクランプする電圧クランプ回路を更に具備することを特徴とする請求項１乃至請求項３のいずれか１項に記載の中性点クランプ式電力変換装置。

Images