JP6847641B2

JP6847641B2 - ゲート駆動回路

Info

Publication number: JP6847641B2
Application number: JP2016229829A
Authority: JP
Inventors: 真希子平野; 和靖瀧本
Original assignee: Toshiba Corp; Toshiba Infrastructure Systems and Solutions Corp
Current assignee: Toshiba Corp; Toshiba Infrastructure Systems and Solutions Corp
Priority date: 2016-11-28
Filing date: 2016-11-28
Publication date: 2021-03-24
Anticipated expiration: 2036-11-28
Also published as: JP2018088728A

Description

本発明の実施形態は、ゲート駆動回路に関する。

電力用スイッチング素子を応用した電力変換装置は、スイッチング素子の大容量化、高速化に伴い、その応用分野を広げている。近年、応用分野が広がっている電力用スイッチング素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などのトランジスタである。

ＩＧＢＴやＭＯＳＦＥＴは、ノンラッチ型のスイッチング素子である。ノンラッチ型のスイッチング素子は、サイリスタ等のラッチ型スイッチング素子に比べて、ゲート駆動による高い制御性が利点である。ノンラッチ型のスイッチング素子は、ターンオン時およびターンオフ時のスイッチング過渡期において、ゲート電圧を制御することによりサージ電圧やサージ電流を抑制したり、スイッチング過渡期の電流や電圧の傾きを制御したりすることができる。

従来、スイッチング素子のターンオフ速度を切り替え、低速にターンオフさせることによってサージ電圧を抑制する方法が提案されている。しかしながら、過電圧の判定回路や低速にターンオフさせるための駆動回路の遅延により、ターンオフ速度の切り替えが間に合わずサージ電圧を抑制できないことがある。また、低速にターンオフさせるための共通のゲート駆動回路を用いて様々なスイッチング素子を駆動すると、スイッチング素子や駆動回路の構成要素の製造ばらつき等により、サージ電圧を抑制することができないことがあった。その結果、スイッチング素子の保護が図れない場合があった。

一方で、スイッチング素子のターンオフ速度は高速に行うほどエネルギー損失が少なくなるため、スイッチング素子のターンオフ速度を低速とする期間はできるたけ短い方が望ましい。

特開２０１３−１５８５８８号公報

本発明の実施形態は上記事情を鑑みて成されたものであって、スイッチング素子を保護するとともに、スイッチング素子のターンオフ損失を抑制可能なゲート駆動回路を提供することを目的とする。

実施形態によれば、ゲート端子を備えたスイッチング素子を駆動するゲート駆動回路であって、外部からパルスが入力される入力端子と前記ゲート端子とを電気的に接続する第１経路と、前記入力端子と前記ゲート端子とを電気的に接続し、前記第１経路よりも抵抗値の大きい第２経路と、第１分圧抵抗器の値と第２分圧抵抗器の値との比により前記スイッチング素子の主電圧を分圧する分圧回路と、前記分圧回路により分圧された前記主電圧と、あらかじめ設定された閾値とを比較し、比較結果に応じた信号を出力する比較器と、前記比較器から出力された信号に基づいて、前記入力端子と前記ゲート端子との間の経路を、前記第１経路と前記第２経路とのいずれかに切替える切替スイッチと、前記第１経路と前記第２経路とは異なる経路より、前記ゲート端子に電流を注入するゲート電流注入部と、を備え、前記ゲート電流注入部は、前記ゲート端子に電気的に接続されたダイオードおよび抵抗器を備えたゲート駆動回路が提供される。

図１は、第１実施形態のゲート駆動回路の一構成例を概略的に示す図である。図２は、第２実施形態のゲート駆動回路の一構成例を概略的に示す図である。図３は、第３実施形態のゲート駆動回路の一構成例を概略的に示す図である。

以下、第１実施形態乃至第３実施形態のゲート駆動回路について、図面を参照して説明する。
図１は、第１実施形態のゲート駆動回路の一構成例を概略的に示す図である。
本実施形態のゲート駆動回路１ａは、電力用スイッチング素子としてのＩＧＢＴ３のエミッタ端子（Ｅ）の電位を基準電位としたゲート電源４から出力される電源電圧を用いて駆動パルスを発生するパルス発生回路５の出力に基づいて、ＩＧＢＴ３のゲート端子（Ｇ）の電圧を制御する回路である。本実施形態のゲート駆動回路１ａは、電力用スイッチング素子側と駆動回路側とでグランドを分離するように、絶縁通信部としてフォトカプラ等を設けている。

ＩＧＢＴ３は還流ダイオード２と並列に接続している。還流ダイオード２は、ＩＧＢＴ３のエミッタ端子からコレクタ端子（Ｃ）に向かう方向を順方向として接続している。ＩＧＢＴ３が電力変換装置に搭載される場合には、一対のＩＧＢＴ３が直列に接続されて各相アームを構成する。

ゲート駆動回路１ａは、第１オフ側抵抗器６と、第２オフ側抵抗器７と、第１分圧抵抗器８と、第２分圧抵抗器９と、コンパレータ（比較器）１０と、参照電圧入力電源１１と、切替スイッチ１２と、オン側抵抗器１３と、オン用ドライバ回路１４と、第１オフ用ドライバ回路１５と、第２オフ用ドライバ回路１６と、オン側駆動スイッチ１７と、第１オフ側駆動スイッチ１８と、第２オフ側駆動スイッチ１９と、を備えている。

ゲート電源４は、ＩＧＢＴ３のエミッタ端子の電位を基準電位とした電源である。
パルス発生回路５は、ゲート電源４から供給される電源電圧を用いて、パルスを生成して切替スイッチ１２へ出力する。パルス発生回路５がパルスを生成するタイミングは、例えば図示しない上位制御装置により制御される。

切替スイッチ１２は、外部に設けられたパルス発生回路５からパルスが入力される入力端子と第１オフ用ドライバ回路１５とを接続する経路（第１経路）と、パルス発生回路５からパルスが入力される入力端子と第２オフ用ドライバ回路１６とを接続する経路（第２経路）とを切替える。切替スイッチ１２の動作は、後述するコンパレータ１０からの信号により制御される。

オン用ドライバ回路１４は、パルス発生回路５から出力される信号を受信する。オン用ドライバ回路１４は、入力側と出力側とが絶縁された回路であり、例えばフォトカプラなどである。オン用ドライバ回路１４は、パルス発生回路５から供給された信号を、後述するオン側駆動スイッチ１７を駆動可能な電圧レベルの信号に変換して出力する。

オン側駆動スイッチ１７は、オン用ドライバ回路１４から出力された信号によりその導通状態を制御される。オン側駆動スイッチ１７は、例えばＮ型のＭＯＳＦＥＴであって、ドレインは電圧源Ｖｃｃと電気的に接続し、ソースはオン側抵抗器１３を介してＩＧＢＴ３のゲート端子と電気的に接続している。オン側駆動スイッチ１７は、ソースを基準としたときに正の電圧がゲート端子に印加されると、ドレインからソースへ向かう電流が流れる。
オン側抵抗器１３は、オン側駆動スイッチ１７のソースとＩＧＢＴ３のゲート端子とに直列に接続している。

第１オフ用ドライバ回路１５は、切替スイッチ１２を介してパルス発生回路５から出力される信号を受信する。第１オフ用ドライバ回路１５は、入力側と出力側とが絶縁された回路であり、例えばフォトカプラなどである。第１オフ用ドライバ回路１５は、パルス発生回路５から供給された信号を、後述する第１オフ側駆動スイッチ１８を駆動可能な電圧レベルの信号に変換して出力する。

第１オフ側駆動スイッチ１８は、第１オフ用ドライバ回路１５から出力された信号によりその導通状態を制御される。第１オフ側駆動スイッチ１８は、例えばＰ型のＭＯＳＦＥＴであって、ドレインは接地され、ソースは第１オフ側抵抗器６を介してＩＧＢＴ３のゲート端子と電気的に接続している。第１オフ側駆動スイッチ１８は、ソースを基準としたときに負の電圧がゲート端子に印加されると、ソースからドレインへ向かう電流が流れる。
第１オフ側抵抗器６は、第１オフ側駆動スイッチ１８のソースとＩＧＢＴ３のゲート端子とに直列に接続している。

第２オフ用ドライバ回路１６は、切替スイッチ１２を介してパルス発生回路５から出力される信号を受信する。第２オフ用ドライバ回路１６は、入力側と出力側とが絶縁された回路であり、例えばフォトカプラなどである。第２オフ用ドライバ回路１６は、パルス発生回路５から供給された信号を、後述する第２オフ側駆動スイッチ１９を駆動可能な電圧レベルの信号に変換して出力する。

第２オフ側駆動スイッチ１９は、第２オフ用ドライバ回路１６から出力された信号によりその導通状態を制御される。第２オフ側駆動スイッチ１９は、例えばＰ型のＭＯＳＦＥＴであって、ドレインは接地され、ソースは第２オフ側抵抗器７を介してＩＧＢＴ３のゲート端子と電気的に接続している。第２オフ側駆動スイッチ１９は、ソースを基準としたときに負の電圧がゲート端子に印加されると、ソースからドレインへ向かう電流が流れる。

第２オフ側抵抗器７は、第２オフ側駆動スイッチ１９のソースとＩＧＢＴ３のゲート端子とに直列に接続している。第１オフ側抵抗器６の抵抗値は、第２オフ側抵抗器７の抵抗値よりも小さい。

第１分圧抵抗器８は、ＩＧＢＴ３のコレクタ端子とコンパレータ１０の負側の入力端子とに直列に接続している。第１分圧抵抗器８とコンパレータ１０の負側の入力端子との間は、第２分圧抵抗器９を介して接地されている。すなわち、ＩＧＢＴ３のコレクタ電圧は、第１分圧抵抗器８の抵抗値と第２分圧抵抗器９の抵抗値との比により分圧されて、コンパレータ１０の負側の入力端子へ印加される。第１分圧抵抗器８と第２分圧抵抗器９とは、ＩＧＢＴ３のコレクタ端子から印加される電圧（主電圧）を分圧する分圧回路に含まれる。

第１分圧抵抗器８と第２分圧抵抗器９との抵抗値は、ＩＧＢＴ３の仕様や個々の特性、ゲート駆動回路１ａの構成などに応じて、適切な値とすることができる。本実施形態では、第２分圧抵抗器９の抵抗値は第１分圧抵抗器８の抵抗器に比べて十分小さく、コンパレータ１０の負側の入力端子へ印加される電圧は、ＩＧＢＴ３のコレクタ電圧よりも低くなる。

コンパレータ１０の正側の入力端子には、予め設定された閾値として、参照電圧入力電源１１から参照電圧Ｖｒｅｆ（Ｖｃｃ）が印加される。コンパレータ１０は、負側の入力端子に印加されたＩＧＢＴ３のコレクタ電圧に基づく値（分圧回路により分圧されたコレクタ電圧）と、参照電圧Ｖｒｅｆの値とを比較し、比較結果に応じた信号を出力する。本実施形態では、コンパレータ１０は、ＩＧＢＴ３のコレクタ電圧に基づく値が参照電圧Ｖｒｅｆの値以上のときにハイレベルの値を出力し、ＩＧＢＴ３のコレクタ電圧に基づく値が参照電圧Ｖｒｅｆの値未満のときにローレベルの値を出力する。
なお、参照電圧入力電源１１は、オン側駆動スイッチ１７のドレインと電気的に接続する電圧源Ｖｃｃと共通であってもよい。

切替スイッチ１２は、コンパレータ１０から出力される信号の値により、パルス発生回路５からパルスが入力される入力端子とＩＧＢＴ３のゲート端子との間を接続する経路を、第１抵抗器６を介して接続する第１経路と、第２抵抗器７を介して接続する第２経路とで切替える。

例えば、切替スイッチ１２は、コンパレータ１０から出力された信号の値がローレベルのときに、第１オフ側抵抗器６を介する第１経路によりパルス発生回路５からパルスが入力される入力端子とＩＧＢＴ３のゲート端子とを接続し、コンパレータ１０から出力された信号の値がハイレベルのときに、第２オフ側抵抗器７を介する第２経路によりパルス発生回路５からパルスが入力される入力端子とＩＧＢＴ３のゲート端子とを接続する。

次に、上記ゲート駆動回路１ａの動作の一例について説明する。
ＩＧＢＴ３のゲート‐エミッタ間電圧をＶｇｅ、ＩＧＢＴ３のコレクタ‐エミッタ間電圧をＶｃｅ、ＩＧＢＴ３のコレクタ電流をＩｃ、ＩＧＢＴ３のゲート抵抗に流れる電流をＩｇとする。また、ＩＧＢＴ３をオフする際のエネルギー損失（ターンオフ損失）の瞬時値は、コレクタ電流Ｉｃとコレクタ‐エミッタ間電圧Ｖｃｅとの積（＝Ｉｃ＊Ｖｃｅ）となる。なお、電流Ｉｇは、ＩＧＢＴ３へ流れる方向を正とし、第１オフ側抵抗器６に流れる電流と第２オフ側抵抗器７に流れる電流との和である。

ＩＧＢＴ３がオンしている状態では、ＩＧＢＴ３のゲート‐エミッタ間電圧Ｖｇｅはハイレベルであって、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅはゼロである。したがって、コンパレータ１０に入力される電圧は参照電圧Ｖｒｅｆよりも低く、コンパレータ１０の出力はローレベルである。

このとき、切替スイッチ１２は、第１オフ側抵抗器６を介して、パルス発生回路５からパルスが入力される入力端子とＩＧＢＴ３のゲート端子とを接続している。パルス発生回路５から出力されるＩＧＢＴ３をオンする出力信号は、オン側抵抗器１３を介してＩＧＢＴ３のゲート端子に印加される。

パルス発生回路５から出力される信号が立下りＩＧＢＴ３がオンからオフとなる動作が開始すると、第１オフ側抵抗器６を介してＩＧＢＴ３のゲート端子に流れる電流Ｉｇが小さくなり、ＩＧＢＴ３のゲート‐エミッタ間電圧Ｖｇｅが低下し始める。

ゲート‐エミッタ間電圧Ｖｇｅが所定の閾値未満となると、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが上昇し始め、コレクタ‐エミッタ間電圧Ｖｃｅが大きくなるに従って、コレクタ電流Ｉｃが徐々に小さくなる。

コレクタ‐エミッタ間電圧Ｖｃｅが上昇し始めると、第１分圧抵抗器８と第２分圧抵抗器９によって分圧されてコンパレータ１０に入力される。コンパレータ１０の入力が参照電圧Ｖｒｅｆよりも小さい間は、コンパレータ１０の出力はローレベルである。

このとき、切替スイッチ１２は、第１オフ側抵抗器６を介して、パルス発生回路５からパルスが入力される入力端子とＩＧＢＴ３のゲート端子とを接続している。パルス発生回路５から出力されるＩＧＢＴ３をオフする出力信号は、第１オフ側抵抗器６を介してＩＧＢＴ３のゲート端子に印加される。

コレクタ‐エミッタ間電圧Ｖｃｅが更に上昇し、コンパレータ１０の入力が参照電圧Ｖｒｅｆ以上となると、コンパレータ１０の出力がハイレベルとなる。

このとき、切替スイッチ１２は、第２オフ側抵抗器７を介して、パルス発生回路５からパルスが入力される入力端子とＩＧＢＴ３のゲート端子とを接続するように切り替わる。したがって、パルス発生回路５から出力されるＩＧＢＴ３をオフする出力信号は、第２オフ側抵抗器７を介してＩＧＢＴ３のゲート端子に印加される。このことにより、コレクタ‐エミッタ間電圧Ｖｃｅが所定の閾値以上となるとＩＧＢＴ３のゲート抵抗が大きくなり、ＩＧＢＴ３のスイッチング速度が遅くなり、コレクタ‐エミッタ間電圧Ｖｃｅのサージ電圧を抑制することができる。

第２オフ側抵抗器７を介してＩＧＢＴ３のゲート端子に流れる電流Ｉｇが上昇し始めると、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが小さくなる。コレクタ‐エミッタ間電圧Ｖｃｅが低下するにしたがって、第１分圧抵抗器８と第２分圧抵抗器９によって分圧された電圧が小さくなり、コンパレータ１０の入力が小さくなる。コンパレータ１０の入力が参照電圧Ｖｒｅｆ未満となると、コンパレータ１０の出力がローレベルとなる。

コンパレータ１０の出力がローレベルとなると、切替スイッチ１２が切り替わり、第１オフ側抵抗器６を介して、パルス発生回路５からパルスが入力される入力端子とＩＧＢＴ３のゲート端子とが接続する。したがって、ＩＧＢＴ３のゲート抵抗が小さくなり、ＩＧＢＴ３のスイッチング速度が速くなる。

上記のように、本実施形態のゲート駆動回路１ａでは、ＩＧＢＴ３をオフするタイミングにおいて、ＩＧＢＴ３のコレクタ電圧が所定値以上となったとき、ＩＧＢＴ３のゲート端子に電気的に接続する抵抗器が第１オフ側抵抗器６から第２オフ側抵抗器７へと切り替わり、ＩＧＢＴ３のゲート抵抗が大きくなる。このことにより、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが所定の閾値以上となったときのみＩＧＢＴ３がターンオフする速度を遅くして、ＩＧＢＴ３がターンオフするときにサージ電圧が発生することを抑制し、ＩＧＢＴ３を保護することができる。また、ＩＧＢＴ３をターンオフする際に、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが所定の閾値未満であるときには、ＩＧＢＴ３がターンオフする速度を速くして、ＩＧＢＴ３がターンオフするときのエネルギー損失を小さくすることができる。

ここで、ＩＧＢＴ３やゲート駆動回路１ａの構成要素は、同じ様に設計された場合であっても製造ばらつき等により特性に差が生じる。このようなＩＧＢＴ３およびゲート駆動回路１ａの特性の差により、ＩＧＢＴ３のターンオフ速度を低速に切替えるタイミングもばらつくため、ＩＧＢＴ３を保護することができない可能性があった。

そこで、本実施形態のゲート駆動回路１ａでは、コンパレータ１０の負側の入力端子への入力値を、第１分圧抵抗器８の抵抗値と第２分圧抵抗器９の抵抗値との比により調整可能としている。このことにより、本実施形態のゲート駆動回路１ａでは、ＩＧＢＴ３やゲート駆動回路１ａの個々の特性に応じて、ＩＧＢＴ３のターンオフ速度を低速に切替えるタイミングを調整することが可能となる。その結果、本実施形態のゲート駆動回路１ａによれば、より効果的にＩＧＢＴ３を保護することが可能となる。

すなわち、本実施形態のゲート駆動回路１ａによれば、スイッチング素子を保護するとともに、スイッチング素子のターンオフ損失を抑制可能なゲート駆動回路を提供することができる。

次に、第２実施形態のゲート駆動回路について図面を参照して詳細に説明する。なお、以下の説明において、上述の第１実施形態と同様の構成については同一の符号を付して説明を省略する。

図２は、第２実施形態のゲート駆動回路の一構成例を概略的に示す図である。
本実施形態のゲート駆動回路１ｂは、第１経路と第２経路とは異なる経路よりＩＧＢＴ３のゲート端子に電流を注入するゲート電流注入部として、インダクタンス２１と、ダイオード２２と、抵抗器２３と、を更に備えている。

インダクタンス２１は、一端がＩＧＢＴ３のエミッタ端子に接続している。ＩＧＢＴ３に電流が流れると、電流の時間変化とインダクタンス２１の大きさＬに応じた電圧がインダクタンス２１の両端に生じる。

ダイオード２２は、アノード端子がインダクタンス２１の他端に接続し、カソード端子が抵抗器２３の一端に接続している。抵抗器２３の他端はＩＧＢＴ３のゲート端子に接続している。すなわち、ダイオード２２は、ＩＧＢＴ３のエミッタ端子側からＩＧＢＴ３のゲート端子へ向かう方向に電流を流すように接続している。

次に、上記ゲート駆動回路１ｂの動作の一例について説明する。
なお、抵抗器２３を介してＩＧＢＴ３のゲート端子に印加される電圧をＶＲｄとし、電圧ＶＲｄはＩＧＢＴ３のゲート端子へ電流を流す方向を正とする。また、電流ＩｇはＩＧＢＴ３のゲート端子に流れる電流であり、オン側抵抗器１３を介して流れる電流と、第１オフ側抵抗器６を介して流れる電流と、第２オフ側抵抗器７を介して流れる電流と、抵抗器２３を介して流れる電流との和である。

本実施形態のゲート駆動回路１ｂでは、ＩＧＢＴ３がオンからオフとなる（ターンオフする）動作が開始すると、オン側抵抗器１３を介してＩＧＢＴ３のゲート端子に流れる電流Ｉｇが小さくなり、ＩＧＢＴ３のゲート‐エミッタ間電圧Ｖｇｅが低下し始める。

コレクタ電流Ｉｃが下降し始めると、インダクタンス２１の両端に電圧が生じ、ダイオード２２および抵抗器２３を介してＩＧＢＴ３のゲート端子に電圧ＶＲｄとして印加され、電流が注入される。第１オフ側抵抗器６を介してＩＧＢＴ３のゲート端子へ流れる電流と、第２オフ側抵抗器７を介してＩＧＢＴ３のゲート端子へ流れる電流とは、ＩＧＢＴ３のゲート端子から電荷が排出される方向である。一方、抵抗器２３を介してＩＧＢＴ３へ流れる電流は、ＩＧＢＴ３へ電荷を注入する方向である。したがって、抵抗器２３を介してＩＧＢＴ３のゲート端子へ電流が注入されることにより、ゲート‐エミッタ間電圧Ｖｇｅが下降することが抑制される。つまり、ゲート‐エミッタ間電圧Ｖｇｅは、ターンオンするように変化することとなり、ＩＧＢＴ３がターンオフするスイッチング速度が低下し、サージ電圧が抑えられる。

また、コレクタ‐エミッタ間電圧Ｖｃｅが上昇し始めると、コレクタ‐エミッタ間電圧Ｖｃｅが第１分圧抵抗器８および第２分圧抵抗器９により分圧されてコンパレータ１０の負側の入力端子へ入力される。

コンパレータ１０の入力が参照電圧Ｖｒｅｆよりも小さい間は、コンパレータ１０の出力はローレベルである。このとき、切替スイッチ１２は、第１オフ側抵抗器６を介して、パルス発生回路５からパルスが入力される入力端子とＩＧＢＴ３のゲート端子とを接続している。パルス発生回路５から出力されるＩＧＢＴ３をオフする出力信号は、第１オフ側抵抗器６を介してＩＧＢＴ３のゲート端子に印加される。

コレクタ‐エミッタ間電圧Ｖｃｅが更に上昇し、コンパレータ１０の入力が参照電圧Ｖｒｅｆ以上となると、コンパレータ１０の出力がハイレベルとなる。
このとき、切替スイッチ１２は、第２オフ側抵抗器７を介して、パルス発生回路５からパルスが入力される入力端子とＩＧＢＴ３のゲート端子とを接続するように切り替わる。したがって、パルス発生回路５から出力されるＩＧＢＴ３をオフする出力信号は、第２オフ側抵抗器７を介してＩＧＢＴ３のゲート端子に印加される。このことにより、コレクタ‐エミッタ間電圧Ｖｃｅが所定の閾値以上となるとＩＧＢＴ３のゲート抵抗が大きくなり、ＩＧＢＴ３のスイッチング速度が遅くなり、コレクタ‐エミッタ間電圧Ｖｃｅのサージ電圧を抑制することができる。

上記のように、本実施形態のゲート駆動回路１ｂでは、上述の第１実施形態と同様に、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが所定の閾値以上となったときのみＩＧＢＴ３がターンオフする速度を遅くして、ＩＧＢＴ３がターンオフするときにサージ電圧が発生することを抑制し、ＩＧＢＴ３を保護することができる。さらに、本実施形態のゲート駆動回路１ｂでは、ＩＧＢＴ３がターンオフする際に、ダイオード２２および抵抗器２３を介してＩＧＢＴ３のゲート端子へ電流を流すことによりゲート‐エミッタ間電圧Ｖｇｅが下降することが抑制されるため、ＩＧＢＴ３がターンオフする速度を遅くして、より効果的にＩＧＢＴ３を保護することができる。

また、ＩＧＢＴ３をターンオフする際に、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが所定の閾値未満であるときには、ＩＧＢＴ３がターンオフする速度を速くして、ＩＧＢＴ３がターンオフするときのエネルギー損失を小さくすることができる。

また、本実施形態のゲート駆動回路１ｂでは、第１分圧抵抗器８の抵抗値と第２分圧抵抗器９の抵抗値とを調整することにより、ＩＧＢＴ３のターンオフ速度を低速に切替えるタイミングを調整することが可能である。

上記のように、本実施形態のゲート駆動回路１ｂによれば、第１実施形態と同様の効果を得ることができ、更に、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅの上昇（あるいはコレクタ電流Ｉｃの下降）を検出することによりＩＧＢＴ３のゲート端子に電流を注入してサージ電圧を抑制し、かつ、ターンオフ損失を低減することができる。
すなわち、本実施形態のゲート駆動回路１ｂによれば、スイッチング素子を保護するとともに、スイッチング素子のターンオフ損失を抑制可能なゲート駆動回路を提供することができる。

次に、第３実施形態のゲート駆動回路について図面を参照して詳細に説明する。
図３は、第３実施形態のゲート駆動回路の一構成例を概略的に示す図である。

本実施形態のゲート駆動回路１ｃは、第１経路と第２経路とは異なる経路よりＩＧＢＴ３のゲート端子に電流を注入するゲート電流注入部として、定電圧ダイオード３１と、抵抗器３２と、を更に備えている。上記の構成以外は、上述の第１実施形態のゲート駆動回路１ａと同様の構成である。

定電圧ダイオード３１は、ＩＧＢＴ３のゲート端子からコレクタに向かう方向を順方向とする方向に接続している。定電圧ダイオード３１のアノード端子は、抵抗器３２を介してＩＧＢＴ３のゲート端子と接続し、定電圧ダイオード３１のカソード端子は、ＩＧＢＴ３のコレクタと接続している。

定電圧ダイオード３１は、カソード端子にブレークダウン電圧を超える電圧が印加されるときにアバランシェを開始し電流を流す。つまり、ＩＧＢＴ３のコレクタ‐エミッタ間電圧がブレークダウン電圧を超えると、ＩＧＢＴ３のコレクタからゲート端子に向かう方向（カソード端子からアノード端子に向かう方向）にアバランシェ電流を流す。
抵抗器３２は、定電圧ダイオード３１を介してＩＧＢＴ３のゲート端子へ流れる電流を抑制する。

すなわち、本実施形態のゲート駆動回路１ｃは、ゲート電流流入部として、ＩＧＢＴ３の主電圧（コレクタ端子の電圧）があらかじめ設定された電圧（ブレークダウン電圧）を超えたときに、ＩＧＢＴ３のゲート端子に電流を注入する電圧依存ゲート電流注入部を備えている。

次に、上記ゲート駆動回路１ｃの動作の一例について説明する。
定電圧ダイオード３１および抵抗器３２を介してＩＧＢＴ３のゲート端子に印加される電圧をＶＲｚｄとし、電圧ＶＲｚｄは、ＩＧＢＴ３のゲート端子へ電流を流す方向を正とする。また、電流ＩｇはＩＧＢＴ３のゲート端子に流れる電流であり、オン側抵抗器１３を介して流れる電流と、第１オフ側抵抗器６を介して流れる電流と、第２オフ側抵抗器７を介して流れる電流と、定電圧ダイオード３１および抵抗器３２を介して流れるアバランシェ電流との和である。

本実施形態のゲート駆動回路１ｃでは、ＩＧＢＴ３がオンからオフとなる動作が開始すると、オン側抵抗器１３を介してＩＧＢＴ３のゲート端子に流れる電流Ｉｇが小さくなり、ＩＧＢＴ３のゲート‐エミッタ間電圧Ｖｇｅが低下し始める。

ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが定電圧ダイオード３１のブレークダウン電圧を超えると、定電圧ダイオード３１がアバランシェし、アバランシェ電流がＩＧＢＴ３のゲート端子へ流れる。なお、第１オフ側抵抗器６を介してＩＧＢＴ３のゲート端子へ流れる電流と、第２オフ側抵抗器７を介してＩＧＢＴ３のゲート端子へ流れる電流とは、ＩＧＢＴ３のゲート端子から電荷が排出される方向である。一方、定電圧ダイオード３１を介してＩＧＢＴ３へ流れる電流は、ＩＧＢＴ３へ電荷を注入する方向である。したがって、定電圧ダイオード３１を介してＩＧＢＴ３のゲート端子へ電流が注入されることにより、ゲート‐エミッタ間電圧Ｖｇｅが下降することが抑制される。つまり、ゲート‐エミッタ間電圧Ｖｇｅがターンオンする方向に変化することによって、ＩＧＢＴ３がターンオフするスイッチング速度が低下し、サージ電圧が抑えられる。その後、コレクタ‐エミッタ間電圧Ｖｃｅが定電圧ダイオード３１のブレークダウン電圧よりも下回ると、ＩＧＢＴ３のゲート端子へ流れるアバランシェ電流がゼロとなる。

上記のように、本実施形態のゲート駆動回路１ｃでは、上述の第１実施形態と同様に、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが所定の閾値以上となったときのみＩＧＢＴ３がターンオフする速度を遅くして、ＩＧＢＴ３がターンオフするときにサージ電圧が発生することを抑制し、ＩＧＢＴ３を保護することができる。さらに、本実施形態のゲート駆動回路１ｃでは、ＩＧＢＴ３がターンオフする際に、定電圧ダイオード３１および抵抗器３２を介してＩＧＢＴ３のゲート端子へ電流を流すことによりゲート‐エミッタ間電圧Ｖｇｅが下降することが抑制されるため、ＩＧＢＴ３がターンオフする速度を遅くして、より効果的にＩＧＢＴ３を保護することができる。

また、本実施形態のゲート駆動回路１ｃでは、第１分圧抵抗器８の抵抗値と第２分圧抵抗器９の抵抗値とを調整することにより、ＩＧＢＴ３のターンオフ速度を低速に切替えるタイミングを調整することが可能である。

上記のように、本実施形態のゲート駆動回路１ｃによれば、第１実施形態と同様の効果を得ることができ、更に、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅの過電圧判別を行い、ＩＧＢＴ３のゲート端子に電流を注入することによってサージ電圧を抑制し、かつ、ターンオフ損失を低減することができる。

また、定電圧ダイオード３１では、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが所定の閾値を超えたか否かにより過電圧の判別を行っている。例えば、ＩＧＢＴ３が接続する主回路の直流電圧が低いときはサージ電圧も低いため、定電圧ダイオード３１からＩＧＢＴ３のゲート端子へ電流を注入せず、ゲート抵抗を切り替えることのみによって過剰なサージ電圧保護によるターンオフ損失の増加を防ぐことができる。ＩＧＢＴ３が接続する主回路の直流電圧が高いときはサージ電圧も高いため、定電圧ダイオード３１からＩＧＢＴ３のゲート端子へ電流を注入し、かつゲート抵抗を切り替えることによって、サージ電圧の抑制とターンオフ損失の低減とを両立することができる。

すなわち、本実施形態によれば、スイッチング素子の保護を図るとともに、スイッチング素子のターンオフ損失を抑制するゲート駆動回路を提供することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ａ…ゲート駆動回路、１ｂ…ゲート駆動回路、１ｃ…ゲート駆動回路、２…還流ダイオード、４…ゲート電源、５…パルス発生回路、６…第１オフ側抵抗器、７…第２オフ側抵抗器、８…第１分圧抵抗器、９…第２分圧抵抗器、１０…コンパレータ、１１…参照電圧入力電源、１２…切替スイッチ、１３…オン側抵抗器、１４…オン用ドライバ回路、１５…第１オフ用ドライバ回路、１６…第２オフ用ドライバ回路、１７…オン側駆動スイッチ、１８…第１オフ側駆動スイッチ、１９…第２オフ側駆動スイッチ、２１…インダクタンス、２２…ダイオード、２３…抵抗器、３１…定電圧ダイオード、３２…抵抗器。

Claims

ゲート端子を備えたスイッチング素子を駆動するゲート駆動回路であって、
外部からパルスが入力される入力端子と前記ゲート端子とを電気的に接続する第１経路と、
前記入力端子と前記ゲート端子とを電気的に接続し、前記第１経路よりも抵抗値の大きい第２経路と、
第１分圧抵抗器の値と第２分圧抵抗器の値との比により前記スイッチング素子の主電圧を分圧する分圧回路と、
前記分圧回路により分圧された前記主電圧と、あらかじめ設定された閾値とを比較し、比較結果に応じた信号を出力する比較器と、
前記比較器から出力された信号に基づいて、前記入力端子と前記ゲート端子との間の経路を、前記第１経路と前記第２経路とのいずれかに切替える切替スイッチと、
前記第１経路と前記第２経路とは異なる経路より、前記ゲート端子に電流を注入するゲート電流注入部と、を備え、
前記ゲート電流注入部は、前記ゲート端子に電気的に接続されたダイオードおよび抵抗器を備えたことを特徴とする、ゲート駆動回路。
前記ゲート電流注入部は、前記スイッチング素子のエミッタ端子に一端が接続されたインダクタンスと、前記インダクタンスの他端と前記ゲート端子との間に直列に接続した前記ダイオードおよび前記抵抗器と、を備え、
前記ダイオードは、アノード端子が前記インダクタンスの他端に接続し、カソード端子が前記抵抗器の一端に接続されることを特徴とする請求項１記載のゲート駆動回路。
前記ゲート電流注入部は、前記スイッチング素子の前記主電圧があらかじめ設定された電圧を超えたときに、前記ゲート端子に電流を注入する電圧依存ゲート電流注入部を更に備えることを特徴とする請求項１記載のゲート駆動回路。
前記ダイオードは定電圧ダイオードであって、
前記電圧依存ゲート電流注入部は、前記スイッチング素子のコレクタ端子と電気的に接続されるカソード端子と、前記抵抗器を介して前記ゲート端子と電気的に接続されるアノード端子とを備えた前記定電圧ダイオードを含むことを特徴とする請求項３記載のゲート駆動回路。