JP2018088728A - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP2018088728A JP2018088728A JP2016229829A JP2016229829A JP2018088728A JP 2018088728 A JP2018088728 A JP 2018088728A JP 2016229829 A JP2016229829 A JP 2016229829A JP 2016229829 A JP2016229829 A JP 2016229829A JP 2018088728 A JP2018088728 A JP 2018088728A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- igbt
- terminal
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
図1は、第1実施形態のゲート駆動回路の一構成例を概略的に示す図である。
本実施形態のゲート駆動回路1aは、電力用スイッチング素子としてのIGBT3のエミッタ端子(E)の電位を基準電位としたゲート電源4から出力される電源電圧を用いて駆動パルスを発生するパルス発生回路5の出力に基づいて、IGBT3のゲート端子(G)の電圧を制御する回路である。本実施形態のゲート駆動回路1aは、電力用スイッチング素子側と駆動回路側とでグランドを分離するように、絶縁通信部としてフォトカプラ等を設けている。
パルス発生回路5は、ゲート電源4から供給される電源電圧を用いて、パルスを生成して切替スイッチ12へ出力する。パルス発生回路5がパルスを生成するタイミングは、例えば図示しない上位制御装置により制御される。
オン側抵抗器13は、オン側駆動スイッチ17のソースとIGBT3のゲート端子とに直列に接続している。
第1オフ側抵抗器6は、第1オフ側駆動スイッチ18のソースとIGBT3のゲート端子とに直列に接続している。
なお、参照電圧入力電源11は、オン側駆動スイッチ17のドレインと電気的に接続する電圧源Vccと共通であってもよい。
IGBT3のゲート‐エミッタ間電圧をVge、IGBT3のコレクタ‐エミッタ間電圧をVce、IGBT3のコレクタ電流をIc、IGBT3のゲート抵抗に流れる電流をIgとする。また、IGBT3をオフする際のエネルギー損失(ターンオフ損失)の瞬時値は、コレクタ電流Icとコレクタ‐エミッタ間電圧Vceとの積(=Ic*Vce)となる。なお、電流Igは、IGBT3へ流れる方向を正とし、第1オフ側抵抗器6に流れる電流と第2オフ側抵抗器7に流れる電流との和である。
本実施形態のゲート駆動回路1bは、第1経路と第2経路とは異なる経路よりIGBT3のゲート端子に電流を注入するゲート電流注入部として、インダクタンス21と、ダイオード22と、抵抗器23と、を更に備えている。
なお、抵抗器23を介してIGBT3のゲート端子に印加される電圧をVRdとし、電圧VRdはIGBT3のゲート端子へ電流を流す方向を正とする。また、電流IgはIGBT3のゲート端子に流れる電流であり、オン側抵抗器13を介して流れる電流と、第1オフ側抵抗器6を介して流れる電流と、第2オフ側抵抗器7を介して流れる電流と、抵抗器23を介して流れる電流との和である。
このとき、切替スイッチ12は、第2オフ側抵抗器7を介して、パルス発生回路5からパルスが入力される入力端子とIGBT3のゲート端子とを接続するように切り替わる。したがって、パルス発生回路5から出力されるIGBT3をオフする出力信号は、第2オフ側抵抗器7を介してIGBT3のゲート端子に印加される。このことにより、コレクタ‐エミッタ間電圧Vceが所定の閾値以上となるとIGBT3のゲート抵抗が大きくなり、IGBT3のスイッチング速度が遅くなり、コレクタ‐エミッタ間電圧Vceのサージ電圧を抑制することができる。
すなわち、本実施形態のゲート駆動回路1bによれば、スイッチング素子を保護するとともに、スイッチング素子のターンオフ損失を抑制可能なゲート駆動回路を提供することができる。
図3は、第3実施形態のゲート駆動回路の一構成例を概略的に示す図である。
抵抗器32は、定電圧ダイオード31を介してIGBT3のゲート端子へ流れる電流を抑制する。
定電圧ダイオード31および抵抗器32を介してIGBT3のゲート端子に印加される電圧をVRzdとし、電圧VRzdは、IGBT3のゲート端子へ電流を流す方向を正とする。また、電流IgはIGBT3のゲート端子に流れる電流であり、オン側抵抗器13を介して流れる電流と、第1オフ側抵抗器6を介して流れる電流と、第2オフ側抵抗器7を介して流れる電流と、定電圧ダイオード31および抵抗器32を介して流れるアバランシェ電流との和である。
このとき、切替スイッチ12は、第2オフ側抵抗器7を介して、パルス発生回路5からパルスが入力される入力端子とIGBT3のゲート端子とを接続するように切り替わる。したがって、パルス発生回路5から出力されるIGBT3をオフする出力信号は、第2オフ側抵抗器7を介してIGBT3のゲート端子に印加される。このことにより、コレクタ‐エミッタ間電圧Vceが所定の閾値以上となるとIGBT3のゲート抵抗が大きくなり、IGBT3のスイッチング速度が遅くなり、コレクタ‐エミッタ間電圧Vceのサージ電圧を抑制することができる。
Claims (5)
- ゲート端子を備えたスイッチング素子を駆動するゲート駆動回路であって、
外部からパルスが入力される入力端子と前記ゲート端子とを電気的に接続する第1経路と、
前記入力端子と前記ゲート端子とを電気的に接続し、前記第1経路よりも抵抗値の大きい第2経路と、
第1分圧抵抗器の値と第2分圧抵抗器の値との比により前記スイッチング素子の主電圧を分圧する分圧回路と、
前記分圧回路により分圧された前記主電圧と、あらかじめ設定された閾値とを比較し、比較結果に応じた信号を出力する比較器と、
前記比較器から出力された信号に基づいて、前記入力端子と前記ゲート端子との間の経路を、前記第1経路と前記第2経路とのいずれかに切替える切替スイッチと、を備えたことを特徴とするゲート駆動回路。 - 前記第1経路と前記第2経路とは異なる経路より、前記ゲート端子に電流を注入するゲート電流注入部を更に備えたことを特徴とする請求項1記載のゲート駆動回路。
- 前記ゲート電流注入部は、前記スイッチング素子のエミッタ端子に一端が接続されたインダクタンスと、前記インダクタンスの他端と前記ゲート端子との間に直列に接続したダイオードおよび抵抗器と、を備え、
前記ダイオードは、アノード端子が前記インダクタンスの他端に接続し、カソード端子が前記抵抗器の一端に接続されることを特長とする請求項2記載のゲート駆動回路。 - 前記ゲート電流注入部は、前記スイッチング素子の前記主電圧があらかじめ設定された電圧を超えたときに、前記ゲート端子に電流を注入する電圧依存ゲート電流注入部を更に備えることを特長とする請求項2記載のゲート駆動回路。
- 前記電圧依存ゲート電流注入部は、前記スイッチング素子のコレクタ端子と電気的に接続されるカソード端子と、前記ゲート端子と電気的に接続されるアノード端子とを備えた定電圧ダイオードを含むことを特徴とする請求項4記載のゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016229829A JP6847641B2 (ja) | 2016-11-28 | 2016-11-28 | ゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016229829A JP6847641B2 (ja) | 2016-11-28 | 2016-11-28 | ゲート駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018088728A true JP2018088728A (ja) | 2018-06-07 |
JP6847641B2 JP6847641B2 (ja) | 2021-03-24 |
Family
ID=62493027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016229829A Active JP6847641B2 (ja) | 2016-11-28 | 2016-11-28 | ゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6847641B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021161362A1 (ja) * | 2020-02-10 | 2021-08-19 | 三菱電機株式会社 | 半導体スイッチング素子駆動回路及び半導体装置 |
WO2022137452A1 (ja) * | 2020-12-24 | 2022-06-30 | 三菱電機株式会社 | ゲート駆動回路及び電力変換装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04115715A (ja) * | 1990-09-05 | 1992-04-16 | Fuji Electric Co Ltd | スイッチングトランジスタの制御回路 |
JP2012253488A (ja) * | 2011-06-01 | 2012-12-20 | Meidensha Corp | 半導体スイッチング素子のゲート制御回路 |
JP2015033149A (ja) * | 2013-07-31 | 2015-02-16 | 株式会社 日立パワーデバイス | 半導体素子の駆動装置及びそれを用いた電力変換装置 |
JP2015142155A (ja) * | 2014-01-27 | 2015-08-03 | 株式会社デンソー | 半導体素子モジュール及びゲート駆動回路 |
-
2016
- 2016-11-28 JP JP2016229829A patent/JP6847641B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04115715A (ja) * | 1990-09-05 | 1992-04-16 | Fuji Electric Co Ltd | スイッチングトランジスタの制御回路 |
JP2012253488A (ja) * | 2011-06-01 | 2012-12-20 | Meidensha Corp | 半導体スイッチング素子のゲート制御回路 |
JP2015033149A (ja) * | 2013-07-31 | 2015-02-16 | 株式会社 日立パワーデバイス | 半導体素子の駆動装置及びそれを用いた電力変換装置 |
JP2015142155A (ja) * | 2014-01-27 | 2015-08-03 | 株式会社デンソー | 半導体素子モジュール及びゲート駆動回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021161362A1 (ja) * | 2020-02-10 | 2021-08-19 | 三菱電機株式会社 | 半導体スイッチング素子駆動回路及び半導体装置 |
JPWO2021161362A1 (ja) * | 2020-02-10 | 2021-08-19 | ||
JP7330305B2 (ja) | 2020-02-10 | 2023-08-21 | 三菱電機株式会社 | 半導体スイッチング素子駆動回路及び半導体装置 |
WO2022137452A1 (ja) * | 2020-12-24 | 2022-06-30 | 三菱電機株式会社 | ゲート駆動回路及び電力変換装置 |
JPWO2022137452A1 (ja) * | 2020-12-24 | 2022-06-30 |
Also Published As
Publication number | Publication date |
---|---|
JP6847641B2 (ja) | 2021-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8994413B2 (en) | Method for driving power semiconductor switches | |
EP1441441B1 (en) | Gate driving circuit | |
US7368972B2 (en) | Power transistor control device | |
JP6223918B2 (ja) | 半導体装置 | |
US20090066402A1 (en) | Gate drive circuit | |
US9509299B2 (en) | Apparatus and method for control of semiconductor switching devices | |
JP6725328B2 (ja) | ゲート駆動回路 | |
JP4991446B2 (ja) | 電力変換装置 | |
JP5527353B2 (ja) | ゲート駆動回路 | |
JP5925434B2 (ja) | ゲート駆動回路 | |
JP5542719B2 (ja) | 電力用半導体素子の駆動保護回路 | |
KR101329610B1 (ko) | 반도체장치 | |
JP6847641B2 (ja) | ゲート駆動回路 | |
JP6122542B1 (ja) | アクティブクランプ回路 | |
JP2019221088A (ja) | 電力用半導体駆動装置及び電力変換装置 | |
JP6706876B2 (ja) | パワーモジュール | |
JP5704105B2 (ja) | 半導体装置 | |
Tan et al. | Investigation of optimal IGBT switching behaviours under advanced gate control | |
US20120256493A1 (en) | Switching device and switching module | |
JP6312946B1 (ja) | 電力用半導体素子の駆動回路およびモータ駆動装置 | |
JP6004988B2 (ja) | 電力用半導体素子のゲート制御装置 | |
GB2589296A (en) | Feedback controlled gate driver | |
US10027218B2 (en) | Power semiconductor element driving circuit | |
US20230053929A1 (en) | Driving apparatus | |
JP2022181238A (ja) | アクティブクランプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170904 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6847641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |