JP2012253488A - 半導体スイッチング素子のゲート制御回路 - Google Patents
半導体スイッチング素子のゲート制御回路 Download PDFInfo
- Publication number
- JP2012253488A JP2012253488A JP2011123314A JP2011123314A JP2012253488A JP 2012253488 A JP2012253488 A JP 2012253488A JP 2011123314 A JP2011123314 A JP 2011123314A JP 2011123314 A JP2011123314 A JP 2011123314A JP 2012253488 A JP2012253488 A JP 2012253488A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- igbt
- switching element
- semiconductor switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】スイッチング素子の発熱を抑制した過電圧抑制ゲート制御を確実、容易にし、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易にする。
【解決手段】ゲートドライブ回路2によるゲート抵抗Aを通したIGBT1の主ゲート電流とは独立して、電圧補償ゲート制御回路3〜6はIGBT1のコレクタ・エミッタ間電圧Vceがしきい値を超えたときにゲート抵抗Bを通して電圧補償ゲート電流を注入し、電圧Vceがしきい値を下回ったときに電圧補償ゲート電流の注入をオフする。
ゲート抵抗Aの抵抗値に対してゲート抵抗Bの抵抗値を小さくする。電圧補償ゲート電流を注入した後にこのゲート電流の注入量とほぼ同じ電荷量分をIGBT1からゲート電流として引き抜く。
【選択図】図1
【解決手段】ゲートドライブ回路2によるゲート抵抗Aを通したIGBT1の主ゲート電流とは独立して、電圧補償ゲート制御回路3〜6はIGBT1のコレクタ・エミッタ間電圧Vceがしきい値を超えたときにゲート抵抗Bを通して電圧補償ゲート電流を注入し、電圧Vceがしきい値を下回ったときに電圧補償ゲート電流の注入をオフする。
ゲート抵抗Aの抵抗値に対してゲート抵抗Bの抵抗値を小さくする。電圧補償ゲート電流を注入した後にこのゲート電流の注入量とほぼ同じ電荷量分をIGBT1からゲート電流として引き抜く。
【選択図】図1
Description
本発明は、IGBT等の半導体スイッチング素子のゲート制御回路に係り、特に複数直列接続した半導体スイッチング素子をオン・オフ同時制御して見かけ上のスイッチ動作電圧を高める半導体スイッチ回路のゲート制御回路に関する。
インバータなどの半導体電力変換装置の出力を高電圧化しようとする場合、装置の主回路を構成する半導体スイッチング素子の耐圧によって出力電圧が制限される。半導体スイッチング素子の耐圧には物理的な限界があり、IGBTで6500V程度が限界とされる。しかし、系統電圧はより高い電圧が存在すること、電力変換装置の効率を改善するため変圧器を使用せずに直接スイッチング動作をさせたいことから、より高耐圧なスイッチング素子が求められている。
本要求を満たすため、半導体スイッチング素子を2個以上直列接続し、同時にスイッチング素子をオン・オフ制御することで見かけ上のスイッチ動作電圧を高める工夫がされている。図5に従来例として、2個のIGBTを直列接続した半導体スイッチ回路を示す。IGBT1とIGBT2は直列接続し、上位コントローラから受け取った共通のゲート信号はドライバ及びドライブ回路で増幅・整形され、ゲート抵抗を通してIGBT1,2がそれぞれ同時にオン・オフ駆動され、IGBT1,2のターンオフ時にはコレクタ・エミッタ間の電圧Vce1,Vce2がそれぞれの素子に印加される。
これらIGBT1とIGBT2のゲート制御において、ゲート制御信号の遅れ、ゲート制御回路の電源電圧の変化、ゲート抵抗値などの誤差およびIGBT特性の差異によりIGBT1とIGBT2のスイッチング動作に時間差が生じる場合がある。このスイッチング動作に時間差が生じると、図6に示すように、IGBT1、2がターンオフした後の電圧Vce1,Vce2が異なり、同図では片側のIGBT1の電圧Vce1が異常に高くなり、IGBT1とIGBT2の電圧Vce1,Vce2の電圧アンバランス、および電圧Vce1が過電圧レベルまで印加され、IGBT1の電圧破壊が起こる可能性があるという問題があった。
上記の過電圧抑制や電圧アンバランス防止方式として、非特許文献1では、図7に示すアクティブゲート制御回路を提案している。この回路では、IGBT1のコレクタ・エミッタ間電圧Vceを検出し、この電圧Vceがしきい値Vrefを超えた場合にその偏差に比例したゲート電流IGAをゲートドライブ回路2からのゲート電流IGにフィードバックで再注入し、電圧Vceとしきい値Vrefの偏差が零になるよう、IGBT1のコレクタ・エミッタ間電圧を下げる自動電圧制御を行う。
図8は特許文献1で提案する過電圧防止機能付きゲート制御回路を示す。IGBTのオン・オフ制御は、インタフェース回路IFとゲートドライブ回路GDによってオン(正)・オフ(負)のゲート信号をIGBTに印加してオン・オフ動作させる。IGBTの過電圧防止には、IGBTのコレクタ・エミッタ間電圧Vceを検出抵抗rで検出し、IGBTのオフ動作時の検出電圧Vceが過電圧検知レベルに達したことを判別回路OVで判別したときに再オン回路ROを起動させることで、インタフェース回路IFの制御出力をターンオフからターンオンに切り替え、この切り替えでゲートドライブ回路GDを通してIGBTをターンオン(再オン)させ、電圧Vceが過電圧検知レベル以下に下がるまで再オン状態に保持する。この過電圧防止回路は、直列接続されるIGBTのゲート制御回路にそれぞれ設けられる。
The 2010 International Power Electronics Conference pp2024−2028、「Development of a mulitiple series−connected IGBT converter for large−capacity STATCOM」
非特許文献1で提案する図7のアクティブゲート制御回路では、IGBTの電圧Vceとリファレンス電圧(しきい値)の差電圧に比例した電流をIGBTのゲートに注入する電流制御により、電圧Vceの上昇を防止する。このアクティブゲート制御回路は、電圧Vceとリファレンス電圧(しきい値)の差電圧に比例した電荷をIGBTのゲート端子に注入し続ける自動電圧制御になるため、IGBTには能動領域(非飽和領域)での動作状態が発生し、この状態が比較的長い時間続くことでIGBT自体の電力損失の増大と発熱という問題が生じる。
特許文献1で提案する図8のゲート制御回路では、直列接続される複数の半導体素子にそれらのターンオフタイミングの差で電圧Vceにアンバランスが発生した場合、過電圧が印加された半導体素子(例えばIGBT1)のインタフェース回路IFの制御出力を切り替えてIGBT1を再オンさせることにより、IGBT1の過電圧を抑制して素子破壊を防止する。しかし、IGBT1を再オンしたときに掛かる電圧Vceが下がると、その降下分だけ直列接続した他方の半導体スイッチング素子(例えばIGBT2)の電圧Vceが上昇してしまう。この電圧上昇に対して、IGBT2のゲート制御回路が過電圧を防止しようとして再オンし、その素子に掛かる電圧Vceが下がると、過電圧を防止した最初のIGBT1に電圧Vceの再度上昇する。
このような電圧Vce上昇と再度のオン制御の繰り返しは、図9に示すように、IGBT1とIGBT2が交互にオン動作して電圧Vceがしきい値レベルで上下するという共振現象を呈し、この共振発生はスイッチ回路の不安定なスイッチング動作およびIGBTのスイッチング損失による発熱の問題がある。
本発明の目的は、スイッチング素子の発熱を抑制した過電圧抑制のためのゲート制御を確実、容易にし、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易にした半導体スイッチング素子のゲート制御回路を提供することにある。
本発明は、前記の課題を解決するため、半導体スイッチング素子をオン、オフ制御する主ゲート電流と、半導体スイッチング素子のコレクタ・エミッタ間の電圧Vceをしきい値に抑制する電圧補償ゲート電流を、半導体スイッチング素子のゲート端子に独立して注入し、さらに主ゲート電流を注入するゲート抵抗Aの抵抗値に対して電圧補償ゲート電流を注入するゲート抵抗Bの抵抗値を小さくし、さらにまた半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入した後に該電圧補償ゲート電流の注入量とほぼ同じ電荷量分を半導体スイッチング素子のゲート端子から引き抜くようにしたもので、以下の構成を特徴とする。
(1)ゲート抵抗Aを通した主ゲート電流の注入および注入をオフすることによって半導体スイッチング素子をオン・オフ制御する半導体スイッチング素子のゲート制御回路において、
前記半導体スイッチング素子のゲート端子にゲート抵抗Aを通した主ゲート電流とは独立して、前記半導体スイッチング素子のコレクタ・エミッタ間電圧Vceがしきい値を超えたときにゲート抵抗Bを通して該半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入し、前記電圧Vceがしきい値を下回ったときに前記ゲート抵抗Bを通した前記電圧補償ゲート電流の注入をオフする電圧補償ゲート制御回路を備えたことを特徴とする。
前記半導体スイッチング素子のゲート端子にゲート抵抗Aを通した主ゲート電流とは独立して、前記半導体スイッチング素子のコレクタ・エミッタ間電圧Vceがしきい値を超えたときにゲート抵抗Bを通して該半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入し、前記電圧Vceがしきい値を下回ったときに前記ゲート抵抗Bを通した前記電圧補償ゲート電流の注入をオフする電圧補償ゲート制御回路を備えたことを特徴とする。
(2)前記ゲート抵抗Aの抵抗値に対して前記ゲート抵抗Bの抵抗値を小さくし、該ゲート抵抗Aを通した主ゲート電流の注入量に対して該ゲート抵抗Bを通した電圧補償ゲート電流の注入量を大きくしたことを特徴とする。
(3)前記電圧補償ゲート電流を注入した後に該電圧補償ゲート電流の注入量とほぼ同じ電荷量分を半導体スイッチング素子のゲート端子から引き抜く注入電荷引き抜き回路を備えたことを特徴とする。
以上のとおり、本発明によれば、ゲート抵抗Aを通した主ゲート電流の注入および注入をオフすることとは独立して、スイッチング素子のコレクタ・エミッタ間電圧Vceがしきい値を超えたときにゲート抵抗Bを通してスイッチング素子のゲート端子に電圧補償ゲート電流を注入し、電圧Vceがしきい値を下回ったときにゲート抵抗Bを通した電圧補償ゲート電流の注入をオフする電圧補償ゲート制御を行うため、IGBTの能動領域での動作が継続せず、スイッチング素子の発熱を抑制した過電圧抑制ゲート制御が確実、容易になり、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易になる。
(実施形態1)
図1は、本実施形態を示す半導体スイッチング素子のゲート制御回路である。IGBT1とゲートドライブ回路2は、図5の場合と同じ構成にされ、ゲート信号に従ってゲート抵抗Aを通してIGBT1のゲート端子に主ゲート電流の注入および注入をオフすることで、IGBT1をターンオン・ターンオフ制御するゲート制御回路を構成する。
図1は、本実施形態を示す半導体スイッチング素子のゲート制御回路である。IGBT1とゲートドライブ回路2は、図5の場合と同じ構成にされ、ゲート信号に従ってゲート抵抗Aを通してIGBT1のゲート端子に主ゲート電流の注入および注入をオフすることで、IGBT1をターンオン・ターンオフ制御するゲート制御回路を構成する。
この半導体スイッチング素子のコレクタ・エミッタ間電圧Vceの過電圧抑制さらには他のスイッチング素子との間の電圧バランスを補償する電圧補償ゲート制御回路は、抵抗分圧回路3によってIGBT1のコレクタ・エミッタ間電圧Vceを検出し、この電圧Vceがしきい値を超過したか否かをコンパレータ4で監視し、電圧Vceがしきい値を超過したときのコンパレータ4のオン出力をドライバ5から補償信号Aとして出力し、この補償信号Aによって補償制御回路6の補償スイッチ素子SW1を強制的にオンさせ、補償制御回路6のゲート抵抗Bを通してIGBT1のゲート端子に電圧補償ゲート電流を注入する。また、電圧Vceがしきい値を下回ったときにゲート抵抗Bを通したゲート電流の注入をオフする。
したがって、従来の非特許文献1によるアクティブゲート制御回路(図7)は検出電圧Vceとしきい値の偏差に応じた補償電流IGAによる自動電圧制御になるのに対し、本実施形態による電圧補償ゲート制御回路は、検出電圧Vceがしきい値を越えたときにIGBT1のゲート端子に電圧補償ゲート電流を注入し、しきい値を下回ったときに電圧補償ゲート電流の注入を停止に切り替えるオン・オフ補償信号Aを発生する。すなわち、非特許文献1では過電圧抑制にはIGBT1の動作状態が能動領域(非飽和領域)で動作する時間が長くなるのに対し、本実施形態では電圧Vceの過電圧抑制には電圧補償ゲート電流の注入(オン)とその停止(オフ)になり、IGBT1の能動領域(非飽和領域)で動作が継続されず、その電力損失の増大および発熱の問題は解消される。
ここで、本実施形態によるゲート制御回路は、従来の特許文献1によるゲート制御回路(図8)と同様に、IGBT1の過電圧発生を判別したときに補償信号AによってIGBT1にゲート電流を注入することになるが、このゲート電流の大きさが異なる。
すなわち、特許文献1でのIGBTのオン制御と再オン制御は、インタフェース回路IFのオン出力への切り替えになり、同じ抵抗値のゲート抵抗Rg(on)を通した同量のゲート電荷注入になる。これに対し、本実施形態によるIGBT1のターンオン制御時にはゲートドライブ回路2のオン出力によってゲート抵抗Aを通したゲート電荷注入になるのに対し、IGBT1の電圧補償時にはゲート抵抗Aを通したゲート電荷の注入をオフしてゲート抵抗Bを通したゲート電荷注入になる。
この違いにより、本実施形態では、IGBTのオン制御時と電圧補償時の電荷注入量をゲート抵抗A,Bの抵抗値によって個別に設計・調整することができ、IGBTの回路条件(スイッチング速度など)に応じたターンオンゲート電流制御と電圧補償制御を同時に満足できる回路設計およびゲート電流制御ができる。また、本実施形態では、IGBTを複数直列接続した半導体スイッチ回路のゲート制御に適用して、従来の特許文献1における過電圧発生と再オン制御の繰り返しによる共振動作を起こすことなく、スイッチング素子の過電圧抑制と分担電圧のバランス制御を確実、容易にする。
実際には、本実施形態では、ゲート抵抗Aの抵抗値に比べてゲート抵抗Bの抵抗値を低い値に設定するのが好ましい。この抵抗値関係とすることで、ゲート抵抗Bを通したゲート電荷注入はIGBT1に過電圧が判別されたときのみになり、ゲート抵抗Bの抵抗値をゲート抵抗Aの抵抗値よりも小さいものにすることで、電圧補償時のゲート電荷注入量を大きくし、電圧Vceがしきい値を超過した時点で速やかに複数直列接続したIGBTでバランスの取れた電圧レベルに抑制することができ、しかも1種類のゲート抵抗Aによる遅れた抑制による従来の共振動作を回避できる。
ただし、ゲート抵抗Bは、その抵抗値を小さくし過ぎると、IGBT1のスイッチング速度が速くなって、サージが大きくなり、ノイズが多く発生してしまうため、これらを回避できるよう抵抗値に下限を設ける。
図2は本実施形態による電圧バランス制御の各部波形図を示す。図2において、ゲート信号のオフタイミングでターンオフ制御される図1のIGBT1の電圧Vce1、およびこれに直列接続されるIGBT2の電圧Vce2は、ゲート抵抗Aの抵抗値でほぼ決まる傾斜で上昇する。ここで、電圧Vce1がしきい値を超えた時に補償信号Aが発生した場合、ゲート抵抗Bを通してIGBT1にゲート電流による電荷の注入が開始される。このときゲート抵抗Bはゲート抵抗Aに比べて小さい値に設定されており、速やかに電圧Vce1はそれまでの傾斜よりも低い傾斜に抑制されて電圧が上昇し、しきい値レベル近辺の電圧に抑制される。一方、IGBT2の電圧Vce2は、IGBT1の電圧Vce1の抑制によってそれまでの傾斜よりも高い傾斜で電圧が上昇するが、電圧Vce1がしきい値レベル近辺の電圧に早期に抑制されることで急速な電圧上昇が抑えられ、そのしきい値レベルまで上昇することは回避され、相互のIGBTのコレクタ・エミッタ間電圧Vce1とVce2の分担電圧がバランスする。これにより、IGBT1とIGBT2の間による共振動作を防止できる。
なお、本実施形態では、IGBT1とIGBT2の直列接続で説明をしたが、複数直列接続した場合でも、同様に各々IGBTのゲート制御回路にゲート抵抗Aとゲート抵抗Bを設けて各IGBTのコレクタ・エミッタ間電圧Vceがしきい値電圧を超えた時にゲート抵抗Bを通した電荷の注入でゲート電流を制御することで、各々IGBTのコレクタ・エミッタ間電圧の分担電圧をバランスすることができる。
(実施形態2)
図3は、本実施形態を示す半導体スイッチング素子のゲート制御回路である。同図が図1と異なる部分は、直列接続した上側のIGBT1と下側のIGBT2で半導体スイッチ回路を構成する場合の共振動作を確実に防止できるよう、IGBT1の電圧Vce検出値がしきい値を下回った場合にIGBT1のゲート端子に注入した電荷量分を引き抜く注入電荷引き抜き回路7〜10を追加した点にある。
図3は、本実施形態を示す半導体スイッチング素子のゲート制御回路である。同図が図1と異なる部分は、直列接続した上側のIGBT1と下側のIGBT2で半導体スイッチ回路を構成する場合の共振動作を確実に防止できるよう、IGBT1の電圧Vce検出値がしきい値を下回った場合にIGBT1のゲート端子に注入した電荷量分を引き抜く注入電荷引き抜き回路7〜10を追加した点にある。
この注入した電荷の引き抜きには、注入量演算回路7はドライバ5で発生する補償信号Aの発生時間(積算時間)とゲート抵抗Bの抵抗値からゲート注入電荷量を求め、タイマー8は補償信号Aの復帰で起動して電荷注入の完了後から一定時間だけオン動作し、ドライバ9はタイマー8のオン動作期間だけ補償制御回路10の補償スイッチ素子SW2を強制的にオンさせる補償信号Bを発生し、補償制御回路10は補償信号Bのオン期間だけゲート抵抗Cを通してIGBT1のゲート電荷を引き抜く。
図4は本実施形態による電圧バランス制御の各部波形図を示し、補償信号Aによる過電圧抑制と共振防止をした後、補償信号Bによる注入電荷の引き抜きを行なう。このときの引き抜き時間(補償信号Bの期間)はゲート抵抗BとCの抵抗値の違いに応じて決定される。
本実施形態によれば、注入電荷引き抜き回路7〜10により、補償信号でゲート電流を注入した電荷量とほぼ同じ電荷量分を引き抜くことで、コレクタ・エミッタ間電圧Vceのオーバーシュートを抑制でき、さらには、スイッチ回路の動作速度を高めることができる。また、IGBT間の共振現象を確実に防止することができる。
1 IGBT
2 ゲートドライブ回路
3 抵抗分圧回路
4 コンパレータ
5 ドライバ
6 補償制御回路
7 注入量演算回路
8 タイマー
9 ドライバ
10 補償制御回路
2 ゲートドライブ回路
3 抵抗分圧回路
4 コンパレータ
5 ドライバ
6 補償制御回路
7 注入量演算回路
8 タイマー
9 ドライバ
10 補償制御回路
Claims (3)
- ゲート抵抗Aを通した主ゲート電流の注入および注入をオフすることによって半導体スイッチング素子をオン・オフ制御する半導体スイッチング素子のゲート制御回路において、
前記半導体スイッチング素子のゲート端子にゲート抵抗Aを通した主ゲート電流とは独立して、前記半導体スイッチング素子のコレクタ・エミッタ間電圧Vceがしきい値を超えたときにゲート抵抗Bを通して該半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入し、前記電圧Vceがしきい値を下回ったときに前記ゲート抵抗Bを通した前記電圧補償ゲート電流の注入をオフする電圧補償ゲート制御回路を備えたことを特徴とする半導体スイッチング素子のゲート制御回路。 - 前記ゲート抵抗Aの抵抗値に対して前記ゲート抵抗Bの抵抗値を小さくし、該ゲート抵抗Aを通した主ゲート電流の注入量に対して該ゲート抵抗Bを通した電圧補償ゲート電流の注入量を大きくしたことを特徴とする請求項1に記載の半導体スイッチング素子のゲート制御回路。
- 前記電圧補償ゲート電流を注入した後に該電圧補償ゲート電流の注入量とほぼ同じ電荷量分を半導体スイッチング素子のゲート端子から引き抜く注入電荷引き抜き回路を備えたことを特徴とする請求項1または2に記載の半導体スイッチング素子のゲート制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123314A JP2012253488A (ja) | 2011-06-01 | 2011-06-01 | 半導体スイッチング素子のゲート制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123314A JP2012253488A (ja) | 2011-06-01 | 2011-06-01 | 半導体スイッチング素子のゲート制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012253488A true JP2012253488A (ja) | 2012-12-20 |
Family
ID=47525907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011123314A Withdrawn JP2012253488A (ja) | 2011-06-01 | 2011-06-01 | 半導体スイッチング素子のゲート制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012253488A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150002479A (ko) * | 2013-06-28 | 2015-01-07 | 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 | 전력 반도체 회로 |
CN104779780A (zh) * | 2015-04-23 | 2015-07-15 | 西安交通大学 | 一种igbt串联均压电路及方法 |
DE102015013931A1 (de) * | 2015-10-28 | 2017-05-04 | Hamburg Innovation Gmbh | Rückgekoppeltes Steuermodul zum Modulieren einer Hochspannung |
JP2018088728A (ja) * | 2016-11-28 | 2018-06-07 | 株式会社東芝 | ゲート駆動回路 |
CN108631617A (zh) * | 2017-03-20 | 2018-10-09 | 万国半导体(开曼)股份有限公司 | 用于开关电源器件的硬开关禁用 |
CN109818599A (zh) * | 2019-01-03 | 2019-05-28 | 北京交通大学 | 一种电压注入型SiC MOSFET有源驱动电路 |
JP2020182258A (ja) * | 2019-04-23 | 2020-11-05 | ルネサスエレクトロニクス株式会社 | 駆動装置、電力供給システム、及び、駆動装置のテスト方法 |
CN112213609A (zh) * | 2019-12-27 | 2021-01-12 | 电子科技大学 | 一种igbt集电极和发射极间电压不停机测量系统及方法 |
WO2022050032A1 (ja) * | 2020-09-04 | 2022-03-10 | 株式会社デンソー | ゲート駆動装置および負荷給電回路 |
JPWO2022137452A1 (ja) * | 2020-12-24 | 2022-06-30 | ||
JP7190226B1 (ja) | 2022-09-08 | 2022-12-15 | イサハヤ電子株式会社 | マルチレベル出力ゲート駆動装置及びゲート電圧制御方法 |
-
2011
- 2011-06-01 JP JP2011123314A patent/JP2012253488A/ja not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150002479A (ko) * | 2013-06-28 | 2015-01-07 | 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 | 전력 반도체 회로 |
KR102117719B1 (ko) * | 2013-06-28 | 2020-06-01 | 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 | 전력 반도체 회로 |
CN104779780A (zh) * | 2015-04-23 | 2015-07-15 | 西安交通大学 | 一种igbt串联均压电路及方法 |
DE102015013931A1 (de) * | 2015-10-28 | 2017-05-04 | Hamburg Innovation Gmbh | Rückgekoppeltes Steuermodul zum Modulieren einer Hochspannung |
JP2018088728A (ja) * | 2016-11-28 | 2018-06-07 | 株式会社東芝 | ゲート駆動回路 |
CN108631617A (zh) * | 2017-03-20 | 2018-10-09 | 万国半导体(开曼)股份有限公司 | 用于开关电源器件的硬开关禁用 |
CN108631617B (zh) * | 2017-03-20 | 2020-06-16 | 万国半导体(开曼)股份有限公司 | 用于开关电源器件的硬开关禁用 |
CN109818599A (zh) * | 2019-01-03 | 2019-05-28 | 北京交通大学 | 一种电压注入型SiC MOSFET有源驱动电路 |
JP2020182258A (ja) * | 2019-04-23 | 2020-11-05 | ルネサスエレクトロニクス株式会社 | 駆動装置、電力供給システム、及び、駆動装置のテスト方法 |
JP7146688B2 (ja) | 2019-04-23 | 2022-10-04 | ルネサスエレクトロニクス株式会社 | 駆動装置、及び、電力供給システム |
CN112213609A (zh) * | 2019-12-27 | 2021-01-12 | 电子科技大学 | 一种igbt集电极和发射极间电压不停机测量系统及方法 |
WO2022050032A1 (ja) * | 2020-09-04 | 2022-03-10 | 株式会社デンソー | ゲート駆動装置および負荷給電回路 |
JPWO2022137452A1 (ja) * | 2020-12-24 | 2022-06-30 | ||
JP7301243B2 (ja) | 2020-12-24 | 2023-06-30 | 三菱電機株式会社 | ゲート駆動回路及び電力変換装置 |
JP7190226B1 (ja) | 2022-09-08 | 2022-12-15 | イサハヤ電子株式会社 | マルチレベル出力ゲート駆動装置及びゲート電圧制御方法 |
JP2024038888A (ja) * | 2022-09-08 | 2024-03-21 | イサハヤ電子株式会社 | マルチレベル出力ゲート駆動装置及びゲート電圧制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012253488A (ja) | 半導体スイッチング素子のゲート制御回路 | |
US9654085B2 (en) | Intelligent gate driver for IGBT | |
JP2009071956A (ja) | ゲート駆動回路 | |
JP6086101B2 (ja) | 半導体装置 | |
CN108809059B (zh) | 半导体元件的驱动装置 | |
US9509299B2 (en) | Apparatus and method for control of semiconductor switching devices | |
US9419508B2 (en) | Driving apparatus for driving switching elements of power conversion circuit | |
JP6011442B2 (ja) | 駆動対象スイッチング素子の駆動回路 | |
US10541681B2 (en) | Drive circuit for switch | |
JP2019058056A (ja) | 固体パルス変調器における保護回路、発振補償回路および給電回路 | |
JP2007221473A (ja) | スイッチング回路の駆動回路及びスイッチング回路 | |
JP2000333441A (ja) | 絶縁ゲート型半導体素子のゲート制御回路 | |
JP2016086588A (ja) | 駆動装置 | |
JP2007306166A (ja) | 絶縁ゲート型半導体素子の駆動装置およびその方法 | |
JP2017123709A (ja) | 半導体素子の駆動装置 | |
JP5925434B2 (ja) | ゲート駆動回路 | |
JP5527353B2 (ja) | ゲート駆動回路 | |
JP2017011612A (ja) | 駆動回路 | |
JP2007267560A (ja) | 貫通電流制御装置を備えたインバータ | |
JP5585514B2 (ja) | 負荷駆動装置 | |
JP2006324794A (ja) | 電圧駆動型半導体素子の駆動装置 | |
JP2018153006A (ja) | ゲート駆動装置 | |
JP2017111102A (ja) | 試験方法 | |
JP2016158126A (ja) | 遮断回路 | |
JP4230190B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |