JP2017011612A - 駆動回路 - Google Patents

Abstract

【課題】スイッチを閉状態に駆動する際、所定の待機時間の経過後において過電流が流れているか否かを判定する構成であって、誤判定を抑制しつつ、過電流によるスイッチの損傷を抑制する。【解決手段】スイッチＳｓのゲートＧに対して電荷を充放電することで、スイッチＳｓを駆動するゲート駆動回路２０であって、ゲート駆動回路２０から前記ゲートＧに充電を行うことで、スイッチＳｓを開状態から閉状態に駆動する際、所定の待機時間の経過後において、スイッチＳｓの入出力端子間に過電流が流れているか否かの判定を行う過電流判定回路２２を備え、スイッチＳｓの入出力端子間に電圧を印加する直流電源１２の電圧が電圧閾値よりも高い場合、直流電源１２の電圧が電圧閾値よりも低い場合と比べて、待機時間を短く設定する。【選択図】 図２

Description

電圧制御形半導体スイッチング素子であるスイッチの制御端子に対して電荷を充放電することで、スイッチを駆動する駆動回路に関する。

ＩＧＢＴのような電圧制御形半導体スイッチング素子（スイッチ）を閉状態（オン状態）に駆動する際、スイッチが閉状態となることで、電源が短絡することが懸念される。そこで、過電流が流れている場合に、スイッチを開状態（オフ状態）とする。

ここで、過電流が流れている状態でスイッチを開状態にすると、過剰なサージ電圧が生じることが懸念される。そこで、過電流が生じている場合には、通常時と比較して、制御端子から緩やかに放電を行う。また、スイッチを閉状態に駆動する際、スイッチに突入電流が流れる。この突入電流が流れる期間では、突入電流を過電流と誤判定することが懸念される。この突入電流を過電流と誤判定することを抑制するために、所定の待機時間（フィルタ時間）にわたって、過電流が流れているか否かの判定を行う（例えば、特許文献１）。

特許５５８５５１４号公報

ここで、電源が短絡している場合、この待機時間にわたって、スイッチに対して過電流が流れ続けるため、スイッチが損傷することが懸念される。その一方で、単に待機時間を短くするだけでは、過電流が生じていないにも関わらず、過電流が生じていると判定する誤判定が増加することが懸念される。

本発明は、上記課題に鑑みて為されたものであり、スイッチを閉状態に駆動する際、所定の待機時間の経過後において過電流が流れているか否かを判定する構成であって、誤判定を抑制しつつ、過電流によるスイッチの損傷を抑制することを主たる目的とする。

本構成は、電圧制御形半導体スイッチング素子であるスイッチ（Ｓｓ）の制御端子（Ｇ）に対して電荷を充放電することで、前記スイッチを駆動する駆動回路（２０）であって、前記駆動回路から前記制御端子に充電を行うことで、前記スイッチを開状態から閉状態に駆動する際、所定の待機時間の経過後において、前記スイッチの入出力端子間に過電流が流れているか否かの判定を行う過電流判定部（２２）を備え、前記スイッチの入出力端子間に電圧を印加する電圧源（１２）の電圧が電圧閾値よりも高い場合、前記電圧源の電圧が前記電圧閾値よりも低い場合と比べて、前記待機時間を短く設定する制御部（５０）を備えることを特徴とする。

上記構成によれば、電圧源の電圧が高い場合には、電圧源の電圧が低い場合と比べて、待機時間が短く設定されるため、待機時間にわたってスイッチに流れる電流量を抑制できる。これにより、過電流によるスイッチの損傷を抑制できる。また、電圧源の電圧が低い場合には、待機時間が長く設定されるため、実際に過電流が生じていないにも関わらず、過電流が生じていると判定する誤判定を抑制することが可能になる。つまり、誤判定を抑制しつつ、過電流によるスイッチの損傷を抑制することが可能になる。

電力システムを表す電気的構成図。 ゲート駆動回路を表す回路図。 正常時におけるゲート電圧などの変化を表すタイミングチャート。 過電流発生時におけるゲート電圧などの変化を表すタイミングチャート。 電源電圧と第２フィルタ時間とを対応付けるマップを表す図。 本実施形態における過電流発生時のゲート電圧などの変化を表すタイミングチャート。 過電流発生時における電力損失の低減効果を表すタイミングチャート。 クランプ動作による電力損失の低減効果を表すタイミングチャート。 本実施形態に係る処理を表すフローチャート。

図１に第１実施形態のゲート駆動回路が適用される電力システムを示す。図１に示すモータジェネレータ１０は、３相の回転機である。モータジェネレータ１０には、直流電力を交流電力に変換するインバータＩＮＶを介して電圧源である直流電源１２（高電圧バッテリ）が接続されている。高電圧バッテリは、端子電圧がたとえば１００Ｖ以上となる２次電池である。

インバータＩＮＶは、高電位側のスイッチング素子Ｓａｐ（ａ＝ｕ，ｖ，ｗ）および低電位側のスイッチング素子Ｓａｎの直列接続体を３組備え、これら各直列接続体を構成する高電位側のスイッチング素子Ｓａｐおよび低電位側のスイッチング素子Ｓａｎの接続点（出力端子）がモータジェネレータ１０の各端子に接続されている。そして、スイッチング素子Ｓａｂ（ａ＝ｕ，ｖ，ｗ：ｂ＝ｐ，ｎ）のそれぞれには、ダイオードＤａｂ（フリーホイールダイオード）のそれぞれが逆並列に接続されている。スイッチング素子Ｓａｂはそれぞれ電圧制御形の半導体スイッチング素子であり、具体的にはＩＧＢＴである。なお、スイッチング素子Ｓａｂは、ＭＯＳＦＥＴであってもよい。

また、上記各スイッチング素子Ｓａｂのゲートには、ドライブユニットＤＵが接続されている。ドライブユニットＤＵは、スイッチング素子Ｓａｂのゲートの電圧を制御する機能が搭載されたゲート駆動回路２０を備えている。また、上側アームのスイッチング素子ＳａｐのドライブユニットＤＵとＵ相下側アームのスイッチング素子ＳａｎのドライブユニットＤＵとは、スイッチング素子Ｓａｂのオンオフの操作指令を受信する受信ユニット４０をそれぞれ備えている。なお、Ｖ相およびＷ相の下側アームのスイッチング素子Ｓｖｎ，ＳｗｎのドライブユニットＤＵには、Ｕ相下側アームのスイッチング素子ＳｕｎのドライブユニットＤＵによって受信された信号が取り込まれる。これは、下側アームのスイッチング素子Ｓｕｎ，Ｓｖｎ，ＳｗｎのそれぞれのドライブユニットＤＵの動作電位が等しいことに鑑みた設定である。

上記モータジェネレータ１０を流れる電流は電流センサ１４によって検出される。そして、電流センサ１４の検出値等、モータジェネレータ１０の制御量（トルク等）を制御する上で必要な検出値は、制御装置５０に入力される。制御装置５０は、電流センサ１４の検出値等に基づき、モータジェネレータ１０を流れる電流を、モータジェネレータ１０のトルクを指令トルクとするうえで要求される指令電流に制御する。制御装置５０は、モータジェネレータ１０を流れる電流を指令電流に制御するべく、スイッチング素子Ｓａｂの操作信号ｇａｂを送信ユニット５１に出力する。

送信ユニット５１は、スイッチング素子Ｓａｂの操作信号ｇａｂをシリアル化し、トランスＴの１次側コイルＷ１に電圧を印加する。これにより、トランスＴの２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗにパルス状の電圧信号が出力される。

ここで、２次側コイルＷ２ｎは、Ｕ相下側アームのスイッチング素子ＳｕｎのドライブユニットＤＵに搭載された受信ユニット４０に接続されている。また、２次側コイルＷ２ｕ，ｖ，ｗのそれぞれは、Ｕ，Ｖ，Ｗ相の上側アームのスイッチング素子Ｓｕｐ，Ｓｖｐ，ＳｗｐのそれぞれのドライブユニットＤＵに搭載された受信ユニット４０に接続されている。受信ユニット４０は、シリアル化された操作信号ｇａｂである電圧信号をパラレル化してゲート駆動回路２０に送信する。さらに、受信ユニット４０は、その電圧信号を整流し、ゲート駆動回路２０の電源電圧とする電源回路としても機能する。本実施形態の構成では、上側アームのスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐには個々に電源回路としての受信ユニット４０が設けられていることになり、下側アームのスイッチング素子Ｓｕｎ，Ｓｖｎ，Ｓｗｎには共通の電源回路としての受信ユニット４０が設けられていることになる。

以下、ゲート駆動回路２０によるスイッチング素子Ｓａｂの開閉制御について詳細に述べる。また、以下の説明では、６つのスイッチング素子Ｓａｂのうち開閉制御の対象となる任意のスイッチング素子のことを対象スイッチＳｓとして記載し、対象スイッチＳｓに逆並列に接続されているダイオードをダイオードＤｓとして記載する。

図２に本実施形態におけるゲート駆動回路２０の電気的構成図を示す。ゲート駆動回路２０は、ゲート駆動スイッチＳＷ１，ＳＷ２と、緩放電スイッチＳＷ３と、クランプ回路２１と、過電流判定回路２２と、を備えている。ゲート駆動スイッチＳＷ１，ＳＷ２、及び、緩放電スイッチＳＷ３は、ＭＯＳＦＥＴである。

オン駆動スイッチＳＷ１のソースは、電圧源２３に接続されており、ドレインは、オンゲート抵抗Ｒｏｎを介して、対象スイッチＳｓのゲートＧ（制御端子）に接続されている。オン駆動スイッチＳＷ１は、制御装置５０からロー状態のオン指令信号がゲートに入力されることで、オン状態となり、ゲートＧと電圧源２３とを導通状態とする。これにより、ゲート駆動回路２０からゲートＧに電荷の充電が行われ、対象スイッチＳｓはオフ状態（開状態）からオン状態（閉状態）に駆動される。

オフ駆動スイッチＳＷ２のソースは、接地電位に接続されており、ドレインは、オフゲート抵抗Ｒｏｆｆを介して、スイッチＳｓのゲートＧに接続されている。オフ駆動スイッチＳＷ２は、制御装置５０からハイ状態のオフ指令信号がゲートに入力されることで、オン状態となり、ゲートＧと接地電位とを導通状態とする。これにより、ゲート駆動回路２０によってゲートＧの電荷の放電が行われ、対象スイッチＳｓはオン状態からオフ状態に駆動される。なお、オン駆動スイッチＳＷ１は、ＰチャネルＭＯＳＦＥＴであり、オフ駆動スイッチＳＷ２は、ＮチャネルＭＯＳＦＥＴである。

ゲート駆動回路２０は、駆動電圧としてゲート駆動回路２０の電源電圧Ｖａを用いている。電源電圧ＶａはスイッチＳｓのフルオン電圧に相当するため、駆動電圧として電源電圧Ｖａを用いることでスイッチＳｓをオン状態としているときに、スイッチＳｓをフルオン状態にすることができ、スイッチＳｓのオン抵抗による損失を抑制することができる。

クランプ回路２１は、スイッチＳｓをオフ状態からオン状態に切り替える際に、一時的にスイッチＳｓのゲート電圧Ｖｇｅをクランプ電圧Ｖｃに保持するものである。ここで、クランプ電圧Ｖｃは、対象スイッチＳｓのミラー電圧より高く、対象スイッチＳｓのフルオン電圧である電源電圧Ｖａより低い値に設定されている。

クランプ回路２１によって、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃとすることで、直流電源１２の短絡時（主として、上下アーム間における短絡時）に大電流が流れることによる対象スイッチＳｓの破壊を抑制している。クランプ回路２１は、オン駆動スイッチＳＷ１の駆動を指令するロー状態のオン指令信号が入力される場合に、クランプ動作を行う。ここで、クランプ動作とは、対象スイッチＳｓのゲート電圧Ｖｇｅがクランプ閾値を超えると、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃに制限する動作のことである。

また、クランプ回路２１には、クランプ解除回路（図示略）が備えられている。スイッチＳｓのゲート電圧が所定電圧に達してからクランプ解除フィルタ時間が経過すると、クランプ解除回路によって、クランプ動作が解除される。これにより、スイッチＳｓのゲート電圧Ｖｇｅがクランプ電圧Ｖｃよりも高くなり、スイッチＳｓがフルオン状態とされる。

過電流判定回路２２（過電流判定部）は、スイッチＳｓのセンス端子から出力されるセンス電流Ｉｓに基づいて、スイッチＳｓの出力電流であるコレクタエミッタ電流Ｉｃｅが過電流になっているか否かを判定する。具体的には、スイッチＳｓのセンス端子は、センス抵抗Ｒｓを介して接地電位に接続されており、過電流判定回路２２は、センス抵抗Ｒｓとセンス端子との接続点に対して接続されている。これにより、過電流判定回路２２には、センス電圧Ｖｓ（Ｖｓ＝Ｉｓ・Ｒｓ）が入力される。センス電圧Ｖｓは、コレクタエミッタ電流Ｉｃｅに比例した値である。

過電流判定回路２２のコンパレータ２４には、センス電圧Ｖｓと、第１閾値Ｔｈ１とが入力される。そして、コンパレータ２４は、センス電圧Ｖｓが第１閾値Ｔｈ１を超える場合に、ハイ状態の信号を出力する。また、過電流判定回路２２のコンパレータ２５には、センス電圧Ｖｓと、第２閾値Ｔｈ２とが入力される。そして、コンパレータ２５は、センス電圧Ｖｓが第２閾値Ｔｈ２を超える場合に、ハイ状態の信号を出力する。ここで、第１閾値Ｔｈ１は、第２閾値Ｔｈ２より低く設定されている。具体的には、第１閾値Ｔｈ１は、過渡時における上下アーム間における短絡を検出可能な値に設定されており、第２閾値Ｔｈ２は定常時における過電流を検出可能な値に設定されている（Ｔｈ１＞Ｔｈ２）。

コンパレータ２４，２５の出力は、それぞれ、クランプ回路２１に入力される。クランプ回路２１は、コンパレータ２４，２５からハイ状態の信号が入力されると、クランプ動作を実施する。これにより、過電流が生じている場合に、スイッチＳｓのゲート電圧Ｖｇｅをフルオン電圧Ｖａからクランプ電圧Ｖｃへと降下させることで、スイッチＳｓに過電流が流れることを抑制することができる。

また、コンパレータ２４，２５の出力は、ＯＲ回路２８を介して、緩放電スイッチＳＷ３のゲートに入力される。緩放電スイッチＳＷ３は、緩放電抵抗Ｒｄを介してスイッチＳｓのゲートＧに接続されている。緩放電スイッチＳＷ３にハイ状態の信号が入力され、緩放電スイッチＳＷ３が駆動される。緩放電抵抗Ｒｄの抵抗値は、オフゲート抵抗Ｒｏｆｆの抵抗値と比べて大きく設定されているため、緩放電スイッチＳＷ３を駆動する場合、オフ駆動スイッチＳＷ２を駆動する場合と比較して、スイッチＳｓのゲートＧを緩やかに放電することができる。このため、過電流が生じている場合に、スイッチＳｓのゲートＧを緩やかに放電することができる。

ここで、スイッチＳｓのゲート電圧Ｖｇｅが閾値電圧Ｖｔｈを超えることで、オフ状態からオン状態とされるとき、上下アーム間における短絡が生じていない状況であっても、サージ電流が流れるため、センス電圧Ｖｓが第１閾値Ｔｈ１を超える場合がある。また、スイッチＳｓのゲート電圧Ｖｇｅがフルオン電圧Ｖａに達するまでの間に、コレクタエミッタ電流Ｉｃｅの変動が大きく、センス電圧Ｖｓが第２閾値Ｔｈ２を超える場合がある。

そこで、コンパレータ２４，２５の出力は、それぞれ、フィルタ２６，２７を介して、ＯＲ回路２８に入力される。フィルタ２６，２７は、所定のフィルタ時間Ｔｆ１，Ｔｆ２にわたって、コンパレータ２４，２５の出力がハイ状態となった場合に、ハイ状態の信号を出力し、それ以外の場合は、ロー状態の信号を出力する。

ここで、フィルタ２６の第１フィルタ時間Ｔｆ１は、例えば、スイッチＳｓのゲート電圧Ｖｇｅが閾値電圧Ｖｔｈに達してからミラー電圧Ｖｍに達するまでの時間に設定されている。また、フィルタ２７の第２フィルタ時間Ｔｆ２は、例えば、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃに達してから所定の時間が経過するまでの時間に設定されている。第２フィルタ時間Ｔｆ２は、第１フィルタ時間Ｔｆ１より長く設定されている。

また、ＯＲ回路２８の出力はクランプ回路２１に入力される。クランプ回路２１は、クランプ動作が実施されている場合に、ＯＲ回路２８からハイ状態の信号が入力されると、クランプ動作を解除する。

つまり、過電流判定回路２２は、スイッチＳｓがオフ状態からオン状態に駆動される際、所定の第１待機時間（第１フィルタ時間Ｔｆ１）又は、第２待機時間（第２フィルタ時間Ｔｆ２）の経過後において、スイッチＳｓのコレクタエミッタ間（入出力端子間）に過電流が流れているか否かを判定する。本実施形態における待機時間の開始時は、第１フィルタ時間Ｔｆ１においては、センス電圧Ｖｓが第１閾値Ｔｈ１を超えた時点であり、第２フィルタ時間Ｔｆ２においては、センス電圧Ｖｓが第２閾値Ｔｈ２を超えた時点である。

過電流判定回路２２は、第１フィルタ時間Ｔｆ１の経過後において、センス電圧Ｖｓ（コレクタエミッタ電流Ｉｃｅ）が、第１閾値Ｔｈ１を超える場合に、スイッチＳｓに過電流が流れていると判定を行う。また、過電流判定回路２２は、第２フィルタ時間Ｔｆ２の経過後において、センス電圧Ｖｓ（コレクタエミッタ電流Ｉｃｅ）が、第２閾値Ｔｈ２を超える場合に、スイッチＳｓに過電流が流れていると判定を行う。

そして、過電流判定回路２２によって過電流が流れていると判定される場合に、緩放電回路（緩放電スイッチＳＷ３及び緩放電抵抗Ｒｄ）は、駆動回路２０に比べ、ゲートＧから緩やかに放電を行う。また、過電流判定回路２２によって過電流が流れていると判定される場合に、クランプ回路２１によるクランプ動作が解除される。つまり、待機時間である第２フィルタ時間Ｔｆ２が経過するまで、クランプ動作が実施される。

以下、図３〜図５を用いて、第２フィルタ時間Ｔｆ２の設定について説明する。

図３に、正常時において、スイッチＳｓのオン駆動を実施した場合のゲート電圧Ｖｇｅ、コレクタエミッタ電圧Ｖｃｅ、及び、コレクタエミッタ電流Ｉｃｅの変化を示すタイミングチャートを表す。

時刻Ｔ０において、オン指令信号が入力され、オン駆動スイッチＳＷ１がオン状態とされることで、スイッチＳｓのゲートＧに電荷が充電され、ゲート電圧Ｖｇｅが上昇していく。時刻Ｔ１において、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈを超えることで、スイッチＳｓがオン状態となり、コレクタエミッタ電圧Ｖｃｅの減少が開始するとともに、コレクタエミッタ電流Ｉｃｅの増加が開始する。

時刻Ｔ２において、コレクタエミッタ電流Ｉｃｅがピーク値となった後、定常値まで減少する。その後、ゲート電圧Ｖｇｅがミラー電圧Ｖｍに達する。なお、ゲート電圧Ｖｇｅがミラー電圧Ｖｍに達することで、センス電圧Ｖｓが減少する。時刻Ｔ３において、ゲート電圧Ｖｇｅがミラー電圧Ｖｍから上昇し始める。時刻Ｔ４において、ゲート電圧Ｖｇｅがクランプ閾値に達し、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃに保持される。なお、クランプ閾値は、クランプ電圧Ｖｃと等しいものとして図示している。時刻Ｔ５において、クランプ動作が解除され、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃから上昇し始める。時刻Ｔ６において、ゲート電圧Ｖｇｅがフルオン電圧Ｖａに達する。

ここで、時刻Ｔ２以降において、第１フィルタ時間Ｔｆ１にわたって、センス電圧Ｖｓが閾値Ｔｈ１を上回る場合に、過電流が生じていると判定される。また、第２フィルタ時間Ｔｆ２にわたって、センス電圧Ｖｓが閾値Ｔｈ２を上回る場合に、過電流が生じていると判定される。また、第１閾値Ｔｈ１は、ミラー期間におけるセンス電圧Ｖｓの正常時の値より大きく設定されており、第２閾値Ｔｈ２は、ミラー期間後におけるセンス電圧Ｖｓの正常時の値より大きく設定されている。

図４に、スイッチＳｓのオン駆動を実施した場合に、過電流が生じた状況における、ゲート電圧Ｖｇｅ、コレクタエミッタ電圧Ｖｃｅ、及び、コレクタエミッタ電流Ｉｃｅの変化を示すタイミングチャートを表す。

時刻Ｔ１０において、オン指令信号が入力され、オン駆動スイッチＳＷ１がオン状態とされることで、対象スイッチＳｓのゲートＧに電荷が充電され、ゲート電圧Ｖｇｅが上昇していく。時刻Ｔ１１において、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈを超えることで、対象スイッチＳｓがオン状態となり、コレクタエミッタ電圧Ｖｃｅの減少が開始するとともに、コレクタエミッタ電流Ｉｃｅの増加が開始する。

時刻Ｔ１２において、ゲート電圧Ｖｇｅがミラー電圧Ｖｍに達する。時刻Ｔ１３において、ゲート電圧Ｖｇｅがミラー電圧Ｖｍから上昇し始める。時刻Ｔ１４において、ゲート電圧Ｖｇｅがクランプ閾値に達し、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃに保持される。また、時刻Ｔ１４において、コレクタエミッタ電流Ｉｃｅが第２閾値Ｔｈ２を超える。

時刻Ｔ１５において、時刻Ｔ１４から第２フィルタ時間Ｔｆ２が経過し、時刻Ｔ１５以降において、コレクタエミッタ電流Ｉｃｅが第２閾値Ｔｈ２を上回っているため、短絡が生じていると判定される。これにより、クランプ動作が解除されるとともに、緩放電スイッチＳＷ３による緩放電が開始され、ゲート電圧Ｖｇｅが減少し始める。

時刻Ｔ１６において、ゲート電圧Ｖｇｅが減少することで、スイッチＳｓが非飽和状態（線形領域）となり、ゲート電圧Ｖｇｅの減少に伴って、コレクタエミッタ電流Ｉｃｅが減少し始める。時刻Ｔ１７において、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈに達することで、スイッチＳｓがオフ状態となる。時刻Ｔ１７から時刻Ｔ１８にわたって、コレクタエミッタ電流Ｉｃｅとしてテール電流が流れ、時刻Ｔ１８において、コレクタエミッタ電流Ｉｃｅが０になる。

ここで、図４に示す状況では、時刻Ｔ１４において、コレクタエミッタ電流Ｉｃｅが第２閾値Ｔｈ２を超えている。そして、時刻Ｔ１４〜Ｔ１５（待機時間）にわたって、コレクタエミッタ電流Ｉｃｅが第２閾値Ｔｈ２を超える状況が継続されている。この待機時間にわたって、スイッチＳｓに対して過電流が流れ続けるため、スイッチＳｓが損傷することが懸念される。その一方で、単に待機時間を短くするだけでは、過電流が生じていないにも関わらず、過電流が生じていると判定する誤判定が増加することが懸念される。

そこで、本実施形態の構成では、スイッチＳｓの入出力端子間に電圧を印加する電源電圧ＶＢが所定の電圧閾値よりも高い場合、電源電圧ＶＢが前記電圧閾値よりも低い場合と比べて、待機時間を短く設定する。具体的には、制御装置５０は、電源電圧ＶＢと第２フィルタ時間Ｔｆ２とを対応付けるマップを備え、そのマップと電源電圧ＶＢの検出値とに基づいて、第２フィルタ時間Ｔｆ２を設定する。

図５に電源電圧ＶＢと第２フィルタ時間Ｔｆ２とを対応付けるマップを示す。このマップでは、電源電圧ＶＢが高くなるほど、第２フィルタ時間Ｔｆ２を短くする構成としている。また、電源電圧ＶＢが電圧閾値より高い場合に、第２フィルタ時間Ｔｆ２を一定値とする構成としている。

また、第１フィルタ時間Ｔｆ１についても、第２フィルタ時間Ｔｆ２と同様に、電源電圧ＶＢと第１フィルタ時間Ｔｆ１とを対応付けるマップを備え、そのマップと電源電圧ＶＢの検出値とに基づいて、第１フィルタ時間Ｔｆ１を設定する。

図６に、本実施形態の制御を実施する構成において、スイッチＳｓのオン駆動を実施した場合に、過電流が生じた状況における、ゲート電圧Ｖｇｅ、コレクタエミッタ電圧Ｖｃｅ、及び、コレクタエミッタ電流Ｉｃｅの変化を示すタイミングチャートを表す。また、実線で電源電圧ＶＢが低い場合を示し、破線で電源電圧ＶＢが高い場合を示している。なお、破線で示すタイミングチャートは、図４のタイミングチャートと同一である。

時刻Ｔ１０において、電源電圧ＶＢが取得され、第２フィルタ時間Ｔｆ２が電源電圧ＶＢに基づいて設定される。その後、時刻Ｔ１４において、コレクタエミッタ電流Ｉｃｅが閾値Ｔｈ２を超える。時刻Ｔ１５ａにおいて、時刻Ｔ１４から第２フィルタ時間Ｔｆ２が経過し、短絡が生じていると判定される。これにより、クランプ動作が解除されるとともに、緩放電スイッチＳＷ３による緩放電が開始され、ゲート電圧Ｖｇｅが減少し始める。

時刻Ｔ１６ａにおいて、ゲート電圧Ｖｇｅが減少することで、スイッチＳｓが非飽和状態（線形領域）となり、ゲート電圧Ｖｇｅの減少に伴って、コレクタエミッタ電流Ｉｃｅが減少し始める。時刻Ｔ１７ａにおいて、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈに達することで、スイッチＳｓがオフ状態となる。時刻Ｔ１７ａから時刻Ｔ１８ａにわたって、コレクタエミッタ電流Ｉｃｅとしてテール電流が流れ、時刻Ｔ１８ａにおいて、コレクタエミッタ電流Ｉｃｅが０になる。

図７に示すように、本実施形態の制御によれば、第２フィルタ時間Ｔｆ２がＴ１４〜Ｔ１５からＴ１４〜Ｔ１５ａに短縮されるため、過電流による電力消費（∫Ｉｃｅ・Ｖｃｅ・ｄｔ）を低減することができる。これにより、スイッチＳｓの損傷を抑制することができる。

次に、図８を用いて、クランプ動作について説明を行う。図８（ａ）〜（ｃ）では、クランプ動作を実施する構成におけるゲート電圧Ｖｇｅの変化を示し、図８（ｄ）〜（ｆ）では、クランプ動作を実施しない構成におけるゲート電圧Ｖｇｅの変化を示している。

図８（ａ），（ｄ）において破線で示すように、過電流が生じている場合、ゲート電圧Ｖｇｅがミラー電圧Ｖｍに上昇した後、ゲートコレクタ間容量が速やかに充電される。このため、過電流が生じている場合、過電流が生じていない場合に比べて、ミラー期間が短くなる。これにより、クランプ動作を実施していない図８（ｄ）では、ゲート電圧Ｖｇｅは速やかにフルオン電圧Ｖａに達し、図８（ｅ）に示すようにスイッチＳｓは非飽和状態となり、コレクタエミッタ電流Ｉｃｅが増加し続ける。このため、図８（ｆ）に示すように、電力消費が大きくなり、スイッチＳｓに損傷が生じることが懸念される。

ここで、図８（ａ）に示すように、クランプ動作を実施している場合、ゲート電圧Ｖｇｅは、クランプ電圧Ｖｃに速やかに達し、第２フィルタ時間Ｔｆ２が経過するまで、クランプ電圧Ｖｃが維持される。これにより、図８（ｂ）に示すようにスイッチＳｓが飽和状態となり、図８（ｃ）に示すようにスイッチＳｓにおける過電流による電力消費を抑制することができ、スイッチＳｓの損傷を抑制することができる。

しかしながら、クランプ動作を実施すると、クランプ動作中におけるスイッチＳｓのオン抵抗が増加し、電力損失が増えるという問題が生じる。ここで、過電流による電力消費は、コレクタエミッタ電圧Ｖｃｅと、コレクタエミッタ電流Ｉｃｅとの積に相当する。過電流が生じている場合、コレクタエミッタ電圧Ｖｃｅは、電源電圧ＶＢに相当するため、電源電圧ＶＢが低ければ、過電流による電力消費は低くなる。そこで、本実施形態では、電源電圧ＶＢが所定値より低い場合に、クランプ動作を抑制する構成とする。

また、クランプ電圧Ｖｃを低く設定することで、コレクタエミッタ電流Ｉｃｅの飽和電流量が小さくなるため、過電流における電力消費を抑制することができる。一方、クランプ電圧Ｖｃを低くするほど、クランプ動作中における対象スイッチＳｓのオン抵抗が増加することで、通常動作時における電力損失が増えるという問題が生じる。上述したとおり、過電流が生じている場合、コレクタエミッタ電圧Ｖｃｅは、電源電圧ＶＢに相当するため、電源電圧ＶＢが低ければ、過電流による電力消費は低くなる。そこで、本実施形態では、電源電圧ＶＢが高いほど、クランプ電圧Ｖｃを低く設定する構成とする。即ち、電源電圧ＶＢが所定のクランプ基準電圧よりも高い場合、電源電圧ＶＢが前記クランプ基準電圧よりも低い場合と比べて、クランプ電圧Ｖｃを低く設定する。

また、過電流が生じている場合、過電流に伴う電力消費を抑制するためには、スイッチＳｓを速やかにオフ状態とすることが望ましい。一方で、電源電圧ＶＢに加えて、遮断時におけるサージ電圧がコレクタエミッタ間に印加されるため、電源電圧ＶＢが大きい場合に、スイッチＳｓを速やかにオフ状態とすると、スイッチＳｓの定格電圧を超えるおそれが生じる。

そこで、本実施形態では、緩放電抵抗Ｒｄ（図２）の抵抗値を可変とし、その緩放電抵抗Ｒｄの抵抗値を、電源電圧ＶＢに基づいて設定する構成とする。具体的には、電源電圧ＶＢが低いほど緩放電抵抗Ｒｄの抵抗値を小さくすることで、電源電圧ＶＢが低いほど緩放電の速度を速くする。

また、電源電圧ＶＢが低い場合、コレクタエミッタ間に印加される電圧も低くなるため、コレクタエミッタ電流Ｉｃｅの上昇が遅くなる。このため、短絡が生じているとの判定が遅れることが懸念される。そこで、本実施形態では、電源電圧ＶＢが所定値より低い場合に、所定値より高い場合に比べて、閾値Ｔｈ１を低い値に設定する。具体的には、閾値Ｔｈ１を閾値Ｔｈ２の値に設定する。このような構成にすることで、電源電圧ＶＢが低い場合に、短絡が生じているとの判定が遅れることを抑制することができる。

図９に本実施形態における処理をフローチャートにより示す。本処理は、制御装置５０によって所定周期ごとに実施される。

ステップＳ０１において、電源電圧ＶＢを取得する。ステップＳ０２において、電源電圧ＶＢに基づいて、フィルタ時間Ｔｆ１，Ｔｆ２を設定する。ステップＳ０３において、電源電圧ＶＢと所定の閾値ＶＢｔｈとを比較する。電源電圧ＶＢが閾値ＶＢｔｈより低い場合（Ｓ０３：ＹＥＳ）、ステップＳ０４において、クランプ動作を解除する。また、電源電圧ＶＢが閾値ＶＢｔｈ以上の場合（Ｓ０３：ＮＯ）、ステップＳ０５において、電源電圧ＶＢに基づいて、クランプ電圧Ｖｃを設定する。

ステップＳ０４及びＳ０５の後、ステップＳ０６において、電源電圧ＶＢに基づいて、第１閾値Ｔｈ１の設定を行う。具体的には、電源電圧ＶＢが所定値以下の場合に、第１閾値Ｔｈ１を第２閾値Ｔｈ２と同じ値に設定する。また、次に、ステップＳ０７において、緩放電抵抗Ｒｄの値を設定し、処理を終了する。

以下、本実施形態の効果を述べる。

上記構成によれば、電源電圧ＶＢが高い場合には、電源電圧ＶＢが低い場合と比べて、第２フィルタ時間Ｔｆ２（待機時間）が短く設定されるため、第２フィルタ時間Ｔｆ２にわたってスイッチＳｓに流れる電流量を抑制できる。これにより、過電流によるスイッチＳｓの損傷を抑制できる。また、電源電圧ＶＢが低い場合には、第２フィルタ時間Ｔｆ２が長く設定されるため、実際に過電流が生じていないにも関わらず、過電流が生じていると判定する誤判定を抑制することが可能になる。つまり、誤判定を抑制しつつ、過電流によるスイッチＳｓの損傷を抑制することが可能になる。

クランプ回路２１を設ける構成に対して、電源電圧ＶＢが高いほど、第２フィルタ時間Ｔｆ２を短く設定する構成を適用することで、電圧源の電圧が高い場合に、クランプ動作中においてスイッチＳｓに流れる電流量を抑制できるため、過電流によるスイッチＳｓの損傷をより確実に抑制することが可能になる。

電源電圧ＶＢがクランプ判定電圧より高い場合に、電源電圧ＶＢがクランプ判定電圧より低い場合に比べて、クランプ電圧Ｖｃを低く設定することで、クランプ動作中においてスイッチＳｓに流れる電流Ｉｃｅを抑制できる。このため、過電流によるスイッチＳｓの損傷をより確実に抑制することが可能になる。

クランプ動作中は、フルオン電圧ＶａをゲートＧに印加している状態と比較して、スイッチＳｓのオン抵抗が増加する。また、電源電圧ＶＢが低い場合、過電流が流れたとしても、スイッチＳｓが損傷する懸念が少ない。そこで、電源電圧ＶＢが所定値より低い場合、クランプ動作を停止させることで、通常動作時における電力損失を低減することが可能になる。

電源電圧ＶＢが低い場合、スイッチＳｓは非飽和状態となるため、スイッチＳｓに流れる電流Ｉｃｅが減少する。そこで、電源電圧ＶＢが所定値より低い場合、電源電圧ＶＢが所定値より高い場合と比べて、過電流を判定するための閾値Ｔｈ１，Ｔｈ２を低く設定する。これにより、電源電圧ＶＢが低い場合において、過電流を早く判定することが可能になる。

本実施形態の構成では、スイッチＳｓがオン状態とされるまでの過渡状態における第１電流閾値（Ｔｈ１）と、スイッチＳｓが閉状態とされた後の定常状態における第２電流閾値（Ｔｈ２）とを設けている。ここで、本実施形態では、電源電圧ＶＢが所定値より低い場合、第１電流閾値（Ｔｈ１）と、第２電流閾値（Ｔｈ２）とを等しく設定する構成とした。

緩放電スイッチＳＷ３による緩放電（ソフトスイッチング）を行う構成において、放電速度を速く設定すると、サージ電圧が高くなることで、スイッチＳｓに損傷が生じることが懸念される。また、放電速度を遅く設定すると、スイッチＳｓに過電流が流れ続けるため、スイッチＳｓに損傷が生じることが懸念される。また、スイッチＳｓの入出力端子間（コレクタエミッタ間）に印加される電圧である電源電圧ＶＢが低い場合、サージ電圧の増加が許容される。そこで、電源電圧ＶＢが低いほど、放電速度を速く設定する構成とした。これにより、スイッチＳｓに過電流が流れ続けるため、スイッチＳｓに損傷が生じることを抑制できる。

（他の実施形態）
・上記実施形態では、クランプ回路２１によるクランプ動作を実施する構成としたが、クランプ回路２１を省略する構成としてもよい。この場合、過電流が生じている場合でもクランプ動作は実施されず、第２フィルタ時間Ｔｆ２の経過後に過電流が生じていると判定されると、ソフト遮断が実施される構成となる。

・第２フィルタ時間Ｔｆ２を複数段階で変化させる構成としてもよい。例えば、電源電圧ＶＢが所定値より低い場合に、第２フィルタ時間Ｔｆ２を所定値Ｔａ１、電源電圧ＶＢが所定値以上の場合に、第２フィルタ時間Ｔｆ２を所定値Ｔａ２（Ｔａ１＞Ｔａ２）とする構成としてもよい。

・電源電圧ＶＢに応じた緩放電スイッチＳＷ３による緩放電の速度の設定を省略する構成としてもよい。また、電源電圧ＶＢに応じたクランプ電圧Ｖｃの設定を省略する構成としてもよい。また、電源電圧ＶＢに応じたクランプ動作の無効化を省略する構成としてもよい。

・上記実施形態では、スイッチＳｓの入出力端子間に過電流が流れていると判定されてから、所定の待機時間経過後において、スイッチＳｓの入出力端子間に過電流が流れているか否かの判定を行う構成とした。これを変更し、所定のタイミング（例えば、オン指令信号が入力され、オン駆動スイッチＳＷ１がオン状態とされるタイミング）から所定の待機時間経過後において、スイッチＳｓの入出力端子間に過電流が流れているか否かの判定を行う構成としてもよい。

・フィルタ時間Ｔｆ１，Ｔｆ２の設定について、制御装置５０が行う構成としたが、これを変更し、駆動回路２０の制御部が行う構成としてもよい。

・上記実施形態のゲート駆動回路２０は、スイッチＳｓのゲートＧにフルオン電圧を印加する構成としたが、これを変更してもよい。具体的には、閾値電圧Ｖｔｈより大きく、スイッチＳｓがオン状態となる電圧をスイッチＳｓのゲートＧに印加する構成としてもよい。

１２…直流電源（電圧源）、２０…ゲート駆動回路（駆動回路）、２２…過電流判定回路（過電流判定部）、５０…制御装置（制御部）、Ｓｓ…スイッチ、Ｇ…ゲート（制御端子）。

Claims (7)

1. 電圧制御形半導体スイッチング素子であるスイッチ（Ｓｓ）の制御端子（Ｇ）に対して電荷を充放電することで、前記スイッチを駆動する駆動回路（２０）であって、
   前記駆動回路から前記制御端子に充電を行うことで、前記スイッチを開状態から閉状態に駆動する際、所定の待機時間の経過後において、前記スイッチの入出力端子間に過電流が流れているか否かの判定を行う過電流判定部（２２）を備え、
   前記スイッチの入出力端子間に電圧を印加する電圧源（１２）の電圧が電圧閾値よりも高い場合、前記電圧源の電圧が前記電圧閾値よりも低い場合と比べて、前記待機時間を短く設定する制御部（５０）を備えることを特徴とする駆動回路。
2. 前記駆動回路は、前記スイッチを開状態から閉状態に駆動する際、前記スイッチが閉状態となるオン電圧を制御端子に印加し、
   前記スイッチを開状態から閉状態に駆動する際、前記待機時間が経過するまで、前記スイッチのミラー電圧より高く、かつ、前記オン電圧より低いクランプ電圧に、前記制御端子の電圧を制限するクランプ動作を実施するクランプ回路（２１）を備えることを特徴とする請求項１に記載の駆動回路。
3. 前記制御部は、前記電圧源の電圧がクランプ基準電圧よりも高い場合、前記電圧源の電圧が前記クランプ基準電圧よりも低い場合と比べて、前記クランプ電圧を低く設定することを特徴とする請求項２に記載の駆動回路。
4. 前記制御部は、前記電圧源の電圧が所定値より低い場合、前記クランプ動作を停止することを特徴とする請求項２又は３に記載の駆動回路。
5. 前記過電流判定部は、前記スイッチの入出力端子間に流れる電流が所定の電流閾値を超える場合に、前記スイッチの入出力端子間に過電流が流れていると判定を行い、
   前記制御部は、前記電圧源の電圧が所定値より低い場合、前記電圧源の電圧が所定値より高い場合と比べて、前記電流閾値を低く設定することを特徴とする請求項１乃至４のいずれか１項に記載の駆動回路。
6. 前記過電流判定部は、前記制御端子に対する電荷の印加を開始してから第１待機時間の経過後において、前記スイッチの入出力端子間に流れる電流が第１電流閾値を超える場合、又は、前記第１待機時間より長い第２待機時間の経過後において、前記スイッチの入出力端子間に流れる電流が前記第１電流閾値より低い第２電流閾値を超える場合、前記スイッチの入出力端子間に過電流が流れていると判定を行い、
   前記制御部は、前記電圧源の電圧が所定値より低い場合、前記第１電流閾値として、前記第２電流閾値を設定することを特徴とする請求項１乃至５のいずれか１項に記載の駆動回路。
7. 前記過電流判定部によって過電流が流れていると判定される場合に、前記制御端子の放電を行うことで、前記駆動回路に比べ、前記制御端子から緩やかに放電する緩放電回路を備え、
   前記制御部は、前記電圧源の電圧が低いほど、前記緩放電回路による放電速度を速く設定することを特徴とする請求項１乃至６のいずれか１項に記載の駆動回路。

Images