JP7375707B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、スイッチング素子の駆動回路に関するものである。

従来、スイッチング素子のゲート電圧を制御することにより、スイッチング素子を高速にオンオフ駆動させる駆動回路が知られている。この種の駆動回路としては、短絡事故を防止するための構成を有するものがある（例えば、特許文献１や特許文献２参照）。

特許文献１に記載の駆動回路は、短絡検出回路によって、コレクタ・エミッタ間の電圧に基づいて、短絡事故を判定し、短絡事故が判定された場合、ゲート電圧クランプ回路によって、ゲート電圧を所定のクランプ電圧以下に制限して、過電流を抑制している。

一方、特許文献２に記載の駆動回路は、予め決められた規定時間経過するまで、ゲート電圧を所定のクランプ電圧以下に制限し、過電流を抑制している。

特許第４９０１０８３号公報 特許第５７１６７１１号公報

ところで、特許文献１に記載の駆動回路においては、短絡検出回路による短絡事故の判定後、ゲート電圧クランプ回路によって、ゲート電圧を所定のクランプ電圧以下に制限するため、短絡事故が生じてからゲート電圧を制限するまでに遅れが生じ、その間、過電流を十分に抑制できないという課題があった。

一方、特許文献２に記載の駆動回路においては、そのような課題はないものの、短絡事故の有無に関係なく、規定時間経過するまで、ゲート電圧を制限するため、ゲート電圧を余分に抑制し、不必要な損失が生じる可能性があった。

本発明は、上記事情に鑑みてなされたものであり、短絡時には過電流を適切に抑制しつつ、通常動作時においては不要な損失を少なくすることができるスイッチング素子の駆動回路を提供することを主たる目的とする。

上記課題を解決するための手段は、スイッチング素子のゲート電圧を制御することにより前記スイッチング素子を開閉駆動させるスイッチング素子の駆動回路において、前記スイッチング素子のゲート電圧を所定のクランプ電圧以下に制限するクランプ部と、前記スイッチング素子のゲートと前記クランプ部との間で通電状態及び通電遮断状態を切り替えるクランプ制御スイッチと、前記クランプ制御スイッチのゲートにアノードが接続され、カソードが前記スイッチング素子の高電位側端子に接続されている第１のダイオードと、を備え、前記クランプ制御スイッチは、前記スイッチング素子の高電位側端子における電圧が閾値よりも大きい場合には、電源から前記クランプ制御スイッチのゲートに所定の電源電圧が印加されて、前記スイッチング素子のゲートと前記クランプ部との間を通電状態に切り替え、前記クランプ部によって、前記スイッチング素子のゲート電圧を前記クランプ電圧以下に制限させる一方、前記スイッチング素子の高電位側端子における電圧が閾値以下である場合には、前記第１のダイオードを介して前記クランプ制御スイッチのゲート電圧が放電され、前記スイッチング素子のゲートと前記クランプ部との間を通電遮断状態に切り替える。

短絡が発生したか否かは、スイッチング素子の高電位側端子における電圧により判定可能であることが知られている。そこで、上記手段では、スイッチング素子の高電位側端子における電圧が閾値よりも大きい場合には、電源からクランプ制御スイッチのゲートに所定の電源電圧を印加させて、クランプ制御スイッチによってスイッチング素子のゲートとクランプ部との間を通電状態に切り替えさせ、クランプ部によってスイッチング素子のゲート電圧をクランプ電圧以下に制限させるようにした。その一方で、スイッチング素子の高電位側端子における電圧が閾値以下である場合には、ダイオードを介してクランプ制御スイッチのゲート電圧を放電させ、クランプ制御スイッチによってスイッチング素子のゲートとクランプ部との間を通電遮断状態に切り替えさせるようにした。

そして、短絡が発生した場合には、スイッチング素子がオン動作しても、スイッチング素子の高電位側端子側における電圧は、低下せず、閾値よりも大きい値となるため、スイッチング素子のゲートとクランプ素子とが通電されたままとなり、クランプ部によってスイッチング素子のゲート電圧がクランプ電圧以下に制限され続けることとなる。つまり、短絡時には、クランプ部によってゲート電圧をクランプ電圧以下に制限し続けるため、短絡の有無を判定した後、ゲート電圧の制限を指示する場合と異なり、ゲート電圧を制限するための処理の遅れが生じない。このため、短絡が発生しても、過電流の発生を適切に抑制することができる。

一方、短絡が発生していない場合には、スイッチング素子の高電位側端子の電圧低下に伴って、第１のダイオードを介してクランプ制御スイッチのゲート電圧が放電され、クランプ制御スイッチがオフされる。このため、スイッチング素子のゲートと、クランプ部とが切断され、クランプ部によるゲート電圧の制限が解除される。したがって、スイッチング素子のゲート電圧が不要に制限されることを防止し、損失を低下させることができる。

制御システムの全体構成を示す図。 駆動回路を示す図。 ゲート電圧Ｖｇｓ（ＳＷ）とドレイン・ソース間の電圧Ｖｄｓのタイムチャート。 ゲート電圧Ｖｇｓ（ＳＷ）とドレイン・ソース間の電圧Ｖｄｓのタイムチャート。 第２実施形態の駆動回路を示す図。 第３実施形態の駆動回路を示す図。 別例における駆動回路を示す図。 第４実施形態の駆動回路を示す図。 第５実施形態の駆動回路を示す図。 別例の駆動回路を示す図。 クランプ部の別例を示す図。 変形例における駆動回路を示す図。 （ａ）は、変形例におけるゲート電圧Ｖｇｓ（ＳＷ）のタイムチャート、（ｂ）は、変形例における接続点Ｍ５２の電圧のタイムチャート、（ｃ）は、変形例におけるコンパレータＣＭＰ１の出力信号のタイムチャート。

＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。本発明に係る制御システムや駆動回路は、この実施形態において、車両（例えば、電気自動車やハイブリッド車）に適用されている。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付している。

図１に示すように、制御システムは、回転電機１０と、インバータとを備えている。インバータは、スイッチングデバイス部２０と、回転電機１０を制御対象とする制御部３０とを備えている。本実施形態において、回転電機１０は、星形結線された３相の巻線１１を備えている。本実施形態の制御システムは、車両に搭載されている。回転電機１０のロータは、車両の駆動輪と動力伝達が可能なように接続されている。回転電機１０は、例えば同期機である。

回転電機１０は、スイッチングデバイス部２０を介して、直流電源２１に接続されている。本実施形態において、直流電源２１は２次電池である。なお、スイッチングデバイス部２０は、平滑コンデンサ２２を備えている。

スイッチングデバイス部２０は、Ｕ，Ｖ，Ｗ相それぞれについて、上，下アームスイッチＳＷの直列接続体を備えている。本実施形態において、各スイッチＳＷはＮチャネルＭＯＳＦＥＴであるが、ＩＧＢＴであってもよい。スイッチＳＷは、スイッチング素子に相当する。各スイッチＳＷには、フリーホイールダイオードが逆並列接続されている。本実施形態の各スイッチＳＷにおいて、高電位側端子がドレイン（ＩＧＢＴならコレクタ）であり、低電位側端子がソース（ＩＧＢＴならエミッタ）である。

各相において、上アームスイッチＳＷの低電位側端子と下アームスイッチＳＷの高電位側端子との接続点には、巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。

制御部３０は、回転電機１０の制御量を指令値に制御すべく、スイッチングデバイス部２０の各スイッチＳＷを駆動する。制御量は、例えばトルクである。制御部３０は、デッドタイムを挟みつつ上，下アームスイッチＳＷを交互にオン状態とすべく、上，下アームスイッチＳＷに対応する駆動信号ＩＮを、上，下アームスイッチＳＷに対して個別に設けられた駆動回路Ｄｒに出力する。駆動信号ＩＮは、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。

続いて、図２を用いて、駆動回路Ｄｒについて説明する。本実施形態の上，下アームの各駆動回路Ｄｒは、基本的には同じ構成である。

駆動回路Ｄｒは、定電圧電源４０、充電スイッチＴ１及び充電抵抗体Ｒ１を備えている。本実施形態の充電スイッチＴ１はＰチャネルＭＯＳＦＥＴである。定電圧電源４０には、充電スイッチＴ１及び充電抵抗体Ｒ１を介して、スイッチＳＷのゲート（開閉制御端子）が接続されている。定電圧電源４０の出力電圧Ｖｃｃ（例えば１５Ｖ）は、スイッチＳＷのゲートに供給される電源電圧となり、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）の上限値に相当する。なお、定電圧電源４０は、駆動回路Ｄｒに内蔵していなくてもよく、外部から入力してもよい。

駆動回路Ｄｒは、放電抵抗体Ｒ２及び放電スイッチＴ２を備えている。本実施形態の放電スイッチＴ２はＮチャネルＭＯＳＦＥＴである。スイッチＳＷのゲートには、放電抵抗体Ｒ２及び放電スイッチＴ２を介して、グランド部としてのスイッチＳＷのソースが接続されている。

駆動回路Ｄｒは、駆動制御器５０を備えている。駆動制御器５０は、制御部３０から出力された駆動信号ＩＮを取得する。駆動制御器５０は、取得した駆動信号ＩＮがオン指令である場合、充電処理を行う。充電処理は、充電スイッチＴ１をオン状態にして、かつ、放電スイッチＴ２をオフ状態にする処理である。充電処理によれば、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）が閾値電圧Ｖｔｈ（ＳＷ）以上となり、スイッチＳＷがオン状態に切り替えられる。

駆動制御器５０は、取得した駆動信号ＩＮがオフ指令である場合、放電処理を行う。放電処理は、充電スイッチＴ１をオフ状態にして、かつ、放電スイッチＴ２をオン状態にする処理である。放電処理によれば、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）が閾値電圧Ｖｔｈ（ＳＷ）未満となり、スイッチＳＷがオフ状態に切り替えられる。

なお、駆動制御器５０が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。

駆動回路Ｄｒは、短絡検出回路６０、及びクランプ回路７０を備えている。短絡検出回路６０は、短絡の発生を検出するＤＥＳＡＴ（デサット）検出方式を採用している。ＤＥＳＡＴ検出方式について詳しく説明する。通常、スイッチＳＷのオン動作中には、スイッチＳＷのドレイン・ソース間の電圧Ｖｄｓは飽和電圧（ドレイン飽和電圧、ＩＧＢＴの場合にはコレクタ飽和電圧）まで低下する。しかしながら、短絡により大電流が生じると、一旦低下したドレイン・ソース間の電圧Ｖｄｓが増大することとなり、ドレイン・ソース間の電圧Ｖｄｓが飽和電圧でない電圧（不飽和電圧）となる。そこで、ＤＥＳＡＴ検出方式では、スイッチＳＷのオン動作中に、このような不飽和電圧の発生を検出することで、短絡の発生を検出している。

短絡検出回路６０の具体的構成について説明する。短絡検出回路６０は、ダイオードＤ２と、コンパレータＣＭＰと、コンデンサＣ１と、リセット用スイッチＴ４と、抵抗Ｒ４と、を備える。ダイオードＤ２は、高耐圧ダイオードであり、カソード側がスイッチＳＷのドレイン側に接続されており、アノード側がコンデンサＣ１の一端に接続されている。コンデンサＣ１の他端は、スイッチＳＷのソース側に接続されている。そして、定電圧電源４０は、抵抗Ｒ４を介してダイオードＤ２とコンデンサＣ１との接続点Ｍ１に接続されている。

これにより、コンデンサＣ１は、定電圧電源４０により充電されるようになっている。また、ダイオードＤ２は、スイッチＳＷのドレイン・ソース間の電圧Ｖｄｓが飽和電圧となっているときには、コンデンサＣ１の端子間電圧を制限し、飽和電圧の大きさにクランプ（固定）するように構成されている。一方、不飽和電圧である場合、コンデンサＣ１の端子間電圧は、飽和電圧にクランプ（固定）されなくなる。つまり、ダイオードＤ２のカソード側の電位が高くなり、コンデンサＣ１の端子間電圧が上昇することとなる。

リセット用スイッチＴ４は、ＮチャネルＭＯＳＦＥＴであり、コンデンサＣ１に対して並列に接続されている。リセット用スイッチＴ４のゲートは、駆動制御器５０に接続されており、駆動制御器５０からの指示により、リセット用スイッチＴ４がオンオフ制御される。具体的には、スイッチＳＷのオフ動作中、リセット用スイッチＴ４はオン動作して、コンデンサＣ１を放電させ、スイッチＳＷのオン動作中、リセット用スイッチＴ４はオフ動作して、コンデンサＣ１を充電させる。

これにより、スイッチＳＷのオン動作中、コンデンサＣ１の端子間電圧は、スイッチＳＷのドレイン・ソース間の電圧Ｖｄｓに対応する。つまり、ドレイン・ソース間の電圧Ｖｄｓが飽和電圧である場合には、コンデンサＣ１の端子間電圧が飽和電圧に対応する値となり、不飽和電圧である場合には、不飽和電圧に対応する値となる。したがって、ダイオードＤ２とコンデンサＣ１との接続点Ｍ１の電圧を監視することにより、スイッチＳＷのドレイン・ソース間の電圧Ｖｄｓにおける不飽和電圧を検出することが可能となる。

コンパレータＣＭＰの反転入力端子（－入力端子）は、接続点Ｍ１に接続され、接続点Ｍ１における電圧が入力される。また、コンパレータＣＭＰの非反転入力端子（＋入力端子）には、参照電圧の電圧源（図示せず）が接続されており、飽和電圧と同じ大きさの判定値が入力される。コンパレータＣＭＰは、反転入力端子及び非反転入力端子に入力された電圧を比較し、その結果を駆動制御器５０に出力するように構成されている。すなわち、コンパレータＣＭＰは、接続点Ｍ１の電圧（つまり、コンデンサＣ１の端子間電圧）が判定値に達したら、短絡を検出した旨を通知する検出信号を駆動制御器５０に出力する。

クランプ回路７０は、スイッチＳＷのゲート電圧（開閉制御電圧）を所定のクランプ電圧以下に制限するクランプ部ｃｌとしてのツェナーダイオードＺＤ（サージ吸収用ＴＶＳ、パワーツェナー）と、スイッチＳＷのゲート（開放制御端子）とツェナーダイオードＺＤとの間で通電及び通電遮断状態を切り替えるクランプ制御スイッチＴ３と、を備えている。クランプ制御スイッチＴ３は、ＮチャネルＭＯＳＦＥＴであり、ツェナーダイオードＺＤに対して直列に接続されている。具体的には、クランプ制御スイッチＴ３の一端（高電位側端子、ドレイン）は、スイッチＳＷのゲートに接続されており、他端（低電位側端子、ソース）は、ツェナーダイオードＺＤのカソード側に接続されている。そして、ツェナーダイオードＺＤのアノード側は、スイッチＳＷのソースに接続されている。

クランプ制御スイッチＴ３のゲートは、抵抗Ｒ３を介して定電圧電源４０に接続されており、定電圧電源４０から電圧が印加されるように構成されている。また、クランプ制御スイッチＴ３のゲートと抵抗Ｒ３との間の接続点Ｍ２は、ダイオードＤ１を介してスイッチＳＷのドレイン側に接続されている。より詳しくは、ダイオードＤ１は、高耐圧ダイオードであり、カソード側がスイッチＳＷのドレイン側に接続されており、アノード側が接続点Ｍ２に接続されている。

このため、ダイオードＤ１は、ダイオードＤ２と同様に、スイッチＳＷのドレイン・ソース間の電圧Ｖｄｓが飽和電圧となっているときには、クランプ制御スイッチＴ３のゲート電圧Ｖｇｓ（Ｔ３）を制限し、飽和電圧の大きさにクランプ（固定）するように構成されている。一方、不飽和電圧である場合、ダイオードＤ１のカソード側の電位が高くなり、クランプ制御スイッチＴ３のゲート電圧Ｖｇｓ（Ｔ３）が上昇することとなる。

次に、このように構成されたクランプ回路７０における動作について説明する。なお、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）が、電圧Ｖｇｍａｘに達したとき、制御システムにおいて定められる最大電流を十分に流し、飽和状態に達するようにスイッチＳＷは設計されていることを前提として説明する。

まず、図３に基づいて通常時（つまり、非短絡時）における動作について説明する。図３（ａ）に示すように、充電処理が開始され、充電スイッチＴ１がオン状態にされると、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）が上昇する。そして、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）が上昇し、電圧Ｖｇｍａｘに至る過程において、スイッチＳＷのドレイン・ソース間の電圧Ｖｄｓが飽和電圧まで低下する。

スイッチＳＷのドレイン・ソース間の電圧Ｖｄｓが、低下する過程において、所定の閾値以下となった場合（時点ｔ１１）、具体的には、Ｖｄｓ＝{Ｖ（ＺＤ）＋Ｖｔｈ（Ｔ３）－Ｖｆ（Ｄ１）}以下となった場合、クランプ制御スイッチＴ３のゲート電圧Ｖｇｓ（Ｔ３）は、ダイオードＤ１を介して高速に放電され、クランプ制御スイッチＴ３がオフされる。なお、Ｖ（ＺＤ）は、ツェナーダイオードＺＤの降伏電圧であり、クランプ電圧に相当する。Ｖｔｈ（Ｔ３）は、クランプ制御スイッチＴ３がオンされるときにおけるゲート電圧Ｖｇｓ（Ｔ３）の閾値電圧である。また、Ｖｆ（Ｄ１）は、ダイオードＤ１の順方向電圧である。また、これらの値は、Ｖ（ＺＤ）＋Ｖｔｈ（Ｔ３）－Ｖｆ（Ｄ１）＜Ｖｇｍａｘを満たすものである。

クランプ制御スイッチＴ３がオフされると、ツェナーダイオードＺＤがスイッチＳＷのゲートと切り離される（通電遮断状態となる）。以降、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）は、ツェナーダイオードＺＤの影響を受けることなく、電源電圧Ｖｃｃ（＞Ｖｇｍａｘ）に至るまで上昇する。

一方、図４に基づいて短絡時における動作について説明する。短絡時においては、前述したように、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）が、電圧Ｖｇｍａｘに到達しても、電圧Ｖｄｓは、飽和電圧に達するまで低下することがない。つまり、スイッチＳＷのドレイン・ソース間の電圧Ｖｄｓが、所定の閾値以下となることない。このため、クランプ制御スイッチＴ３は、オフされず、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）は、ツェナーダイオードＺＤによって制限され、クランプ電圧Ｖ（ＺＤ）にクランプされる。これにより、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）が、その最大値である電源電圧Ｖｃｃに達することを防止し、短絡電流を抑制することができる。

以上のように説明した第１実施形態の構成により、以下の効果を有する。

短絡が発生したか否かは、スイッチＳＷのドレイン側（高電位側端子側）の電圧、つまり、ドレイン・ソース間の電圧Ｖｄｓにより検出可能であることが知られている。そこで、電圧Ｖｄｓが閾値よりも大きい場合、つまり、Ｖｄｓ＞Ｖ（ＺＤ）＋Ｖｔｈ（Ｔ３）－Ｖｆ（Ｄ１）である場合には、定電圧電源４０からクランプ制御スイッチＴ３のゲートに電源電圧（所定の電圧）を印加させて、クランプ制御スイッチＴ３をオンして、スイッチＳＷのゲートとツェナーダイオードＺＤとの間を通電状態に切り替えさせる。そして、ツェナーダイオードＺＤによってスイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）をクランプ電圧Ｖ（ＺＤ）以下に制限させるようにした。

その一方で、ドレイン・ソース間の電圧Ｖｄｓが閾値以下である場合、Ｖｄｓ≦Ｖ（ＺＤ）＋Ｖｔｈ（Ｔ３）－Ｖｆ（Ｄ１）である場合には、ダイオードＤ１を介してクランプ制御スイッチＴ３のゲート電圧Ｖｇｓ（Ｔ３）を放電させ、クランプ制御スイッチＴ３をオフさせて、スイッチＳＷのゲートとツェナーダイオードＺＤとの間を通電遮断状態に切り替えさせるようにした。

そして、短絡が発生した場合には、スイッチＳＷがオン動作しても、スイッチＳＷのドレイン側の電圧は、低下せず、電圧Ｖｄｓが閾値よりも大きい値となるため、上記構成にすることにより、スイッチＳＷのゲートとツェナーダイオードＺＤとが通電（接続）されたままとなる。これにより、ツェナーダイオードＺＤによってスイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）がクランプ電圧Ｖ（ＺＤ）以下に制限され続けることとなる。つまり、ツェナーダイオードＺＤによって最初からゲート電圧Ｖｇｓ（ＳＷ）をクランプ電圧Ｖ（ＺＤ）以下に制限するため、短絡の有無を判定した後、ゲート電圧Ｖｇｓ（ＳＷ）の制限を指示する場合と異なり、ゲート電圧Ｖｇｓ（ＳＷ）を制限するための処理の遅れが生じない。このため、短絡が発生しても、過電流の発生を適切に抑制することができる。

一方、短絡が発生していない場合には、スイッチＳＷのドレイン側の電圧低下に伴って、つまり、電圧Ｖｄｓが閾値以下となる。これにより、クランプ制御スイッチＴ３がオフされて、ツェナーダイオードＺＤが切断され、ツェナーダイオードＺＤによるゲート電圧Ｖｇｓ（ＳＷ）の制限が解除される。このため、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）が不要に制限されることを防止し、損失を低下させることができる。つまり、ゲート電圧Ｖｇｓ（ＳＷ）を素早くＶｃｃまで上昇させることができ、十分に電流を流すことができる。

また、クランプ部ｃｌとしてサージ吸収用ＴＶＳであるツェナーダイオードＺＤを利用している。電流定格が高いため、単独でクランプ動作が可能であり、部品点数を抑制できる。

（第２実施形態）
第１実施形態の構成の一部を以下に説明するように変更してもよい。なお、第１実施形態と同じ構成は、同じ符号を付して説明を省略している。

図５に示すように、第２実施形態の駆動回路Ｄｒにおいて、スイッチＳＷのゲートは、放電抵抗体Ｒ２及び放電スイッチＴ２を介して、負電源Ｖｅｅ（＜０Ｖ）に接続されている。

また、スイッチＳＷのゲートとクランプ制御スイッチＴ３との間には、ダイオードＤ３が設けられている。このダイオードＤ３のアノードは、スイッチＳＷのゲート側に接続され、カソードは、クランプ制御スイッチＴ３のドレイン側（高電位側端子側）に接続されている。すなわち、ダイオードＤ３は、スイッチＳＷのソース側からスイッチＳＷのゲート側へと電流（図５において２点鎖線により示す）が流れることを規制する第２のダイオードに相当する。

以上のように説明した第２実施形態の構成により、以下の効果を有する。

第２実施形態によれば、スイッチＳＷのゲートを、放電抵抗体Ｒ２及び放電スイッチＴ２を介して、負電源Ｖｅｅに接続することにより、放電スイッチＴ２をオンする場合、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）を素早く低下させることができる。

また、スイッチＳＷのゲートとクランプ制御スイッチＴ３との間に、ダイオードＤ３を設けることにより、スイッチＳＷのソース側の電位が、負電源Ｖｅｅの電位よりも高い場合でも、スイッチＳＷのソース側からスイッチＳＷのゲート側に電流（２点鎖線で示す）が回り込むことを防止することができる。

（第３実施形態）
第２実施形態の構成の一部を以下に説明するように変更してもよい。なお、第２実施形態と同じ構成は、同じ符号を付して説明を省略している。

図６に示すように第３実施形態の駆動回路Ｄｒにおいて、クランプ制御スイッチＴ３のゲート側とソース側とをつなぐ電気経路上に抵抗素子としての抵抗Ｒ５を設けた。より詳しくは、クランプ制御スイッチＴ３のソースとツェナーダイオードＺＤのカソードとの間の電気経路上の接続点Ｍ３１に一端が接続され、クランプ制御スイッチＴ３のゲートと抵抗Ｒ３との間における電気経路上の接続点Ｍ３２に他端が接続されている抵抗Ｒ５を設けた。

以上のように説明した第２実施形態の構成により、以下の効果を有する。

この第３実施形態の構成によれば、クランプ制御スイッチＴ３がオフからオンに切り替えられる前、つまり、スイッチＳＷのゲートとツェナーダイオードＺＤとが通電状態となる前から、定電圧電源４０から抵抗Ｒ５を介して電流が供給されることとなる。このため、クランプ制御スイッチＴ３がオンされる前から、ツェナーダイオードＺＤに対して並列に存在する図示しない寄生容量をあらかじめ充電（プリチャージ）しておくことができる。したがって、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）の充電時に、スイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）の波形が、寄生容量によって乱れることを抑制することができる。

また、ダイオードＤ３によって、プリチャージによる電流がスイッチＳＷのゲートに回り込むことを防止することができる。

なお、第３実施形態においてクランプ部ｃｌとしてのツェナーダイオードＺＤを、図７に示すように、トランジスタＴＲ８、ツェナーダイオードＺＤ８及び抵抗Ｒ１０を利用した回路構成にしてもよい。この回路構成について詳しく説明すると、トランジスタＴＲ８は、ＰＮＰ型のバイポーラトランジスタであり、トランジスタＴＲ８のエミッタは、接続点Ｍ３１、すなわち、クランプ制御スイッチＴ３のソースに接続されており、コレクタはスイッチＳＷのソースに接続されている。また、トランジスタＴＲ８のベースは、ツェナーダイオードＺＤ８のカソードに接続されているとともに、抵抗Ｒ１０を介してエミッタ（つまり、接続点Ｍ３１）に接続されている。また、ツェナーダイオードＺＤ８のアノードは、スイッチＳＷのソースに接続されている。

図７に示す回路構成にした場合、クランプ回路７０に流れ込む電流Ｉが、ＶＦ／Ｒ１０を超えると、トランジスタＴＲ８が導通する（オンする）。「ＶＦ」は、エミッタ・ベース間の順方向電圧であり、「Ｒ１０」は、抵抗Ｒ１０の抵抗値である。トランジスタＴＲ８が導通すると、クランプ部ｃｌは、スイッチＳＷのゲート電圧が、Ｖｚ＋ＶＦの電圧となるようにクランプする。「Ｖｚ」は、ツェナーダイオードＺＤ８の降伏電圧である。

第３実施形態において、クランプ部ｃｌを図７に示す回路構成にした場合、クランプ制御スイッチＴ３がオンされる前から、ツェナーダイオードＺＤ８に対して並列に存在する寄生容量Ｃ２に抵抗Ｒ５を介して電流（破線で示す）が供給される。これにより、寄生容量Ｃ２に電流が流れ込むことにより、トランジスタＴＲ８が間違ってオンしてしまい、所定のクランプ電圧よりも低い電圧でクランプしてしまうことを防止できる。

（第４実施形態）
第３実施形態の構成の一部を以下に説明するように変更してもよい。なお、第３実施形態と同じ構成は、同じ符号を付して説明を省略している。

図８に示すように、第４実施形態の駆動回路Ｄｒでは、抵抗Ｒ４とコンデンサＣ１との間の接続点Ｍ１が、ダイオードＤ４を介して、ダイオードＤ１のアノード側に接続されている。より詳しくは、ダイオードＤ４のアノードは、接続点Ｍ１に接続されており、カソードは、接続点Ｍ２とダイオードＤ１のアノードとの間の電気経路上の接続点Ｍ４１に接続されている。つまり、ダイオードＤ２を省略し、短絡検出回路６０と、クランプ制御スイッチＴ３とで、高耐圧ダイオードを共用するように構成されている。なお、図８ではダイオードＤ２を省略しているがダイオードＤ１を省略し、ダイオードＤ２を共用してもよい。

また、ダイオードＤ１のアノード側の電気経路において、接続点Ｍ１と接続点Ｍ４１との間には、ダイオードＤ４が設けられている。このダイオードＤ４は、カソード側が接続点Ｍ４１に接続され、アノード側が接続点Ｍ１に接続されている。これにより、図８の２点鎖線に示すように、定電圧電源４０から抵抗Ｒ３，接続点Ｍ４１を介して電流が回り込むことを防止することができる。

第４実施形態の効果について説明する。

スイッチＳＷのドレイン側（高電位側端子側）は、一般的に高電圧が印加されるため、ドレイン側の電気経路に対して回路を接続する場合、高耐圧ダイオードが必要となる。そこで、上記構成にすることにより、短絡検出回路６０とクランプ制御スイッチＴ３のそれぞれに対して、高耐圧ダイオードを設ける必要がなくなり、高耐圧のダイオードの数を減らすことが可能となる。

なお、第４実施形態では、第３実施形態の構成の一部を変更したが、第１実施形態及び第２実施形態において、同様の変更を行ってもよい。

（第５実施形態）
第３実施形態の構成の一部を以下に説明するように変更してもよい。なお、第３実施形態と同じ構成は、同じ符号を付して説明を省略している。

図９に示すように、第５実施形態の駆動回路Ｄｒでは、定電圧電源４０にコレクタが接続され、エミッタが充電抵抗体Ｒ１に接続されているトランジスタＴ６が設けられている。このトランジスタＴ６のベースは、抵抗Ｒ８を介して充電スイッチＴ１のソース側に接続されている。このため、充電スイッチＴ１がオンされると、トランジスタＴ６もオンされ、充電抵抗体Ｒ１を介してスイッチＳＷのゲートに定電圧電源４０の電源電圧が印加されることとなる。

また、抵抗Ｒ８とトランジスタＴ６のベースとの間の接続点Ｍ５１には、ダイオードＤ５のアノード側が接続されている。このダイオードＤ５のカソード側は、トランジスタＴ７のコレクタに接続されている。トランジスタＴ７のエミッタは、スイッチＳＷのソース側に接続されている。

また、クランプ部ｃｌとしてのツェナーダイオードＺＤのアノード側とスイッチＳＷのソース側を結ぶ電気経路上には、検出抵抗Ｒ７及び検出抵抗Ｒ６の直列接続体が設けられている。ツェナーダイオードＺＤに対して、検出抵抗Ｒ７、検出抵抗Ｒ６の順番で直列に接続されており、検出抵抗Ｒ７とツェナーダイオードＺＤとの接続点Ｍ５２は、コンパレータＣＭＰの反転入力端子（－入力端子）に接続されている。

また、検出抵抗Ｒ６と検出抵抗Ｒ７との接続点Ｍ５３は、トランジスタＴ７のベースに接続されている。トランジスタＴ７のベース電圧が、閾値電圧Ｖｔｈ（Ｔ７）を超えた場合、トランジスタＴ７がオンされるように構成されている。

このように構成された駆動回路Ｄｒの動作について説明する。

短絡時において、クランプ制御スイッチＴ３はオフされないため、ツェナーダイオードＺＤによりスイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）がクランプされる。その際、定電圧電源４０から充電抵抗体Ｒ１を介して供給される電流Ｉは、クランプ回路７０を介して、検出抵抗Ｒ７，Ｒ６に流れ込む。その電流Ｉが、Ｖｔｈ（Ｔ７）／Ｒ６で定まる電流値Ｉｔｈを超えると、トランジスタＴ７がオンされる。なお、「Ｒ６」は、検出抵抗Ｒ６の抵抗値である。

トランジスタＴ７がオンされると、トランジスタＴ６のベース電圧を抑制して、充電抵抗体Ｒ１を流れる電流Ｉ（クランプ回路７０に流れ込む電流Ｉ）が、電流値Ｉｔｈに維持されるように動作する。

そして、短絡時において、充電抵抗体Ｒ１を流れる電流Ｉの電流値が電流値Ｉｔｈに維持されると、検出抵抗Ｒ７とツェナーダイオードＺＤとの間の接続点Ｍ５２の電圧は、Ｖｔｈ（Ｔ７）＋Ｉｔｈ・Ｒ７に維持されることとなる。なお、「Ｒ７」は、検出抵抗Ｒ７の抵抗値である。コンパレータＣＭＰは、接続点Ｍ５２から入力される電圧が、Ｖｔｈ（Ｔ７）＋Ｉｔｈ・Ｒ７に達したか否かを監視することにより、短絡を検出する。

なお、第５実施形態において、クランプ制御スイッチＴ３のゲート電圧Ｖｇｓ（Ｔ３）が、ダイオードＤ１を介して放電する際の閾値は、検出抵抗Ｒ６，Ｒ７を設けたことに応じて異なることは説明するまでもない。ただし、当該閾値は、Ｖｇｍａｘよりも小さくなるように各値が設定されている。

また、第５実施形態において、クランプ部ｃｌによりスイッチＳＷのゲート電圧がクランプされているときにクランプ部ｃｌを流れる電流Ｉがクランプ電流に相当し、検出抵抗Ｒ６，Ｒ７がクランプ電流検出部に相当する。また、コンパレータＣＭＰが、短絡検出部に相当する。また、通常時における動作は、閾値が異なる以外ほぼ同様であるため、説明を省略する。

以上のように説明した第５実施形態の構成による効果について説明する。

上記構成では、ツェナーダイオードＺＤに接続され、ツェナーダイオードＺＤによりスイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）が制限されているときに電流Ｉが流れる検出抵抗Ｒ６及び検出抵抗Ｒ７を備えた。また、コンパレータＣＭＰは、検出抵抗Ｒ６及び検出抵抗Ｒ７に流れる電流Ｉに基づいて、短絡を検出する。具体的には、コンパレータＣＭＰは、接続点Ｍ５２から入力される電圧が、Ｖｔｈ（Ｔ７）＋Ｉｔｈ・Ｒ７に達したか否かを監視することにより、短絡を検出する。これにより、短絡検出回路６０を設けなくても、クランプ回路７０を利用することにより、短絡を検出することができる。

また、電流Ｉは、クランプが解除されることにより流れなくなるので、通常時（短絡していないとき）においてスイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）に影響を与えることがない。つまり、スイッチＳＷの開閉駆動に影響を与えることを防止できる。

なお、第５実施形態において、クランプ部ｃｌとなるツェナーダイオードＺＤを図１０に示すようにトランジスタＴＲ８、ツェナーダイオードＺＤ８及び抵抗Ｒ１０から構成される回路に変更してもよい。図１０におけるクランプ部ｃｌの構成は、図７で説明したクランプ部ｃｌの構成と同じである。

クランプ部ｃｌを図１０に示す回路に変更した場合において、トランジスタＴＲ８のコレクタは、検出抵抗Ｒ７及び検出抵抗Ｒ６を介して、スイッチＳＷのソースに接続される。このようにした場合、第５実施形態と同様に、短絡を検出することが可能となる。また、図９に示す回路構成と異なり、クランプ電圧を決定するツェナーダイオードＺＤ８と、検出抵抗Ｒ７，Ｒ６とが直列に接続されていない。このため、検出抵抗Ｒ７，Ｒ６を流れる電流Ｉによって、クランプ電圧が変動することを抑制することができる。

（変形例）
上記実施形態の変形例を以下に示す。

・上記各実施形態において、クランプ部ｃｌとして、ツェナーダイオードＺＤ（サージ吸収用ＴＶＳ、パワーツェナー）以外の構成を採用してもよい。例えば、図１１（ａ）に示すように、低電力（小電流）のツェナーダイオードＺＤ１～ＺＤ４を並列に接続したものをクランプ部ｃｌとして採用してもよい。その際、クランプ電流を各ツェナーダイオードＺＤ１～ＺＤ４の定格を超えないように分担させることが望ましい。これにより、クランプ精度を向上することができる。

また、例えば、図１１（ｂ）に示すように、クランプ部ｃｌを、トランジスタＴＲ８、ツェナーダイオードＺＤ８及び抵抗Ｒ１０を利用した回路構成にしてもよい。この回路構成は、図７と同じ構成であるので説明を省略する。このような回路構成にした場合、図１１（ａ）に示す回路構成に比較して、部品点数を抑制しつつ、良好なクランプ電圧の精度を得ることができる。

・上記第５実施形態において、検出抵抗Ｒ７を備えなくてもよい。また、電流を電流値Ｉｔｈに維持する（クランプする）必要がなければ、検出抵抗Ｒ６等を備えなくてもよい。つまり、クランプ電流検出部は、検出抵抗Ｒ６又は検出抵抗Ｒ７のいずれか一方だけであってもよい。

・上記第５実施形態において、図１２に示すように、回路構成を変更してもよい。図１２に示すように、クランプ部ｃｌとしてのツェナーダイオードＺＤのアノード側とスイッチＳＷのソース側を結ぶ電気経路上には、検出抵抗Ｒ１７が設けられている。検出抵抗Ｒ１７とツェナーダイオードＺＤとの接続点Ｍ５２は、コンパレータＣＭＰ１及びコンパレータＣＭＰ２の反転入力端子（－入力端子）に接続されている。

コンパレータＣＭＰ１は、接続点Ｍ５２の電圧が判定値Ｖｔ１に達したら、短絡を検出した旨を通知する検出信号を駆動制御器５０に出力する。コンパレータＣＭＰ２の出力端子は、トランジスタＴ７のベースに接続されており、接続点Ｍ５２の電圧が判定値Ｖｔ２（＞Ｖｔ１）を超えた場合、トランジスタＴ７をオンするように構成されている。

このように構成された駆動回路Ｄｒの動作について図１３に基づいて説明する。短絡時において、クランプ制御スイッチＴ３はオフされないため、ツェナーダイオードＺＤによりスイッチＳＷのゲート電圧Ｖｇｓ（ＳＷ）がクランプされる（時点ｔ１００）。その際、定電圧電源４０から充電抵抗体Ｒ１を介して供給される電流Ｉは、クランプ回路７０を介して、検出抵抗Ｒ１７に流れ込む。その電流Ｉが、Ｖｔ１／Ｒ１７で定まる電流値を超えると（時点ｔ１０１）、コンパレータＣＭＰ１は、短絡を検出した旨を通知する検出信号を駆動制御器５０に出力する。なお、「Ｒ１７」は、検出抵抗Ｒ１７の抵抗値である。つまり、コンパレータＣＭＰ１は、接続点Ｍ５２の電圧が判定値Ｖｔ１を超えると、短絡を検出した旨を通知する検出信号を出力する。

その後、電流Ｉが、Ｖｔ２／Ｒ１７で定まる電流値を超えると（時点ｔ１０２）、コンパレータＣＭＰ２は、トランジスタＴ７をオンする。つまり、コンパレータＣＭＰ２は、接続点Ｍ５２の電圧が判定値Ｖｔ２を超えた場合、トランジスタＴ７をオンする。トランジスタＴ７がオンされると、トランジスタＴ６のベース電圧を抑制して、充電抵抗体Ｒ１を流れる電流Ｉ（クランプ回路７０に流れ込む電流Ｉ）が、所定値に維持される。つまり、接続点Ｍ５２の電圧が一定（具体的には判定値Ｖｔ２）に維持される。
この変形例において、検出抵抗Ｒ１７がクランプ電流検出部に相当する。また、コンパレータＣＭＰ１が、短絡検出部に相当する。これにより、第５実施形態と同様の効果を得ることができる。

４０…定電圧電源、Ｄ１…ダイオード、Ｄｒ…駆動回路、ＳＷ…スイッチ、Ｔ３…クランプ制御スイッチ、ｃｌ…クランプ部、ＺＤ…ツェナーダイオード。

Claims (4)

1. スイッチング素子（ＳＷ）のゲート電圧を制御することにより前記スイッチング素子を開閉駆動させるスイッチング素子の駆動回路（Ｄｒ）において、
   前記スイッチング素子のゲート電圧を所定のクランプ電圧以下に制限するクランプ部（ｃｌ）と、
   前記スイッチング素子のゲートと前記クランプ部との間で通電状態及び通電遮断状態を切り替えるクランプ制御スイッチ（Ｔ３）と、
   前記クランプ制御スイッチのゲートにアノードが接続され、カソードが前記スイッチング素子の高電位側端子に接続されている第１のダイオード（Ｄ１）と、
   前記クランプ部に対して、直列に接続されている第２のダイオード（Ｄ３）と、を備え、
   前記クランプ制御スイッチは、
   前記スイッチング素子の高電位側端子における電圧が閾値よりも大きい場合には、電源（４０）から前記クランプ制御スイッチのゲートに所定の電源電圧が印加されて、前記スイッチング素子のゲートと前記クランプ部との間を通電状態に切り替え、前記クランプ部によって、前記スイッチング素子のゲート電圧を前記クランプ電圧以下に制限させる一方、
   前記スイッチング素子の高電位側端子における電圧が閾値以下である場合には、前記第１のダイオードを介して前記クランプ制御スイッチのゲート電圧が放電され、前記スイッチング素子のゲートと前記クランプ部との間を通電遮断状態に切り替えるように構成され、
   前記クランプ部の一端は、前記スイッチング素子の低電位側端子に接続されており、
   前記第２のダイオードは、前記スイッチング素子の低電位側端子側から前記スイッチング素子のゲート側への電流が流れることを規制し、
   前記クランプ制御スイッチの高電位側端子は、前記第２のダイオードを介して前記スイッチング素子のゲートに接続され、
   前記クランプ制御スイッチの低電位側端子は、前記クランプ部を介して前記スイッチング素子の低電位側端子に接続され、
   前記クランプ部の一端は、前記クランプ制御スイッチの低電位側端子と接続されているとともに、抵抗素子（Ｒ５）を介して、前記クランプ制御スイッチのゲート又は電源に接続されている、スイッチング素子の駆動回路。
2. スイッチング素子（ＳＷ）のゲート電圧を制御することにより前記スイッチング素子を開閉駆動させるスイッチング素子の駆動回路（Ｄｒ）において、
   前記スイッチング素子のゲート電圧を所定のクランプ電圧以下に制限するクランプ部（ｃｌ）と、
   前記スイッチング素子のゲートと前記クランプ部との間で通電状態及び通電遮断状態を切り替えるクランプ制御スイッチ（Ｔ３）と、
   前記クランプ制御スイッチのゲートにアノードが接続され、カソードが前記スイッチング素子の高電位側端子に接続されている第１のダイオード（Ｄ１）と、
   前記クランプ部に接続され、前記クランプ部により前記スイッチング素子のゲート電圧が制限されているときにクランプ電流が流れるクランプ電流検出部と、
   前記クランプ電流検出部に流れるクランプ電流に基づいて、短絡を検出する短絡検出部と、を備え、
   前記クランプ制御スイッチは、
   前記スイッチング素子の高電位側端子における電圧が閾値よりも大きい場合には、電源（４０）から前記クランプ制御スイッチのゲートに所定の電源電圧が印加されて、前記スイッチング素子のゲートと前記クランプ部との間を通電状態に切り替え、前記クランプ部によって、前記スイッチング素子のゲート電圧を前記クランプ電圧以下に制限させる一方、
   前記スイッチング素子の高電位側端子における電圧が閾値以下である場合には、前記第１のダイオードを介して前記クランプ制御スイッチのゲート電圧が放電され、前記スイッチング素子のゲートと前記クランプ部との間を通電遮断状態に切り替えるスイッチング素子の駆動回路。
3. 前記クランプ部は、エミッタが前記クランプ制御スイッチを介して前記スイッチング素子のゲート側に接続されるトランジスタ（ＴＲ８）と、カソードが前記トランジスタのベースに接続され、アノードが前記スイッチング素子の低電位側端子に接続されるツェナーダイオード（ＺＤ８）と、を有し、
   前記クランプ電流検出部は、一端が、前記トランジスタのコレクタに接続され、他端が前記スイッチング素子の低電位側端子に接続される検出抵抗である請求項２に記載のスイッチング素子の駆動回路。
4. 前記スイッチング素子の前記高電位側端子における電圧に基づいて、短絡を検出する短絡検出回路（６０）を備え、
   前記短絡検出回路は、前記第１のダイオードを介して前記スイッチング素子の前記高電位側端子に接続されている請求項１～３のうちいずれか１項に記載のスイッチング素子の駆動回路。

Images