JP2001345688A - 半導体スイッチング素子駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 瞬間的に増大する過電流を制御でき、かつ半
導体スイッチング素子の高速遮断ができるようにする。 【解決手段】 コレクタ電流Ｉｃがｉ１より大きくなる
と、ゲート端子４ａの電圧を瞬時に低減させる過電流制
限回路１０と、コレクタ電流Ｉｃがｉ２より大きくなる
と、まず、コレクタ電流Ｉｃを第１の傾きで低下させ、
その後、コレクタ電流Ｉｃがｉ３より小さくなると急な
第２の傾きで低下させる過電流保護回路２０とを備え
る。これにより、比較的短期間の過電流に対しては過電
流制限回路１０にてゲート電圧を瞬時に低減ができる。
また、比較的長期間の過電流に対しては過電圧保護回路
２０にて、電流変動による跳ね上がり電圧を防止しつつ
ＩＧＢＴ４の高速遮断を行なえる。さらに、過電流が発
生してからの時間に関係なくコレクタ電流Ｉｃがｉ３よ
り小さくなったときにＩＧＢＴ４を遮断しているため、
過電流が一定時間必ず流れることも防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、過電流保護機能を
有する半導体スイッチング素子駆動回路に関し、特に、
電気自動車等のモータ駆動回路に用いられるＩＧＢＴ等
を駆動する回路に適用して好適である。

【０００２】

【従来の技術】半導体スイッチング素子、例えばＩＧＢ
Ｔをモータ駆動用として用いる場合、負荷短絡等が発生
するとＩＧＢＴのコレクタ電流が急激に増大し、ＩＧＢ
Ｔが過電流破壊若しくは熱破壊されてしまう。このた
め、ＩＧＢＴが破壊されるのを防止するためには、過電
流を検出し、保護回路によりＩＧＢＴを短時間で遮断す
る必要がある。

【０００３】しかしながら、過電流相当のノイズが発生
する場合があるため、このようなノイズによる誤作動を
防止しなければならず、保護回路の高速化には限界があ
る。このため、誤作動の耐量を確保しつつ、ＩＧＢＴを
高速遮断するのは困難となっていた。

【０００４】また、ゲート電圧の遮断時に、通常の駆動
電圧から０Ｖへ高速で電圧を変化させるため、高速遮断
時の電流変化率−ｄＩ／ｄｔが大きくなり、配線インダ
クタンスに起因する跳ね上がり電圧が大きくなって、Ｉ
ＧＢＴが耐圧破壊される場合もある。

【０００５】これらの問題を解決するものとして、特開
平９−６４７０７号公報に示される半導体スイッチング
素子駆動回路がある。この公報に示される半導体スイッ
チング素子駆動回路を図１１に示す。

【０００６】この従来の半導体スイッチング素子駆動回
路は、図１１に示すように、ＩＧＢＴ１０１のゲート端
子１０１ａとセンス端子（電流検出用エミッタ端子）１
０１ｂとの間に、コンパレータ１０２とドライバ回路１
０３とによる遮断遅れ時間Ｔ１よりも高速にターンオン
する短絡保護トランジスタ１０４を設けると共に、ＩＧ
ＢＴ１０１のセンス端子１０１ｂとアースとの間にノイ
ズ防止用のコンデンサ１０５を設けた構成となってい
る。

【０００７】このような構成により、コンデンサ１０５
によってノイズによる誤作動を防止しつつ、負荷短絡に
よる過電流が発生すると、遅れ時間Ｔ１より速く短絡保
護トランジスタ１０４がターンオンしてＩＧＢＴ１０１
のゲート電圧Ｖｇを低下させ、遅れ時間Ｔ１経過すると
ドライバ回路１０３によってＩＧＢＴ１０１が遮断され
るようにしている。これにより、ノイズによる誤作動に
強く、かつＩＧＢＴ１０１を高速遮断できる半導体スイ
ッチング素子駆動回路を実現している。

【０００８】

【発明が解決しようとする課題】近年、高電圧が要求さ
れる電気自動車等のモータ駆動においてもＩＧＢＴ等が
使用されている。このような電気自動車等のモータ駆動
回路を図１２に示す。この図に示されるように、モータ
駆動回路には例えば３相の駆動回路が使用される。

【０００９】このようなモータ駆動回路では、モータ１
１０内の巻線同士がショートしたり各相への配線間でシ
ョートする負荷短絡や、図１２に示す上下に並べられた
ＩＧＢＴ１１１が誤作動により同時にオン状態となって
しまうアーム短絡の際には比較的短時間に非常に大きく
なる過電流（短絡電流）を発生させ、モータロック等の
際には短絡電流よりは小さくなる過電流を比較的長時間
発生させる。

【００１０】このようなモータ駆動回路に従来の半導体
スイッチング素子駆動回路を適用した場合、モータロッ
ク等による過電流については、上述した作動によってＩ
ＧＢＴ１０１を高速遮断し、ＩＧＢＴ１０１に流れるこ
とを防止できる。しかしながら、負荷短絡やアーム短絡
のように比較的短時間に非常に大きくなる短絡電流につ
いては、ノイズ除去のためのコンデンサ１０５の存在に
より瞬間的に対応することができず、ＩＧＢＴ１０１に
流れることを防止できない。そして、このとき流れる短
絡電流は、モータ駆動電圧が非常に高いことから、莫大
な大きさ（例えば定格電流の５倍以上）まで増大する。
このため、ＩＧＢＴが破壊されたりするという問題があ
る。

【００１１】また、従来の半導体スイッチング素子駆動
回路では遅れ時間Ｔ１が経過するまで過電流をオフでき
ないため、図１１に示される他のＩＧＢＴ１１１にも過
電流が供給され、モータシステム上問題がある。

【００１２】本発明は上記点に鑑みて、特に高電圧が要
求される装置において瞬間的に増大する過電流を制御で
き、かつ半導体スイッチング素子の高速遮断ができる半
導体スイッチング素子駆動回路を提供することを目的と
する。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、ゲート端子（４ａ）と
第１端子（４ｂ）及び第２端子（４ｃ）を有し、ゲート
端子への電圧印加により第１、第２端子間に主電流を流
す半導体スイッチング素子（４）と、主電流が所定時間
以上の間所定電流値（ｉ２）を超えるような過電流とな
る場合に、まず、該主電流を第１の傾斜で低下させ、そ
の後、該主電流を前記第１の傾斜よりも急な第２の傾斜
で低下させる過電流保護回路（２０）と、主電流が前記
所定時間よりも短い時間で前記過電流よりもさらに大き
な過電流となる場合に、ゲート端子の電圧を瞬時に低減
させる過電流制限回路（１０）と、を備えていることを
特徴としている。

【００１４】このように、比較的短期間で非常に大きく
なる過電流（短絡電流）に対しては、過電流制限回路に
より瞬時にゲート端子への電圧を低減させれば、負荷短
絡やアーム短絡等の際に過電流が半導体スイッチング素
子に流れないようにできる。また、モータロック等の際
に比較的長期間発生する短絡電流よりも小さい過電流に
対しては、過電流保護回路により、まず、主電流を第１
の傾きで低下させ、その後、主電流を第１の傾きよりも
急な第２の傾きで低下させれば、配線インダクタンスに
よる跳ね上がり電圧の影響を防止しつつ半導体スイッチ
ング素子の高速遮断を行なうことができる。これによ
り、瞬間的に増大する過電流を制御でき、かつ半導体ス
イッチング素子の高速遮断を行なうことができる。

【００１５】例えば、請求項２に示すように、過電流制
限回路は、回路内の遅れ時間より短時間で前記大きな過
電流となる場合に、ゲート端子の電圧を低減させるよう
にすればよい。

【００１６】請求項３に記載の発明においては、主電流
が第１の比較電流（ｉ１）より大きくなると、ゲート端
子の電圧を瞬時に低減させる過電流制限回路（１０）
と、主電流が第１の比較電流よりも低い第２の比較電流
（ｉ２）より大きくなると、まず、主電流を第１の傾き
で低下させ、その後、主電流が第２の比較電流よりも低
い第３の比較電流（ｉ３）より小さくなると第１の傾き
よりも急な第２の傾きで低下させる過電流保護回路（２
０）と、を備えていることを特徴としている。

【００１７】このように、主電流が第１の比較電流より
も大きくなったときに過電流制限回路にてゲート電圧を
瞬時に低減させることができる。また、主電流が第２の
比較電流よりも大きくなったときに主電流を第１の傾き
で低下させ、主電流が第３の比較電流よりも小さくなっ
たときに主電流を第１の傾きより急な第２の傾きで低下
させることにより、配線インダクタンスによる跳ね上が
り電圧の影響を防止しつつ半導体スイッチング素子の高
速遮断を行なうことができる。さらに、過電流が発生し
てからの時間に関係なく、主電流が第３の比較電流より
も小さくなったときに主電流を急に低下させるようにし
ているため、過電流が一定時間必ず流れてしまうことを
防止することもできる。

【００１８】請求項４に記載の発明では、半導体スイッ
チング素子は、主電流に比例したセンス電流を流すセン
ス端子（４ｄ）を備えており、過電流保護回路は、セン
ス電流に基づいて主電流が第２の比較電流より大きくな
るか否かを比較する第１比較手段と、センス電流に基づ
いて主電流が第３の比較電流より小さくなるか否かを比
較する第２比較手段とを備えていることを特徴としてい
る。

【００１９】このように、第１、第２比較手段により、
センス電流に基づいて主電流が第２の比較電流より大き
いか、若しくは主電流が第３の比較電流よりも小さいか
を検出することができる。

【００２０】請求項５に記載の発明においては、過電流
保護回路は、第１比較手段の出力に遅れ時間（Ｔ２）を
形成するディレイ回路（２２）を備え、遅れ時間経過後
に主電流を第１の傾きで低下させるようになっているこ
とを特徴としている。これにより、ノイズによるセンス
電流の変動によって過電流保護回路が半導体スイッチン
グ素子を遮断してしまうような誤作動を防止することが
できる。

【００２１】請求項６においては、第１比較手段により
主電流が第２の比較電流より大きくなったことが出力さ
れた後、第２比較手段の比較により主電流が第３の比較
電流より小さくなったことが出力されると、過電流保護
用トランジスタをオンさせゲート端子に印加される電圧
を低減させることを特徴としている。

【００２２】これにより、主電流が第１の比較電流より
も低い第２の比較電流より大きくなると、まず、主電流
を第１の傾きで低下させ、その後、主電流が第２の比較
電流よりも低い第３の比較電流より小さくなると第１の
傾きよりも急な第２の傾きで低下させることができる。

【００２３】例えば、請求項７に示すように、ディレイ
回路の出力を保持しておくラッチ回路（２３）と、ラッ
チ回路と第２比較手段の出力が入力されるアンド回路
（２５）とを備え、アンド回路の出力信号によって過電
流保護用トランジスタのオンオフを制御するようにすれ
ばよい。

【００２４】請求項８に記載の発明においては、過電流
制限回路は、ゲート端子にコレクタが接続されると共
に、センス電流に基づいてベースへの印加電圧が制御さ
れる過電流制限用トランジスタ（１３）を備えており、
センス電流に基づいて過電流制限用トランジスタをオン
させ、ゲート端子に印加される電圧を低減させるように
なっていることを特徴としている。

【００２５】このように構成された過電流制限回路によ
れば、過電流制限用トランジスタのターンオン時間を短
くすることができるため、比較的短時間に非常に大きく
なるような過電流（短絡電流）に対して瞬時に半導体ス
イッチング素子を遮断することができる。

【００２６】請求項１０に記載の発明では、ＩＧＢＴ
は、しきい値電圧（Ｖｔ）の異なる複数の素子が実質的
に並列接続されて構成されていることを特徴としてい
る。このように、しきい値の異なる複数の素子を実質的
に並列接続した形態でＩＧＢＴを構成すれば、しきい値
電圧が１種類の場合と比べてＶｇ−Ｉｃ特性を緩やかに
することができ、エミッタ−コレクタ間電圧Ｖｃｅにお
ける跳ね上がり電圧Ｈを低減することができる。

【００２７】例えば、請求項１１に示すように、複数の
異なる面方位それぞれにチャネルを形成するようにすれ
ば、各面方位においてしきい値電圧（Ｖｔ）を異ならせ
ることができる。そして、請求項１２に示すように、面
方位のうち１つを｛１００｝とすれば、この面方位が他
の面方位よりもしきい値電圧が低いことから、この面方
位と他の面方位とを使用することで、異なるしきい値電
圧を形成することができる。具体的には、請求項１３に
示すように、ＩＧＢＴのゲート端子が接続されるゲート
電極（３６）を、該ＩＧＢＴが形成される半導体基板
（３０）に対し、その上面形状が六角形状を成すように
構成し、該六角形状のうちの一辺における面方位を｛１
００｝とすれば良い。

【００２８】また、請求項１４に示すように、ＩＧＢＴ
のゲート端子が接続されるゲート電極（３６）を、該Ｉ
ＧＢＴが形成される半導体基板（３０）に対し、その上
面形状がストライプ状を成すように構成し、その両側に
おいてしきい値電圧が異ならせるようにしても良い。例
えば、請求項１５に示すように、半導体基板に対してし
きい値調整用のイオン注入を斜めに行うことで、ゲート
電極の両側のチャネルで構成される２種類のＩＧＢＴ素
子においてしきい値電圧が異なるようにできる。

【００２９】なお、請求項１６に示すように、電気自動
車又はハイブリッド自動車のモータのスイッチングを半
導体スイッチング素子にて行なう自動車用モータ駆動回
路に、本発明における半導体スイッチング素子駆動回路
を使用すると好適である。

【００３０】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。

【００３１】

【発明の実施の形態】（第１実施形態）図１に、本発明
の第１実施形態を適用した半導体スイッチング素子駆動
回路の回路構成を示す。この半導体スイッチング素子駆
動回路は、図６に示したような電気自動車等のモータ駆
動回路の各半導体スイッチング素子の駆動に使用される
ものである。以下、図１に基づいて半導体スイッチング
素子駆動回路の説明を行う。

【００３２】図１に示す半導体スイッチング素子駆動回
路は、ＰＷＭ信号などの入力信号１が入力される入力ロ
ジック回路２と、入力ロジック回路２によってオンオフ
制御されるドライバ回路３と、ドライバ回路３のオンオ
フに応じてスイッチングを行なうＩＧＢＴ４と、比較的
短時間に非常に大きくなる過電流（短絡電流）がＩＧＢ
Ｔ４に流れるのを制限する過電流制限回路１０と、ＩＧ
ＢＴ４にモータロック等の際に発生する短絡電流よりも
小さな過電流が流れないように保護する過電流保護回路
２０とを備えている。

【００３３】ドライバ回路３は、入力ロジック回路２に
よってオンオフ切替えが行なわれるソースドライバ３ａ
とシンクドライバ３ｂとからなるプッシュプル回路で構
成され、ソースドライバ３ａとシンクドライバ３ｂとの
接続点がゲート抵抗５を介してＩＧＢＴ４のゲート端子
４ａに接続されている。入力ロジック回路２はドライバ
回路３を介して、ＩＧＢＴ４のゲート端子４ａに電圧を
印加することにより、第１端子としてのコレクタ端子４
ｂと第２端子としてのエミッタ端子４ｃとの間にコレク
タ電流Ｉｃを流すようになっている。

【００３４】過電流制限回路１０には、ＩＧＢＴ４のセ
ンス端子４ｄに接続されたセンス抵抗１１、１２と、Ｉ
ＧＢＴ４のゲート端子４ａにコレクタが接続された過電
流制限用トランジスタ１３とが備えられている。なお、
センス端子４ｄは、ＩＧＢＴ４のコレクタ電流（主電
流）Ｉｃに比例した電流が流れる電流検出用端子であ
る。また、過電流制御回路１０には、両センス抵抗１
１、１２の間と過電流制限用トランジスタ１３のベース
との間に接続されたベース電流制限抵抗１４が備えられ
ている。このような構成により、センス端子４ｄを介し
てセンス電流が流れると、センス抵抗１１、１２が電流
検出手段として働き、これらセンス抵抗１１、１２によ
り分圧された電圧に基づいて過電流制限用トランジスタ
１３をオンさせるようになっている。ただし、これらセ
ンス抵抗１１、１２の各抵抗値は、比較的短時間に非常
に大きくなるような過電流が発生しようとした時に過電
流制限用トランジスタ１３がオンするように、コレクタ
電流Ｉｃが数１に示されるｉ１（第１の比較電流）にな
ったときに抵抗１２にかかる電圧が過電流制限用トラン
ジスタ１３のベース−エミッタ間電圧Ｖｂｅと同等にな
るような抵抗値に配分されている。

【００３５】

【数１】 ｉ１＝ｍ×Ｖｂｅ／Ｒ１ なお、ｍはＩＧＢＴ４のコレクタ電流Ｉｃとセンス電流
との比であり、コレクタ電流Ｉｃがセンス電流のｍ倍
（例えば１０⁴倍）となっていることを示している。ま
た、Ｒ１は抵抗１２の抵抗値を示している。

【００３６】このような構成の過電流制限回路１０は、
図５で示した従来の回路構成で付加されていたコンデン
サ１０５をなくしたものであり、コンデンサ１０５によ
る遅れ時間が発生しないようになっている。

【００３７】なお、上述したように、過電流制限回路１
０は比較的短時間に非常に大きくなるような過電流が発
生した場合にコレクタ電流Ｉｃを制限するようになって
いる。ここでいう比較的短時間とは、過電流保護回路２
０によって過電流を抑制できない所定時間、すなわち後
述する過電流保護用トランジスタ２６をオンさせるまで
の回路内の遅れ時間Ｔ２に相当し、この回路内遅れ時間
より短時間で過電流が許容電流を超える場合にコレクタ
電流Ｉｃが制限されるようになっている。

【００３８】過電流保護回路２０には、ＩＧＢＴ４のセ
ンス端子４ｄの電位と電圧Ｖ１とを比較する第１比較手
段としての第１のコンパレータ２１と、第１のコンパレ
ータ２１の出力を所定時間遅らせるディレイ回路２２
と、ディレイ回路２２の出力を一定時間保持するラッチ
回路２３とが備えられている。また、過電流保護回路２
０には、センス端子４ｄの電位と電圧Ｖ２とを比較する
第２比較手段としての第２のコンパレータ２４と、ラッ
チ回路２３と第２のコンパレータ２４の出力信号が入力
されるアンド回路２５、及びアンド回路２５からの信号
に基づいてオンオフ制御される過電流保護用トランジス
タ２６が備えられている。過電流保護用トランジスタ２
６のコレクタは、抵抗２７を介してＩＧＢＴ４のゲート
端子４ａに接続されており、ＩＧＢＴ４のゲート電圧を
低下させる役割を果たす。

【００３９】なお、第１のコンパレータ２１の比較電圧
Ｖ１は、コレクタ電流Ｉｃが数２で示すｉ２（第２の比
較電流）になったときに抵抗１１及び１２にかかる電圧
と同等にされている。なお、Ｒ２は抵抗１１の抵抗値を
示している。

【００４０】

【数２】 ｉ２＝ｍ×Ｖ１／（Ｒ１＋Ｒ２） また、第２のコンパレータ２４の比較電圧Ｖ２は、コレ
クタ電流Ｉｃが数３で示すｉ３（第３の比較電流）にな
ったときに抵抗１１及び１２にかかる電圧と同等にされ
ている。

【００４１】

【数３】 ｉ３＝ｍ×Ｖ２／（Ｒ１＋Ｒ２） すなわち、第１のコンパレータ２１の比較電圧Ｖ１と第
２の比較電圧Ｖ２は、Ｖ１＞Ｖ２の関係を満たしてお
り、比較的長時間発生する過電流に対して第１のコンパ
レータ２１の方が第２のコンパレータ２４よりも先に反
転信号を出力するようになっている。

【００４２】なお、ここでは、比較的長時間過電流が発
生する場合と説明しているが、この比較的長時間とは過
電流保護用トランジスタ２６をオンさせるまでの回路内
の遅れ時間に相当する。

【００４３】次に、上記構成の半導体スイッチング素子
駆動回路の作動について説明する。図２に、過電流が生
じた場合におけるタイミングチャートを示す。ただし、
図２において、（ａ）はＩＧＢＴ４のコレクタ電流Ｉ
ｃ、（ｂ）はラッチ回路２３の出力信号、（ｃ）はＩＧ
ＢＴ４のゲート電圧Ｖｇ、（ｄ）はＩＧＢＴ４のエミッ
タ−コレクタ間電圧Ｖｃｅを示しているものとする。

【００４４】まず、図２（ａ）中の期間ｔａで示される
ように負荷短絡やアーム短絡等が発生したときには、図
中の一点鎖線で示されるように、比較的短時間に非常に
大きな過電流となり、この大きな過電流が瞬間的（比較
的短時間）にＩＧＢＴ４に流れようとする。しかしなが
ら、コレクタ電流Ｉｃがｉ１に達すると、ＩＧＢＴ４の
センス端子４ｄ側に流れるセンス電流により、抵抗１２
の両端電圧が過電流制限用トランジスタのベース−エミ
ッタ間電圧Ｖｂｅまで上昇し、過電流制限用トランジス
タ１３をオンさせる。これにより、ＩＧＢＴ４のゲート
電圧が低下して、コレクタ電流Ｉｃの増大が制限され
る。

【００４５】このとき、従来のようにセンス端子４ｄに
おける電位固定するためのコンデンサ（図５参照）を配
置していないため、過電流制限用トランジスタ１３のタ
ーンオン時間は非常に短くなる。このため、コレクタ電
流Ｉｃの増加を瞬時に制限することができ、ＩＧＢＴ４
に莫大な過電流が流れ、ＩＧＢＴ４が破壊されることを
防止することができる。

【００４６】さらに、コレクタ電流Ｉｃがｉ２を超える
ため、第１のコンパレータ２１の出力信号が「ハイレベ
ル」となる。そして、この出力信号がディレイ回路２２
で時間Ｔ２だけ遅らされたのちラッチ回路２３で保持さ
れ、ラッチ回路２３の出力信号が「ハイレベル」とな
る。

【００４７】続いて、ラッチ回路２３からの「ハイレベ
ル」信号、つまりフェイル信号が入力ロジック回路２に
入力されると、入力ロジック回路２はシンクドライバ３
ｂをオンさせる。これにより、ＩＧＢＴ４のゲート電圧
が低下し、コレクタ電流Ｉｃが緩やかな第１の傾きで低
下してゆく。

【００４８】このとき、コレクタ電流減少時の−ｄＩ／
ｄｔによりＩＧＢＴ４のコレクタ−エミッタ間に跳ね上
がり電圧が発生するが、コレクタ電流Ｉｃが緩やかな傾
きで低下するようになっているため、跳ね上がり電圧は
大きくならない。

【００４９】そして、コレクタ電流Ｉｃがｉ３以下にな
ると、第２のコンパレータ２４の出力信号が「ハイレベ
ル」となり、ラッチ回路２３で保持されている「ハイレ
ベル」信号と第２のコンパレータ２４の「ハイレベル」
信号を受けて、アンド回路２５が「ハイレベル」信号を
出力し、過電流保護用トランジスタ２６をオンする。こ
れにより、ＩＧＢＴ４のゲート電圧が０Ｖまで急激に下
がり、コレクタ電流Ｉｃが第１の傾きより急な第２の傾
きで低下してＩＧＢＴ４が高速遮断される。

【００５０】また、このＩＧＢＴ４の遮断時にも、コレ
クタ電流減少時の−ｄＩ／ｄｔによりＩＧＢＴ４のコレ
クタ−エミッタ間に跳ね上がり電圧が発生する。

【００５１】これに対し、ＩＧＢＴ４の遮断をコレクタ
電流Ｉｃの大きさに基づいて行なっているため、跳ね上
がり電圧が十分に抑制できる程度の値にｉ３を設定して
おけば、跳ね上がり電圧による影響を受けないようにＩ
ＧＢＴ４の高速遮断を行うことができる。また、コレク
タ電流Ｉｃがｉ３以下になったときに、過電流が発生し
てからの時間に関係なく、ＩＧＢＴ４を高速遮断するよ
うにしているため、過電流が一定時間必ず流れてしまう
ことはなく、他のＩＧＢＴ４に過電流が供給されること
を防止することができる。

【００５２】一方、図２（ａ）中の期間ｔｂで示される
ように、モータロック等が発生した際には、短絡電流よ
りは小さな過電流が比較的長時間発生しようとする。こ
の場合には、コレクタ電流Ｉｃがｉ２を超えるが、ｉ１
を超えないため、コレクタ電流Ｉｃがｉ２を超えてから
時間Ｔ２経過後に、ＩＧＢＴ４のゲート電圧が低下し、
コレクタ電流Ｉｃが第１の傾きで低下してゆく。この
後、上記した期間ｔａの場合と同様にしてコレクタ電流
Ｉｃが低下し、ＩＧＢＴ４が高速遮断される。

【００５３】このように、本半導体スイッチング素子駆
動回路では、所定レベル以上の大電流（ｉ１）を検出し
た場合には、時間遅れなく瞬時に電流を制限し、上記所
定レベルよりも小さい中電流（ｉ２）を検出した場合に
は、時間遅れを形成してＩＧＢＴ４をソフトにオフさせ
て電流を減らしていき、所定の小電流（ｉ３）となった
ときに瞬時にＩＧＢＴ４をオフさせるようにしている。
換言すれば、コレクタ電流Ｉｃが大電流の場合は瞬時に
低下させ、中電流の場合は小電流に低下させたのち、小
電流をさらに低下させるという３段階の電流制御を行な
うようにしている。このため、比較的短時間に過電流が
莫大に大きくなる場合にも、比較的長時間過電流を発生
させる場合にも共に対応でき、いずれの場合にもＩＧＢ
Ｔ４に過電流が流れることを防止することができる。

【００５４】なお、本実施形態におけるｉ１〜ｉ３は、
ＩＧＢＴ４が使用される対象によって異なるが、ＩＧＢ
Ｔ４を電気自動車に使用する場合には、ｉ１が１２００
Ａ程度、ｉ２が８００Ａ程度、ｉ３が５００Ａ程度に設
定される。

【００５５】（第２実施形態）図３に、本発明の第２実
施形態における半導体スイッチング素子駆動回路の回路
構成を示す。本実施形態における半導体スイッチング素
子駆動回路は、第１実施形態に対して回路構成を部分的
に変更したものであるため、異なる部分についてのみ説
明する。

【００５６】図３に示すように、本実施形態における半
導体スイッチング素子駆動回路は、図１に示す半導体ス
イッチング素子駆動回路と比べて過電流保護用トランジ
スタ２６の構成が異なっている。すなわち、第２のコン
パレータ２４では、ＩＧＢＴ４のゲート電圧と所定電圧
（Ｖ３）とを比較するようになっており、この第２コン
パレータ２４の出力に基づいてコレクタ電流Ｉｃ低下の
傾き切替えが制御されるようになっている。

【００５７】このようにＩＧＢＴ４のゲート電圧が所定
電位となったときに過電流保護用トランジスタ２６がオ
ンするようにしても第１実施形態と同様の効果を得るこ
とができる。

【００５８】（第３実施形態）図４に、本発明の第３実
施形態における半導体スイッチング素子駆動回路の回路
構成を示す。本実施形態における半導体スイッチング素
子駆動回路は、第１実施形態に対して回路構成を部分的
に変更したものであるため、異なる部分についてのみ説
明する。

【００５９】図４に示すように、本実施形態では、ラッ
チ回路２３の出力信号に基づいて過電流保護用トランジ
スタ２６のオンオフを制御するように構成している。ま
た、ラッチ回路２３及び第２のコンパレータ２４の出力
信号が入力されるアンド回路２５の出力に基づいて、入
力ロジック回路２がドライバ回路３のオンオフを制御す
るように構成している。

【００６０】このため、比較的長時間過電流が発生しよ
うとした際には、まず、過電流保護用トランジスタ２６
がオンして電流を第１の傾きで低下させ、続いて、ドラ
イバ回路３のシンクドライバ３ｂをオンさせて電流を第
１の傾きより急な第２の傾きで低下させてＩＧＢＴ４を
高速遮断するようになっている。

【００６１】このように、コレクタ電流Ｉｃを中電流か
ら小電流に低下させる時には、過電流保護用トランジス
タ２６を使用し、小電流からさらに低下させる時には、
ドライバ回路３を使用するというようにしてもよい。な
お、ドライバ回路３とＩＧＢＴ４のゲート端子４ａとの
間の抵抗５の抵抗値を十分に小さくしておけば、ＩＧＢ
Ｔ４の電圧の低下（立下がり）を十分早くすることがで
きる。

【００６２】また、本実施形態では、ＩＧＢＴ４のゲー
ト端子４ａと過電流保護用トランジスタ２６のコレクタ
の間に、抵抗２７を直列接続していると共に、コンデン
サ２８を並列接続している。これにより、抵抗２７とコ
ンデンサ２８とで決定される時定数によって、コレクタ
電流Ｉｃを中電流から小電流に低下させる時の第１の傾
きを決定することができる。従って、抵抗２７やコンデ
ンサ２８を適宜選択することにより、半導体スイッチン
グ素子駆動回路が使用する対象に応じて上記傾きを設定
することが可能である。

【００６３】なお、ＩＧＢＴ４のゲート端子４ａとコン
デンサ２８との間にはダイオード２９が接続してある
が、このダイオード２９はコンデンサ２８に蓄わえられ
た電圧による電流の逆流を防止するためのものである。

【００６４】（第４実施形態）本実施形態では、上記各
実施形態に使用されているＩＧＢＴ４の具体的素子構造
について説明する。図５（ａ）に、本実施形態における
ＩＧＢＴ４の平面レイアウト構成を示し、（ｂ）に、
（ａ）のＡ−Ａ断面を示す。

【００６５】図５（ｂ）に示すように、ＩＧＢＴ４は、
ｐ⁺型基板３０に形成される。ｐ⁺型基板３０の表面側に
は、ｎ⁺型層３１及びｎ^-型層３２が形成されていると共
に、ｐ型ベース層３３が形成され、このｐ型ベース層３
３を貫通するようにトレンチ３４が形成されている。こ
のトレンチ３４にはゲート酸化膜３５を介してゲート電
極３６が形成されており、さらに、トレンチ３４の側面
にはｎ⁺型エミッタ領域３７が形成されている。また、
ｎ⁺型エミッタ領域３７の一部及びトレンチ３４の上部
を覆うように絶縁膜３８が形成され、この絶縁膜３８に
形成されたコンタクトホール３８ａを介してｎ⁺型エミ
ッタ領域３７及びｐ型ベース層３３に接続されるエミッ
タ電極３９が形成されている。そして、ｐ⁺型基板３０
の裏面側にコレクタ電極４０が形成されている。これら
の構成によりＩＧＢＴ４が形成されている。

【００６６】このようなＩＧＢＴ４においては、ゲート
電極３６に電圧を印加すると、トレンチ３４の側面にお
けるｐ型ベース層３３にチャネルが形成され、このチャ
ネルを通じてエミッタ−コレクタ間に電流が流れるよう
に作動する。

【００６７】このように動作するＩＧＢＴ４を、図５
（ａ）に示すように、ゲート電極３６、絶縁膜３８に形
成されたコンタクトホール３８ａ（すなわちエミッタ電
極３９のコンタクト部）等の上面形状が六角形を成すよ
うにＩＧＢＴ４を構成している。そして、六角形状の一
辺の面方位を｛１００｝とし、他の辺を｛１００｝面よ
りも高次の面方位として構成している。このような構成
では、チャネルとなる領域の面方位が異なることから、
各辺においてしきい値電圧Ｖｔが異なるものとなる。従
って、面方位が｛１００｝の一辺においては、面方位が
｛１００｝よりも高次の辺と比べ、しきい値電圧Ｖｔが
小さくなることが知られており、ＩＧＢＴ４が図６に示
されるような等価回路で示されることになる。

【００６８】この等価回路で示されるＩＧＢＴ４は、し
きい値電圧Ｖｔが異なる２つのＩＧＢＴαとＩＧＢＴβ
とを実質的に並列接続したものとなっており、このＩＧ
ＢＴ４のＶｇ−Ｉｃ特性を示すと図７の実線ように表さ
れる。すなわち、ＩＧＢＴαとＩＧＢＴβにおける特性
を合成したものがＩＧＢＴ４の特性となり、例えばプレ
ーナ型のＩＧＢＴのように全ての辺でしきい値電圧Ｖｔ
が同じとなるものと比べると、緩やかな特性を有するこ
とになる。このため、ＩＧＢＴ４のＶｃｅ−Ｉｃ特性が
図８のように表され、Ｖｃｅに対してＩｃが２段階にシ
フトして立ち上がるような状態となる。

【００６９】従って、ＩＧＢＴ４を上記構成とした場合
には、コレクタ電流Ｉｃの変化、及びエミッタ−コレク
タ間電圧Ｖｃｅは図９のように表され、コレクタ電流Ｉ
ｃの傾きが変化する際の変化点が２段階に別れるように
なり、エミッタ−コレクタ間電圧Ｖｃｅにおける跳ね上
がり電圧が低減される。

【００７０】以上説明したように、ＩＧＢＴ４のチャネ
ルが面方位の異なる少なくとも２つの面（上面形状で言
えば辺）で構成されるようにし、各面のしきい値電圧Ｖ
ｔが異なるようにすることで、面方位を１つとした場合
と比べてＶｇ−Ｉｃ特性を緩やかにすることができ、エ
ミッタ−コレクタ間電圧Ｖｃｅにおける跳ね上がり電圧
を低減することができる。

【００７１】（第５実施形態）上記実施形態では、ＩＧ
ＢＴ４の上面形状を六角形状とすることで、しきい値電
圧Ｖｔが異なるチャネルを形成しているが、本実施形態
のようにしても良い。

【００７２】図１０（ａ）に本実施形態におけるＩＧＢ
Ｔ４の上面形状を示す。この図に示すように、本実施形
態ではＩＧＢＴ４の上面形状をストライプ形状とし、ス
トライプ形状に並べられたトレンチの両側にチャネルが
形成されるような構成としている。なお、図１０（ａ）
に示すＩＧＢＴ４の断面形状は（ｂ）のように示され、
第４実施形態とほぼ同様の構成であるため、ここでは異
なる部分についてのみ説明する。

【００７３】本実施形態におけるＩＧＢＴ４は、ｐ型ベ
ース層のうちトレンチの両側の側面に位置する領域、つ
まりチャネルが形成される領域において、キャリア濃度
が異なっており、トレンチの両側において形成されるチ
ャネルのしきい値電圧Ｖｔが異なるように設定されてい
る。このような構成のＩＧＢＴ４は、例えばしきい値電
圧Ｖｔの調整用のイオン注入を図１０（ｂ）中に矢印で
示したような斜め方向で行い、トレンチの一方側につい
てのみイオン注入が成されるようにすることで形成され
る。

【００７４】このように、本実施形態のような構成とす
ることによってもＩＧＢＴ４のしきい値電圧Ｖｔを２つ
設けることができるため、チャネルが形成される領域の
面方位が同じであっても上記第４実施形態と同様の効果
を得ることができる。

【００７５】（他の実施形態）上記実施形態では、回路
内の遅れ時間がディレイ回路２２によって形成されると
して説明を行ったが、回路内の遅れ時間はＩＧＢＴ４の
ゲート電圧を低減するために必要とされる時間であるた
め、ディレイ回路２２を設けなくても必然と形成され
る。この場合、ディレイ回路２２を設けなくても過電流
相当のノイズによる誤作動を起こさない程度の遅れ時間
が形成されるようであれば、ディレイ回路２２を設ける
必要はない。

【００７６】上記第４、第５実施形態では、図５と図１
０の六角形セルとストライプセルについてのトレンチＭ
ＯＳ型で説明してきたが、プレーナ型の六角形セルにお
いても同様の効果を構成することができる。図５（ｂ）
のチャネル部（符号３４の表面の縦方向）が平面に構成
された従来のものでも六角形セル（図５（ａ））の半分
のセル（マスク使用）にチャネル部にイオン注入すれ
ば、図６のα、βの２種類のＶｔを持つＩＧＢＴが構成
できる。

【００７７】また、上記第４、第５実施形態において
は、上記第１〜第３実施形態に示したＩＧＢＴ４に対し
てしきい値電圧Ｖｔの異なるチャネルが形成される素子
構造を採用した例を示したが、パワーデバイスとして使
用されるスイッチング素子に対して上記構成を用いれ
ば、どのような回路構成に対しても上記各実施形態と同
様の効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態における半導体スイッチ
ング素子駆動回路の回路構成を示した図である。

【図２】図１に示す半導体スイッチング素子駆動回路の
各部分におけるタイムチャートを示した図である。

【図３】本発明の第２実施形態における半導体スイッチ
ング素子駆動回路の回路構成を示した図である。

【図４】本発明の第３実施形態における半導体スイッチ
ング素子駆動回路の回路構成を示した図である。

【図５】本発明の第４実施形態であって、半導体スイッ
チング素子駆動回路に使用されるＩＧＢＴの具体的な構
成例を示した図である。

【図６】図５に示すＩＧＢＴの等価回路を示す図であ
る。

【図７】図５に示すＩＧＢＴのＶｇ−Ｉｃ特性を示す図
である。

【図８】図５に示すＩＧＢＴのＶｃｅ−Ｉｃ特性を示す
図である。

【図９】図５に示すＩＧＢＴを用いた場合におけるコレ
クタ電流Ｉｃやエミッタ−コレクタ間電圧Ｖｃｅの変化
を示した図である。

【図１０】本発明の第５実施形態であって、半導体スイ
ッチング素子駆動回路に使用されるＩＧＢＴの具体的な
構成例を示した図である。

【図１１】従来の半導体スイッチング素子駆動回路の回
路構成を示した図である。

【図１２】半導体スイッチング素子駆動回路をモータ駆
動回路として用いる場合の回路構成を示した図である。

【符号の説明】

２…入力ロジック回路、３…ドライバ回路、４…ＩＧＢ
Ｔ、４ａ…ゲート端子、４ｂ…センス端子、１０…過電
流制限回路、１１…抵抗、１２…抵抗、１３…過電流制
限用トランジスタ、２０…過電流保護回路、２１、２４
…第１、第２のコンパレータ、２２…ディレイ回路、２
３…ラッチ回路、２５…アンド回路、２６…過電流保護
用トランジスタ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｍ 1/00 Ｈ０２Ｍ 1/00 Ｈ 7/48 7/48 Ｍ 7/5387 7/5387 Ｚ (72)発明者 牧野 友厚 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 都築 幸夫 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5G004 AA04 AB02 BA03 BA04 CA05 DA02 DC01 DC04 DC07 EA01 5G053 AA01 AA02 BA01 BA04 CA02 DA02 EB01 EC03 FA04 5H007 AA06 AA17 BB06 CA01 CB04 CB05 CC23 DA05 DB03 DC02 FA03 FA13 FA18 5H740 AA03 BA13 BB01 BB05 BB07 BB09 KK01 LL05 MM11 NN17 5J055 AX34 AX55 AX64 BX16 CX20 DX09 DX55 EX06 EX12 EX22 EY01 EY17 EZ25 EZ31 EZ50 FX12 FX17 FX32 FX36 GX01 GX04

Claims (16)

【特許請求の範囲】
1. 【請求項１】 ゲート端子（４ａ）と第１端子（４ｂ）
   及び第２端子（４ｃ）を有し、ゲート端子への電圧印加
   により前記第１、第２端子間に主電流を流す半導体スイ
   ッチング素子（４）と、 前記主電流が所定時間以上の間所定電流値（ｉ２）を超
   えるような過電流となる場合に、まず、該主電流を第１
   の傾斜で低下させ、その後、該主電流を前記第１の傾斜
   よりも急な第２の傾斜で低下させる過電流保護回路（２
   ０）と、 前記主電流が前記所定時間よりも短時間で前記過電流よ
   りもさらに大きな過電流となる場合に、前記ゲート端子
   の電圧を瞬時に低減させる過電流制限回路（１０）と、
   を備えていることを特徴とする半導体スイッチング素子
   駆動回路。
2. 【請求項２】 前記過電流制限回路は、前記過電流保護
   回路内の遅れ時間より短時間で前記大きな過電流となる
   場合に、前記ゲート端子の電圧を低減させるようになっ
   ていることを特徴とする請求項１に記載の半導体スイッ
   チング素子駆動回路。
3. 【請求項３】 ゲート端子（４ａ）と第１端子（４ｂ）
   及び第２端子（４ｃ）を有し、ゲート端子への電圧印加
   により前記第１、第２端子間に主電流を流す半導体スイ
   ッチング素子（４）と、 前記主電流が第１の比較電流（ｉ１）より大きくなる
   と、前記ゲート端子の電圧を瞬時に低減させる過電流制
   限回路（１０）と、 前記主電流が前記第１の比較電流よりも低い第２の比較
   電流（ｉ２）より大きくなると、まず、該主電流を第１
   の傾きで低下させ、その後、該主電流が前記第２の比較
   電流よりも低い第３の比較電流（ｉ３）より小さくなる
   と前記第１の傾きよりも急な第２の傾きで低下させる過
   電流保護回路（２０）と、を備えていることを特徴とす
   る半導体スイッチング素子駆動回路。
4. 【請求項４】 前記半導体スイッチング素子は、前記主
   電流に比例したセンス電流を流すセンス端子（４ｄ）を
   備えており、 前記過電流保護回路は、前記センス電流に基づいて前記
   主電流が前記第２の比較電流より大きくなるか否かを比
   較する第１比較手段と、前記センス電流に基づいて前記
   主電流が前記第３の比較電流より小さくなるか否かを比
   較する第２比較手段とを備えていることを特徴とする請
   求項３に記載の半導体スイッチング素子駆動回路。
5. 【請求項５】 前記過電流保護回路は、前記第１比較手
   段の出力に遅れ時間（Ｔ２）を形成するディレイ回路
   （２２）を備え、 前記遅れ時間経過後に前記主電流を前記第１の傾きで低
   下させるようになっていることを特徴とする請求項４に
   記載の半導体スイッチング素子駆動回路。
6. 【請求項６】 前記過電流保護回路は、前記ゲート端子
   にコレクタが接続された過電流保護用トランジスタ（２
   ６）を備えており、 前記第１比較手段により前記主電流が前記第２の比較電
   流より大きくなったことが出力された後、前記第２比較
   手段の比較により前記主電流が前記第３の比較電流より
   小さくなったことが出力されると、前記過電流保護用ト
   ランジスタをオンさせ前記ゲート端子に印加される電圧
   を低減させるようになっていることを特徴とする請求項
   ５に記載の半導体スイッチング素子駆動回路。
7. 【請求項７】 前記過電流保護回路は、 前記ディレイ回路の出力を保持しておくラッチ回路（２
   ３）と、 前記ラッチ回路と前記第２比較手段の出力が入力される
   アンド回路（２５）とを備えており、 前記アンド回路の出力信号によって前記過電流保護用ト
   ランジスタのオンオフを制御するようになっていること
   を特徴とする請求項６に記載の半導体スイッチング素子
   駆動回路。
8. 【請求項８】 前記半導体スイッチング素子は、前記主
   電流に比例したセンス電流を流すセンス端子（４ｄ）を
   備えており、 前記過電流制限回路は、前記ゲート端子にコレクタが接
   続されると共に、前記センス電流に基づいてベースへの
   印加電圧が制御される過電流制限用トランジスタ（１
   ３）を備えており、 前記センス電流に基づいて前記過電流制限用トランジス
   タをオンさせ、前記ゲート端子に印加される電圧を低減
   させるようになっていることを特徴とする請求項１乃至
   ７のいずれか１つに記載の半導体スイッチング素子駆動
   回路。
9. 【請求項９】 前記半導体スイッチング素子は、前記第
   １端子をコレクタ端子（４ｂ）とし、前記第２端子をエ
   ミッタ端子（４ｃ）とするＩＧＢＴ（４）であることを
   特徴とする請求項１乃至８のいずれか１つに記載の半導
   体スイッチング素子駆動回路。
10. 【請求項１０】 前記ＩＧＢＴは、しきい値電圧（Ｖ
    ｔ）の異なる複数の素子が実質的に並列接続されて構成
    されていることを特徴とする請求項１乃至９のいずれか
    １つに記載の半導体スイッチング素子駆動回路。
11. 【請求項１１】 前記ＩＧＢＴは、複数の異なる面方位
    それぞれにチャネルを形成するように構成され、各面方
    位においてしきい値電圧（Ｖｔ）が異なっていることを
    特徴とする請求項１乃至９に記載の半導体スイッチング
    素子駆動回路。
12. 【請求項１２】 前記面方位のうち１つが｛１００｝と
    なっていることを特徴とする請求項１１に記載の半導体
    スイッチング素子駆動回路。
13. 【請求項１３】 前記ＩＧＢＴの前記ゲート端子が接続
    されるゲート電極（３６）は、該ＩＧＢＴが形成される
    半導体基板（３０）に対し、その上面形状が六角形状を
    成しており、該六角形状のうちの一辺における前記面方
    位が｛１００｝となっていることを特徴とする請求項１
    ２に記載の半導体スイッチング素子駆動回路。
14. 【請求項１４】 前記ＩＧＢＴの前記ゲート端子が接続
    されるゲート電極（３６）は、該ＩＧＢＴが形成される
    半導体基板（３０）に対し、その上面形状がストライプ
    状を成しており、該ストライプ状に形成された前記ゲー
    ト電極の両側においてチャネルを形成するように構成さ
    れ、該ゲート電極の両側において前記しきい値電圧が異
    なっていることを特徴とする請求項１０に記載の半導体
    スイッチング素子駆動回路。
15. 【請求項１５】 前記半導体基板に対してしきい値調整
    用のイオン注入が斜めに行われることで、前記ゲート電
    極の両側においてしきい値電圧が異なるようになってい
    ることを特徴とする請求項１４に記載の半導体スイッチ
    ング素子駆動回路。
16. 【請求項１６】 電気自動車又はハイブリッド自動車の
    モータの制御を半導体スイッチング素子にて行なう自動
    車用モータ駆動回路において、 前記半導体スイッチング素子の駆動に、請求項１乃至１
    ５に記載の半導体スイッチング素子駆動回路が使用され
    ていることを特徴とする自動車用モータ駆動回路。