JP2001345688A - 半導体スイッチング素子駆動回路 - Google Patents

半導体スイッチング素子駆動回路

Info

Publication number
JP2001345688A
JP2001345688A JP2001027323A JP2001027323A JP2001345688A JP 2001345688 A JP2001345688 A JP 2001345688A JP 2001027323 A JP2001027323 A JP 2001027323A JP 2001027323 A JP2001027323 A JP 2001027323A JP 2001345688 A JP2001345688 A JP 2001345688A
Authority
JP
Japan
Prior art keywords
current
circuit
overcurrent
switching element
semiconductor switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001027323A
Other languages
English (en)
Other versions
JP4356248B2 (ja
Inventor
Yutaka Fukuda
豊 福田
Ryoichi Okuda
良一 奥田
Tomoatsu Makino
友厚 牧野
Yukio Tsuzuki
幸夫 都築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001027323A priority Critical patent/JP4356248B2/ja
Priority to US09/819,715 priority patent/US6717785B2/en
Publication of JP2001345688A publication Critical patent/JP2001345688A/ja
Application granted granted Critical
Publication of JP4356248B2 publication Critical patent/JP4356248B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】 【課題】 瞬間的に増大する過電流を制御でき、かつ半
導体スイッチング素子の高速遮断ができるようにする。 【解決手段】 コレクタ電流Icがi1より大きくなる
と、ゲート端子4aの電圧を瞬時に低減させる過電流制
限回路10と、コレクタ電流Icがi2より大きくなる
と、まず、コレクタ電流Icを第1の傾きで低下させ、
その後、コレクタ電流Icがi3より小さくなると急な
第2の傾きで低下させる過電流保護回路20とを備え
る。これにより、比較的短期間の過電流に対しては過電
流制限回路10にてゲート電圧を瞬時に低減ができる。
また、比較的長期間の過電流に対しては過電圧保護回路
20にて、電流変動による跳ね上がり電圧を防止しつつ
IGBT4の高速遮断を行なえる。さらに、過電流が発
生してからの時間に関係なくコレクタ電流Icがi3よ
り小さくなったときにIGBT4を遮断しているため、
過電流が一定時間必ず流れることも防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、過電流保護機能を
有する半導体スイッチング素子駆動回路に関し、特に、
電気自動車等のモータ駆動回路に用いられるIGBT等
を駆動する回路に適用して好適である。
【0002】
【従来の技術】半導体スイッチング素子、例えばIGB
Tをモータ駆動用として用いる場合、負荷短絡等が発生
するとIGBTのコレクタ電流が急激に増大し、IGB
Tが過電流破壊若しくは熱破壊されてしまう。このた
め、IGBTが破壊されるのを防止するためには、過電
流を検出し、保護回路によりIGBTを短時間で遮断す
る必要がある。
【0003】しかしながら、過電流相当のノイズが発生
する場合があるため、このようなノイズによる誤作動を
防止しなければならず、保護回路の高速化には限界があ
る。このため、誤作動の耐量を確保しつつ、IGBTを
高速遮断するのは困難となっていた。
【0004】また、ゲート電圧の遮断時に、通常の駆動
電圧から0Vへ高速で電圧を変化させるため、高速遮断
時の電流変化率−dI/dtが大きくなり、配線インダ
クタンスに起因する跳ね上がり電圧が大きくなって、I
GBTが耐圧破壊される場合もある。
【0005】これらの問題を解決するものとして、特開
平9−64707号公報に示される半導体スイッチング
素子駆動回路がある。この公報に示される半導体スイッ
チング素子駆動回路を図11に示す。
【0006】この従来の半導体スイッチング素子駆動回
路は、図11に示すように、IGBT101のゲート端
子101aとセンス端子(電流検出用エミッタ端子)1
01bとの間に、コンパレータ102とドライバ回路1
03とによる遮断遅れ時間T1よりも高速にターンオン
する短絡保護トランジスタ104を設けると共に、IG
BT101のセンス端子101bとアースとの間にノイ
ズ防止用のコンデンサ105を設けた構成となってい
る。
【0007】このような構成により、コンデンサ105
によってノイズによる誤作動を防止しつつ、負荷短絡に
よる過電流が発生すると、遅れ時間T1より速く短絡保
護トランジスタ104がターンオンしてIGBT101
のゲート電圧Vgを低下させ、遅れ時間T1経過すると
ドライバ回路103によってIGBT101が遮断され
るようにしている。これにより、ノイズによる誤作動に
強く、かつIGBT101を高速遮断できる半導体スイ
ッチング素子駆動回路を実現している。
【0008】
【発明が解決しようとする課題】近年、高電圧が要求さ
れる電気自動車等のモータ駆動においてもIGBT等が
使用されている。このような電気自動車等のモータ駆動
回路を図12に示す。この図に示されるように、モータ
駆動回路には例えば3相の駆動回路が使用される。
【0009】このようなモータ駆動回路では、モータ1
10内の巻線同士がショートしたり各相への配線間でシ
ョートする負荷短絡や、図12に示す上下に並べられた
IGBT111が誤作動により同時にオン状態となって
しまうアーム短絡の際には比較的短時間に非常に大きく
なる過電流(短絡電流)を発生させ、モータロック等の
際には短絡電流よりは小さくなる過電流を比較的長時間
発生させる。
【0010】このようなモータ駆動回路に従来の半導体
スイッチング素子駆動回路を適用した場合、モータロッ
ク等による過電流については、上述した作動によってI
GBT101を高速遮断し、IGBT101に流れるこ
とを防止できる。しかしながら、負荷短絡やアーム短絡
のように比較的短時間に非常に大きくなる短絡電流につ
いては、ノイズ除去のためのコンデンサ105の存在に
より瞬間的に対応することができず、IGBT101に
流れることを防止できない。そして、このとき流れる短
絡電流は、モータ駆動電圧が非常に高いことから、莫大
な大きさ(例えば定格電流の5倍以上)まで増大する。
このため、IGBTが破壊されたりするという問題があ
る。
【0011】また、従来の半導体スイッチング素子駆動
回路では遅れ時間T1が経過するまで過電流をオフでき
ないため、図11に示される他のIGBT111にも過
電流が供給され、モータシステム上問題がある。
【0012】本発明は上記点に鑑みて、特に高電圧が要
求される装置において瞬間的に増大する過電流を制御で
き、かつ半導体スイッチング素子の高速遮断ができる半
導体スイッチング素子駆動回路を提供することを目的と
する。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、ゲート端子(4a)と
第1端子(4b)及び第2端子(4c)を有し、ゲート
端子への電圧印加により第1、第2端子間に主電流を流
す半導体スイッチング素子(4)と、主電流が所定時間
以上の間所定電流値(i2)を超えるような過電流とな
る場合に、まず、該主電流を第1の傾斜で低下させ、そ
の後、該主電流を前記第1の傾斜よりも急な第2の傾斜
で低下させる過電流保護回路(20)と、主電流が前記
所定時間よりも短い時間で前記過電流よりもさらに大き
な過電流となる場合に、ゲート端子の電圧を瞬時に低減
させる過電流制限回路(10)と、を備えていることを
特徴としている。
【0014】このように、比較的短期間で非常に大きく
なる過電流(短絡電流)に対しては、過電流制限回路に
より瞬時にゲート端子への電圧を低減させれば、負荷短
絡やアーム短絡等の際に過電流が半導体スイッチング素
子に流れないようにできる。また、モータロック等の際
に比較的長期間発生する短絡電流よりも小さい過電流に
対しては、過電流保護回路により、まず、主電流を第1
の傾きで低下させ、その後、主電流を第1の傾きよりも
急な第2の傾きで低下させれば、配線インダクタンスに
よる跳ね上がり電圧の影響を防止しつつ半導体スイッチ
ング素子の高速遮断を行なうことができる。これによ
り、瞬間的に増大する過電流を制御でき、かつ半導体ス
イッチング素子の高速遮断を行なうことができる。
【0015】例えば、請求項2に示すように、過電流制
限回路は、回路内の遅れ時間より短時間で前記大きな過
電流となる場合に、ゲート端子の電圧を低減させるよう
にすればよい。
【0016】請求項3に記載の発明においては、主電流
が第1の比較電流(i1)より大きくなると、ゲート端
子の電圧を瞬時に低減させる過電流制限回路(10)
と、主電流が第1の比較電流よりも低い第2の比較電流
(i2)より大きくなると、まず、主電流を第1の傾き
で低下させ、その後、主電流が第2の比較電流よりも低
い第3の比較電流(i3)より小さくなると第1の傾き
よりも急な第2の傾きで低下させる過電流保護回路(2
0)と、を備えていることを特徴としている。
【0017】このように、主電流が第1の比較電流より
も大きくなったときに過電流制限回路にてゲート電圧を
瞬時に低減させることができる。また、主電流が第2の
比較電流よりも大きくなったときに主電流を第1の傾き
で低下させ、主電流が第3の比較電流よりも小さくなっ
たときに主電流を第1の傾きより急な第2の傾きで低下
させることにより、配線インダクタンスによる跳ね上が
り電圧の影響を防止しつつ半導体スイッチング素子の高
速遮断を行なうことができる。さらに、過電流が発生し
てからの時間に関係なく、主電流が第3の比較電流より
も小さくなったときに主電流を急に低下させるようにし
ているため、過電流が一定時間必ず流れてしまうことを
防止することもできる。
【0018】請求項4に記載の発明では、半導体スイッ
チング素子は、主電流に比例したセンス電流を流すセン
ス端子(4d)を備えており、過電流保護回路は、セン
ス電流に基づいて主電流が第2の比較電流より大きくな
るか否かを比較する第1比較手段と、センス電流に基づ
いて主電流が第3の比較電流より小さくなるか否かを比
較する第2比較手段とを備えていることを特徴としてい
る。
【0019】このように、第1、第2比較手段により、
センス電流に基づいて主電流が第2の比較電流より大き
いか、若しくは主電流が第3の比較電流よりも小さいか
を検出することができる。
【0020】請求項5に記載の発明においては、過電流
保護回路は、第1比較手段の出力に遅れ時間(T2)を
形成するディレイ回路(22)を備え、遅れ時間経過後
に主電流を第1の傾きで低下させるようになっているこ
とを特徴としている。これにより、ノイズによるセンス
電流の変動によって過電流保護回路が半導体スイッチン
グ素子を遮断してしまうような誤作動を防止することが
できる。
【0021】請求項6においては、第1比較手段により
主電流が第2の比較電流より大きくなったことが出力さ
れた後、第2比較手段の比較により主電流が第3の比較
電流より小さくなったことが出力されると、過電流保護
用トランジスタをオンさせゲート端子に印加される電圧
を低減させることを特徴としている。
【0022】これにより、主電流が第1の比較電流より
も低い第2の比較電流より大きくなると、まず、主電流
を第1の傾きで低下させ、その後、主電流が第2の比較
電流よりも低い第3の比較電流より小さくなると第1の
傾きよりも急な第2の傾きで低下させることができる。
【0023】例えば、請求項7に示すように、ディレイ
回路の出力を保持しておくラッチ回路(23)と、ラッ
チ回路と第2比較手段の出力が入力されるアンド回路
(25)とを備え、アンド回路の出力信号によって過電
流保護用トランジスタのオンオフを制御するようにすれ
ばよい。
【0024】請求項8に記載の発明においては、過電流
制限回路は、ゲート端子にコレクタが接続されると共
に、センス電流に基づいてベースへの印加電圧が制御さ
れる過電流制限用トランジスタ(13)を備えており、
センス電流に基づいて過電流制限用トランジスタをオン
させ、ゲート端子に印加される電圧を低減させるように
なっていることを特徴としている。
【0025】このように構成された過電流制限回路によ
れば、過電流制限用トランジスタのターンオン時間を短
くすることができるため、比較的短時間に非常に大きく
なるような過電流(短絡電流)に対して瞬時に半導体ス
イッチング素子を遮断することができる。
【0026】請求項10に記載の発明では、IGBT
は、しきい値電圧(Vt)の異なる複数の素子が実質的
に並列接続されて構成されていることを特徴としてい
る。このように、しきい値の異なる複数の素子を実質的
に並列接続した形態でIGBTを構成すれば、しきい値
電圧が1種類の場合と比べてVg−Ic特性を緩やかに
することができ、エミッタ−コレクタ間電圧Vceにお
ける跳ね上がり電圧Hを低減することができる。
【0027】例えば、請求項11に示すように、複数の
異なる面方位それぞれにチャネルを形成するようにすれ
ば、各面方位においてしきい値電圧(Vt)を異ならせ
ることができる。そして、請求項12に示すように、面
方位のうち1つを{100}とすれば、この面方位が他
の面方位よりもしきい値電圧が低いことから、この面方
位と他の面方位とを使用することで、異なるしきい値電
圧を形成することができる。具体的には、請求項13に
示すように、IGBTのゲート端子が接続されるゲート
電極(36)を、該IGBTが形成される半導体基板
(30)に対し、その上面形状が六角形状を成すように
構成し、該六角形状のうちの一辺における面方位を{1
00}とすれば良い。
【0028】また、請求項14に示すように、IGBT
のゲート端子が接続されるゲート電極(36)を、該I
GBTが形成される半導体基板(30)に対し、その上
面形状がストライプ状を成すように構成し、その両側に
おいてしきい値電圧が異ならせるようにしても良い。例
えば、請求項15に示すように、半導体基板に対してし
きい値調整用のイオン注入を斜めに行うことで、ゲート
電極の両側のチャネルで構成される2種類のIGBT素
子においてしきい値電圧が異なるようにできる。
【0029】なお、請求項16に示すように、電気自動
車又はハイブリッド自動車のモータのスイッチングを半
導体スイッチング素子にて行なう自動車用モータ駆動回
路に、本発明における半導体スイッチング素子駆動回路
を使用すると好適である。
【0030】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【0031】
【発明の実施の形態】(第1実施形態)図1に、本発明
の第1実施形態を適用した半導体スイッチング素子駆動
回路の回路構成を示す。この半導体スイッチング素子駆
動回路は、図6に示したような電気自動車等のモータ駆
動回路の各半導体スイッチング素子の駆動に使用される
ものである。以下、図1に基づいて半導体スイッチング
素子駆動回路の説明を行う。
【0032】図1に示す半導体スイッチング素子駆動回
路は、PWM信号などの入力信号1が入力される入力ロ
ジック回路2と、入力ロジック回路2によってオンオフ
制御されるドライバ回路3と、ドライバ回路3のオンオ
フに応じてスイッチングを行なうIGBT4と、比較的
短時間に非常に大きくなる過電流(短絡電流)がIGB
T4に流れるのを制限する過電流制限回路10と、IG
BT4にモータロック等の際に発生する短絡電流よりも
小さな過電流が流れないように保護する過電流保護回路
20とを備えている。
【0033】ドライバ回路3は、入力ロジック回路2に
よってオンオフ切替えが行なわれるソースドライバ3a
とシンクドライバ3bとからなるプッシュプル回路で構
成され、ソースドライバ3aとシンクドライバ3bとの
接続点がゲート抵抗5を介してIGBT4のゲート端子
4aに接続されている。入力ロジック回路2はドライバ
回路3を介して、IGBT4のゲート端子4aに電圧を
印加することにより、第1端子としてのコレクタ端子4
bと第2端子としてのエミッタ端子4cとの間にコレク
タ電流Icを流すようになっている。
【0034】過電流制限回路10には、IGBT4のセ
ンス端子4dに接続されたセンス抵抗11、12と、I
GBT4のゲート端子4aにコレクタが接続された過電
流制限用トランジスタ13とが備えられている。なお、
センス端子4dは、IGBT4のコレクタ電流(主電
流)Icに比例した電流が流れる電流検出用端子であ
る。また、過電流制御回路10には、両センス抵抗1
1、12の間と過電流制限用トランジスタ13のベース
との間に接続されたベース電流制限抵抗14が備えられ
ている。このような構成により、センス端子4dを介し
てセンス電流が流れると、センス抵抗11、12が電流
検出手段として働き、これらセンス抵抗11、12によ
り分圧された電圧に基づいて過電流制限用トランジスタ
13をオンさせるようになっている。ただし、これらセ
ンス抵抗11、12の各抵抗値は、比較的短時間に非常
に大きくなるような過電流が発生しようとした時に過電
流制限用トランジスタ13がオンするように、コレクタ
電流Icが数1に示されるi1(第1の比較電流)にな
ったときに抵抗12にかかる電圧が過電流制限用トラン
ジスタ13のベース−エミッタ間電圧Vbeと同等にな
るような抵抗値に配分されている。
【0035】
【数1】 i1=m×Vbe/R1 なお、mはIGBT4のコレクタ電流Icとセンス電流
との比であり、コレクタ電流Icがセンス電流のm倍
(例えば104倍)となっていることを示している。ま
た、R1は抵抗12の抵抗値を示している。
【0036】このような構成の過電流制限回路10は、
図5で示した従来の回路構成で付加されていたコンデン
サ105をなくしたものであり、コンデンサ105によ
る遅れ時間が発生しないようになっている。
【0037】なお、上述したように、過電流制限回路1
0は比較的短時間に非常に大きくなるような過電流が発
生した場合にコレクタ電流Icを制限するようになって
いる。ここでいう比較的短時間とは、過電流保護回路2
0によって過電流を抑制できない所定時間、すなわち後
述する過電流保護用トランジスタ26をオンさせるまで
の回路内の遅れ時間T2に相当し、この回路内遅れ時間
より短時間で過電流が許容電流を超える場合にコレクタ
電流Icが制限されるようになっている。
【0038】過電流保護回路20には、IGBT4のセ
ンス端子4dの電位と電圧V1とを比較する第1比較手
段としての第1のコンパレータ21と、第1のコンパレ
ータ21の出力を所定時間遅らせるディレイ回路22
と、ディレイ回路22の出力を一定時間保持するラッチ
回路23とが備えられている。また、過電流保護回路2
0には、センス端子4dの電位と電圧V2とを比較する
第2比較手段としての第2のコンパレータ24と、ラッ
チ回路23と第2のコンパレータ24の出力信号が入力
されるアンド回路25、及びアンド回路25からの信号
に基づいてオンオフ制御される過電流保護用トランジス
タ26が備えられている。過電流保護用トランジスタ2
6のコレクタは、抵抗27を介してIGBT4のゲート
端子4aに接続されており、IGBT4のゲート電圧を
低下させる役割を果たす。
【0039】なお、第1のコンパレータ21の比較電圧
V1は、コレクタ電流Icが数2で示すi2(第2の比
較電流)になったときに抵抗11及び12にかかる電圧
と同等にされている。なお、R2は抵抗11の抵抗値を
示している。
【0040】
【数2】 i2=m×V1/(R1+R2) また、第2のコンパレータ24の比較電圧V2は、コレ
クタ電流Icが数3で示すi3(第3の比較電流)にな
ったときに抵抗11及び12にかかる電圧と同等にされ
ている。
【0041】
【数3】 i3=m×V2/(R1+R2) すなわち、第1のコンパレータ21の比較電圧V1と第
2の比較電圧V2は、V1>V2の関係を満たしてお
り、比較的長時間発生する過電流に対して第1のコンパ
レータ21の方が第2のコンパレータ24よりも先に反
転信号を出力するようになっている。
【0042】なお、ここでは、比較的長時間過電流が発
生する場合と説明しているが、この比較的長時間とは過
電流保護用トランジスタ26をオンさせるまでの回路内
の遅れ時間に相当する。
【0043】次に、上記構成の半導体スイッチング素子
駆動回路の作動について説明する。図2に、過電流が生
じた場合におけるタイミングチャートを示す。ただし、
図2において、(a)はIGBT4のコレクタ電流I
c、(b)はラッチ回路23の出力信号、(c)はIG
BT4のゲート電圧Vg、(d)はIGBT4のエミッ
タ−コレクタ間電圧Vceを示しているものとする。
【0044】まず、図2(a)中の期間taで示される
ように負荷短絡やアーム短絡等が発生したときには、図
中の一点鎖線で示されるように、比較的短時間に非常に
大きな過電流となり、この大きな過電流が瞬間的(比較
的短時間)にIGBT4に流れようとする。しかしなが
ら、コレクタ電流Icがi1に達すると、IGBT4の
センス端子4d側に流れるセンス電流により、抵抗12
の両端電圧が過電流制限用トランジスタのベース−エミ
ッタ間電圧Vbeまで上昇し、過電流制限用トランジス
タ13をオンさせる。これにより、IGBT4のゲート
電圧が低下して、コレクタ電流Icの増大が制限され
る。
【0045】このとき、従来のようにセンス端子4dに
おける電位固定するためのコンデンサ(図5参照)を配
置していないため、過電流制限用トランジスタ13のタ
ーンオン時間は非常に短くなる。このため、コレクタ電
流Icの増加を瞬時に制限することができ、IGBT4
に莫大な過電流が流れ、IGBT4が破壊されることを
防止することができる。
【0046】さらに、コレクタ電流Icがi2を超える
ため、第1のコンパレータ21の出力信号が「ハイレベ
ル」となる。そして、この出力信号がディレイ回路22
で時間T2だけ遅らされたのちラッチ回路23で保持さ
れ、ラッチ回路23の出力信号が「ハイレベル」とな
る。
【0047】続いて、ラッチ回路23からの「ハイレベ
ル」信号、つまりフェイル信号が入力ロジック回路2に
入力されると、入力ロジック回路2はシンクドライバ3
bをオンさせる。これにより、IGBT4のゲート電圧
が低下し、コレクタ電流Icが緩やかな第1の傾きで低
下してゆく。
【0048】このとき、コレクタ電流減少時の−dI/
dtによりIGBT4のコレクタ−エミッタ間に跳ね上
がり電圧が発生するが、コレクタ電流Icが緩やかな傾
きで低下するようになっているため、跳ね上がり電圧は
大きくならない。
【0049】そして、コレクタ電流Icがi3以下にな
ると、第2のコンパレータ24の出力信号が「ハイレベ
ル」となり、ラッチ回路23で保持されている「ハイレ
ベル」信号と第2のコンパレータ24の「ハイレベル」
信号を受けて、アンド回路25が「ハイレベル」信号を
出力し、過電流保護用トランジスタ26をオンする。こ
れにより、IGBT4のゲート電圧が0Vまで急激に下
がり、コレクタ電流Icが第1の傾きより急な第2の傾
きで低下してIGBT4が高速遮断される。
【0050】また、このIGBT4の遮断時にも、コレ
クタ電流減少時の−dI/dtによりIGBT4のコレ
クタ−エミッタ間に跳ね上がり電圧が発生する。
【0051】これに対し、IGBT4の遮断をコレクタ
電流Icの大きさに基づいて行なっているため、跳ね上
がり電圧が十分に抑制できる程度の値にi3を設定して
おけば、跳ね上がり電圧による影響を受けないようにI
GBT4の高速遮断を行うことができる。また、コレク
タ電流Icがi3以下になったときに、過電流が発生し
てからの時間に関係なく、IGBT4を高速遮断するよ
うにしているため、過電流が一定時間必ず流れてしまう
ことはなく、他のIGBT4に過電流が供給されること
を防止することができる。
【0052】一方、図2(a)中の期間tbで示される
ように、モータロック等が発生した際には、短絡電流よ
りは小さな過電流が比較的長時間発生しようとする。こ
の場合には、コレクタ電流Icがi2を超えるが、i1
を超えないため、コレクタ電流Icがi2を超えてから
時間T2経過後に、IGBT4のゲート電圧が低下し、
コレクタ電流Icが第1の傾きで低下してゆく。この
後、上記した期間taの場合と同様にしてコレクタ電流
Icが低下し、IGBT4が高速遮断される。
【0053】このように、本半導体スイッチング素子駆
動回路では、所定レベル以上の大電流(i1)を検出し
た場合には、時間遅れなく瞬時に電流を制限し、上記所
定レベルよりも小さい中電流(i2)を検出した場合に
は、時間遅れを形成してIGBT4をソフトにオフさせ
て電流を減らしていき、所定の小電流(i3)となった
ときに瞬時にIGBT4をオフさせるようにしている。
換言すれば、コレクタ電流Icが大電流の場合は瞬時に
低下させ、中電流の場合は小電流に低下させたのち、小
電流をさらに低下させるという3段階の電流制御を行な
うようにしている。このため、比較的短時間に過電流が
莫大に大きくなる場合にも、比較的長時間過電流を発生
させる場合にも共に対応でき、いずれの場合にもIGB
T4に過電流が流れることを防止することができる。
【0054】なお、本実施形態におけるi1〜i3は、
IGBT4が使用される対象によって異なるが、IGB
T4を電気自動車に使用する場合には、i1が1200
A程度、i2が800A程度、i3が500A程度に設
定される。
【0055】(第2実施形態)図3に、本発明の第2実
施形態における半導体スイッチング素子駆動回路の回路
構成を示す。本実施形態における半導体スイッチング素
子駆動回路は、第1実施形態に対して回路構成を部分的
に変更したものであるため、異なる部分についてのみ説
明する。
【0056】図3に示すように、本実施形態における半
導体スイッチング素子駆動回路は、図1に示す半導体ス
イッチング素子駆動回路と比べて過電流保護用トランジ
スタ26の構成が異なっている。すなわち、第2のコン
パレータ24では、IGBT4のゲート電圧と所定電圧
(V3)とを比較するようになっており、この第2コン
パレータ24の出力に基づいてコレクタ電流Ic低下の
傾き切替えが制御されるようになっている。
【0057】このようにIGBT4のゲート電圧が所定
電位となったときに過電流保護用トランジスタ26がオ
ンするようにしても第1実施形態と同様の効果を得るこ
とができる。
【0058】(第3実施形態)図4に、本発明の第3実
施形態における半導体スイッチング素子駆動回路の回路
構成を示す。本実施形態における半導体スイッチング素
子駆動回路は、第1実施形態に対して回路構成を部分的
に変更したものであるため、異なる部分についてのみ説
明する。
【0059】図4に示すように、本実施形態では、ラッ
チ回路23の出力信号に基づいて過電流保護用トランジ
スタ26のオンオフを制御するように構成している。ま
た、ラッチ回路23及び第2のコンパレータ24の出力
信号が入力されるアンド回路25の出力に基づいて、入
力ロジック回路2がドライバ回路3のオンオフを制御す
るように構成している。
【0060】このため、比較的長時間過電流が発生しよ
うとした際には、まず、過電流保護用トランジスタ26
がオンして電流を第1の傾きで低下させ、続いて、ドラ
イバ回路3のシンクドライバ3bをオンさせて電流を第
1の傾きより急な第2の傾きで低下させてIGBT4を
高速遮断するようになっている。
【0061】このように、コレクタ電流Icを中電流か
ら小電流に低下させる時には、過電流保護用トランジス
タ26を使用し、小電流からさらに低下させる時には、
ドライバ回路3を使用するというようにしてもよい。な
お、ドライバ回路3とIGBT4のゲート端子4aとの
間の抵抗5の抵抗値を十分に小さくしておけば、IGB
T4の電圧の低下(立下がり)を十分早くすることがで
きる。
【0062】また、本実施形態では、IGBT4のゲー
ト端子4aと過電流保護用トランジスタ26のコレクタ
の間に、抵抗27を直列接続していると共に、コンデン
サ28を並列接続している。これにより、抵抗27とコ
ンデンサ28とで決定される時定数によって、コレクタ
電流Icを中電流から小電流に低下させる時の第1の傾
きを決定することができる。従って、抵抗27やコンデ
ンサ28を適宜選択することにより、半導体スイッチン
グ素子駆動回路が使用する対象に応じて上記傾きを設定
することが可能である。
【0063】なお、IGBT4のゲート端子4aとコン
デンサ28との間にはダイオード29が接続してある
が、このダイオード29はコンデンサ28に蓄わえられ
た電圧による電流の逆流を防止するためのものである。
【0064】(第4実施形態)本実施形態では、上記各
実施形態に使用されているIGBT4の具体的素子構造
について説明する。図5(a)に、本実施形態における
IGBT4の平面レイアウト構成を示し、(b)に、
(a)のA−A断面を示す。
【0065】図5(b)に示すように、IGBT4は、
+型基板30に形成される。p+型基板30の表面側に
は、n+型層31及びn-型層32が形成されていると共
に、p型ベース層33が形成され、このp型ベース層3
3を貫通するようにトレンチ34が形成されている。こ
のトレンチ34にはゲート酸化膜35を介してゲート電
極36が形成されており、さらに、トレンチ34の側面
にはn+型エミッタ領域37が形成されている。また、
+型エミッタ領域37の一部及びトレンチ34の上部
を覆うように絶縁膜38が形成され、この絶縁膜38に
形成されたコンタクトホール38aを介してn+型エミ
ッタ領域37及びp型ベース層33に接続されるエミッ
タ電極39が形成されている。そして、p+型基板30
の裏面側にコレクタ電極40が形成されている。これら
の構成によりIGBT4が形成されている。
【0066】このようなIGBT4においては、ゲート
電極36に電圧を印加すると、トレンチ34の側面にお
けるp型ベース層33にチャネルが形成され、このチャ
ネルを通じてエミッタ−コレクタ間に電流が流れるよう
に作動する。
【0067】このように動作するIGBT4を、図5
(a)に示すように、ゲート電極36、絶縁膜38に形
成されたコンタクトホール38a(すなわちエミッタ電
極39のコンタクト部)等の上面形状が六角形を成すよ
うにIGBT4を構成している。そして、六角形状の一
辺の面方位を{100}とし、他の辺を{100}面よ
りも高次の面方位として構成している。このような構成
では、チャネルとなる領域の面方位が異なることから、
各辺においてしきい値電圧Vtが異なるものとなる。従
って、面方位が{100}の一辺においては、面方位が
{100}よりも高次の辺と比べ、しきい値電圧Vtが
小さくなることが知られており、IGBT4が図6に示
されるような等価回路で示されることになる。
【0068】この等価回路で示されるIGBT4は、し
きい値電圧Vtが異なる2つのIGBTαとIGBTβ
とを実質的に並列接続したものとなっており、このIG
BT4のVg−Ic特性を示すと図7の実線ように表さ
れる。すなわち、IGBTαとIGBTβにおける特性
を合成したものがIGBT4の特性となり、例えばプレ
ーナ型のIGBTのように全ての辺でしきい値電圧Vt
が同じとなるものと比べると、緩やかな特性を有するこ
とになる。このため、IGBT4のVce−Ic特性が
図8のように表され、Vceに対してIcが2段階にシ
フトして立ち上がるような状態となる。
【0069】従って、IGBT4を上記構成とした場合
には、コレクタ電流Icの変化、及びエミッタ−コレク
タ間電圧Vceは図9のように表され、コレクタ電流I
cの傾きが変化する際の変化点が2段階に別れるように
なり、エミッタ−コレクタ間電圧Vceにおける跳ね上
がり電圧が低減される。
【0070】以上説明したように、IGBT4のチャネ
ルが面方位の異なる少なくとも2つの面(上面形状で言
えば辺)で構成されるようにし、各面のしきい値電圧V
tが異なるようにすることで、面方位を1つとした場合
と比べてVg−Ic特性を緩やかにすることができ、エ
ミッタ−コレクタ間電圧Vceにおける跳ね上がり電圧
を低減することができる。
【0071】(第5実施形態)上記実施形態では、IG
BT4の上面形状を六角形状とすることで、しきい値電
圧Vtが異なるチャネルを形成しているが、本実施形態
のようにしても良い。
【0072】図10(a)に本実施形態におけるIGB
T4の上面形状を示す。この図に示すように、本実施形
態ではIGBT4の上面形状をストライプ形状とし、ス
トライプ形状に並べられたトレンチの両側にチャネルが
形成されるような構成としている。なお、図10(a)
に示すIGBT4の断面形状は(b)のように示され、
第4実施形態とほぼ同様の構成であるため、ここでは異
なる部分についてのみ説明する。
【0073】本実施形態におけるIGBT4は、p型ベ
ース層のうちトレンチの両側の側面に位置する領域、つ
まりチャネルが形成される領域において、キャリア濃度
が異なっており、トレンチの両側において形成されるチ
ャネルのしきい値電圧Vtが異なるように設定されてい
る。このような構成のIGBT4は、例えばしきい値電
圧Vtの調整用のイオン注入を図10(b)中に矢印で
示したような斜め方向で行い、トレンチの一方側につい
てのみイオン注入が成されるようにすることで形成され
る。
【0074】このように、本実施形態のような構成とす
ることによってもIGBT4のしきい値電圧Vtを2つ
設けることができるため、チャネルが形成される領域の
面方位が同じであっても上記第4実施形態と同様の効果
を得ることができる。
【0075】(他の実施形態)上記実施形態では、回路
内の遅れ時間がディレイ回路22によって形成されると
して説明を行ったが、回路内の遅れ時間はIGBT4の
ゲート電圧を低減するために必要とされる時間であるた
め、ディレイ回路22を設けなくても必然と形成され
る。この場合、ディレイ回路22を設けなくても過電流
相当のノイズによる誤作動を起こさない程度の遅れ時間
が形成されるようであれば、ディレイ回路22を設ける
必要はない。
【0076】上記第4、第5実施形態では、図5と図1
0の六角形セルとストライプセルについてのトレンチM
OS型で説明してきたが、プレーナ型の六角形セルにお
いても同様の効果を構成することができる。図5(b)
のチャネル部(符号34の表面の縦方向)が平面に構成
された従来のものでも六角形セル(図5(a))の半分
のセル(マスク使用)にチャネル部にイオン注入すれ
ば、図6のα、βの2種類のVtを持つIGBTが構成
できる。
【0077】また、上記第4、第5実施形態において
は、上記第1〜第3実施形態に示したIGBT4に対し
てしきい値電圧Vtの異なるチャネルが形成される素子
構造を採用した例を示したが、パワーデバイスとして使
用されるスイッチング素子に対して上記構成を用いれ
ば、どのような回路構成に対しても上記各実施形態と同
様の効果を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態における半導体スイッチ
ング素子駆動回路の回路構成を示した図である。
【図2】図1に示す半導体スイッチング素子駆動回路の
各部分におけるタイムチャートを示した図である。
【図3】本発明の第2実施形態における半導体スイッチ
ング素子駆動回路の回路構成を示した図である。
【図4】本発明の第3実施形態における半導体スイッチ
ング素子駆動回路の回路構成を示した図である。
【図5】本発明の第4実施形態であって、半導体スイッ
チング素子駆動回路に使用されるIGBTの具体的な構
成例を示した図である。
【図6】図5に示すIGBTの等価回路を示す図であ
る。
【図7】図5に示すIGBTのVg−Ic特性を示す図
である。
【図8】図5に示すIGBTのVce−Ic特性を示す
図である。
【図9】図5に示すIGBTを用いた場合におけるコレ
クタ電流Icやエミッタ−コレクタ間電圧Vceの変化
を示した図である。
【図10】本発明の第5実施形態であって、半導体スイ
ッチング素子駆動回路に使用されるIGBTの具体的な
構成例を示した図である。
【図11】従来の半導体スイッチング素子駆動回路の回
路構成を示した図である。
【図12】半導体スイッチング素子駆動回路をモータ駆
動回路として用いる場合の回路構成を示した図である。
【符号の説明】
2…入力ロジック回路、3…ドライバ回路、4…IGB
T、4a…ゲート端子、4b…センス端子、10…過電
流制限回路、11…抵抗、12…抵抗、13…過電流制
限用トランジスタ、20…過電流保護回路、21、24
…第1、第2のコンパレータ、22…ディレイ回路、2
3…ラッチ回路、25…アンド回路、26…過電流保護
用トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H02M 1/00 H02M 1/00 H 7/48 7/48 M 7/5387 7/5387 Z (72)発明者 牧野 友厚 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 都築 幸夫 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5G004 AA04 AB02 BA03 BA04 CA05 DA02 DC01 DC04 DC07 EA01 5G053 AA01 AA02 BA01 BA04 CA02 DA02 EB01 EC03 FA04 5H007 AA06 AA17 BB06 CA01 CB04 CB05 CC23 DA05 DB03 DC02 FA03 FA13 FA18 5H740 AA03 BA13 BB01 BB05 BB07 BB09 KK01 LL05 MM11 NN17 5J055 AX34 AX55 AX64 BX16 CX20 DX09 DX55 EX06 EX12 EX22 EY01 EY17 EZ25 EZ31 EZ50 FX12 FX17 FX32 FX36 GX01 GX04

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 ゲート端子(4a)と第1端子(4b)
    及び第2端子(4c)を有し、ゲート端子への電圧印加
    により前記第1、第2端子間に主電流を流す半導体スイ
    ッチング素子(4)と、 前記主電流が所定時間以上の間所定電流値(i2)を超
    えるような過電流となる場合に、まず、該主電流を第1
    の傾斜で低下させ、その後、該主電流を前記第1の傾斜
    よりも急な第2の傾斜で低下させる過電流保護回路(2
    0)と、 前記主電流が前記所定時間よりも短時間で前記過電流よ
    りもさらに大きな過電流となる場合に、前記ゲート端子
    の電圧を瞬時に低減させる過電流制限回路(10)と、
    を備えていることを特徴とする半導体スイッチング素子
    駆動回路。
  2. 【請求項2】 前記過電流制限回路は、前記過電流保護
    回路内の遅れ時間より短時間で前記大きな過電流となる
    場合に、前記ゲート端子の電圧を低減させるようになっ
    ていることを特徴とする請求項1に記載の半導体スイッ
    チング素子駆動回路。
  3. 【請求項3】 ゲート端子(4a)と第1端子(4b)
    及び第2端子(4c)を有し、ゲート端子への電圧印加
    により前記第1、第2端子間に主電流を流す半導体スイ
    ッチング素子(4)と、 前記主電流が第1の比較電流(i1)より大きくなる
    と、前記ゲート端子の電圧を瞬時に低減させる過電流制
    限回路(10)と、 前記主電流が前記第1の比較電流よりも低い第2の比較
    電流(i2)より大きくなると、まず、該主電流を第1
    の傾きで低下させ、その後、該主電流が前記第2の比較
    電流よりも低い第3の比較電流(i3)より小さくなる
    と前記第1の傾きよりも急な第2の傾きで低下させる過
    電流保護回路(20)と、を備えていることを特徴とす
    る半導体スイッチング素子駆動回路。
  4. 【請求項4】 前記半導体スイッチング素子は、前記主
    電流に比例したセンス電流を流すセンス端子(4d)を
    備えており、 前記過電流保護回路は、前記センス電流に基づいて前記
    主電流が前記第2の比較電流より大きくなるか否かを比
    較する第1比較手段と、前記センス電流に基づいて前記
    主電流が前記第3の比較電流より小さくなるか否かを比
    較する第2比較手段とを備えていることを特徴とする請
    求項3に記載の半導体スイッチング素子駆動回路。
  5. 【請求項5】 前記過電流保護回路は、前記第1比較手
    段の出力に遅れ時間(T2)を形成するディレイ回路
    (22)を備え、 前記遅れ時間経過後に前記主電流を前記第1の傾きで低
    下させるようになっていることを特徴とする請求項4に
    記載の半導体スイッチング素子駆動回路。
  6. 【請求項6】 前記過電流保護回路は、前記ゲート端子
    にコレクタが接続された過電流保護用トランジスタ(2
    6)を備えており、 前記第1比較手段により前記主電流が前記第2の比較電
    流より大きくなったことが出力された後、前記第2比較
    手段の比較により前記主電流が前記第3の比較電流より
    小さくなったことが出力されると、前記過電流保護用ト
    ランジスタをオンさせ前記ゲート端子に印加される電圧
    を低減させるようになっていることを特徴とする請求項
    5に記載の半導体スイッチング素子駆動回路。
  7. 【請求項7】 前記過電流保護回路は、 前記ディレイ回路の出力を保持しておくラッチ回路(2
    3)と、 前記ラッチ回路と前記第2比較手段の出力が入力される
    アンド回路(25)とを備えており、 前記アンド回路の出力信号によって前記過電流保護用ト
    ランジスタのオンオフを制御するようになっていること
    を特徴とする請求項6に記載の半導体スイッチング素子
    駆動回路。
  8. 【請求項8】 前記半導体スイッチング素子は、前記主
    電流に比例したセンス電流を流すセンス端子(4d)を
    備えており、 前記過電流制限回路は、前記ゲート端子にコレクタが接
    続されると共に、前記センス電流に基づいてベースへの
    印加電圧が制御される過電流制限用トランジスタ(1
    3)を備えており、 前記センス電流に基づいて前記過電流制限用トランジス
    タをオンさせ、前記ゲート端子に印加される電圧を低減
    させるようになっていることを特徴とする請求項1乃至
    7のいずれか1つに記載の半導体スイッチング素子駆動
    回路。
  9. 【請求項9】 前記半導体スイッチング素子は、前記第
    1端子をコレクタ端子(4b)とし、前記第2端子をエ
    ミッタ端子(4c)とするIGBT(4)であることを
    特徴とする請求項1乃至8のいずれか1つに記載の半導
    体スイッチング素子駆動回路。
  10. 【請求項10】 前記IGBTは、しきい値電圧(V
    t)の異なる複数の素子が実質的に並列接続されて構成
    されていることを特徴とする請求項1乃至9のいずれか
    1つに記載の半導体スイッチング素子駆動回路。
  11. 【請求項11】 前記IGBTは、複数の異なる面方位
    それぞれにチャネルを形成するように構成され、各面方
    位においてしきい値電圧(Vt)が異なっていることを
    特徴とする請求項1乃至9に記載の半導体スイッチング
    素子駆動回路。
  12. 【請求項12】 前記面方位のうち1つが{100}と
    なっていることを特徴とする請求項11に記載の半導体
    スイッチング素子駆動回路。
  13. 【請求項13】 前記IGBTの前記ゲート端子が接続
    されるゲート電極(36)は、該IGBTが形成される
    半導体基板(30)に対し、その上面形状が六角形状を
    成しており、該六角形状のうちの一辺における前記面方
    位が{100}となっていることを特徴とする請求項1
    2に記載の半導体スイッチング素子駆動回路。
  14. 【請求項14】 前記IGBTの前記ゲート端子が接続
    されるゲート電極(36)は、該IGBTが形成される
    半導体基板(30)に対し、その上面形状がストライプ
    状を成しており、該ストライプ状に形成された前記ゲー
    ト電極の両側においてチャネルを形成するように構成さ
    れ、該ゲート電極の両側において前記しきい値電圧が異
    なっていることを特徴とする請求項10に記載の半導体
    スイッチング素子駆動回路。
  15. 【請求項15】 前記半導体基板に対してしきい値調整
    用のイオン注入が斜めに行われることで、前記ゲート電
    極の両側においてしきい値電圧が異なるようになってい
    ることを特徴とする請求項14に記載の半導体スイッチ
    ング素子駆動回路。
  16. 【請求項16】 電気自動車又はハイブリッド自動車の
    モータの制御を半導体スイッチング素子にて行なう自動
    車用モータ駆動回路において、 前記半導体スイッチング素子の駆動に、請求項1乃至1
    5に記載の半導体スイッチング素子駆動回路が使用され
    ていることを特徴とする自動車用モータ駆動回路。
JP2001027323A 2000-03-31 2001-02-02 半導体スイッチング素子駆動回路 Expired - Fee Related JP4356248B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001027323A JP4356248B2 (ja) 2000-03-31 2001-02-02 半導体スイッチング素子駆動回路
US09/819,715 US6717785B2 (en) 2000-03-31 2001-03-29 Semiconductor switching element driving circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000101305 2000-03-31
JP2000-101305 2000-03-31
JP2001027323A JP4356248B2 (ja) 2000-03-31 2001-02-02 半導体スイッチング素子駆動回路

Publications (2)

Publication Number Publication Date
JP2001345688A true JP2001345688A (ja) 2001-12-14
JP4356248B2 JP4356248B2 (ja) 2009-11-04

Family

ID=26589369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001027323A Expired - Fee Related JP4356248B2 (ja) 2000-03-31 2001-02-02 半導体スイッチング素子駆動回路

Country Status (1)

Country Link
JP (1) JP4356248B2 (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312924A (ja) * 2003-04-09 2004-11-04 Mitsubishi Electric Corp 半導体デバイスの駆動回路
JP2006353006A (ja) * 2005-06-16 2006-12-28 Hitachi Industrial Equipment Systems Co Ltd 電力変換装置
KR100784887B1 (ko) 2005-07-13 2007-12-14 씨멘스브이디오한라 주식회사 자동차용 모터의 과전류 검출장치
JP2008043007A (ja) * 2006-08-03 2008-02-21 Shindengen Electric Mfg Co Ltd スイッチング電源装置
JP2008306807A (ja) * 2007-06-06 2008-12-18 Nissan Motor Co Ltd 電圧駆動型素子の駆動回路
JP2009095166A (ja) * 2007-10-10 2009-04-30 Mitsubishi Electric Corp 電圧制御形スイッチングデバイスのゲート駆動装置
JP2009152506A (ja) * 2007-12-24 2009-07-09 Denso Corp 半導体装置
JP2009268336A (ja) * 2007-09-05 2009-11-12 Denso Corp 半導体装置
JP2010010811A (ja) * 2008-06-24 2010-01-14 Mitsubishi Electric Corp 半導体素子駆動回路
JP2010062860A (ja) * 2008-09-03 2010-03-18 Fuji Electric Systems Co Ltd スイッチング素子駆動回路
JP2010511358A (ja) * 2006-11-29 2010-04-08 コンティネンタル オートモーティブ システムズ ユーエス, インコーポレイティッド 高速欠陥モード状況におけるigbtの作動制御装置及び方法
JP2010220325A (ja) * 2009-03-13 2010-09-30 Ntt Facilities Inc トランジスタ駆動回路、半導体遮断器及びトランジスタ駆動方法
JP2011066121A (ja) * 2009-09-16 2011-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2011052398A1 (ja) 2009-10-26 2011-05-05 日産自動車株式会社 スイッチング素子の駆動回路および電力変換装置
JP2011259223A (ja) * 2010-06-09 2011-12-22 Denso Corp スイッチング装置
JP2012023899A (ja) * 2010-07-15 2012-02-02 Fuji Electric Co Ltd 電力用半導体素子のゲート駆動回路
WO2012147489A1 (ja) * 2011-04-27 2012-11-01 カルソニックカンセイ株式会社 半導体スイッチング素子駆動回路
JP2013215039A (ja) * 2012-04-02 2013-10-17 Denso Corp 電力変換装置
JP2013214875A (ja) * 2012-04-02 2013-10-17 Fuji Electric Co Ltd 半導体装置
JP2014064355A (ja) * 2012-09-20 2014-04-10 Fuji Electric Co Ltd 半導体駆動装置
US8836042B2 (en) 2008-08-11 2014-09-16 Fuji Electric Co., Ltd. Semiconductor device comprising an IGBT and a constant voltage circuit having switches and normally-on type MOSFETs connected in parallel
US8941963B2 (en) 2012-06-07 2015-01-27 Renesas Electronics Corporation Semiconductor device
JP2016034175A (ja) * 2014-07-31 2016-03-10 株式会社日立製作所 半導体駆動装置ならびにそれを用いた電力変換装置
WO2016171098A1 (ja) * 2015-04-20 2016-10-27 Fdk株式会社 過電流保護付き電源装置
WO2017056679A1 (ja) * 2015-09-30 2017-04-06 富士電機株式会社 多相電力変換装置の制御回路
CN107733405A (zh) * 2012-12-31 2018-02-23 意法半导体研发(上海)有限公司 传输门电路
JP2018186691A (ja) * 2017-04-27 2018-11-22 富士電機株式会社 半導体素子の駆動装置
CN110521122A (zh) * 2017-10-17 2019-11-29 富士电机株式会社 过电流检测装置、控制装置及过电流检测方法
WO2021124644A1 (ja) * 2019-12-20 2021-06-24 株式会社タムラ製作所 ゲート駆動回路
CN113169659A (zh) * 2018-12-11 2021-07-23 三菱电机株式会社 电力用半导体元件的驱动电路以及使用其的电力用半导体模块
JP2022036558A (ja) * 2020-08-24 2022-03-08 株式会社デンソー スイッチング素子の駆動回路
WO2022111240A1 (zh) * 2020-11-30 2022-06-02 上海维安半导体有限公司 一种智能低边功率开关的控制电路及芯片
WO2024069918A1 (ja) * 2022-09-30 2024-04-04 三菱電機株式会社 半導体装置、及び、保護システム

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312924A (ja) * 2003-04-09 2004-11-04 Mitsubishi Electric Corp 半導体デバイスの駆動回路
JP2006353006A (ja) * 2005-06-16 2006-12-28 Hitachi Industrial Equipment Systems Co Ltd 電力変換装置
JP4718252B2 (ja) * 2005-06-16 2011-07-06 株式会社日立産機システム 電力変換装置
KR100784887B1 (ko) 2005-07-13 2007-12-14 씨멘스브이디오한라 주식회사 자동차용 모터의 과전류 검출장치
JP2008043007A (ja) * 2006-08-03 2008-02-21 Shindengen Electric Mfg Co Ltd スイッチング電源装置
JP2010511358A (ja) * 2006-11-29 2010-04-08 コンティネンタル オートモーティブ システムズ ユーエス, インコーポレイティッド 高速欠陥モード状況におけるigbtの作動制御装置及び方法
JP2008306807A (ja) * 2007-06-06 2008-12-18 Nissan Motor Co Ltd 電圧駆動型素子の駆動回路
JP2009268336A (ja) * 2007-09-05 2009-11-12 Denso Corp 半導体装置
JP2009095166A (ja) * 2007-10-10 2009-04-30 Mitsubishi Electric Corp 電圧制御形スイッチングデバイスのゲート駆動装置
JP2009152506A (ja) * 2007-12-24 2009-07-09 Denso Corp 半導体装置
JP2010010811A (ja) * 2008-06-24 2010-01-14 Mitsubishi Electric Corp 半導体素子駆動回路
US8836042B2 (en) 2008-08-11 2014-09-16 Fuji Electric Co., Ltd. Semiconductor device comprising an IGBT and a constant voltage circuit having switches and normally-on type MOSFETs connected in parallel
JP2010062860A (ja) * 2008-09-03 2010-03-18 Fuji Electric Systems Co Ltd スイッチング素子駆動回路
JP2010220325A (ja) * 2009-03-13 2010-09-30 Ntt Facilities Inc トランジスタ駆動回路、半導体遮断器及びトランジスタ駆動方法
JP2011066121A (ja) * 2009-09-16 2011-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2011052398A1 (ja) 2009-10-26 2011-05-05 日産自動車株式会社 スイッチング素子の駆動回路および電力変換装置
US8513986B2 (en) 2009-10-26 2013-08-20 Nissan Motor Co., Ltd. Driving circuit for switching element and power converter
JP2011259223A (ja) * 2010-06-09 2011-12-22 Denso Corp スイッチング装置
JP2012023899A (ja) * 2010-07-15 2012-02-02 Fuji Electric Co Ltd 電力用半導体素子のゲート駆動回路
WO2012147489A1 (ja) * 2011-04-27 2012-11-01 カルソニックカンセイ株式会社 半導体スイッチング素子駆動回路
US9019677B2 (en) 2011-04-27 2015-04-28 Calsonic Kansei Corporation Semiconductor switching element drive circuit
JP2013215039A (ja) * 2012-04-02 2013-10-17 Denso Corp 電力変換装置
JP2013214875A (ja) * 2012-04-02 2013-10-17 Fuji Electric Co Ltd 半導体装置
US8941963B2 (en) 2012-06-07 2015-01-27 Renesas Electronics Corporation Semiconductor device
JP2014064355A (ja) * 2012-09-20 2014-04-10 Fuji Electric Co Ltd 半導体駆動装置
CN107733405A (zh) * 2012-12-31 2018-02-23 意法半导体研发(上海)有限公司 传输门电路
JP2016034175A (ja) * 2014-07-31 2016-03-10 株式会社日立製作所 半導体駆動装置ならびにそれを用いた電力変換装置
JP2016208614A (ja) * 2015-04-20 2016-12-08 Fdk株式会社 過電流保護付き電源装置
US10075061B2 (en) 2015-04-20 2018-09-11 Fdk Corporation Power supply device with excess current protection
WO2016171098A1 (ja) * 2015-04-20 2016-10-27 Fdk株式会社 過電流保護付き電源装置
US10141834B2 (en) 2015-09-30 2018-11-27 Fuji Electric Co., Ltd Multi-phase power conversion device control circuit
WO2017056679A1 (ja) * 2015-09-30 2017-04-06 富士電機株式会社 多相電力変換装置の制御回路
JPWO2017056679A1 (ja) * 2015-09-30 2017-12-28 富士電機株式会社 多相電力変換装置の制御回路
JP2018186691A (ja) * 2017-04-27 2018-11-22 富士電機株式会社 半導体素子の駆動装置
CN110521122A (zh) * 2017-10-17 2019-11-29 富士电机株式会社 过电流检测装置、控制装置及过电流检测方法
JPWO2019077895A1 (ja) * 2017-10-17 2020-02-06 富士電機株式会社 過電流検出装置、制御装置および過電流検出方法
CN110521122B (zh) * 2017-10-17 2023-06-13 富士电机株式会社 过电流检测装置、控制装置及过电流检测方法
US11228307B2 (en) 2017-10-17 2022-01-18 Fuji Electric Co., Ltd. Overcurrent detection device, control device, and overcurrent detection method
CN113169659B (zh) * 2018-12-11 2023-08-04 三菱电机株式会社 电力用半导体元件的驱动电路以及使用其的电力用半导体模块
CN113169659A (zh) * 2018-12-11 2021-07-23 三菱电机株式会社 电力用半导体元件的驱动电路以及使用其的电力用半导体模块
WO2021124644A1 (ja) * 2019-12-20 2021-06-24 株式会社タムラ製作所 ゲート駆動回路
JP7037538B2 (ja) 2019-12-20 2022-03-16 株式会社タムラ製作所 ゲート駆動回路
JP2021100331A (ja) * 2019-12-20 2021-07-01 株式会社タムラ製作所 ゲート駆動回路
JP2022036558A (ja) * 2020-08-24 2022-03-08 株式会社デンソー スイッチング素子の駆動回路
JP7375707B2 (ja) 2020-08-24 2023-11-08 株式会社デンソー スイッチング素子の駆動回路
WO2022111240A1 (zh) * 2020-11-30 2022-06-02 上海维安半导体有限公司 一种智能低边功率开关的控制电路及芯片
WO2024069918A1 (ja) * 2022-09-30 2024-04-04 三菱電機株式会社 半導体装置、及び、保護システム

Also Published As

Publication number Publication date
JP4356248B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
JP2001345688A (ja) 半導体スイッチング素子駆動回路
US6717785B2 (en) Semiconductor switching element driving circuit
JP6749184B2 (ja) 半導体装置
US5210479A (en) Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits
JP4432215B2 (ja) 半導体スイッチング素子のゲート駆動回路
JP2009225506A (ja) 電力変換器
US4441117A (en) Monolithically merged field effect transistor and bipolar junction transistor
JPH0786587A (ja) 半導体装置
JPH02266712A (ja) 半導体装置
JPH07245394A (ja) 絶縁ゲート型バイポーラトランジスタ
JPH04291767A (ja) 伝導度変調型mosfet
JP3052792B2 (ja) インバータ装置
JP3820167B2 (ja) 半導体スイッチング装置
CN111030431B (zh) 半导体装置
JP5533689B2 (ja) 過電流保護装置
JPH08322240A (ja) 自己消弧形半導体素子のゲート制御方法
JP2008305956A (ja) 絶縁ゲート型半導体素子の駆動装置
CN111869068A (zh) 开关装置以及开关装置的控制方法
JP2007236077A (ja) モータ駆動装置
JPH07240520A (ja) 絶縁ゲート型バイポーラトランジスタ
JPH088422A (ja) たて型mos半導体装置
JPH03106217A (ja) 絶縁ゲートトランジスタの駆動回路,過電流検出回路及び半導体装置
JP2004063687A (ja) パワーモジュールのゲート駆動回路
JP7551916B2 (ja) ゲート駆動回路、電力変換装置
EP0920114A1 (en) Power converter wherein mos gate semiconductor device is used

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees