JPH03106217A - 絶縁ゲートトランジスタの駆動回路，過電流検出回路及び半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁ゲートトランジスタ（静電誘導形自己消
弧素子）の駆動回路，スイッチング回路，誘導電動機シ
ステム，過電流検出方法，過電流検出回路及び半導体装
置に関する。

〔従来の技術〕

絶縁ゲートトランジスタを用いた多くのパワースイッチ
ング回路が提案されている。絶縁ゲートトランジスタに
は、幾つかの種類があり，例えば、絶縁ゲートを有し、
バイポーラ・モードで動作する絶縁ゲート・バイボーラ
・トランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉ
ｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ　：以下単にＩＧＢ
Ｔと称す）や、絶縁ゲートを有し、電界効果モードで動
作する絶縁ゲート電界効果トランジスタ　（Ｉｎｓｕｌ
ａｔｅｄ　Ｇａｔｅ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒ
ａｎｓｉｓｔｏｒ，またはＭｅｔａｌ　Ｏｘｉｄｅ　Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ
Ｔｒａｎｓｉｓｔｏｒ）等が挙げられる。

電源装置の小型化や低騒音化のニーズにより、高速スイ
ッチング動作が可能な絶縁ゲートトランジスタが用いら
れ始めている。これらの素子、例えばＩＧＢＴを例にす
ると第５図に示すようにゲート電圧とコレクタ電圧によ
って，流れるコレク夕電流が決定される． この様な素子をインバータ等の主スイッチに使用して高
速で動作させようとすると、次の様な問題が生じてくる
。

インバータ等の電源装置ではアーム短絡や負荷短絡が生
じると，電源電圧がオン動作中の素子に印加される．そ
の結果、例えば第５図に示すような関係により、過大な
短絡電流が流れる．　ＩＧＢＴの場合は、特開昭６１−
１８５０６４号公報に記載のように、コレクタ電流が過
大になりすぎるとゲート電圧による制御が出来ないとい
うラッチアップ現象による素子破壊もあるが、むしろ過
大な電流を高速で遮断するために、遮断時の回路インダ
クタンスのエネルギによる跳ね上がり電圧が大きく、そ
れが素子の耐圧を越えて破壊する場合が多く見られる。

このため絶縁ゲートトランジスタのコレクタ電圧を検出
してゲート電圧を制御する提案がなされている（特開昭
６１−１４７７３６号公報，特開昭６１−１８５０６４
号公報，特開昭６１−　２５１３２３号公報，特開昭６
２　−　２７７０６３号公報、特開昭６３　−　９５７
２２号公報，特開昭６３　−　９５７２８号公報，米国
特許第４，５８１，５４０号，米国特許第４，７２１，
８６９号）。これらは過大になった電流を減流して遮断
するものであり、絶縁ゲートトランジスタがＯＮ状態で
通電期間中に過電流を検出し減流して遮断できる範囲に
おいては好適な方法である。

〔発明が解決しようとする課題〕

しかしながら、高速のスイッチング動作を行うインバー
タ装置等では、これらの素子の通電期間が狭いため，過
電流を検出しても減流中に入カ信号がＯＮ状態からＯＦ
Ｆ状態に変わり、通電期間が終了し、結局過大な電流を
遮断して素子が破壊するという問題がある。

また、コレクタ電圧を検出するので、過電流が、ターン
オン時の遅延に伴う過渡現象なのが、区別するのが難し
く、例えば，米国特許第４，７２１，８６９号の様に、
所定の時間だけ、コレクタ電圧の検出を遅らせて、ター
ンオン時の遅延に伴う過渡現像を検出しないようにして
いる。しかしながら、高速動作が必要となると、絶縁ゲ
ートトランジスタのオン状態の期間が短くなり、コレク
タ電圧の検出の遅れ期間が，相対的に大きくなり、過電
流を検出できない確立が高くなる， 本発明は、この様な問題を解決するためになされたもの
で、高速動作の絶縁ゲートトランジスタの過電流を確実
に減流するための、駆動回路，スイッチング回路，誘導
電動機システム，過電流検出方法、過電流検出回路及び
半導体装置を提供することを目的とする。

〔課題を解決するための手段〕

上記目的は、請求項１に記載された駆動回路，請求項２
４に記載されたスイッチング回路，請求項２６に記載さ
れた誘導電動機システム，請求項１７に記載された過電
流検出方法，請求項１８に記載された過電流検出回路及
び請求項３２に記載された半導体装置によって達成され
る．本発明の第１の特徴は、過電流調整回路が動作して
いるときに，絶縁ゲートトランジスタのオン状態を示す
信号を，ゲート電圧入力回路に出力し、ゲート電圧入力
回路が絶縁ゲートトランジスタのオフ状態を示す入力信
号には応答させない様にするオン保持回路を具備するこ
とにある。

本発明の他の目的，特徴は以下に述べる実施例の説明か
ら明らかになるであろう。

〔作用〕

負荷等の異常により過電流が流れそれを検出した時は，
過電流調整回路が動作し、制御側に過電流信号を出力す
ると共に、過電流を減流する。そして制御側からの絶縁
ゲートトランジスタのオフ状態を示す入力信号によりゲ
ート電圧の印加を停止するが、この場合制御側から絶縁
ゲートトランジスタのオフ状態を示す入力信号が入って
きてもゲート電圧の印加は停止せず、過電流を充分に減
流してから遮断するようになっている。

したがって．オフ状態を示す入力信号の直前に過電流を
検出した場合でも、過電流を直接遮断することなく、素
子破壊を防止することが出来る。

〔実施例〕

以下図面を参照しながら、本発明を実施例に基づいて詳
細に説明する。

第１図は本発明の一実施例で、絶縁ゲートトランジスタ
としてＩＧＢＴを用いた例である。

第１図に於いて、ＩＧＢＴＩＯは絶縁ゲートを有し、そ
の主電流路となるコレクタ・エミッタ電流路は、図示し
ない主回路の電流をスイッチングするために、主回路の
電流路の間に接続されている。

ＩＧＢＴＩＯの駆動回路６０は以下の要素から構威され
る。

好しくは、定電圧を発生する電源は、ＮＰＮトランジス
タ７とＰＮＰ　トランジスタ８とに直列に接続される。

ＮＰＮトランジスタ７とＰＮＰ　トランジスタ８とは相
補的に接続され、これ等のべ一入は共通にＮＰＮトラン
ジスタ５のコレクタに接続される．ＮＰＮトランジスタ
７とＰＮＰ　トランジスタ８とのコレクタ・エミッタ電
流路は互い直列に接続され、その接続ノードは、抵抗９
を介して、ＩＧＢＴＩＯのゲートに接続される．ＮＰＮ
トランジスタ５のコレクタ・エミッタ電流路と抵抗６と
は、直列に接続され、その接続ノードは、ＮＰＮ　トラ
ンジスタ７とＰＮＰトランジスタ８とのベースに接続さ
れる。ＮＰＮフオトトランジスタ３は、図示しない制御
側回路から送られるＩＧＢＴ１０のオン状態またはオフ
状態を示す入力信号Ｓ１に応答するベースを有する。Ｎ
ＰＮフオトトランジスタ３のコレクタ・エミッタ電流路
と抵抗４は直列に接続され、その接続ノードは、ＮＰＮ
トランジスタ５のベースに接続される。これ等のＮＰＮ
フオトトランジスタ３，抵抗４，６，９，ＮＰＮトラン
ジスタ５，７，ＰＮＰトランジスタ８によってゲート電
圧入力回路が構威される。

このゲート電圧入力回路は、ＩＧＢＴＩＯのオン状態又
はオフ状態を示す入力信号Ｓ１をゲート電圧に換えて．
ＩＧＢＴＩＯに印加するものであり、前述した公知例に
記載されたものと同様な機能を有する。

次に，過電流調整回路は、過電流検出回路と調整回路と
から構威される。

過電流検出回路は、ＩＧＢＴＩＯの過電流を検出するた
めのもので抵抗１１，ダイオード１２，コンデンサ１３
，ツエナーダイオード１４によって構成される。ＩＧＢ
ＴＩＯのゲートとコレクタは、抵抗ｌ１とダイオード１
２とを介して接続され、抵抗１１とダイオード１２との
接続ノードＡはツエナーダイオード１４を介してＮＰＮ
トランジスタ１５のベースと，コンデンサ１３とに接続
される。この過電流検出回路は、前述した特開昭６１−
１４７７３６号公報，特開昭６１−１８５０６４号公報
，特開昭６１−　２５１３２３号公報及び米国特許第４
．７２１，８６９号公報に記載されたものと類似の機能
を有する．調整回路は，好ましくは、ゲート電圧調整回
路であり、ＮＰＮトランジスタ１５，発光ダイオード１
６，抵抗１７，２０，ダイオード１８，コンデンサ１９
によって構成される。ＮＰＮ　トランジスタ１５のコレ
クタは、発光ダイオード１６，抵抗１７及びダイオード
１８を介して、ＮＰＮトランジスタ７とＰＮＰトランジ
スタ８とのベースに接続される。コンデンサ１９は，抵
抗１７とダイオード１８との接続ノードと電源２との間
に接続され、抵抗２０はＮＰＮトランジスタ１５のベー
スと電源２との間に接続される。この調整回路は、過電
流検出回路の出力に応答して、ＩＧＢＴＩＯの過電流を
ＩＧＢＴＩＯの安全動作領域にある所定の値に調整する
回路である。過電流検出信号Ｓ２は発光ダイオード１６
によって、図示しない制御側回路に出力される。この調
整回路は、特開昭６１−１４７７３６号公報に記載され
たものと類似の機能を有する。

オン保持回路は、コンデンサ２１，抵抗２２，２４，Ｎ
ＰＮトランジスタ２３とによって構或される。ＮＰＮト
ランジスタ２３は，コンデンサ２１を介してＮＰＮトラ
ンジスタ１５のエミッタに接続されるベースを有し、過
電流調整回路の出力に応答する。ＮＰＮトランジスタ２
３のコレクタ・エミッタ電流路は．ＮＰＮトランジスタ
５のベースと電源２との間に、ＮＰＮフォトトランジス
タ３のコレクタ・エミッタ電流路と並行に接続される。

抵抗２２はＮＰＮトランジスタｌ５のエミッタと電源２
との間に接続され、抵抗２４はＮＰＮトランジスタ２３
のベースとエミッタとの間に接続される。

次に、第１図に示す回路の動作を、第２図に示すタイム
チャートを交えながら説明する。

まず，第２図の時刻ｔｏ以前では、制御側回路から送ら
れる入力信号Ｓ１は、ＩＧＢＴＩＯのオフ状態を示し、
ＮＰＮフオトトランジスタ３のペースに印加され、ＮＰ
Ｎフオトトランジスタ３はオフ状態にある。従って，電
源１，２から，抵抗４を介してＮＰＮ｝−ランジスタ５
のベースへ電流が流れ，ＮＰＮトランジスタ５はオン状
態にある。

そして、ＮＰＮトランジスタ７，ＰＮＰトランジスタ８
のベースから、ＮＰＮトランジスタ５のコレクタエミッ
タ電流路を介して電流２へ電流が流れ、ＮＰＮトランジ
スタ７はオフ状態，ＰＮＰトランジスタ８はオン状態に
ある。従って、ＩＧＢＴＩＯのゲート・エミッタ間電圧
（以下単にゲート電圧と称す）は、電源２が発生する負
の電位であり，ＩＧＢＴＩＯはオフ状態にある。

ここで，時刻ｔｏで、ＩＧＢＴＩＯのオフ状態を示す入
力信号Ｓ１がＩＧＢＴＩＯのオン状態を示す入力信号Ｓ
１に変わると、ＮＰＮフオトトランジスタ３はオン状態
に変わり、ＮＰＮ　トランジスタ５のベースへの電流が
とまり、ＮＰＮトランジスタ５はオフ状態になる。その
結果、抵抗６を介して、電源１，２よりＮＰＮ　トラン
ジスタ７のベースに電流が流れ、ＮＰＮトランジスタ７
がオン状態，ＰＮＰトランジスタ８がオフ状態となり、
抵抗９を介してＩＧＢＴＩＯのゲートに電流が供続され
る。そして、ＩＧＢＴＩＯは，ゲート・エミッタ間の容
量が所定の値まで充電した後、時刻ｔｚでオン状態とな
り、コレクタ・エミッタ間に電流（以下コレクタ電流と
称す）が流れる。

時刻ｔｏから時刻ｔ２迄の期間中は．　ＩＧＢＴＩＯの
コレクタ電圧はゲート電圧より高いので、コレクタ１３
は、ゲート電圧の上昇と供に、抵抗１１を介して充電さ
れる。そして、時刻ｔ１でＩＧＢＴＩＯがオン状態にな
り、コレクタ電流が流れ始めると、コレクタ電圧は低下
し始める。そして、時刻ｔ２でコレクタ電圧がゲート電
圧より低くなると、時刻ｔ１から時刻ｔ２迄の期間（Ｉ
ＧＢＴＩＯの過渡期間）中に、コンデンサ１３を充電し
ていた電流は、抵抗１１，ダイオード１２を介して，Ｉ
ＧＢＴＩＯのコレクタ・エミッタ電流路へバイパスする
。従ってコンデンサ１３の充電が止まる。

この時刻ｔｏから時刻ｔｚ迄の通常の過渡期間に流れる
過渡電流は、後述する過電流と同じ状態の電流であり、
この過渡電流は、コンデンサ１３，ツエナーダイオード
１４で構成される検出遅延回路によって、過電流として
検出されない様にしてある。ツエナーダイオードエ４の
ツエナー電圧（カットオフ電圧），抵抗１１の抵抗値及
びコンデンサｌ３の容量は，通常の過渡期間では、コン
デンサ１３の電圧が、ツエナーダイオード１４のツエナ
ー電圧によって定まる所定の値を超えない様に定められ
る。

第１図及び第２図に示す第１の実施例では、時刻ｔｏか
ら時刻ｔ２迄の通常の過渡期間中のコンデンサ１３の電
圧は、ツエナーダイオード１４のツエナー電圧より低い
ので，ＮＰＮトランジスタ１５のベースへは電流が供給
されない。従って、時刻ｔｏから時刻ｔｚ迄の期間ＮＰ
Ｎトランジスタ１５はオフ状態を保持し、調整回路は動
作しない。換言すれば、調整回路は抵抗１１，コンデン
サ１３，ツエナーダイオードエ４による検出遅れ、（又
は．マスク）によって動作はしないことになる。

時刻ｔ３において、負荷短絡等の何らかの原因で、ＩＧ
ＢＴＩＯのコレクタ電流が過大になり、過電流になるか
、または、過渡電流が通常状態より長く続いた場合に、
ＩＧＢＴＩＯのコレクタ電圧は上昇し、ＩＧＢＴＩＯの
ゲート電圧より高くなる。そして、コンデンサ１３は抵
抗１１を介して充電され、コンデンサ１３の電圧が上昇
する。

時刻ｔ４において、コンデンサ１３の電圧がツエナーダ
イオード１４のツエナー電圧によって定まる所定の値を
超えると、ＮＰＮトランジスタｌ５のベースへの電流が
，ツエナーダイオード１４を介して流れ始め、ＮＰＮト
ランジスタ１５がオフ状態からオン状態へ変わり、調整
回路が動作し始める。時刻ｔ４でＮＰＮ　トランジスタ
１５がオン状態へ変わると、コンデンサｌ９に充電され
ていた電荷が、抵抗１７，発光ダイオード１６，ＮＰＮ
トランジスタ１５のコレクタ・エミッタ電流路及び抵抗
２２を介して放電し始める。そして、コンデンサ１９の
電圧，ＮＰＮトランジスタ７のベース電圧及びＩＧＢＴ
ＩＯのゲート電圧は、最終的には抵抗６．１７．２２の
抵抗値の比率で決まる最終ゲート電圧迄低下する。但し
、ツエナーダイオード１４のツエナー電圧によって定ま
る過電流検出電圧よりは低下しない。何故ならば、ＩＧ
ＢＴＩＯのゲート電圧がツエナーダイオード１４のツエ
ナー電圧迄低下すると、ＩＧＢＴ１０のゲートから抵抗
１１を介してＮＰＮトランジスタｌ５へ流れようとする
電流は，ツエナーダイオード１４で阻止されるからであ
る。

過電流検出回路，検出遅延回路及び調整回路のより詳し
い機能については、特開昭６１−１４７７３６号公報，
特開昭６１−１８５０６４号公報，特開昭６１−２５１
３２３号公報及び米国特許第４，７２１，８６９号公報
を参照されたい。

次に、本実施例の特徴であるオン保持回路は、過電流調
整回路が連続して動作している時刻ｔ４から時刻ｔＢ迄
の期間には、ＩＧＢＴＩＯのオン状態を示す信号をゲー
ト電圧入力回路のＮＰＮトランジスタ５のベースへ出力
し、このＮＰＮトランジスタ５が、ＮＰＮフオトトラン
ジスタ３を介して制御側回路から送られてくるＩＧＢＴ
ＩＯのオフ状態を示す入力信号Ｓ１には応答しない様に
している。

時刻ｔａにおいて．ＮＰＮトランジスタ１５がオン状態
に変わると、コンデンサ１９からの電流が、コンデンサ
２ｌを介してＮＰＮ　トランジスタ２３のベースに流れ
、ＮＰＮトランジスタ２３がオン状態に変わり、オン保
持回路が動作し始める．従って、時刻ｔａから時刻ｔｂ
迄の期間は、ＮＰＮフオトトランジスタ３のベースは、
ＩＧＢｒｌＯのオン状態を示す入力信号Ｓ１に応答し．
ＮＰＮトランジスタ２３のベースは、ＩＧＢＴＩＯのオ
ン状態を示すコンデンサｌ９からの信号に応答し、ＮＰ
Ｎフォトトランジスタ３とＮＰＮ　トランジスタ２３と
は共にオン状態になる．そして、ＮＰＮトランジスタ５
はオフ状態を保持し、ＩＧＢＴＩＯはオン状態を保持す
る。

次に，時刻ｔ＋ｓにおいて、制御側回路から送られるＩ
ＧＢＴＩＯのオン状態を示す入力信号Ｓ１が、ＩＧＢＴ
ＩＯのオフ状態を示す入力信号Ｓ１に変わると、ＮＰＮ
フオトトランジスタ３はオン状態からオフ状態に変わる
。しかし、コンデンサ１９からＮＰＮトランジスタ２３
のベースへ流れる電流は残るので，ＮＰＮトランジスタ
２３は，オン状態を保持する。電源１，２から抵抗４を
介してＮＰＮトランジスタ５へ流れようとする電流は、
ＮＰＮ　トランジスタ２３のコレクタ・エミッタ電流路
にバイパスされた状態が続くので，流れない状態が続く
。従って時刻ｔ５から時刻ｔ８迄の期間では、ＮＰＮト
ランジスタ５はオフ状態を保持し、入力信号Ｓ１がＩＧ
ＢＴＩＯのオフ状態を示すにもかかわらず、ＩＧＢＴＩ
Ｏはオン状態を保持し、調整回路は過電流を減らすため
に、ＩＧＢＴＩＯの安全動作領域の値に向かって、ＩＧ
ＢＴＩＯのゲート電圧を減らす様に動作し続ける。

時刻ｔａから時刻ｔＢ迄の期間中、コンデンサ１９は放
電され、コンデンサ２１は充電される．時刻ｔＢにおい
て、コンデンサ２１の電圧が抵抗２２の電圧に近づき、
略等しくなると、ＮＰＮトランジスタ２３のベースへの
電流がとまり．　ＮＰＮトランジスタ２３はオン状態か
らオフ状態へと変わる。抵抗４を介してＮＰＮ｝−ラン
ジスタ５のベースへ電流が流れるので、ＮＰＮトランジ
スタ５はオフ状態からオン状態へ変わり，従って、ＩＧ
ＢＴＩＯがオン状態からオフ状態へと変わる。

ＩＧＢＴＩＯがオフ状態に変わると、コンデンサ２１は
抵抗２２を介して放電し始め、また、コンデンサｌ９は
、抵抗６を介して充電され始める。

この様に、調整回路が連続して動作する時刻ｔ４から時
刻ｔｓ迄の帰間中は、ＮＰＮトランジスタ２３は，ゲー
ト電圧入力回路のＮＰＮトランジスタ５のベースへ、Ｉ
ＧＢＴＩＯのオン状態を示す信号を出力し、ＮＰＮトラ
ンジスタ５は，ＩＧＢＴＩＯのオフ状態を示す入力信号
Ｓ１には応答しない様になる．換言すれば，ゲート電圧
入力回路（例えば、ＮＰＮ｝−ランジスタ５）は、オン
保持回路（例えば、ＮＰＮトランジスタ２３）の出力信
号と，入力信号ＳＬ（例えば、ＮＰＮフオトトランジス
タを介した信号）とのＯＲ信号に応答する。

上述した様に、本実施例においては，過電流を減少中に
入力信号がＩＧＢＴＩＯのオフ状態を示す入力信号に変
わったとしても、常に、ＩＧＢＴ１０の安全動作領域迄
、過電流を減少させた後、時刻ｔ６で、Ｉ　．Ｇ　Ｂ　
Ｔ　１　０を遮断する。従って、ＩＧＢＴＩＯがオフ状
態に移る際に、多大な過電流を遮断することはなく、こ
の際過大な過渡電圧が発生することはなくなり、Ｉ　Ｇ
ＢＴ　１　０の破壊を防止できるものである。

この様に、本実施例の特徴は、時刻ｔｓでＩＧＢＴＩＯ
のオン状態を示す入力信号ＳＬがＩＧＢＴＩＯのオフ状
態を示す入力信号Ｓ１に変わったとしても、ＩＧＢＴＩ
Ｏのゲート電圧が所定の値になる時刻ｔ６迄、調整回路
を動作させ続けるオン保持回路を有することにある。

第３図は、電流スイッチング装置の一例として、３相電
圧形誘導電動機システムを示す回路図である。

３相インバータは、コレクタ・エミッタ電流路が直列に
接続された一対のＩＧＢＴＩＯ０，１０１；１０２，１
０３：１０４；１０５と，各ＩＧＢＴのコレクターエミ
ッタ電流路と並行に接続されたダイオード２００，２０
１，２０２，２０３，２０４，２０５とからなる３組（
３相）のアームが直流電源５００と並列に接続されて構
或される。

負荷となる誘導電動機ＩＭが各相のアームの一対のＩＧ
ＢＴのコレクタ・エミッタ電流路の接続ノードに接続さ
れ、夫々独立に各位相が制御される。

各ＩＧＢＴＩＯ０，１０１，１０２，１０３，１０４，
１０５は夫々回路４００，４０１，４０２，４０３，４
０４，４０５に接続される。各回路４００，４０１，４
０２，４０３，４０４，４０５は、夫々、前述の第１の
実施例または、後述する第２から第７の実施例のうち一
つの駆動回路６０と，発光ダイオード１６と共にフォト
カプラを構或し、発光ダイオード１６が出力する過電流
検出信号Ｓ２に応答するＮＰＮフオトトランジスタ７１
と，抵抗７２と，ラッチ回路７３と，ＰＷＭ（パルス幅
変調）信号発生回路３００が発生するＰＷＭ信号とラッ
チ回路７３の出力信号とのＡＮＤ信号を出力するＡＭＤ
回路７４とを有する。ＮＰＮフオトトランジスタ７１，
抵抗７２，ラッチ回路７３，ＡＮＤ回路７４の動作の詳
細は、特開昭６ｌ一２５１３２３号公報及び米国特許第
４，７２１，８６９号公報を参照されたい。また、前述
の第１の実施例及び後述する第２から第７の実施例にお
ける制御側回路は、ＮＰＮフオトトランジスタ７１，抵
抗７２，ラッチ回路７３，ＡＮＤ回路７４及びＰＷＭ信
号発生回路３００から構或される。尚、第３図において
、回路４０１，４０２，４０３，４０４，４０５は回路
４００と同じ回路であるために、詳細な回路は省略され
ている。

第４図（Ａ）は，ＰＷＭ信号発生回路３００のタイムチ
ャートである。

例えば、マイクロプロセッサで構成されるＰＷＭ信号発
生回路３００は、キャリア信号から生成する三角波信号
と正弦波信号とを比較する比較信号から生滅したＰＷＭ
信号Ｓ４００，８４０１，Ｓ４０２，Ｓ４０３，Ｓ４０
４，Ｓ４０５を出力する。第４図（Ａ）において、Ｏ゜
から１８０’迄の期間は、ＩＧＢＴＩＯＯのオン期間で
あり，１８０’から３６０６迄の期間は、ＩＧＢＴＩＯ
Ｉのオン期間である。ＩＧＢＴＩＯＯのオン期間（Ｏ″
〜１８０’）中は、ＰＷＭ信号Ｓ４０１は、第４図（Ａ
）に示す同期間中のＰＷＭ信号Ｓ４００の論理反転信号
である。ＩＧＢＴＩＯＩのオン期間（１８０’〜３６０
゜）中は、ＰＷＭ信号Ｓ４０１は、第４図（Ａ）に示す
ＩＧＢＴＩＯＯのオン期間（０’〜１８０″）中のＰＷ
Ｍ信号Ｓ４００と同じ信号である。そして、第４図（Ａ
）に示すＩＧＢＴＩＯＩ（７）オン期間（１８０’　〜
３６０’　）中のＰＷＭ信号Ｓ４００は、同期間中のＰ
ＷＭ信号Ｓ４０１の論理反転信号である。

第４図（Ｂ）は、ＩＧＢＴＩＯＯがオフ状態からオン状
態に変わる際の過渡状態の期間（時刻ｔｏから時刻ｔｚ
）におけるＩＧＢＴＩＯＯとＩＧＢＴＩＯＩのタイミン
グ・チャートである。

時刻ｔｏから時刻ｔ２迄の帰間中に、上側のアーム中の
ダイオード２０１に電流が流れる転流モードがあるため
に、ＩＧＢＴＩＯＯのコレクタ電圧は，第４図ＣＢ）に
示す様に急激には下がらず、ゆっくりと徐々に下がる．
従って、前述の様にこの期間では、ＩＧＢＴＩＯＯのコ
レクタ電圧がＩＧＢＴＩＯＯのゲート電圧より高いので
、この通常の過渡状態での期間でのコンデンサ１３へ流
れる電流を検出遅延回路によって過電流としては検出し
ない． ＩＧＢＴＩＯＯがオン状態にあるとき、ＩＧＢＴＩＯＩ
が誤ってオン状態になるアーム短絡や、誘導電動機ＩＭ
等の負荷が、誤って短絡する負荷短絡が生じると、コレ
クタ電圧が上昇する．この状態でのコンデンサ１３へ流
れる電流は、前述の様に過電流として検出する。

上記した第３図の実施例はインバータを例にとって説明
したが、本発明は、チョツパ回路を含む、電流スイッチ
ング装置、スイッチング回路に適用して，同一の効果を
奏することができる。

第６図は、本発明の第２の実施例を示す回路図であり、
第１図と同一機能のものには同一符号を記してある．第
１図に示す第１の実施例とは、過電流検出回路及び過電
流検出方法が異なる。

第６図において、ＮＰＮフオトトランジスタ３のコレク
タ・エミッタ電流路と抵抗４との接続ノードは抵抗２６
を介してＮＰＮトランジスタ５のベースと，抵抗２５を
介してＮＰＮトランジスタ２７のベースとに接続される
．ＮＰＮトランジスタ２７のコレクタ・エミッタ電流路
と抵抗１１とは直列に接続され、その接続ノードＡがツ
エナーダイオードｌ４を介してＮＰＮトランジスタ１５
のベースに接続されている。抵抗２８は、コンデンサ１
９を充電するためのもので、コンデンサ１９と直列に接
続される． 接続ノードＡの電圧は、ＩＧＢＴＩＯのゲート電圧と実
質的に同じタイミングで変化する。そこで、第１の所定
の値となる過電流検出電圧は、ツエナーダイオード１４
のツエナー電圧によって定められ、一方、第２の所定の
値となるＩＧＢＴＩＯの最終ゲート電圧は、過電流検出
電圧とは独立に、抵抗６，１７．２２の抵抗値が比率に
よって定めることができる。換言すれば、前述の如く，
第１の実施例では、最終ゲート電圧は、過電流検出電圧
より小さくすることができなく、最終ゲート電圧と過電
流検出電圧とを独立に設定することができなかったが、
第６図に示す第２の実施例では、過電流検出電圧と最終
ゲート電圧とは異なる様に独立に設定できる。好ましく
は、過電流検出電圧が最終ゲート電圧より大きくすると
、過電流検出回路の誤動作が防げ、かつ、ＩＧＢＴＩＯ
のゲート電圧をより小さくしてから遮断するので、より
過電流による影響を小さくすることができる。

この様に第２の実施例の第１の特徴は、過電流検出電圧
と最終ゲート電圧とを独立に選択できることにある。

また、第６図に示す第２の実施例では、抵抗２８が抵抗
６とは独立に並行に設けられている．従って、コンデン
サ１９への充電電流は主として抵抗２８を介して、また
，ＮＰＮトランジスタ７のベースへの供給電流は主とし
て抵抗６を介して流れることになり、コンデンサｌ９は
、第１図に示す第１の実施例より高速に充電される。

第７図は、本発明の第３の実施例を示す回路図である。

第６図に示す第２の実施例と異なる点は、ＩＧＢＴＩＯ
のゲートと電源１の陽極側との間にダイオード３０が接
続されたことと、発光ダイオード１６がダイオード１２
と接続ノードＡとの間に接続されたことである。

ダイオード３０は、ＩＧＢＴＩＯがオン状態にある期間
のゲート電圧を電源電圧にクランプする機能を有する。

ダイオード３ｏのより詳細な機能については、特開昭６
３　−　９５７２８号公報の記載を参照されたい。

発光ダイオード１６は、第２図のタイミング・チャート
に於ける過電流を検出している時刻ｔ４から時刻ｔＢ迄
の期間だけでなく、ＩＧＢＴＩＯのターン・オンの遅延
期間（時刻ｔｏから時刻１．）も他の期間と識別して出
力信号Ｓ２を出力する。

第３図の破線で示す様に、例えば、マイクロプロセッサ
で構威されるＰＷＭ信号発生回路３００は、ＮＰＮトラ
ンジスタ７１を介して、発光ダイオード１６の出力信号
Ｓ２を受け、このＩＧＢＴＩＯのターン・オンの遅延時
間も考慮して、より正確なＰＷＭ信号Ｓ４００，　Ｓ４
０１，Ｓ４０２，Ｓ４０３，Ｓ４０４，　Ｓ４０５を演
算して、出力する。従って、制御側回路は、ＩＧＢＴＩ
Ｏの正確なオン状態の期間（時刻ｔｌから時刻ｔｅ）を
把握し、より正確な、ＰＷＭ信号Ｓ４００，Ｓ４０１，
　Ｓ４．０２，Ｓ４０３，Ｓ４０４，Ｓ４０５を出力す
ることができるので、制御性能はより向上する。

第８図は、本発明の第４の実施例を示す回路図である。

第１図に示す第１の実施例と異なる点は、抵抗１１とダ
イオードｌ２とで構威される第１の過電流検出回路と共
に、ＰＮＰトランジスタ３１，抵抗３２，３３及びダイ
オード３４によって構威される第２の過電流検出回路と
を設けたことと、コンデンサ１３が第１の実施例と同様
の機能を果たすために、接続ノードＡと電源２の陰極側
との間に接続されたことにある， ＰＮＰトランジスタ３ｌのベースは、抵抗３２を介して
コンデンサ１９に接続され、ＰＮＰトランジスタ３１の
コレクタ・エミッタ電流路と，抵抗３３とダイオード３
４とは、ＩＧＢＴＩＯのゲートと接続ノードＡとの間に
直列に接続される。

ＰＮＰ　トランジスタ３１のエミッタには順方向降下電
圧ＶＤＦを有するダイオード３４を介してゲート電圧Ｖ
Ｇが印加され、ＰＮＰトランジスタ３工のベースには抵
抗３２を介してコンデンサ１９の電圧が所定の基準値Ｖ
ａｓとして印加されている。そして、Ｖａ−ＶＤＦ＞Ｖ
ｃｓ　（Ｖａ　＞Ｖｃｓ十ＶＤＦ）のときＰＮＰトラン
ジスタ３１はオン状態に変わり、抵抗３３を介してゲー
ト電圧ＶＧを過電流の検出信号（第２の過電流検出信号
）として出力するようになっている。この出力ノードＡ
は第１の過電流検出回路の接続ノードＡに接続されてい
る。これにより、実質的には第１及び第２の過電流検出
回路の第１及び第２の過電流検出信号の論理積をとるよ
うになっている。

このように構威された第４の実施例の動作を、第９図に
示したタイムチャートを参照しながら次に説明する。

ＩＧＢＴＩＯがオフ状態からオン状態へ変わる過渡期間
（時刻ｔｏから時刻１．）においては、ＩＧＢＴＩＯの
コレクタ電圧Ｖｃは、主電源１の電位から順方向電位降
下に相当するレベルまで低下し続ける。このとき，ＩＧ
ＢＴＩＯのコレクタ・ゲート間の帰還容量Ｃｃｃを介し
てゲート容量ＣＧＥを充電することはない．むしろゲー
ト電圧入力回路からの電流が一部帰還容量ＣＯＣを介し
て流れるためゲート電圧ＶＩＩの上昇率は低下し、ゲー
ト電圧Ｖａはゲート電圧入力回路の出力電圧Ｖｃｏより
小さくなる。従って時刻ｔｏから時刻ｔｚ迄の期間は．
ＰＮＰトランジスタ３１はオフ状態を保持し、第２の過
電流検出回路は動作せず、第２の過電流検出信号は出力
されない。

一方、第９図の時刻ｔ８において、アーム短絡及び又は
負荷短絡等により過電流が流れ、第５図の関係によりＩ
ＧＢＴＩＯのコレクタ電圧Ｖｃが上昇しはじめると、Ｉ
ＧＢＴＩＯの帰還容量Ｃｃｃを介してゲートからエミッ
タに電流が流れる。この結果、ゲート電流ＶａがＶａｏ
よりも高くなり、ＰＮＰトランジスタ３ｌがオン状態に
なる。なお、第８図の実施例におけるＶａｏは，コンデ
ンサエ９の電圧である，トランジスタ３１がオン状態に
なるとゲート電圧Ｖｃが抵抗３３を介して第２の過電流
検出信号として出力される。これによりコンデンサ１３
の充電が前述の第１の電流検出回路の出力である第１の
過電流検出信号と並列に行なわれることになり、充電時
定数が大きくなってマスク期間（時刻ｔ３から時刻ｔ，
ｌ）が短縮され、第９図に示したように、時刻ｔ４　に
おいて過電流検出信号がＮＰＮ　トランジスタ１５に出
力され、調整回路が動作し始める．この様に、コンデン
サ１，３は、第｛の過電流検出信号と第２の過電流信号
とによって、並列して充電されるので．第９図に示す様
に、マスク期間（時刻ｔ８から時刻ｔ４′）が短絡され
、過電流の減流が高速に行なわれるので、ＩＧＢＴＩＯ
は、時刻ｔ６　にて速く、オフ状態に変わることができ
る。尚、第９図において、破線で示すタイムチャートは
第１図、第２図の第１の実施例のタイムチャートである
。

ここで、抵抗１ｌの抵抗債に比較して抵抗２８の抵抗値
を十分小さな値にすることによって、必要のないマスク
期間（時刻ｔ３から時刻ｔ＋’）を更に大幅短縮できる
。また、ノイズ等によりＩＧＢＴＩＯのゲート電圧Ｖｃ
が高くなってＰＮＰトランジスタ３１が誤まってオン状
態に変わっても、接続ノードＡの電圧はダイオード１２
を介してオン状態のＩＧＢＴＩＯのコレクタ電圧Ｖｃに
引っぱられ、ＩＧＢＴＩＯのコレクタ・エミッタ電流路
へバイパスされるので、第２の過電流検出信号が出力さ
れることはない。

なお、上述の説明から明らかなように、ベース電圧に基
づいた第２の過電流検出回路は通常のターン・オン過渡
期間（ｔｏ＝ｔｚ）には動作しないことから、第８図の
第１の過電流検出回路およびコンデンサ１３，ツエナー
ダイオード１４から構成される検出遅延回路を省略して
も、ＩＧＢＴＩＯの過電流を高速に検出することができ
る。この場合，ノイズ等による誤動作を防止するため，
ダイオードｌ２の回路は設けることが望ましい。また、
負荷短絡などによる過電流の場合には、配線のインダク
タンスにより、コレクタ電圧ＶＣの上昇率が押えられ、
ゲート電圧ＶＣが判定に係る基準値に達するのが遅れた
り、達しない場合も予想される。

この点第８図実施例のようにコレクタ電圧に基づいた第
１の過電流検出回路を併用することにより，確実に過電
流を検出できる。

第１０図は本発明の第５の実施例を示す回路図である。

第６図，第８図と同一機能のものには同一符号を記して
説明は省略する６この第５の実施例は，第６図に示す第
２の実施例と第８図に示す第４の実施例との組み合わせ
たものであり、詳細な説明は省略する。

第１１図は本発明の第６の実施例を示す回路図である．
第１０図に示す第５の実施例とはゲート電圧検出のため
のＰ　Ｎ　Ｐ　トランジスタ３１のべ一スに接続される
抵抗３２の接続先が異なり、ゲート電圧入力回路の電源
ｌに接続されている。

ＩＧＢＴの様な絶縁ゲートトランジスタの場合、ゲート
とエミッタとの間は等価的にコンデンサであり、そのゲ
ート端子は、オン状態の時には駆動回路６０の正側の電
源電圧まで上昇するので、ゲート電圧検出のタイミング
そのものは変らない。

一方、調整回路が動作してゲート電圧が絞り込まれると
、ゲート電圧による第２の過電流検出回路は動作が停止
することになる。しかし、その時点ではすでにコレクタ
電圧による第１の過電流検出回路が動作しているので、
コレクタ電流を減流させる動作には影響しない。

第１２図は本発明の第７の実施例を示す回路図である。

第１１図に示す第６の実施例とはＰＮＰトランジスタ３
１のコレクタに接続される抵抗３３の接続が異なり、Ｎ
ＰＮ　トランジスタ１５のベースに直接接続されている
．こうすることにより、コンデンサ１３、ツエナーダイ
オード１４でマスク、遅延されることなく、過電流検出
をさらに高速化できる特徴がある。なおこの場合、ノイ
ズによりＰＮＰトランジスタ３１が誤動作すると、第２
の過電流検出回路が動作することになるが、途中でＮＰ
Ｎトランジスタ１５のエミッタ電圧が上昇し、誤動作に
よる信号はツエナーダイオード１４，ダイオード１２を
介してＩＧＢＴＩＯのコレクタ・エミッタ電流路にバイ
パスされるので問題ない。

本発明の第１から第７の実施例の回路において，過電流
検知用のダイオード１２はＩＧＢＴＩＯのコレクタに接
続されている。高圧部分がゲート回路に近づくことは、
ノイズで誤動作を生じたりする可能性がある。

第１３図は、この問題点を解決するために、ダイオード
１２をＩＧＢＴＩＯと同一の半導体基板に集積化したも
ので，第１から第７の実施例に使用されるＩＧＢＴＩＯ
とダイオード１２とを有する半導体装置の断面図である
。また、第１４図は、第１３図の等価回路図である。

半導体基板８０は、Ｎ型の第１の領域８１（以下ｎ一領
域８１と称す）と、Ｐ型の第２の領域８２（Ｐ十領域８
２）と、ｎ一領域８１によってＰ十領域８２とは分離さ
れたＰ型の第３の領域８３（Ｐ十領域８３）と，Ｐ十領
域８２によってｎ一領域８１とは分離されたＮ型の第４
の領域８４（Ｎ十領域８４）と、Ｐ十領域８３よってｎ
一領域８１とは分離されたＮ型の第５の領域８５（ｎ十
領域８５）と、ｎ一領域８１によってＰ十領域８２，８
３とは分離されたＰ型の第６の領域８６（Ｐ十領域８６
）とを有する。更に，好ましくは、半導体基板８ｏは、
Ｐ十領域８２によってｎ一領域８１とｎ十領域８４とは
分離されたＮ型の第７の領域８７（ｎ十領域８７）と，
Ｐ十領域８３によってｎ一領域８１とｎ＋領域８５とは
分離されたＮ型の第８の領域８８（ｎ十領域８８）と有
し、隣接するＩＧＢＴを構或する．ゲート電極９１は、
Ｓ　ｉ　Ｏｚ等の絶縁物９８を介して、ｎ一領域８１，
Ｐ◆領域８２，８３，ｎ十領域８４．８５に半導体基板
８０の一方の主表面で接続される。コレクタ電極９２は
、Ｐ十領域８６に半導体基板８０の他方の主表面で接続
される。エミッタ電極９３は，Ｐ十領域８２，ｎ十領域
８４．８７に半導体基板８０の一方の主表面で接続され
る．過電流検出電極９４は、Ｐ十領域８３，ｎ十領域８
５．８８に半導体基板８０の一方の主表面で接続される
。抵抗１１は、ゲート電極９１と過電流検出電ｖｉ９４
との間に接続される。

この抵抗１工は、ダイオード１２をＩＧＢＴとして機能
させなくさせるためのもので、ゲートとエミッタとが短
絡された状態となり、ｎ一領域８ｌとＰ十領域８３との
ＰＮ接合で構或されるダイオード１２として機能する。

尚、第２，第３，第５，第６，第７の実施例においては
、抵抗１１は、抵抗９とＮＰＮトランジスタのコレクタ
・エミッタ電流路を介してゲート電極９１と過電流検出
電極９４との間に接続されるが、第１３図，第１４図で
は抵抗９とＮＰＮトランジスタ７とは図示されていなく
、省略されている。絶縁物９７は、好ましくは、ゲート
電極９１とエミッタ電極９３と過電流検出電極９４との
間を絶縁するためのものである。ゲート電極９１と並列
に接続されるゲート電極９５，絶縁物９６，ｎ十領域８
７，８８は、他の隣接するＩＧＢＴを構戊する。尚、過
電流検出電極９４は，第１図等に於ける接続ノードＡに
なる。

このようにＩＧＢＴＩＯとダイオード１２とを単一の半
導体基板８０に集積化し過電流検出電極を設けることに
よって、ゲート回路に近づく高圧部分が減るので、ゲー
ト回路のノイズに対する信頼性を向上することが出来る
。

尚，上述した実施例では、ＩＧＢＴを例にとって説明し
たが、本発明は絶縁ゲート電界効果トランジスタ等の絶
縁ゲートトランジスタに適用できることは明らかであろ
う． 〔発明の効果〕 以上の様に、本発明によれば、高速動作の絶縁ゲートト
ランジスタの過電流を確実に減流する駆動回路，スイッ
チング回路，誘導電動機システム，過電流検出方法，過
電流検出回路及び半導体装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
第１区辺動作を示すタイムチャート、第３図は３相電圧
誘導電動機システムの一例を示す回路図、第４図（Ａ）
は第３図におけるＰＷＭ信号のタイムチャート、第４図
（Ｂ）は第３図におけるＩＧＢＴＩＯ０，１０工のタイ
ムチャート、第５図はＩＧＢＴの特性図，第６図は本発
明の第２の実施例を示す回路図、第７図は本発明の第３
の実施例を示す回路図、第８図は本発明の第４の実施例
を示す回路図、第９図は第８図の動作を示すタイムチャ
ート、第１０図は本発明の第５の実施例を示す回路図、
第１１図は本発明の第６の実施例を示す回路図、第１２
図は本発明の第７の実施例を示す回路図，第１３図は第
１から第７の実施例に用いられる半導体装置の一例の断
面図、第１４図は第１３図の等価回路図である。 １，２・・・直流電源、３，５，７，１５，２３，２７
・・・ＮＰＮトランジスタ，８．３１・・・ＰＮＰトラ
ンジスタ，４，６，９，１１，１７，２０，２２，２４
，２５，２６，２８，３２．３３・・・抵抗、１０・・
・ＩＧＢＴ．１２，１８，２９，３０，３４・・・ダイ
オード，１３，１９，２工・・・コンデンサ，１４・・
・ツエナーダイオード，１６・・・発光ダイオード。 第３図 第５図 コレクタｔＬｖｃ 第６図 第７図 第９図 Ｓｉ 第１３図

Claims (1)

1. 【特許請求の範囲】 １、絶縁ゲートトランジスタの駆動回路において、該絶
   縁ゲートトランジスタのオン状態又はオフ状態を示す入
   力信号に従つてゲート電圧を出力し、該ゲート電圧を上
   記絶縁ゲートトランジスタのゲートに印加するゲート電
   圧入力回路と、上記絶縁ゲートトランジスタに接続され
   、上記絶縁ゲートトランジスタの過電流を検出し、該過
   電流を所定の値に調整する過電流調整回路と、 上記ゲート電圧入力回路と上記過電流調整回路とに接続
   され、上記過電流調整回路が動作しているときに、上記
   絶縁ゲートトランジスタのオン状態を示す信号を上記ゲ
   ート電圧入力回路に出力し、上記ゲート電圧入力回路が
   上記絶縁ゲートトランジスタのオフ状態を示す入力信号
   には応答させない様にするオン保持回路と を具備することを特徴とする絶縁ゲートトランジスタの
   駆動回路。 ２、上記過電流調整回路は、 上記絶縁ゲートトランジスタに接続され、上記絶縁ゲー
   トトランジスタの過電流を検出する過電流検出回路と、 該過電流検出回路に接続され、該過電流検出回路の出力
   に応答して、過電流を上記所定の値に調整する調整回路
   と を含むことを特徴とする請求項１に記載された絶縁ゲー
   トトランジスタの駆動回路。 ３、上記絶縁ゲートトランジスタは、絶縁ゲート・バイ
   ポーラ・トランジスタであることを特徴とする請求項１
   または請求項２に記載された絶縁ゲートトランジスタの
   駆動回路。４、上記絶縁ゲートトランジスタは絶縁ゲー
   ト電界効果トランジスタであることを特徴とする請求項
   １または請求項２に記載された絶縁ゲートトランジスタ
   の駆動回路。 ５、上記過電流検出回路は、上記絶縁ゲートトランジス
   タの主電流を検出し、該主電流が所定の値以上のときに
   、検出信号を出力することを特徴とする請求項２に記載
   された絶縁ゲートトランジスタの駆動回路。 ６、上記過電流検出回路は、上記絶縁ゲートトランジス
   タのコレクタ電圧を検出し、該コレクタ電圧が、第１の
   所定の値以上のときに、第１の検出信号を出力すること
   を特徴とする請求項２または請求項５に記載された絶縁
   ゲートトランジスタの駆動回路。 ７、上記過電流検出回路は、上記絶縁ゲートトランジス
   タのゲート電圧を検出し、該ゲート電圧が第２の所定の
   値以上のときに、第２の検出信号を出力することを特徴
   とする請求項２または請求項５に記載された絶縁ゲート
   トランジスタの駆動回路。 ８、上記過電流検出回路は、上記絶縁ゲートトランジス
   タのコレクタ電圧とゲート電圧とを検出し、該コレクタ
   電圧が第１の所定の値以上でかつ、該ゲート電圧が第２
   の所定の値以上のときに、検出信号を出力することを特
   徴とする請求項２または請求項５に記載された絶縁ゲー
   トトランジスタの駆動回路。 ９、上記調整回路は、上記絶縁ゲートトランジスタのゲ
   ート電圧を所定の値に調整することを特徴とする請求項
   ２に記載された絶縁ゲートトランジスタの駆動回路。 １０、上記過電流検出回路は、上記絶縁ゲートトランジ
   スタのコレクタ電圧を検出し、該コレクタ電圧が第１の
   所定の値以上のとき、検出信号を出力し、上記調整回路
   は、上記絶縁ゲートトランジスタのゲート電圧を第２の
   所定の値に調整することを特徴とする請求項２に記載さ
   れた絶縁ゲートトランジスタの駆動回路。 １１、上記第１の所定の値は、上記第２の所定の値と実
   質的に等しいことを特徴とする請求項１０に記載の絶縁
   ゲートトランジスタの駆動回路。 １２、上記第１の所定の値は、上記第２の所定の値とは
   異なることを特徴とする請求項１０に記載の絶縁ゲート
   トランジスタの駆動回路。 １３、上記第１の所定の値は、上記第２の所定の値より
   大きいことを特徴とする請求項１２に記載の絶縁ゲート
   トランジスタの駆動回路。 １４、上記ゲート電圧入力回路は、上記オン保持回路の
   出力信号と上記入力信号とのＯＲ信号に応答することを
   特徴とする請求項１に記載の絶縁ゲートトランジスタの
   駆動回路。１５、上記ゲート電圧入力回路は、上記入力
   信号に応答し、主電流路を有する第１のトランジスタを
   含み、上記オン保持回路は、上記過電流調整回路の出力
   信号に応答し、上記第１のトランジスタの主電流路と並
   行に接続された主電流路を有する第２のトランジスタを
   含むことを特徴とする請求項１に記載の絶縁ゲートトラ
   ンジスタの駆動回路。 １６、上記第２のトランジスタは、コンデンサを介して
   上記過電流検出回路の出力信号に応答することを特徴と
   する請求項１５に記載の絶縁ゲートトランジスタの駆動
   回路。 １７、ゲートが入力信号に応答する絶縁ゲートトランジ
   スタの過電流検出方法において、上記絶縁ゲートトラン
   ジスタのゲート電圧が第１の所定の値以上で、かつ、上
   記絶縁ゲートトランジスタのコレクタ電圧が第２の所定
   の値以上のときに、過電流であると判定することを特徴
   とする絶縁ゲートトランジスタの過電流検出方法。 １８、ゲートが入力信号に応答する絶縁ゲートトラジス
   タの過電流検出回路であつて、ベースが第１の抵抗を介
   して所定の値の第１の電圧源に接続され、コレクタが第
   １のダイオードと第２の抵抗を介して上記絶縁ゲートト
   ランジスタのコレクタに接続され、エミッタが第２のダ
   イオードを介して上記絶縁ゲートトランジスタのゲート
   に接続されるトランジスタを有し、上記第１のダイオー
   ドと上記第２の抵抗との接続ノードの電圧が、過電流検
   出信号として出力されることを特徴とする絶縁ゲートト
   ランジスタの過電流検出回路。 １９、上記過電流検出回路は、 上記第１のダイオードを介して第２の電圧源と上記絶縁
   ゲートトランジスタのコレクタとの間に接続される第３
   の抵抗を有し、第１のダイオードと上記第３の抵抗との
   接続ノードの電圧が、他の過電流検出信号として出力さ
   れることを特徴とする請求項１８に記載の絶縁ゲートト
   ランジスタの過電流検出回路。 ２０、上記過電流検出回路は、 上記他の過電流検出信号を所定の時間遅延させて出力す
   る検出遅延回路を有することを特徴とする請求項１９に
   記載の絶縁ゲートトランジスタの過電流検出回路。 ２１、該絶縁ゲートトランジスタのオン状態又はオフ状
   態を示す入力信号をゲート電圧に換え、該ゲート電圧を
   上記絶縁ゲートトランジスタのゲートに印加するゲート
   電圧入力回路と、 上記絶縁ゲートトランジスタに接続され、上記絶縁ゲー
   トトランジスタの過電流を検出する過電流検出回路と、 該過電流検出回路に接続され、該過電流検出回路の出力
   に応答して、過電流を上記所定の値に調整する調整回路
   とを有する絶縁ゲートトランジスタの駆動回路において
   、 上記過電流検出回路は、請求項１８から請求項２０のう
   ちの何れか一つに記載された過電流検出回路であること
   を特徴とする絶縁ゲートトランジスタの駆動回路。 ２２、絶縁ゲートトランジスタの駆動回路において、該
   絶縁ゲートトランジスタのオン状態又はオフ状態を示す
   入力信号をゲート電圧に換え、該ゲート電圧を上記絶縁
   ゲートトランジスタのゲートに印加するゲート電圧入力
   回路と、 上記絶縁ゲートトランジスタに接続され、上記絶縁ゲー
   トトランジスタのゲート電圧が第１の所定の値以上で、
   かつ、上記絶縁ゲートトランジスタのコレクタ電圧が第
   ２の所定の値以上のときに、過電流検出信号を出力する
   過電流検出回路と、 該過電流検出回路と上記ゲート入力回路とに接続され、
   上記該過電流検出回路の出力に応答して、過電流を上記
   所定の値に調整する調整回路と を具備することを特徴とする絶縁ゲートトランジスタの
   駆動回路。 ２３、上記駆動回路は、 上記ゲート電圧入力回路と上記調整回路とに接続され、
   上記調整回路が動作しているときに、上記絶縁ゲートト
   ランジスタのオン状態を示す信号を上記ゲート電圧入力
   回路に出力し、上記ゲート電圧入力回路が上記絶縁ゲー
   トトランジスタのオフ状態を示す入力信号には応答させ
   ない様にするオン保持回路と を具備することを特徴とする請求項２２または請求項２
   ３に記載された絶縁ゲート トランジスタの駆動回路。 ２４、負荷に流れる主電流をスイッチングするためにゲ
   ートと主電流路とを有する絶縁ゲートトランジスタと、
   該絶縁ゲートトランジスタに接続された絶縁ゲートトラ
   ンジスタの駆動回路とを具備するスイッチング回路にお
   いて、 上記絶縁ゲートトランジスタの駆動回路は、請求項１か
   ら請求項１６、請求項２１から請求項２３のうちの何れ
   か一つに記載された絶縁ゲートトランジスタの駆動回路
   であることを特徴とするスイッチング回路。 ２５、負荷と、該負荷に接続され、該負荷への電流を制
   御するスイッチング回路とを具備する電流スイッチング
   装置において、 上記スイッチング回路は、請求項２４に記載されたスイ
   ッチング回路であることを特徴とする電流スイッチング
   装置。 ２６、誘導電動機と、 該誘導電動機に接続され、該誘導電動機を動作させる電
   流を制御するものであつて、 絶縁ゲートトランジスタと、 該絶縁ゲートトランジスタに接続され、該絶縁ゲートト
   ランジスタを駆動する駆動回路と、制御側回路と を含み、該制御側回路は、上記駆動回路に印加される入
   力信号を生成する様に接続され、該入力信号は上記絶縁
   ゲートトランジスタのオン状態またはオフ状態を示す入
   力信号である制御回路とを具備する誘導電動機システム
   において、上記駆動回路は、請求項１から請求項１６、
   請求項２１から請求項２３のうちの何れか一つに記載さ
   れた絶縁ゲートトランジスタの駆動回路であることを特
   徴とする誘導電動機システム。 ２７、上記制御回路は、夫々独立に各位相を制御する様
   に、動作電流に接続された複数の絶縁ゲートトランジス
   タと、複数の駆動回路と、複数の制御側回路とを具備す
   ることを特徴とする請求項２６に記載された誘導電動機
   システム。 ２８、上記制御回路は、一対の絶縁ゲートトランジスタ
   を有し、それぞれのゲートはそれぞれの駆動回路に接続
   され、それぞれの主電流路は直列に接続させ、主電流路
   の接続ノードが上記誘導電動機に接続されることを特徴
   とする請求項２６または請求項２７に記載された誘導電
   動機システム。 ２９、上記一対の絶縁ゲートトランジスタの主電流路は
   電源と直列に接続されることを特徴とする請求項２８に
   記載された誘導電動機システム。 ３０、上記制御回路は、上記絶縁ゲートトランジスタの
   主電流路と並行に接続されたダイオードを含むことを特
   徴とする請求項２６から請求項２９の何れか一つに記載
   された誘導電動機システム。 ３１、上記制御回路は、入力信号の発生源を含み該発生
   源はパルス幅変調（ＰＷＭ）信号発生器であることを特
   徴とする請求項２６に記載された誘導電動機システム。 ３２、第１導電型の第１の領域と 第２導電型の第２の領域と 上記第１の領域によつて、上記第２の領域とは分離され
   た第２導電型の第３の領域と 上記第２の領域によつて上記第１の領域とは分離された
   第１導電型の第４の領域と 上記第３の領域によつて上記第１の領域とは分離された
   第１導電型の第５の領域と 上記第１の領域によつて上記第２の領域と上記第３の領
   とは分離された第２導電型の第６の領域とを有する半導
   体基板と、 絶縁物を介して、上記第１の領域と上記第２の領域と上
   記第３の領域と上記第４の領域と上記第５の領域とに接
   続されたゲート電極と、上記第６の領域に接続されたコ
   レクタ電極と、上記第２の領域と上記第４の領域とに接
   続されたエミッタ電極と、 上記第３の領域と上記第５の領域とに接続された過電流
   検出電極と、 上記ゲート電極と上記過電流検出電極との間に接続され
   た抵抗と を具備することを特徴とする半導体装置。 ３３、上記ゲート電極と上記過電流検出電極との間に接
   続された他の抵抗とトランジスタとを更に具備すること
   を特徴とする請求項３２に記載された半導体装置。