JPH02262826A - 静電誘導形自己消弧素子の過電流検出方法および装置、それを用いた駆動回路とインバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静電誘導層自己消弧素子の過電流を検出する
方法および回路、その回路を用いてなる駆動回路および
インバータ装置に関する。

〔従来の技術〕

電源装置の小形化や低騒音化のニーズにより、高速スイ
ッチング動作が可能な静電誘導層自己消弧素子（ＭＯＳ
−ＦＥＴやＩＧＢＴ等）が用いられ始めている。これら
の素子、例えばＩＧＢＴを例にすると第３図に示すよう
にゲート電圧とコレクタ電圧によって、流れるコレクタ
電流が決定される。

このような素子をインバータ等の主スィッチに使用して
高速で動作させようとすると、次の様な問題が生じてく
る。

インバータ等の電源装置ではアーム短絡や負荷短絡が生
じると、電源電圧のほとんどをオン作動中の素子が負担
することになる。その結果、例えば第３図に示すような
関係により、過大な短絡電流が流れる。ＩＧＢＴの場合
は、特開昭６１−１８５０６４号公報に記載のように、
コレクタ電流が過大になりすぎるとゲート電圧による制
御が出来ないというラッチアップ現象による素子破壊も
あるが、むしろ過大な電流を高速で遮断するために、遮
断時の回路インダクタンスのエネルギによる跳ね上り電
圧が大きく、それが素子の耐圧を越えて破壊する場合が
多く見られる。

このため静電誘導層自己消弧素子ではゲート電圧を制御
する提案がなされている（特開昭６１−１４７７３６号
公報、特開昭６１−１８５０６４号公報、特開昭６２−
２７７０６３号公報、米国特許第４，５８１，５４０号
、米国特許第４，７２１．８６９号）。

これらの従来技術は、ＩＧＢＴの過電流をそのコレクタ
電圧の上昇により検出し、これに基づいてゲート電圧を
絞ってコレクタ電流を減流するものであり、一般的な範
囲においては好適である。

〔発明が解決しようとする課題〕

ところで、インバータ装置などのように上・下アーム間
で転流モードが存在すると、その期間中はアーム短絡と
同じ状態（以下、擬似短絡状態という）になる。そこで
、上記従来技術によれば、転流動作モード期間中は過電
流検出にマスクをかける必要がある。

しかしながら、インバータ装置等のように、高速のスイ
ッチング動作を行わせる場合は、１回の通電期間が短か
いので、通電期間に対するマスク期間が相対的に大きく
なり、過電流を検出できない確率が高くなる。

この問題は、マスク期間をインバータ装置固有の転流モ
ード期間に対応させて可能な限り短く設定するとともに
１通電期間の最小幅をマスク期間以上とすることで対応
できる。しかし、これによればスイッチ、ング動作の高
周波化が制約され、制御性能向上の妨げとなる。また、
そのマスク期間のために通電終了間際に発生した過電流
は検出できない。

本発明の目的は、上記問題を解決すること、言い換えれ
ば、ターンオンに伴う過電流か否かを識別してアーム短
絡等による過電流を検出できる静電誘導層自己消弧素子
の過電流検出方法および回路を提供することにある。

また、本発明の他の目的は、アーム短絡等による過電流
を高速にかつ確実に検出し、速やかに電流絞り込みを行
うことができる静電誘導層自己消弧素子の駆動回路およ
びインバータ装置を提供することにある。

〔課題を解決するための手段〕

ゴ記目的を達成するため、本発明の過電流検出方法およ
び回路は、主回路に接続されたコレクタとエミッタおよ
びオンオフ指令信号に応じた電圧が印加されるベースを
有してなる静電誘導形自己消弧素子の過電流検出をする
にあたり、前記自己消弧素子のベース電圧が基準値以上
のとき過電流であると判定するようにしたのである。

また、本発明の過電流検出回路は、主回路に接続された
コレクタとエミッタおよびオンオフ指令信号に応じた電
圧が印加されるベースを有してなる静電誘導形自己消弧
素子のコレクタ電圧が第１の基準値以上のとき第１の検
出信号を出力する第１の過電流検出手段と、前記自己消
弧素子のゲート電圧が第２の基準値以上のとき第２の検
出信号を出力する第２の過電流検出手段と、前記第１の
検出信号が一定時間以上継続したとき過電流検出信号を
出力する一方、前記第２の検出信号が出力されたとき当
該判断に係る継続時間を短縮するマスク手段と、を有し
てなるものである。

上記能の目的を達成するため、本発明のインバータ装置
は、静電誘導形自己消弧素子をインバータスイッチ素子
とするブリッジ構成のインバータ回路と、与えられるオ
ンオフ指令信号に応じた電圧を前記自己消弧素子のゲー
トに印加するゲート電圧入力手段と、前記静電誘導形自
己消弧素子のコレクタ電圧が第１の基準値以上のとき第
１の検出信号を出力する第１の過電流検出手段と、前記
静電誘導形自己消弧素子のゲート電圧が第２の基準値以
上のとき第２の検出信号を出力する第２の過電流検出手
段と、前記第１の検出信号が一定時間以上継続したとき
過電流検出信号を出力する一方、前記第２の検出信号が
出力されたとき当該判断に係る継続時間を短縮するマス
ク手段と、該判定手段の出力信号に応動して前記ゲート
電圧入力手段の出力電圧を低下させるコレクタ電流絞り
込み手段と、前記ゲート電圧入力手段の出力電圧が所定
値に低下するまで前記オン指令信号を保持するオン保持
手段と、を有してなるものである。

〔作用〕

上記構成によれば、次の作用により本発明の目的が達成
される。

静電誘導形自己消弧素子の通常のターンオン動作時（転
流モード）における擬似短絡状態では、自己消弧素子の
ゲート電圧Ｖａはゲート電圧入力手段の出力電圧Ｖａｏ
よりも大きくなる４とはない。

すなわち、ターンオン動作時のコレクタ電圧ＶＣはイン
バータ回路等の主回路の電源電圧のレベルから下がって
いくため、ゲート電圧Ｖａは自己消弧素子のコレクタ・
ゲート間の帰還容量Ｃｃａを介してむしろ下がる方向に
なるからである。

一方、自己消弧素子がオン状態にあるときにアーム短絡
や負荷短絡等が発生しコレクタ電圧Ｖｃが上昇を始める
と、自己消弧素子のコレクタ・ゲート間の帰還容量Ｃｃ
ａ’を介してゲート・エミッタ間の帰還容量ＣＧＨに充
電電流が流れる。その帰還容量Ｃａｐの充電電圧のため
にゲート電圧Ｖａが上昇し、Ｖａｏよりも高くなる。

このような現象により、本発明に係る過電流検出によれ
ば、第２の過電流検出手段によりＶａが第２の基準値（
例えば、Ｖａｏに相当する電圧）以上になったことを検
出し、ターンオン動作をマスクすることなく自己消弧素
子の過電流を高速に検出することが可能になる。

ところで、負荷短絡等のように配線のインダクタンス分
を含んだ短絡の場合には、コレクタ電流、電圧Ｖｃの上
昇率が押えられ、ゲート電圧Ｖａが上記第２の過電流検
出手段の基準値に達するのが遅れたり、達しないことも
予想される。この点は、コレクタ電圧上昇により過電流
を検出する公知の第１の過電流検出手段を併用した構成
とすれば、上述の負荷短絡に伴う問題を解消で・きる。

なお、この場合は、第１の検出信号についてターンオン
動作時間に見合った一定時間のマスクが必要となる。こ
のような構成とすることにより、過電流を高速にかつ確
実に検出することが可能になる。

また、本発明に係る駆動回路およびその駆動回路を用い
てなるインバータ装置によれば、上記作用に加えて次の
作用により目的が達成される。

すなわち、過電流検出信号が出力されるとコレクタ電流
絞り手段が動作を開始し、ゲート電圧を所定の時定数で
低下して過電流を減流する。そして制御側（ＰＷＭ点弧
制御回路などを含むシステム制御をいう）からの停止（
オフ指令）信号によりゲート電圧の印加を停止するが、
この場合ゲート電圧を所定の時定数で低下中の所定の期
間は、オン保持回路の作用により制御側から停止信号が
入ってきてもゲート電圧の印加は停止せず、過電流を十
分に減流してから遮断するようになっている。

したがって、停止（オフ指令）信号の直前に過電流を検
出した場合でも、過電流を直接遮断することがなく、素
子破壊を防止することが出来る。

〔実施例〕

以下図面を参照しながら、本発明を実施例に基づいて詳
細に説明する。

第１図は本発明の第１の実施例で、静電誘導形自己消弧
素子ＩＧＢＴの駆動回路に適用した例である。ゲート用
電源１，２の電圧は、コンブリメンタルに接続されたＮ
ＰＮ　トランジスタ７、ＰＮＰトランジスタ８および抵
抗９を介してＩＧＢＴｌｏのゲートに印加され、トラン
ジスタ７．８のベース共通点はＮＰＮトランジスタ５の
コレクタに接続されている。そしてトランジスタ５のべ
一・スはホトトランジスタ３のコレクタに接続されてお
り、トランジスタ３のベースにオン又はオフのオン・オ
フ指令信号を与えることによってＩＧＢＴＩＯのオン、
オフ状態を制御するゲート電圧入力回路を構成している
。

また、ＩＧＢＴｌｏのゲートとコレクタは抵抗１１とダ
イオード１２を介して接続され、これにより抵抗１１と
ダイオード１２の接続点Ａの電圧を検出信号とする第１
の過電流検出回路工が構成されている。この接続点Ａは
ツェナーダイオード１４を介してトランジスタ１５のベ
ースに接続されている。なお、この過電流検出回路■は
ＩＧＢＴＩＯにゲート電圧印加中のコレクタ電圧のレベ
ルを検出する等測的な過電流検出回路を構成する。

次に、トランジスタ１５のコレクタは、ホトカプラ１６
、抵抗１７、ダイオード１８を介してトランジスタ７．
８のベースに接続され、抵抗１７とダイオード１８の接
続点にはコンデンサ１９が接続されている。これにより
ゲート電圧調整回路（コレクタ電流絞り込み回路）を構
成するとともに、過電流検知信号をホトカプラ１６から
制御側に送出するようになっている。

また、トランジスタ１５のエミッタには抵抗２２とコン
デンサ２１が接続され、このコンデンサ２１の他端はト
ランジスタ２３のベースと抵抗２４に接続され、トラン
ジスタ２３のコレクタをトランジスタ３のコレクタに接
続してオン保持回路が構成されている。

ここで、本実施例の特徴に係るＩＧＢＴＩＯのゲート電
圧に基づいて過電流を検出する過電流検出回路Ｈについ
て説明する。本回路■はダイオード２５、ＰＮＰトラン
ジスタ２６、抵抗２７を含んで構成されている。すなわ
ち、トランジスタ２６のエミッタにはダイオード２５を
介してゲート電圧Ｖａが印加され、トランジスタ２６の
ベースには抵抗２７を介してコンデンサ１９の電圧が基
準値Ｖａｓとして印加されている。そして、Ｖ　ａ　＞
Ｖａｓのときトランジスタ２６はオンし、抵抗２８を介
してゲート電圧Ｖａを過電流の検出信号（第２の検知信
号）として出力するようになっている。

この出力端は前記過電流検出回路１の接続点Ａに接続さ
れている。これにより、実質的には過電流検出回路Ｉと
Ｈの検出信号の論理積をとるようになっている。

このように構成された実施例の動作を、第２図に示した
タイムチャートを参照しながら次に説明する。

まず、トランジスタ３が制御側からの信号により時刻ｔ
０でオンすると、トランジスタ５はベース電流が止まる
のでオフする。その結果抵抗６を介してトランジスタ７
にベース電流が流れ、ＮＰＮトランジスタ７がオン状態
となり、抵抗９を介してＩＧＢＴＩＯのゲートに電流を
供給する。そしてＩＧＢＴＩＯはゲート−エミッタ間の
静電容量ＣＧＥが所定の値まで充電された後オン状態と
なる。

また、通常のオン期間においてゲート電流の一部が抵抗
１１、ダイオード１２を介してＩＧＥＴ１釦辺コレクタ
に流れており、Ａ点の電圧は通常のオン状態におけるコ
レクタ電圧Ｖｃ（例えば、２〜３ｖ）に維持される。な
お、ＩＧＢＴＩＯ（７１コレクタ電流が過電流となるレ
ベルまでコレクタ電圧Ｖｃが高くなると、Ｖ　ｃ　＞　
Ｖ　ａとなりダイオード１２が逆バイアスされてＡ点の
電圧はゲート電圧Ｖａ近くまで上昇し、過電流の第１の
検出信号となる。この検出信号は基本的にはツェナーダ
イオード１４により立上りが整形されてトランジスタ１
５のベースに入力されることになる。しかし、前述した
ようにターンオン初期においては、インバータの上アー
ムと下アーム間で疑似短絡期間（ｔｏ−ｔよ）が生じる
ので、ＩＧＢＴＩＯのコレクタ電圧は徐々に低下するが
、高い状態が続くので、過電流の時と同じ状態が現われ
る。このままでは誤検出になるので、コンデンサ１３と
抵抗１１のＣＲ遅れ回路の作用により、その時定数に応
じた時間ツェナーダイオード１４のカソードに加わる検
出信号がマスクされる。このマスク期間をＩＧＢＴＩＯ
に係る転流モード期間以上に設定することにより、疑似
短絡による誤検出を防止する。

なお、工ＧＢＴ１０のオン期間におけるコレクタ電圧の
高電圧状態がマスク期間以上継続する場合、すなわちア
ーム短絡等による場合はコンデンサ１３が飽和し、ツェ
ナーダイオード１４を介してトランジスタ１５に過電流
検出信号が出力されることになる。例えば、第２図のｔ
２時にアーム短絡等が発生したとすると、同図中点線で
示したようにコンデンサ１３は抵抗１１を介してゲート
電圧Ｖａにより充電される。そしてコンデンサ１３の電
圧がツェナーダイオード１４の降伏電圧により定まる基
準値（第１）に達するｔ４時までコレクタ電圧Ｖｃの過
電圧が継続すると、過電流検出信号が出力される。以上
の動作は、従来の過電流検出と同一であり、マスク期間
中はアーム短絡等による過電流を検出できない。過電流
検出回路■はアーム短絡等と疑似短絡を判別して検出す
るものであり、この動作を次に説明する。

通常のターンオン過程のＩＧＢＴＩＯのコレクタ電圧Ｖ
ｃは主回路電源電圧レベルから順方向電圧降下に相当す
るレベルまで低下するので、ゲート電圧Ｖａは帰還容量
Ｃｃａを介して下がる傾向にあり、ゲート電圧入力回路
の出力電圧Ｖａｏより大きくならない、したがって、ト
ランジスタ２６はオフされたままとなり、この回路から
の過電流検出信号は出力されることがない。一方、第２
図のｔ２時において、アーム短絡等により過電流が流れ
、第３図の関係によりＩＧＢＴＩＯのコレクタ電圧Ｖｃ
が上昇しはじめると、ＩＧＥＴＩＯの帰還容量ＣＧＣを
介してゲートからエミッタに電流が流れる。この結果、
ゲート電圧ＶａがＶａｏよりも高くなり、トランジスタ
２６がオンする。なお。

第１図実施例におけるＶＧＯは、コンデンサ１９の電圧
である。トランジスタ２６がオンするとゲート電圧Ｖａ
が抵抗２８を介して過電流検出信号として出力される。

これによりコンデンサ１３の充電が前述の過電流検出回
路■と並列に行なわれることになり、充電時定数が大き
くなってマスク期間が短縮され、第２図に示したように
、ｔ３時に過電流検出信号がトランジスタ１５に出力さ
れる。

ここで、抵抗１工に比較して抵抗２８を十分小さな値に
することによって、必要のないマスク期間を大幅に短縮
できる。また、ノイズ等によりゲート電圧ＶＣが高くな
ってトランジスタ２６が誤まってオンしても、Ａ点の電
圧はダイオード１２を介してオン状態のコレクタ電圧Ｖ
ｃに引っばられているので、過電流検出信号が出力され
ることは゛ない。。

トランジスタ１５がオンするとコレクタ電流絞り込み回
路が動作する。すなわち、コンデンサ１９の充電々荷が
抵抗１７．２２およびホトカプラ１６を介して放電を開
始し、トランジスタ７のベース電圧が最終的に抵抗６と
抵抗１７および抵抗２２との比率で決る値まで低下する
。これにより、第３図の関係でコレクタ電流が絞り込ま
れ、ＩＧＢＴＩＯの遮断を低電流状態で行なわせること
ができる。ここで、十分に減流されない間に制御側から
のオン指令信号がオフに切換わることが゛あるので、コ
ンデンサ２１．抵抗２４、トランジスタ２３からなるオ
ン保持回路により、所定の期間（ｔ、〜ｔｓ）ゲート電
圧入力回路のトランジスタフがオン状態に保持される。

なお、上述の説明から明らかなように、ベース電圧に基
づいた過電流検出回路■は疑似短絡によっては動作しな
いことから、第１図の過電流検出回路Ｉおよびコンデン
サ１３のマスク回路を省略しても、ＩＧＢＴＩＯの過電
流を高速に検出することができる。この場合、ノイズ等
による誤動作を防止するため、ダイオード１２の回路は
設けることが望ましい。また、負荷短絡などによる過電
流の場合には配線のインダクタンスにより、コレクタ電
圧Ｖｃの上昇率が押えられ、ゲート電圧Ｖａが判定に係
る基準値に達するのが遅れたり、達しない場合も予想さ
れる。この点、第１図実施例のようにコレクタ電圧に基
づいた過電流検出回路Ｉを併用することにより、確実に
過電流を検出できる。

第４図は本発明の第２の実施例を示す回路図である。第
１図と同一機能のものには同一符号を記して説明は省略
する。第１図とは抵抗１１の位置が異なる。第１図の実
施例では、過電流であると判定するレベルよりも絞り込
むゲート電圧の値を小さくできない。本実施例ではコレ
クタ電圧を判定する基準電圧源が確立しているので、検
出レベルと絞り込みの最終のゲート電圧を個別に設定す
ることができるのが特徴である。このように、本発明は
コレクタ電圧の判定方法そのものにはこだわらない。

なお、本実施例の場合は、抵抗１１からなる過電流検出
回路■をＩＧＢＴＩＯのオン期間に同期して機能させる
ため、トランジスタ３１を設け。

そのベースをトランジスタ３と２３のコレクタに抵抗３
０を介して接続した構成としている。

第５図は本発明の第３の実施例を示す回路図である。第
４図とはゲート電圧検出のためのトランジスタ２６のベ
ース抵抗２７の接続先が異なり、ゲート電圧入力回路の
電源１に接続されている。

静電誘導形自己消弧素子の場合、ゲートとエミッタ間は
等測的にコンデンサであり、そのゲート端子はオン時に
は駆動回路の正側の電源電圧まで上昇するので、ゲート
電圧検知のタイミングそのものは変らない。一方、コレ
クタ電流絞り込み回路が動作してゲート電圧が絞り込ま
れると、ゲート電圧による過電流検出回路■は動作が停
止することになる。しかし、その時点ではすてにコレク
タ電圧による過電流検出回路Ｉが動作しているので。

コレクタ電流絞り込み動作には影響しない。

第６図は本発明の第４の実施例を示す回路図である。第
５図とはトランジスタ２６のコレクタ抵抗２８の接続点
が異なり、コレクタ電流絞り込み回路のトランジスタ１
５のベースに直接接続されている。こうすることにより
、コンデンサ１３、ツェナーダイオード１４でマスクさ
れることなく。

過電流検出をさらに高速化できる特徴がある。なおこの
場合、ノイズによりトランジスタ２６が誤動作すると、
過電流検出回路■が動作することになるが、途中でトラ
ンジスタ１５のエミッタ電圧が上昇し、誤動作による信
号はツェナーダイオード１４、ダイオード１２を介して
ＩＧＢＴＩＯのコレクタにバイパスされるので問題ない
。

第７図に３相電圧形インバータ装置の回路図を示す。３
相インバータは、直列接続された２個のＩＧＢＴスイッ
チ（ＳＬ＋Ｓ４．Ｓ２＋Ｓ５゜Ｓ３＋Ｓ６）及びダイオ
ードＤ　、、　Ｄ、、　Ｄ、、　Ｄ４゜Ｄｓ、ＤＧで構
成される１アームが、３組直流電源１に並列接続され、
各アームのスイッチ接続点に負荷である誘導電導機ＩＭ
を接続する構成となっている。ＩＧＢＴＳ、、　Ｓ、、
　Ｓ、、　Ｓ４．　Ｓ９．　Ｓ。

は１本発明の第１〜第４の実施例で示した駆動回路をそ
れぞれ有するものであるが、第７図には、その回路は省
略しである。

なお、上述の実施例はすべてインバータに適用したもの
として説明したが、本発明の過電流検出方法はチョッパ
回路等を含む電流制御素子としての静電誘導形自己消弧
素子に適用して、同一の効果を奏することができる。

〔発明の効果〕

以上説明したように、本発明によれば、ベース電圧によ
り過電流検出を行なうようにしていることから、ターン
オンに伴う過電流か否かを識別してアーム短絡又は負荷
短絡による静？ｔ１誘導形自己消弧素子の過電流を検出
することができ、マスクを不要とすることができること
から、高速で検出することができる。

また、コレクタ電圧により過電流を検出する方法を併用
することにより、負荷短絡による過電流のようにベース
電圧による過電流検出が困難な場合にあっても、確実に
検出することができるとともに、アーム短絡に対しては
実質的にマスク期間を短縮して高速に検出することがで
きる。

この結果、速やかにコレクタ電流絞り込みと遮断を行な
わせることができ、自己消弧素子を保護することができ
る。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す回路図、第２図は第
１図実施例の動作を説明するタイムチャート、第３図は
ＩＧＢＴの特性図、第４図、第５図、第６図はそれぞれ
本発明の第２、第３．第４の実施例を示す回路図、第７
図は本発明に係るインバータ装置の一実施例を示す構成
図である。 １．２・・・直流電源、 ３、　５．　７，８．　１５．　２３．　２６．　３１
・・・・・・トランジスタ、 ４．６，９，１１，１７，２０，２２，２４゜２６．２
７，２８，２９．３０・・・抵抗、１０・・・ＩＧＢＴ
、 １２．１８，２５・・・ダイオード、 １３．１９．２１・・・コンデンサ、 １４・・・ツェナーダイオード、 １６・・・ホトカプラ。

Claims (1)

1. 【特許請求の範囲】 １、主回路に接続されたコレクタとエミッタおよびオン
   オフ指令信号に応じた電圧が印加されるベースを有して
   なる静電誘導形自己消弧素子の過電流検出をするにあた
   り、前記自己消弧素子のベース電圧が基準値以上のとき
   過電流であると判定するようにした静電誘導形自己消弧
   素子の過電流検出方法。 ２、主回路に接続されたコレクタとエミッタおよびオン
   オフ指令信号に応じた電圧が印加されるベースを有して
   なる静電誘導形自己消弧素子の過電流検出をするにあた
   り、前記自己消弧素子のコレクタ電圧が第１の基準値以
   上で、かつベース電圧が第２の基準値以上のとき過電流
   であると判定する静電誘導形自己消弧素子の過電流検出
   方法。 ３、主回路に接続されたコレクタとエミッタおよびオン
   オフ指令信号に応じた電圧が印加されるベースを有して
   なる静電誘導形自己消弧素子のゲート電圧が基準値以上
   のとき過電流検出信号を出力する過電流検出手段を有し
   てなる静電誘導形自己消弧素子の過電流検出回路。 ４、主回路に接続されたコレクタとエミッタおよびオン
   オフ指令信号に応じた電圧が印加されるベースを有して
   なる静電誘導形自己消弧素子のコレクタ電圧が第１の基
   準値以上のとき、第１の検出信号を出力する第１の過電
   流検出手段と、前記自己消弧素子のゲート電圧が第２の
   基準値以上のとき第２の検出信号を出力する第２の過電
   流検出手段と、 前記第１の検出信号が出力されてから少なくとも一定時
   間は前記第１と第２の検出信号の論理積を前記自己消弧
   素子の過電流検出信号として出力し、当該時間経過後は
   第１の検出信号を過電流検出信号として出力するマスク
   手段と、を有してなる静電誘導形自己消弧素子の過電流
   検出回路。 ５、主回路に接続されたコレクタとエミッタおよびオン
   オフ指令信号に応じた電圧が印加されるベースを有して
   なる静電誘導形自己消弧素子のコレクタ電圧が第１の基
   準値以上のとき、第１の検出信号を出力する第１の過電
   流検出手段と、前記自己消弧素子のゲート電圧が第２の
   基準値以上のとき第２の検出信号を出力する第２の過電
   流検出手段と、 前記第１の検出信号が一定時間以上継続したとき過電流
   検出信号を出力する一方、前記第２の検出信号が出力さ
   れたとき当該判断に係る継続時間を短縮するマスク手段
   と、 を有してなる静電誘導形自己消弧素子の過電流検出回路
   。 ６、前記過電流検出手段が、ダイオードを介して前記自
   己消弧素子のゲートに接続されたエミッタを有するＰＮ
   Ｐトランジスタを含んでなり、該トランジスタのベース
   に前記基準値の電圧源が接続され、該トランジスタのコ
   レクタを抵抗とダイオードの直列回路を介して前記自己
   消弧素子のコレクタに接続してなり、該直列回路の抵抗
   とダイオードの接続点電圧が検出信号とされたことを特
   徴とする請求項３記載の静電誘導形自己消弧素子の過電
   流検出回路。 ７、前記第１の過電流検出手段が、第１の基準値の電圧
   源を抵抗とダイオードの直列回路を介して前記コレクタ
   に接続してなり、該抵抗とダイオードの接続点電圧が前
   記第１の検出信号とされ、 前記第２の過電流検出手段が、ダイオードを介して前記
   自己消弧素子のゲートに接続されたエミッタを有するＰ
   ＮＰトランジスタを含んでなり、該トランジスタのベー
   スに第２の基準値の電圧源が接続され、該トランジスタ
   のコレクタ電圧が抵抗を介して第２の検出信号とされた
   ことを特徴とする請求項４と５いずれかに記載の静電誘
   導形自己消弧素子の過電流検出回路。 ８、前記マスク手段が、前記第１の検出信号に係る接続
   点と第２の検出信号に係る抵抗の一端をコンデンサに接
   続してなり、該コンデンサの端子電圧を過電流検出信号
   としたことを特徴とする請求項５と７いずれかに記載の
   静電誘導形自己消弧素子の過電流検出回路。 ９、与えられるオンオフ指令信号に応じた電圧を、コレ
   クタとエミッタが主回路に接続されてなる静電誘導形自
   己消弧素子のゲートに印加するゲート電圧入力手段と、 前記静電誘導形自己消弧素子のコレクタ電圧が第１の基
   準値以上のとき第１の検出信号を出力する第１の過電流
   検出手段と、 前記静電誘導形自己消弧素子のゲート電圧が第２の基準
   値以上のとき第２の検出信号を出力する第２の過電流検
   出手段と、 前記第１の検出信号が一定時間以上継続したとき過電流
   検出信号を出力する一方、前記第２の検出信号が出力さ
   れたとき当該判断に係る継続時間を短縮するマスク手段
   と、 該判定手段の出力信号に応動して前記ゲート電圧入力手
   段の出力電圧を低下させるコレクタ電流絞り込み手段と
   、 前記ゲート電圧入力手段の出力電圧が所定値に低下する
   まで前記オン指令信号を保持するオン保持手段と、 を有してなる静電誘導形自己消弧素子の駆動回路。 １０、静電誘導形自己消弧素子をインバータスイッチ素
   子とするブリッジ構成のインバータ回路と、 与えられるオンオフ指令信号に応じた電圧を前記自己消
   弧素子のゲートに印加するゲート電圧入力手段と、 前記静電誘導形自己消弧素子のコレクタ電圧が第１の基
   準値以上のとき第１の検出信号を出力する第１の過電流
   検出手段と、 前記静電誘導形自己消弧素子のゲート電圧が第２の基準
   値以上のとき第２の検出信号を出力する第２の過電流検
   出手段と、 前記第１の検出信号が一定時間以上継続したとき過電流
   検出信号を出力する一方、前記第２の検出信号が出力さ
   れたとき当該判断に係る継続時間を短縮するマスク手段
   と、 該判定手段の出力信号に応動して前記ゲート電圧入力手
   段の出力電圧を低下させるコレクタ電流絞り込み手段と
   、 前記ゲート電圧入力手段の出力電圧が所定値に低下する
   まで前記オン指令信号を保持するオン保持手段と、 を有してなるインバータ装置。