JPH0437649B2 - - Google Patents

Info

Publication number
JPH0437649B2
JPH0437649B2 JP60193170A JP19317085A JPH0437649B2 JP H0437649 B2 JPH0437649 B2 JP H0437649B2 JP 60193170 A JP60193170 A JP 60193170A JP 19317085 A JP19317085 A JP 19317085A JP H0437649 B2 JPH0437649 B2 JP H0437649B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
time
current
overcurrent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60193170A
Other languages
English (en)
Other versions
JPS6258827A (ja
Inventor
Minoru Toryama
Hideaki Kunisada
Katsuo Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Priority to JP60193170A priority Critical patent/JPS6258827A/ja
Priority to EP86112176A priority patent/EP0213635A3/en
Priority to US06/903,198 priority patent/US4672524A/en
Publication of JPS6258827A publication Critical patent/JPS6258827A/ja
Publication of JPH0437649B2 publication Critical patent/JPH0437649B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Protection Of Static Devices (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、スイツチング用トランジスタの過電
流保護方式に係り、特に、容量増加のために複数
個のトランジスタを並列接続してスイツチング素
子としたインバータに好適なトランジスタの過電
流保護方式に関する。
〔発明の背景〕
インバータのスイツチング素子としてパワート
ランジスタが使用されるようになるにつれ、その
過電流保護が重要な要件となつてきている。すな
わち、トランジスタは従来からインバータに広く
採用されているSCRやGTOに比して過電流耐量
が小さく、このため、インバータのアーム短絡な
どによる過電流発生に対して特別な考慮が必要に
なるのである。
そこで、従来から、例えば特開昭59−103567号
公報に開示されているように、過電流を検出して
スイツチング用のトランジスタをオフ制御する方
法が採用されており、以下、この従来例について
第６図によつて説明する。
この第６図において、１は直流電源、２，３は
インバータのアームを構成する主スイツチング素
子となるトランジスタ、４，５はベース駆動回
路、６はスナバ回路、７はスナバコンデンサ、８
はスナバ抵抗器、９はスナバダイオード、１０は
電流検出器、１１は過電流検知回路である。な
お、インバータでは以上の構成が相数分だけあ
り、従つて３相のインバータでは３組設けられて
いるのは周知のとおりである。
ベース駆動回路４，５は図示してないインバー
タ制御回路から駆動信号が供給され、トランジス
タ２，３に順バイアスベース電流IBを供給してオ
ン・オフ制御し、負荷に交流電力を供給させるよ
うに動作する。
このようなインバータにおいて、負荷が短絡し
たり、或いはインバータのアームを構成するトラ
ンジスタ２，３が同時にオン状態になつたりする
と過大なコレクタ電流ICが流れ、トランジスタ
２，３が破壊されてしまう。
そこで、電流検出器１０によりコレクタ電流を
検出し、それを過電流検知回路１１で常時監視
し、アーム短絡などによりコレクタ電流が過大な
値になつたときは、過電流信号Ｓをベース駆動回
路４，５に供給し、トランジスタ２、又はトラン
ジスタ２と３の両方に供給されてしまつている順
バイアスベース電流IBを瞬時に遮断させ、コレク
タ電流ICを抑えるようにしている。
この様子を第７図によつて説明すると、いま、
時刻t0で短絡事故などが起り、以後、コレクタ電
流ICが急激に増加してゆき、時刻t1でその値が過
電流検知回路１１の識別値ICRefに達したあと、こ
の電流検知回路１１とベース駆動回路４，５の動
作遅れ時間τ経過後の時刻t2で電流IBをゼロにし
ている。
この結果、時刻t2以降、電流ICはトランジスタ
２，３のキヤリヤ蓄積時間などによるフオール時
間tfが経過した時点t3以後、急激に減少してゆき、
時刻t4でゼロになり、過電流保護動作が得られる
ことになる。
ところで、このときのトランジスタ２，３のコ
レクタ・エミツタ間電圧VCEについてみると、第
７図に示すように、時刻t0以前では電流IBとICな
どによつて定まる飽和電圧VCE(SAT)に保たれてい
たのが、時刻t0以降、電流ICの増加に伴つて電圧
VCEも増加し、時点t3からt4までの電流ICの遮断期
間中に大きなサージ電圧VPが電圧VCEとして現わ
れる。そして、トランジスタ２，３がオフした時
刻t4以後は電源電圧VDに等しくなる。
このサージ電圧VPは、第６図に示す電源１と
トランジスタ２，３との間の配線に存在するイン
ダクタンス分Ｌのためで、この電圧VPの大きさ
は次のような値になる。
VP∝Ｌ●dI／dt ……(1) しかして、このトランジスタの電圧VCEには、
一定の限度があり、電圧VCEが過大になるとトラ
ンジスタが破壊してしまう。
特に、このサージ電圧VPによる問題は、複数
のトランジスタを並列接続して１単位のスイツチ
ング素子としているインバータの場合に著しい。
すなわち、インバータの大容量化に際して、単体
のパワートランジスタの容量に限度があることか
ら、複数のトランジスタを直接、並列に接続して
使用する場合があるが、このときの上記したアー
ム短絡などによる過電流は、トランジスタ１個当
りに供給されている順バイアスベース電流IB及び
電源電圧VDが同じであるとすれば、ほぼトラン
ジスタの並列個数倍になり、一方、トランジスタ
のフオール時間tfは並列個数と無関係にほとんど
変らないから、配線インダクタンス分Ｌを一定と
すれば、上記(1)式から明らかなように、サージ電
圧VPもトランジスタの並列個数にほぼ比例して
大きくなり、これをトランジスタの許容電圧VCE
にまで抑えるのは著しく困難になる。
ところで、この問題を解決するための対策とし
ては、上記した配線インダクタンス分Ｌの極小化
を計る方法と、通常トランジスタのスイツチング
時のサージ電圧VP抑制及びスイツチングロス低
減のために使用されているスナバ回路６のスナバ
コンデンサ７の容量を大きくする方法とがある。
しかしながら、前者の場合、大容量電力変換装
置では構造上回路配線インダクタンス分Ｌの極少
化に限界があり、又大容量トランジスタを多数並
列接続した装置での電源短絡過電流値は数千アン
ペアまで達するため過電流遮断時のサージ電圧
VPの抑制は容易でない。
又、後者のスナバコンデンサの容量を増加させ
る方法では、過電流遮断時のサージ電圧VPをト
ランジスタ保護可能となる値まで十分抑制出来る
様にした場合、トランジスタ多数直接並列接続し
て使用する上で得策でない。その理由は、装置構
造上で決定される回路配線インダクタンス分Ｌ及
び電源短絡時にトランジスタに印加される直流電
圧VDを一定とし、且つトランジスタ１並列当り
に供給する順バイアスベース電流IBを一定とすれ
ば、トランジスタをＮ個直接並列接続時の電源短
絡発生による過電流遮断時のサージ電圧VPを、
例えば１並列接続短絡時と同一に抑制するために
必要なスナバコンデンサの容量はほぼ（Ｎ）2倍の
容量を必要とし、トランジスタの並列数Ｎが増す
ほどスナバコンデンサが大容量化し、著しいコス
トアツプとなるからである。
従つて、上記した従来技術では、機器容量の増
大に伴つて過電圧保護が充分に得られなくなつた
り、或いはスナバコンデンサの容量増加による大
形化やコストアツプが避けられないという欠点が
あつた。
〔発明の目的〕
本発明の目的は、上記した従来技術の欠点を除
き、特別に配線インダクタンス分の減少や、スナ
バコンデンサの容量増加を図つたりすることな
く、充分にサージ電圧の抑制が可能で、トランジ
スタの並列数増加によるスイツチング容量の増大
にも対応してトランジスタの保護を充分に行なう
ことができる過電圧保護方式を提供するにある。
〔発明の概要〕
この目的を達成するため、本発明は、過電流を
検知してトランジスタをオフする場合、そのコレ
クタ電流の時間に対する減少の割合を所定の状態
に制御するようにした点を特徴とする。
〔発明の実施例〕
以下、本発明によるトランジスタの過電流保護
方式について、図示の実施例により詳細に説明す
る。
以下に説明する本発明の実施例においても、そ
の１アーム分の全体的な構成は第６図の従来例と
同じであるが、ベース駆動回路４，５の機能が異
なり、これに応じてその構成も従来例とは異なつ
ているもので、第１図に本発明の一実施例におけ
るベース駆動回路を示す。
この第１図の実施例において、２０〜２６はト
ランジスタ、３０〜４１は抵抗、５０〜５３はコ
ンデンサ、６０〜６４はダイオードであり、その
他は第６図の従来例と同じである。
過電流検知回路１１から供給される過電流信号
Ｓはトランジスタ２０のベースに入力されてお
り、従つて、このトランジスタ２０は通常はオフ
され、信号Ｓが入力されたときだけオンになる。
トランジスタ２０がオフの間はトランジスタ２
１がオン、そして、この結果、トランジスタ２２
もオンになつている。一方、トランジスタ２０が
オンになるとトランジスタ２１，２２はオフされ
る。
トランジスタ２３にはインバータ制御回路（図
示してない）からベース駆動信号が供給されてい
るが、このベース駆動信号は図示のように、イン
バータの主スイツチング素子であるトランジスタ
２、又は３をオンさせるときにはゼロ、オフさせ
るときに正電圧となる信号であり、従つて、この
トランジスタ２３は、トランジスタ２，３をオン
させるときにはオフに、そしてトランジスタ２，
３をオフさせるときだけオンにされるようになつ
ている。
トランジスタ２４は電源電圧V1によつてトラ
ンジスタ２，３を順バイアスし、ベース電流IBを
供給してトランジスタ２，３をオンさせる働きを
する。
トランジスタ２５は電源電圧V2によつてトラ
ンジスタ２，３を逆バイアスし、これらのトラン
ジスタ２，３を積極的にオフに保つ働きをする。
なお、これらのトランジスタ２４，２５は導電
型がNPNとPNPとなつていて、、それらのベー
スに共通に制御信号が入力されるようになつてい
るから、両方が同時にオン状態になることはな
く、一方だけがオンか、両方共にオフにしかなら
ない。
さらに、トランジスタ２０のコレクタにはコン
デンサ５１と抵抗３１からなるCR時定数回路が
設けられ、これらコンデンサ５１と抵抗３１との
接続点にはダイオード６０を介してトランジスタ
２３のベースが接続されている。従つて、トラン
ジスタ２３に対するベース駆動信号がOFFにな
つていても、過電圧検知信号Ｓによりトランジス
タ２０がオンした直後は、ダイオード６０が導通
してトランジスタ２３のベースをほぼゼロ電圧に
クランプするため、このトランジスタ２３はオン
することができない。そして、トランジスタ２０
がオンしてからコンデンサ５１と抵抗３１によつ
て与えられる時定数による所定の時間が経過後、
はじめてトランジスタ２３はベース駆動信号
OFFによりオンすることができるようにされる。
また、順バイアス用のトランジスタ２４のコレ
クタ・エミツタ間にはコンデンサ５３と抵抗４０
からなる直列回路が設けられている。従つて、こ
のトランジスタ２４がオフとときでも、それがオ
ンからオフに変つた直後においては、抵抗３９，
４０を介して電源電圧V1による充電電流がコン
デンサ５３に流れ、この結果、トランジスタ２４
がオンからオフに変つた直後には、このコンデン
サ５０の充電電流による減衰電流がしばらくの
間、トランジスタ２，３の順バイアスベース電流
IBとして供給されることになる。
次に、この実施例の動作を第２図によつて説明
する。
この第２図において、時刻t1以前は第７図で説
明した従来例と同じで、過電流信号Ｓが発生して
いないから、トランジスタ２０はオフ、従つてト
ランジスタ２２はオンである。
一方、この時刻t1以前の所定の時刻までの期間
はトランジスタ２、又は３がオンに制御されてい
る期間を想定しているから、ベース駆動信号は
ONになつており、従つてトランジスタ２３はオ
フになつている。
このようにトランジスタ２２がオンでトランジ
スタ２３がオフの場合には、電源電圧V1がトラ
ンジスタ２２から抵抗３７とダイオード６４を介
してトランジスタ２４，２５のベースに印加され
るから、トランジスタ２４だけがオンしており、
これによりベース電流IBが供給されている。
この状態で、第７図の場合と同様に、時刻t0で
何らかの異常によりコレクタ電流ICが増加し始
め、時刻t1で過電流検知回路１１が作動し、時刻
t2で過電流信号Ｓが発生したとすると、この時刻
t2でトランジスタ２０はオンに変り、これに応じ
てトランジスタ２２，２４がオフされる。
この結果、トランジスタ２又は３に対するベー
ス電流IBは、それまでのトランジスタ２４を通し
てのものからコンデンサ５３の充電電流によるも
のに変り、その電流値は抵抗３９，４０とコンデ
ンサ５３によつて決められる時定数にしたがつて
最初の値から順次、連続的に減少してゆく。
そこで、このベース電流IBの減少に伴ない、ト
ランジスタ２又は３は、時刻t3以降、それまでの
飽和状態から能動状態に変り、コレクタ電流ICは
第２図に示すように、ほぼベース電流IBに比例し
てゆつくりと減少してゆく。そして、時刻t4でコ
ンデンサ５３の充電が終つてベース電流IBがゼロ
になつたあとの時刻t5でコレクタ電流ICもゼロに
なる。
ところで、まだ説明していなかつたが、トラン
ジスタ２３に供給されているベース駆動信号は、
過電流信号Ｓが発生したときには、インバータの
通常の動作状態での信号状態と無関係に必ず
“OFF”となるように、インバータ制御回路は構
成されている。従つて、時刻t1以降、このベース
駆動信号はOFF状態になつている。
しかしながら、上記したように、トランジスタ
２０がオンした直後からしばらくの間は、ダイオ
ード６０が導通しているため、この間はトランジ
スタ２３はオンせずにオフのままに保たれてお
り、その後、このトランジスタ２３はベース駆動
信号OFFによつてオンし、これによりトランジ
スタ２５がオンしてトランジスタ２又は３を電源
電圧V2により逆バイアスする。
従つて、この第１図の実施例によれば、時刻t2
以降、トランジスタ２又は３の順バイアスベース
電流IBは、第７図で説明した従来例のように急激
にゼロになるのではなくて、第２図に示すように
ゆつくりと減少してゆくようにされ、この結果、
そのコレクタ電流ICも時刻t3以降、ゆつくりと減
少してゼロに移行し、その変化率dI／dtは充分に
小さく抑えられることになり、このため、配線の
インダクタンス分Ｌを充分に小さくすることがで
きず、かつ、大きなコレクタ電流ICを扱う場合で
も、サージ電圧VPをトランジスタ２又は３の許
容耐電圧以下に抑えることができ、過電流保護機
能を確実に与えることができる。
なお、トランジスタ２６は過電流保護動作をイ
ンターロツクするためのもので、インバータの各
アーム間でのスイツチングが移行するときの過渡
状態で過電流保護動作が作動しないようにするた
めのものである。
周知のように、インバータのスイツチング移行
時には過渡的に過電流状態となつており、これは
特に異常ではない。しかして、このときにも過電
流保護機能が作動したのではかえつてインバータ
の正常な運転が阻害されてしまう。
そこで、図示していないインバータの制御回路
から上記したスイツチング移行時ごとに検出イン
ターロツク信号を発生させ、この信号によりトラ
ンジスタ２６をオンさせ、過電流信号Ｓによるト
ランジスタ２０のオンを阻止してインターロツク
が得られるようにしているのである。
次に、本発明の他の実施例について説明する。
第１図に示した実施例では、第２図に示すよう
に時刻t2以降、順バイアスベース電流IBを連続的
に減少させ、コレクタ電流ICの変化率dI／dtの分
子である減少時間dtを大きくすることによりサー
ジ電圧VPを抑えるようにしたものであるが、こ
の方法に代えて第３図に示すように、時刻t2以
降、順バイアスベース電流IBを段階的に減少させ
てゆくようにしてもよい。即ち、この第３図の方
法は、１回当りのコレクタ電流ICの減少変化量を
小さくし、変化率dI／dtの分母を小さくすること
によりサージ電圧VPを抑えるようにしたもので
あり、この具体的な実施例を第４図に示す。
この第４図において、１２はシーケンス制御回
路、２４ａ，２４ｂ，２４ｃはトランジスタ（制
御素子）、３９ａ，３９ｂ，３９ｃは抵抗であり、
その他は第１図の実施例と同じである。
シーケンス制御回路１２は過電流信号Ｓに応動
し、トランジスタ２４ａ，２４ｂ，２４ｃ、それ
に２５に制御信号を供給し、これらのトランジス
タを所定のタイミグで所定の順序にしたがつてオ
ン・オフ制御する働きをする。
トランジスタ２４ａ，２４ｂ，２４ｃ及び抵抗
３９ａ，３９ｂ，３９ｃはそれぞれ第１図におけ
るトランジスタ２４と抵抗３９を分割したものに
相当し、それぞれのトランジスタがオンしたとき
に順バイアス電流IBの1/3づつを供給する働きを
するもので、このため、これらの抵抗３９ａ，３
９ｂ，３９ｃの抵抗値は単純にいつて、第１図の
実施例における抵抗３９の抵抗値のほぼ３倍にし
てある。
なお、この第４では、インバータの動作に必要
なベース駆動信号については省略してある。
次に、この第４図の実施例の動作を第５図によ
つて説明する。
時刻t1以前でトランジスタ２又は３をオンすべ
き期間には、シーケス制御回路１２はトランジス
タ２４ａ，２４ｂ，２４ｃの全てをオンに制御
し、トランジスタ２５はオフに制御している。
しかして、いま、時刻t1で過電流信号Ｓが入力
されると、これに応じてシーケンシヤル制御回路
１２は、まず、動作遅れ時間τ後の時刻t2でトラ
ンジスタ２４ａをオフにする。従つて、これによ
りベース電流IBは、それまでの電流値の2/3に段
階的に減少する。
次に、シーケンス制御回路１２は、時刻t5に達
したらトランジスタ２４ｂをオフにし、これによ
りベース電流IBは元の1/3に減少する。
以後、時刻t8でトランジスタ２４ｃをオフにし
てベース電流IBをゼロにし、その後、時刻t10でト
ランジスタ２５をオンさせてトランジスタ２又は
３を逆バイアスして過電流信号Ｓが発生したとき
の制御動作を終る。
従つて、この第４図の実施例によれば、第３図
に示した動作が得られ、サージ電圧VPをトラン
ジスタ２，３の許容耐電圧以下に抑えることがで
きる。
〔発明の効果〕
以上説明したように、本発明によれば、アーム
短絡などによる過電流保護のために主スイツチン
グ素子として用いられているトランジスタの遮断
制御を行なつた場合でのサージ電圧を充分に、し
かも容易に抑えることができるから、従来技術の
欠点を除き、インバータの容量増加のためなどに
トランジスタを複数庫、直接並列接続して用い、
そのため配線インダクタンス分の抑圧が充分に得
られていないインバータに適用して充分な過電流
保護機能を発揮し、小形でローコストのインバー
タを得るのに役立つ過電流保護方式を容易に提供
することができる。
【図面の簡単な説明】
第１図は本発明によるトランジスタの過電流保
護方式の一実施例を示す回路図、第２図はその動
作を説明する波形図、第３図は本発明の他の一実
施例の動作を説明する波形図、第４図は本発明の
他の一実地例を示す回路図、第５図はその動作を
説明するタイムチヤート、第６図はインバータの
過電流保護を説明するための回路図、第７図はそ
の動作説明用の波形図である。 ２，３……主スイツチング素子用のパワートラ
ンジスタ、４，５……ベース駆動回路、１０……
電流検出器、１１……過電流検知回路、２０〜２
６……トランジスタ、３０〜４１……抵抗、５０
〜５３……コンデンサ、６０〜６５……ダイオー
ド。

Claims (1)

  1. 【特許請求の範囲】 １ スイツチング用トランジスタのコレクタ電流
    を検出し、過電流検出時に上記トランジスタをオ
    フ制御するようにしたトランジスタの過電流保護
    方式において、上記トランジスタのオンベース電
    流を制御する手段に並列に接続され、該オンベー
    ス電流を所定値から所定の時間経過に伴つて順次
    ゼロにまで減少させてゆくオンベース電流減少制
    御手段を設け、過電流検出時における上記トラン
    ジスタのオフ制御を、上記オンベース電流減少制
    御手段の作動後に行なうように構成したことを特
    徴とするトランジスタの過電流保護方式。 ２ 特許請求の範囲第１項において、上記オンベ
    ース電流減少制御手段を抵抗とコンデンサの直列
    回路で形成し、オンベース電流の減少制御が、連
    続的な電流減少制御となるように構成されている
    ことを特徴とするトランジスタの過電流保護方
    式。 ３ 特許請求の範囲第１項において、上記オンベ
    ース電流減少制御手段を抵抗と制御素子の直列回
    路で形成し、オンベース電流の減少制御が、段階
    的な電流減少制御となるように構成したことを特
    徴とするトランジスタの過電流保護方式。
JP60193170A 1985-09-03 1985-09-03 トランジスタの過電流保護方式 Granted JPS6258827A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60193170A JPS6258827A (ja) 1985-09-03 1985-09-03 トランジスタの過電流保護方式
EP86112176A EP0213635A3 (en) 1985-09-03 1986-09-03 Transistor inverter
US06/903,198 US4672524A (en) 1985-09-03 1986-09-03 Overcurrent and overvoltage protected transistor inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60193170A JPS6258827A (ja) 1985-09-03 1985-09-03 トランジスタの過電流保護方式

Publications (2)

Publication Number Publication Date
JPS6258827A JPS6258827A (ja) 1987-03-14
JPH0437649B2 true JPH0437649B2 (ja) 1992-06-22

Family

ID=16303456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60193170A Granted JPS6258827A (ja) 1985-09-03 1985-09-03 トランジスタの過電流保護方式

Country Status (3)

Country Link
US (1) US4672524A (ja)
EP (1) EP0213635A3 (ja)
JP (1) JPS6258827A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3625091A1 (de) * 1986-07-24 1988-01-28 Bosch Gmbh Robert Endstufe in brueckenschaltung
ES2031145T3 (es) * 1986-09-15 1992-12-01 Merlin Gerin Dispositivo de mando de las bases de transistores de un brazo de ondulador.
KR900008393B1 (ko) * 1986-10-02 1990-11-17 미츠비시 덴키 가부시키가이샤 인버터장치의 과전류보호회로
US5123080A (en) * 1987-03-20 1992-06-16 Ranco Incorporated Of Delaware Compressor drive system
US4791312A (en) * 1987-06-08 1988-12-13 Grumman Aerospace Corporation Programmable level shifting interface device
US4814638A (en) * 1987-06-08 1989-03-21 Grumman Aerospace Corporation High speed digital driver with selectable level shifter
DE68925163T2 (de) * 1988-08-12 1996-08-08 Hitachi Ltd Treiberschaltung für Transistor mit isoliertem Gate; und deren Verwendung in einem Schalterkreis, einer Stromschalteinrichtung, und einem Induktionsmotorsystem
JP2747911B2 (ja) * 1988-08-12 1998-05-06 株式会社日立製作所 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置
US5014179A (en) * 1989-10-11 1991-05-07 Sundstrand Corporation Transistor load-line controller
DE4037348C1 (en) * 1990-11-20 1992-02-13 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De Protective circuitry for power semiconductor switches - uses bridging voltage clamping circuit consisting of diode and Zener diode belonging to rectifier pair
US5126642A (en) * 1991-01-31 1992-06-30 Ranco Incorporated Of Delaware Variable speed motor control
US5173848A (en) * 1991-09-06 1992-12-22 Roof Richard W Motor controller with bi-modal turnoff circuits
US5517402A (en) * 1992-06-04 1996-05-14 Sanden Corporation Inverter circuit with an improved inverter driving circuit
EP0624951B1 (en) * 1993-04-26 1997-04-09 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Control circuit for slowly turning off a power switch
US5835361A (en) * 1997-04-16 1998-11-10 Thomson Consumer Electronics, Inc. Switch-mode power supply with over-current protection
US6047787A (en) * 1998-02-03 2000-04-11 Ecostar Electric Drive Systems Llc Voltage control method for an electric motor control system
US6205037B1 (en) 1999-12-21 2001-03-20 Thomson Licensing S.A. Overload protection for a switch mode power supply
JP2008236907A (ja) * 2007-03-20 2008-10-02 Toshiba Mitsubishi-Electric Industrial System Corp 電力変換装置のゲート制御回路及びゲート制御方法
US20090108980A1 (en) * 2007-10-09 2009-04-30 Littelfuse, Inc. Fuse providing overcurrent and thermal protection
JP5437199B2 (ja) * 2010-08-24 2014-03-12 日本電信電話株式会社 半導体遮断回路
WO2012030867A2 (en) * 2010-08-30 2012-03-08 The Trustees Of Dartmouth College High-efficiency base-driver circuit for power bipolar junction transistors
DE102014205540A1 (de) * 2014-03-25 2015-10-01 Systematec Gmbh Schaltungsanordnung zum umrichten eines stroms
CN105743061A (zh) * 2014-12-09 2016-07-06 鸿富锦精密工业（深圳）有限公司 电压保护电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6402796A (ja) * 1964-03-17 1965-09-20
DE2223376C3 (de) * 1972-05-12 1975-01-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schutzschaltungsanordnung für einen Schatttransistor im induktiven Lastkreis
DE2638177C2 (de) * 1976-08-25 1985-10-24 Robert Bosch Gmbh, 7000 Stuttgart Schutzvorrichtung gegen Spannungsumpolung und Überspannungen für eine Halbleiterschaltung
JPS54139024A (en) * 1978-04-21 1979-10-29 Hitachi Ltd Transistor inverter
JPS5619122A (en) * 1979-07-25 1981-02-23 Hitachi Ltd Power circuit
JPS5725174A (en) * 1980-07-18 1982-02-09 Hitachi Ltd Da/ac converter
JPS59103567A (ja) * 1982-12-01 1984-06-15 Fuji Electric Co Ltd トランジスタの過電流保護回路
JPS59172980A (ja) * 1983-03-17 1984-09-29 Jeol Ltd インバ−タ

Also Published As

Publication number Publication date
EP0213635A3 (en) 1987-11-04
JPS6258827A (ja) 1987-03-14
US4672524A (en) 1987-06-09
EP0213635A2 (en) 1987-03-11

Similar Documents

Publication Publication Date Title
JPH0437649B2 (ja)
JP3193827B2 (ja) 半導体パワーモジュールおよび電力変換装置
US5200878A (en) Drive circuit for current sense igbt
US5467242A (en) Method and apparatus for short circuit protection of power transistor device
US4949213A (en) Drive circuit for use with voltage-drive semiconductor device
US4819157A (en) Overcurrent protection circuit for inverter device including majority circuit for turn-off of majority of conducting transistors
JP5057713B2 (ja) スイッチング素子駆動回路
JPH08316808A (ja) 半導体装置
JPH05336732A (ja) Ｉｇｂｔゲート回路
JPS6361879B2 (ja)
US4641231A (en) Apparatus and method for failure testing of a control turn-off semiconductor
JPH114150A (ja) 半導体装置とこの半導体装置を用いた電力変換装置
JPH10126961A (ja) 限流装置
JP2913699B2 (ja) 電圧駆動形半導体素子の駆動回路
JPH0250518A (ja) 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置
JPS59103567A (ja) トランジスタの過電流保護回路
JP3240489B2 (ja) Ｉｇｂｔの過電流保護装置及びｉｇｂｔの保護装置
US5235487A (en) Inverter with overload current protection
JP2001169533A (ja) 電力変換装置
JP3463432B2 (ja) インバータ駆動装置
JPH05161342A (ja) 電圧駆動形半導体素子の駆動回路
JP2006014402A (ja) 電力変換装置の過電流保護装置
JP3084645B2 (ja) インバータ装置
JPH06260911A (ja) 誘導分を有する短絡時にトランジスタを非活動化するために使用する保護回路
JPH10276075A (ja) 電圧駆動形半導体素子の駆動回路