JP2913699B2 - 電圧駆動形半導体素子の駆動回路 - Google Patents
電圧駆動形半導体素子の駆動回路Info
- Publication number
- JP2913699B2 JP2913699B2 JP1278008A JP27800889A JP2913699B2 JP 2913699 B2 JP2913699 B2 JP 2913699B2 JP 1278008 A JP1278008 A JP 1278008A JP 27800889 A JP27800889 A JP 27800889A JP 2913699 B2 JP2913699 B2 JP 2913699B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- driven semiconductor
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、IGBT,パワーMOSFETなどの電圧駆動形半導
体素子の駆動回路に関し、特に、インバータなどの電力
変換装置において、短絡事故などによって生じる過電流
から、これらの素子を保護する過電流保護機能を有する
駆動回路に関する。
体素子の駆動回路に関し、特に、インバータなどの電力
変換装置において、短絡事故などによって生じる過電流
から、これらの素子を保護する過電流保護機能を有する
駆動回路に関する。
前記のごとき電力変換装置では、運転中の過電流故障
の中で、素子破壊につながる故障として負荷短絡や地路
がある。電圧駆動形半導体素子としてIGBTを例にとり、
電力変換装置における短絡事故時の模擬回路と、素子の
電圧、電流波形を第５図、第６図に示す。
の中で、素子破壊につながる故障として負荷短絡や地路
がある。電圧駆動形半導体素子としてIGBTを例にとり、
電力変換装置における短絡事故時の模擬回路と、素子の
電圧、電流波形を第５図、第６図に示す。
短絡期間中は、IGBT2にはほぼ直流回路電圧が印加さ
れた状態で短絡電流が流れる。図中１は直流電源、３は
配線インダクタンスを示す。
れた状態で短絡電流が流れる。図中１は直流電源、３は
配線インダクタンスを示す。
この短絡電流は直流定格電流の５〜６倍（高耐圧の素
子では10倍程度）にも達する。従って、短絡期間中に素
子に印加される瞬時電力は極めて大きく、短絡検知後、
所定の時間（10μsec程度）内にゲートをオフすること
により過電流をしゃ断する必要がある。
子では10倍程度）にも達する。従って、短絡期間中に素
子に印加される瞬時電力は極めて大きく、短絡検知後、
所定の時間（10μsec程度）内にゲートをオフすること
により過電流をしゃ断する必要がある。
過電流保護機能を持つ駆動回路の従来例を第７図に示
す。４は主スイッチング素子としてのIGBT、５は信号絶
縁用フォトカプラ、６および７はそれぞれオンゲート電
圧印加用電圧源とオフゲート電圧印加用電圧源であり、
これら電圧源6,7には、フォトカプラ５によりトランジ
スタ８を介して与えられる信号により該フォトカプラ５
と相補的に動作する１対のトランジスタ9,10が接続され
ている。これら出力段トランジスタ9,10のエミッタ同士
は抵抗11を介してIGBT4のベースに、また電圧源6,7の接
続中点はIGBT4のエミッタに接続されて駆動部が構成さ
れる。
す。４は主スイッチング素子としてのIGBT、５は信号絶
縁用フォトカプラ、６および７はそれぞれオンゲート電
圧印加用電圧源とオフゲート電圧印加用電圧源であり、
これら電圧源6,7には、フォトカプラ５によりトランジ
スタ８を介して与えられる信号により該フォトカプラ５
と相補的に動作する１対のトランジスタ9,10が接続され
ている。これら出力段トランジスタ9,10のエミッタ同士
は抵抗11を介してIGBT4のベースに、また電圧源6,7の接
続中点はIGBT4のエミッタに接続されて駆動部が構成さ
れる。
また、トランジスタ14、ツェナーダイオード13、ダイ
オード15、及び抵抗17により、IGBT4のコレクタ端子の
電圧を監視し、かつこの電圧が所定の値を越えたことを
検出する過電流検知部が構成される。
オード15、及び抵抗17により、IGBT4のコレクタ端子の
電圧を監視し、かつこの電圧が所定の値を越えたことを
検出する過電流検知部が構成される。
さらに、この過電流検知部の前段にはコンデンサ16に
より遅延回路が形成される。
より遅延回路が形成される。
まず、通常の動作を説明する。フォトカプラ５がオン
すると、トランジスタ８がオフし、この結果、トランジ
スタ９がオン、トランジスタ10がオフとなって、IGBT4
のゲート・エミッタ間には抵抗11を介してオンゲート電
圧V1が印加される。
すると、トランジスタ８がオフし、この結果、トランジ
スタ９がオン、トランジスタ10がオフとなって、IGBT4
のゲート・エミッタ間には抵抗11を介してオンゲート電
圧V1が印加される。
この際、トランジスタ８はオフとなることから、抵抗
12、ツェナーダイオード13を介してトランジスタ14にベ
ース電流が流れようとするが、抵抗17を設けることによ
ってトランジスタ14が動作するタイミングを遅らせてい
る。IGBT4のゲート・エミッタ間にオンゲート電圧が与
えられると、このIGBT4はオンしそのコレクタ・エミッ
タ間電圧はオン電圧（VCE(ON)とする）まで低下する。
12、ツェナーダイオード13を介してトランジスタ14にベ
ース電流が流れようとするが、抵抗17を設けることによ
ってトランジスタ14が動作するタイミングを遅らせてい
る。IGBT4のゲート・エミッタ間にオンゲート電圧が与
えられると、このIGBT4はオンしそのコレクタ・エミッ
タ間電圧はオン電圧（VCE(ON)とする）まで低下する。
従って、 VZD1＋VBE＞V2＋VCE(ON)＋VF VZD1：ツェナーダイオード13のしきい電圧 VBE：トランジスタ14のベース・エミッタ間電圧 VF：ダイオード15の順方向電圧 となるように部品を選定して置くことにより、IGBT4の
オン状態ではトランジスタ14をオフに保っている。
オン状態ではトランジスタ14をオフに保っている。
次に、フォトカプラ５がオフになると、トランジスタ
８がオンし、これにより、トランジスタ９がオフ、トラ
ンジスタ10がオンとなって、IGBT4のゲート・エミッタ
間には抵抗11に介してオフゲート電圧が印加されIGBT4
はオフとなる。このとき、トランジスタ８のオンにより
コンデンサ16の電荷を放電してタンオン動作に備えてい
る。
８がオンし、これにより、トランジスタ９がオフ、トラ
ンジスタ10がオンとなって、IGBT4のゲート・エミッタ
間には抵抗11に介してオフゲート電圧が印加されIGBT4
はオフとなる。このとき、トランジスタ８のオンにより
コンデンサ16の電荷を放電してタンオン動作に備えてい
る。
さて、IGBT4のオン期間中に、短絡事故が発生した場
合には、コレクタ・エミッタ間電圧の増大に伴い、 VZD1＋VBE＜V2＋VCE(ON)＋VF となり、トランジスタ14が導通し、IGBT4のゲート・エ
ミッタ間にオフゲート電圧を印加してIGBT4をオフし、
過電流をしゃ断する。
合には、コレクタ・エミッタ間電圧の増大に伴い、 VZD1＋VBE＜V2＋VCE(ON)＋VF となり、トランジスタ14が導通し、IGBT4のゲート・エ
ミッタ間にオフゲート電圧を印加してIGBT4をオフし、
過電流をしゃ断する。
前記第７図に示す従来の駆動回路の過電流保護動作で
は、トランジスタ14の導通と同時にIGBT4のゲートには
オフゲート電圧が印加されることから過電流をしゃ断す
る際の電流の減少率（−di/dt）が大きく、このため、I
GBT4には配線のインダクタンスに誘起した電圧（ls・di
/dt）と直流回路電圧の和の電圧である過大な電圧が加
わる危険性がある。
は、トランジスタ14の導通と同時にIGBT4のゲートには
オフゲート電圧が印加されることから過電流をしゃ断す
る際の電流の減少率（−di/dt）が大きく、このため、I
GBT4には配線のインダクタンスに誘起した電圧（ls・di
/dt）と直流回路電圧の和の電圧である過大な電圧が加
わる危険性がある。
また、コンデンサ16で構成される遅延回路があること
から、過電流の検知に時間遅れを生じ、短絡発生から過
電流のしゃ断までの間に素子で消費間遅れを生じ、短絡
発生から過電流のしゃ断までの間に素子で消費されるエ
ネルギーが必要以上に大きくなるという問題があった。
から、過電流の検知に時間遅れを生じ、短絡発生から過
電流のしゃ断までの間に素子で消費間遅れを生じ、短絡
発生から過電流のしゃ断までの間に素子で消費されるエ
ネルギーが必要以上に大きくなるという問題があった。
一方、IGBT4は第９図で示すようにコレクタＣ、エミ
ッタＥ、ゲートＧの各端子間に静電容量が存在する。
ッタＥ、ゲートＧの各端子間に静電容量が存在する。
第10図にスイッチング過程の等価回路を示すと、入力
容量Ciesの充放電が行われる。さらに、半導体素子のオ
ン状態では、この入力容量の充電された電圧値に素子特
性が依存するので、素子特性を一定に保つために、所定
の電圧値が充電されなければならない。
容量Ciesの充放電が行われる。さらに、半導体素子のオ
ン状態では、この入力容量の充電された電圧値に素子特
性が依存するので、素子特性を一定に保つために、所定
の電圧値が充電されなければならない。
このようにゲート駆動回路の負荷が容量性であるた
め、出力段トランジスタ9,10の特性から出力電圧が所定
のゲート電圧値に達しないおそれもあり、その結果、ゲ
ート電圧が低くなり、IGBT4のオン電圧が増加するた
め、発生損失の増加を招くこともある。
め、出力段トランジスタ9,10の特性から出力電圧が所定
のゲート電圧値に達しないおそれもあり、その結果、ゲ
ート電圧が低くなり、IGBT4のオン電圧が増加するた
め、発生損失の増加を招くこともある。
また、一般にトランジスタのパルス電流定格は直流電
流定格の２倍程度であり、あまり大きくない。そのた
め、出力段トランジスタの定格によって駆動できるIGBT
の容量クラスが限定されてしまう。さらに、全てのIGBT
をドライブできるようなトランジスタは、形状が大きな
ものであり、駆動回路の大形化につながってしまうとい
う問題がある。
流定格の２倍程度であり、あまり大きくない。そのた
め、出力段トランジスタの定格によって駆動できるIGBT
の容量クラスが限定されてしまう。さらに、全てのIGBT
をドライブできるようなトランジスタは、形状が大きな
ものであり、駆動回路の大形化につながってしまうとい
う問題がある。
ところで、IGBT4が導通状態で短絡事故が発生すると
電流が増加するとともに素子電圧（VCE）も急激に増加
し、第11図に示すように非常に高い電圧の変化 が発生する。
電流が増加するとともに素子電圧（VCE）も急激に増加
し、第11図に示すように非常に高い電圧の変化 が発生する。
IGBT4は第12図に示すようにコレクタ（Ｃ）とゲート
（Ｇ）間に、接合容量CCGを持っていて、前記 がIGBT4に印加されるとこのCCGにより変位電流 が生じる。この変位電流は第14図に示すようにゲート・
エミッタ間に流れ込んでしまう。
（Ｇ）間に、接合容量CCGを持っていて、前記 がIGBT4に印加されるとこのCCGにより変位電流 が生じる。この変位電流は第14図に示すようにゲート・
エミッタ間に流れ込んでしまう。
従来の過電流保護動作では、IGBT4のゲート・エミッ
タに充電された電荷を抵抗11（ゲート抵抗）とトランジ
スタ10を介して放電しているが、この抵抗11の存在でIG
BT4側から見た駆動回路のインピーダンスは高いため、
前記変位電流は抵抗11からトランジスタ10へ流れるより
も、直接ゲート・エミッタ間を充電してしまうことにな
る。
タに充電された電荷を抵抗11（ゲート抵抗）とトランジ
スタ10を介して放電しているが、この抵抗11の存在でIG
BT4側から見た駆動回路のインピーダンスは高いため、
前記変位電流は抵抗11からトランジスタ10へ流れるより
も、直接ゲート・エミッタ間を充電してしまうことにな
る。
そこで、IGBT4のゲート・エミッタ間の電圧はこの充
電動作によって抵抗11の前の電圧（駆動回路側の電圧）
と一致した動きをしなくなる。
電動作によって抵抗11の前の電圧（駆動回路側の電圧）
と一致した動きをしなくなる。
その結果として電圧の減少がなくなり、短絡電流も減
少しなくなってしまう。この状態で変位電流がなくなる
と、ゲート・エミッタ間電圧は急激に減少する。その結
果、短絡電流が急激に減少するので短絡電流の変化率
（di/dt）が大きくなるため、主回路内の配線インダク
タンスに誘起した電圧（ls・di/dt）が抑制できなくな
り、素子の耐圧以上の過大な電圧が発生し、素子を破壊
してしまう可能性がある。
少しなくなってしまう。この状態で変位電流がなくなる
と、ゲート・エミッタ間電圧は急激に減少する。その結
果、短絡電流が急激に減少するので短絡電流の変化率
（di/dt）が大きくなるため、主回路内の配線インダク
タンスに誘起した電圧（ls・di/dt）が抑制できなくな
り、素子の耐圧以上の過大な電圧が発生し、素子を破壊
してしまう可能性がある。
さらに、短絡電流が減少しないため素子の消費エネル
ギーの増加という問題が生じる。また、素子容量（電
圧、電流定格）が大きくなるに従ってCCGは大きくなる
ため、変位電流も増加するのでこれらの問題はより著し
いものとなる。
ギーの増加という問題が生じる。また、素子容量（電
圧、電流定格）が大きくなるに従ってCCGは大きくなる
ため、変位電流も増加するのでこれらの問題はより著し
いものとなる。
さらに、IGBT4は数μｓ以下で、大電流状態からター
ンオフするため、ターンオフ時の電流変化（di/dt）は
非常に大きな値となり、配線インダクタンス（Ｌ）によ
って、コレクタ・エミッタ（MOSFETではドレイン・ソー
ス）間には素子の耐圧を越える電圧が印加されるおそれ
もある。
ンオフするため、ターンオフ時の電流変化（di/dt）は
非常に大きな値となり、配線インダクタンス（Ｌ）によ
って、コレクタ・エミッタ（MOSFETではドレイン・ソー
ス）間には素子の耐圧を越える電圧が印加されるおそれ
もある。
本発明の目的は前記従来例の不都合を解消し、過電流
しゃ断時の飛躍電圧を抑制するとともに、素子の消費エ
ネルギーを低減して過電流から素子を確実に保護でき、
しかも所定のゲート電圧を素子に印加できるようにして
発生損失の低減を図れる電圧駆動形半導体素子の駆動回
路を提供することにある。
しゃ断時の飛躍電圧を抑制するとともに、素子の消費エ
ネルギーを低減して過電流から素子を確実に保護でき、
しかも所定のゲート電圧を素子に印加できるようにして
発生損失の低減を図れる電圧駆動形半導体素子の駆動回
路を提供することにある。
本発明は前記目的を達成するため、第１に、少なくと
も信号絶縁用フォトカプラと相補的に動作する１対の出
力トランジスタを構成要素とする駆動部と、駆動信号が
ある場合に電圧駆動形半導体素子の入力側主端子の電圧
を監視しこの電圧が所定の値を越えたことを検出する検
出手段と、この検出手段が動作している間、時間の経過
に伴い、電圧を徐々に降下させる可変電圧源とで構成さ
れる保護部とからなり、前記保護部を構成する可変電圧
源としてのコンデンサの正極側端子と、電圧駆動形半導
体素子のゲート端子とを、ダイオードを介して接続した
こと、第２に、前記可変電圧源と前記電圧駆動形半導体
素子のゲート端子とをトランジスタを介して接続するこ
とを要旨とするものである。
も信号絶縁用フォトカプラと相補的に動作する１対の出
力トランジスタを構成要素とする駆動部と、駆動信号が
ある場合に電圧駆動形半導体素子の入力側主端子の電圧
を監視しこの電圧が所定の値を越えたことを検出する検
出手段と、この検出手段が動作している間、時間の経過
に伴い、電圧を徐々に降下させる可変電圧源とで構成さ
れる保護部とからなり、前記保護部を構成する可変電圧
源としてのコンデンサの正極側端子と、電圧駆動形半導
体素子のゲート端子とを、ダイオードを介して接続した
こと、第２に、前記可変電圧源と前記電圧駆動形半導体
素子のゲート端子とをトランジスタを介して接続するこ
とを要旨とするものである。
第３に、電圧駆動形半導体素子のゲート・カソード間
に順電圧を印加してこの素子をオンさせる順バイアスト
ランジスタと、逆電圧を印加してオフさせる逆バイアス
用トランジスタとからなる１対の出力トランジスタを構
成要素とする駆動部と、駆動信号ある場合に電圧駆動形
半導体素子の入力側端子の電圧を監視しこの電圧が所定
の値を越えたことを検出する検出手段と、この検出手段
の検出時に順バイアス用トランジスタを不動作状態と
し、順電圧の印加を取除く手段と、少なくとも順電圧の
印加を取除いた状態で、かつ逆バイアス用トランジスタ
の不動作による逆電圧の非印加において有効になる抵抗
であって、電圧駆動形半導体素子のゲート・カソード間
の分路を構成する抵抗とを備えたことを要旨とするもの
である。
に順電圧を印加してこの素子をオンさせる順バイアスト
ランジスタと、逆電圧を印加してオフさせる逆バイアス
用トランジスタとからなる１対の出力トランジスタを構
成要素とする駆動部と、駆動信号ある場合に電圧駆動形
半導体素子の入力側端子の電圧を監視しこの電圧が所定
の値を越えたことを検出する検出手段と、この検出手段
の検出時に順バイアス用トランジスタを不動作状態と
し、順電圧の印加を取除く手段と、少なくとも順電圧の
印加を取除いた状態で、かつ逆バイアス用トランジスタ
の不動作による逆電圧の非印加において有効になる抵抗
であって、電圧駆動形半導体素子のゲート・カソード間
の分路を構成する抵抗とを備えたことを要旨とするもの
である。
請求項１項記載の本発明によれば、ゲート抵抗がある
半導体素子のゲート端子と可変電圧源としてのコンデン
サの正極側端子とをダイオードを介して接続したので、
半導体素子側から見た駆動回路は低インピーダンスにな
り、短絡時に発生する変位電流は駆動回路側へ流れるよ
うになる。そして、過電流発生時にコンデンサ電圧が放
電されるに従って、半導体素子のゲート・エミッタ間電
圧も減少し、過電流保護機能が有効に働く。
半導体素子のゲート端子と可変電圧源としてのコンデン
サの正極側端子とをダイオードを介して接続したので、
半導体素子側から見た駆動回路は低インピーダンスにな
り、短絡時に発生する変位電流は駆動回路側へ流れるよ
うになる。そして、過電流発生時にコンデンサ電圧が放
電されるに従って、半導体素子のゲート・エミッタ間電
圧も減少し、過電流保護機能が有効に働く。
請求項第２項記載の本発明によれば、ゲート抵抗の電
圧駆動形半導体素子側にトランジスタを取付けたため、
このトランジスタは半導体素子側から見た駆動回路のイ
ンピーダンスを低インピーダンス化させる。そこで、短
絡時に発生する変位電流は駆動回路側へ、すなわち、ト
ランジスタへ流れるようになる。
圧駆動形半導体素子側にトランジスタを取付けたため、
このトランジスタは半導体素子側から見た駆動回路のイ
ンピーダンスを低インピーダンス化させる。そこで、短
絡時に発生する変位電流は駆動回路側へ、すなわち、ト
ランジスタへ流れるようになる。
しかも、この変位電流を流し込むトランジスタのベー
ス端子は可変電圧源のコンデンサの正極側に接続してあ
るので、過電流発生時には該コンデンサの両端電圧とV2
の差がこのトランジスタを介してIGBTのゲート−エミッ
タ間に印加し、過電流保護動作が有効に働くことにな
る。
ス端子は可変電圧源のコンデンサの正極側に接続してあ
るので、過電流発生時には該コンデンサの両端電圧とV2
の差がこのトランジスタを介してIGBTのゲート−エミッ
タ間に印加し、過電流保護動作が有効に働くことにな
る。
請求項第３項記載の本発明によれば、IGBTのゲート・
エミッタ（MOSFETのゲート・ソース）間は等価的にコン
デンサと考えることができ、この素子のターンオフする
速さはゲート・エミッタ（ゲート・ソース）に蓄えられ
た電荷が放電する時間によって変化する。一方、負荷短
絡等の事故が発生した場合、素子のコレクタ・エミッタ
（ゲート・ソース）間は電源電圧にほぼ等しい高電圧状
態となる。そこでIGBTのコレクタ（MOSFETのドレイン）
の電位と基準電圧とを比較する回路によって、オン信号
時にコレクタ（ドレイン）電位が基準電位より高い時に
は短絡事故と判定し、素子への順、逆電圧印加用トラン
ジスタを同時にオフさせ、IGBT（MOSFET）のゲートを無
バイアス状態とし、高い抵抗値の放電抵抗によって、IG
BTのゲート・エミッタ（ゲート・ソース）に蓄積した電
荷の放電時間を長くすることで、素子のターンオフ速度
を緩やかにし、素子に過電圧が加わることを防止しつつ
その過電流をしゃ断することができる。
エミッタ（MOSFETのゲート・ソース）間は等価的にコン
デンサと考えることができ、この素子のターンオフする
速さはゲート・エミッタ（ゲート・ソース）に蓄えられ
た電荷が放電する時間によって変化する。一方、負荷短
絡等の事故が発生した場合、素子のコレクタ・エミッタ
（ゲート・ソース）間は電源電圧にほぼ等しい高電圧状
態となる。そこでIGBTのコレクタ（MOSFETのドレイン）
の電位と基準電圧とを比較する回路によって、オン信号
時にコレクタ（ドレイン）電位が基準電位より高い時に
は短絡事故と判定し、素子への順、逆電圧印加用トラン
ジスタを同時にオフさせ、IGBT（MOSFET）のゲートを無
バイアス状態とし、高い抵抗値の放電抵抗によって、IG
BTのゲート・エミッタ（ゲート・ソース）に蓄積した電
荷の放電時間を長くすることで、素子のターンオフ速度
を緩やかにし、素子に過電圧が加わることを防止しつつ
その過電流をしゃ断することができる。
以上、本発明によれば、過電流検知後、半導体素子の
ゲート・エミッタ間電圧は時間の経過と共に徐々に減少
する。半導体素子に流れる短絡電流ICPの値は第８図に
示すようにゲート・エミッタ間に印加される電圧VCEに
依存することから、ゲート・エミッタ間電圧の減少に対
応して短絡電流も減少する。従って、過電流を遮断する
際の−di/dtを小さな値に抑制できる。
ゲート・エミッタ間電圧は時間の経過と共に徐々に減少
する。半導体素子に流れる短絡電流ICPの値は第８図に
示すようにゲート・エミッタ間に印加される電圧VCEに
依存することから、ゲート・エミッタ間電圧の減少に対
応して短絡電流も減少する。従って、過電流を遮断する
際の−di/dtを小さな値に抑制できる。
また、ゲート・エミッタ間電圧が素子のしきい電圧よ
り大きければ、半導体素子は導通状態となることから、
過電流検知部のトランジスタの導通後、ゲート・エミッ
タ間電圧がしきい電圧に等しくなるまでの時間を半導体
素子のターンオン時間以上に設定しておくことにより、
従来回路に必要であった遅延回路は不要となり、従っ
て、過電流発生時にも遅れなく保護動作が可能となり、
素子が消費するエネルギーを低減できる。
り大きければ、半導体素子は導通状態となることから、
過電流検知部のトランジスタの導通後、ゲート・エミッ
タ間電圧がしきい電圧に等しくなるまでの時間を半導体
素子のターンオン時間以上に設定しておくことにより、
従来回路に必要であった遅延回路は不要となり、従っ
て、過電流発生時にも遅れなく保護動作が可能となり、
素子が消費するエネルギーを低減できる。
以下、図面について本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の第１図実施例を示すもので、主スイ
ッチング素子としてのIGBT4に対し、信号絶縁用フォト
カプラ５と、このフォトカプラ５に対しトランジスタ８
を介して相補的に動作する１対のトランジスタ9,10及び
これに直列接続するオンゲート電圧印加用電圧源６、オ
フゲート電圧印加用電圧源７と、抵抗11とで駆動部が形
成される。ダイオード15、ツェナーダイオード13、抵抗
17及びトランジスタ14からなり、IGBT4のコレクタ端子
側の電圧を監視し、この電圧が所定の値を越えたことを
検出する過電流検知部を、前記駆動部の出力段トランジ
スタ9,10のベースに接続された抵抗18とコンデンサ20で
の可変電源からなる電圧制限回路に接続した。
ッチング素子としてのIGBT4に対し、信号絶縁用フォト
カプラ５と、このフォトカプラ５に対しトランジスタ８
を介して相補的に動作する１対のトランジスタ9,10及び
これに直列接続するオンゲート電圧印加用電圧源６、オ
フゲート電圧印加用電圧源７と、抵抗11とで駆動部が形
成される。ダイオード15、ツェナーダイオード13、抵抗
17及びトランジスタ14からなり、IGBT4のコレクタ端子
側の電圧を監視し、この電圧が所定の値を越えたことを
検出する過電流検知部を、前記駆動部の出力段トランジ
スタ9,10のベースに接続された抵抗18とコンデンサ20で
の可変電源からなる電圧制限回路に接続した。
該コンデンサ20は抵抗19を介して正側端子に接続さ
れ、また、このコンデンサ20と抵抗19との接続中点はダ
イオード21を介して出力段トランジスタ9,10のベースに
接続され、その場合のダイオード21はトランジスタ9,10
側がアノードとなる。
れ、また、このコンデンサ20と抵抗19との接続中点はダ
イオード21を介して出力段トランジスタ9,10のベースに
接続され、その場合のダイオード21はトランジスタ9,10
側がアノードとなる。
一方、トランジスタ８のベースにトランジスタ23のベ
ースが接続され、このトランジスタ23のコレクタは、前
記過電流検知部のツェナーダイオード13とダイオード15
の接続中点及び、抵抗22を介して正側端子に接続され、
エミッタは負側端子に接続されることによりIGBT4のオ
ン期間を検知し、これを過電流検知部に伝える回路に、
ダイオード100を付加したものである。
ースが接続され、このトランジスタ23のコレクタは、前
記過電流検知部のツェナーダイオード13とダイオード15
の接続中点及び、抵抗22を介して正側端子に接続され、
エミッタは負側端子に接続されることによりIGBT4のオ
ン期間を検知し、これを過電流検知部に伝える回路に、
ダイオード100を付加したものである。
このダイオード100は、ゲート抵抗である抵抗11のIGB
T4側と電圧制限回路の可変電源であるコンデンサ20の正
極側とに接続される。
T4側と電圧制限回路の可変電源であるコンデンサ20の正
極側とに接続される。
動作について説明すると、コンデンサ20は最初抵抗19
を介して電圧源6,7により充電され、コンデンサ20の両
端電圧はV1＋V2となる。コンデンサ20の正側端子とトラ
ンジスタ9,10のベースとの間には、図示のように、ダイ
オード21がこのベース端子側がアノードとなるように接
続されていることから、通常の動作にはほとんど影響を
及ぼさない。
を介して電圧源6,7により充電され、コンデンサ20の両
端電圧はV1＋V2となる。コンデンサ20の正側端子とトラ
ンジスタ9,10のベースとの間には、図示のように、ダイ
オード21がこのベース端子側がアノードとなるように接
続されていることから、通常の動作にはほとんど影響を
及ぼさない。
過電流を検知した場合、トランジスタ14が導通する。
これに伴い、コンデンサ20の電荷は抵抗18を介して放電
される。そして、コンデンサ20の両端電圧とV2の差の電
圧がダイオード21、トランジスタ９を介して出力され
る。
これに伴い、コンデンサ20の電荷は抵抗18を介して放電
される。そして、コンデンサ20の両端電圧とV2の差の電
圧がダイオード21、トランジスタ９を介して出力され
る。
本実施例によればこのコンデンサ20の電圧が低下する
と同時に前記ダイオード100が導通するので、ゲート・
エミッタ間電圧も減少する。しかも変位電流はダイオー
ド100を介して駆動回路側に流れるため、ゲート・エミ
ッタ間電圧が充電されることもない。その結果、過電流
保護が確実におこなわれることになる。
と同時に前記ダイオード100が導通するので、ゲート・
エミッタ間電圧も減少する。しかも変位電流はダイオー
ド100を介して駆動回路側に流れるため、ゲート・エミ
ッタ間電圧が充電されることもない。その結果、過電流
保護が確実におこなわれることになる。
また、トランジスタ14がオンしない限りコンデンサ電
圧は電源電圧のV1とV2を加算した値であるため、オン時
に順バイアス電圧がダイオード100を介して放電するこ
とはない。
圧は電源電圧のV1とV2を加算した値であるため、オン時
に順バイアス電圧がダイオード100を介して放電するこ
とはない。
第２図は第２実施例を示すもので、前記第１実施例の
第１図の回路のダイオード100に代えて、ゲート抵抗11
のIGBT4側とコンデンサ20の正極側とをトランジスタ200
を介して接続した。詳しくはこのトランジスタ200のエ
ミット端子とゲート抵抗11とを接続し、ベース端子をコ
ンデンサ20の正極端子に接続した。
第１図の回路のダイオード100に代えて、ゲート抵抗11
のIGBT4側とコンデンサ20の正極側とをトランジスタ200
を介して接続した。詳しくはこのトランジスタ200のエ
ミット端子とゲート抵抗11とを接続し、ベース端子をコ
ンデンサ20の正極端子に接続した。
この第２図に示す回路では従来と同様に過電流を検知
した場合、トランジスタ14が導通する。トランジスタ14
が導通すると、コンデンサ20の電圧は、抵抗18とトラン
ジスタ14を介して放電する。このコンデンサ20の電圧は
トランジスタ200のVBE（ベース・エミッタ電圧）でもあ
るため、コンデンサ20の電圧が放電するとトランジスタ
200のVCE（コレクタ・エミッタ電圧）よりもVBEの方が
低くなるので、トランジスタ200がオンする。このトラ
ンジスタ200が導通すると、IGBT4のゲート・エミッタ間
にはコンデンサ20の両端電圧とV2の差がトランジスタ20
0を介して印加されることになる。しかも変位電流はト
ランジスタ200に流れるため、ゲート・エミッタ間電圧
が充電されることもない。その結果、過電流保護動作が
確実に行われることになる。
した場合、トランジスタ14が導通する。トランジスタ14
が導通すると、コンデンサ20の電圧は、抵抗18とトラン
ジスタ14を介して放電する。このコンデンサ20の電圧は
トランジスタ200のVBE（ベース・エミッタ電圧）でもあ
るため、コンデンサ20の電圧が放電するとトランジスタ
200のVCE（コレクタ・エミッタ電圧）よりもVBEの方が
低くなるので、トランジスタ200がオンする。このトラ
ンジスタ200が導通すると、IGBT4のゲート・エミッタ間
にはコンデンサ20の両端電圧とV2の差がトランジスタ20
0を介して印加されることになる。しかも変位電流はト
ランジスタ200に流れるため、ゲート・エミッタ間電圧
が充電されることもない。その結果、過電流保護動作が
確実に行われることになる。
第３図、本発明の第３実施例を示すものである。
この第３図において、VSはIGBT4の開閉を指令する信
号（開閉指令信号と呼ぶ）である。前記第1,第２実施例
と同じく、６は順バイアス用トランジスタ９を介してIG
BT4のゲート・エミッタ間を順バイアスするためのオン
ゲート電圧印加用電圧源、７は逆バイアス用トランジス
タ10を介してIGBT4のゲート・エミッタ間を逆バイアス
するためのオフゲート電圧印用電圧源、14は過電流検出
制御を行なうためのトランジスタ（過電流検出トランジ
スタと呼ぶ）であり、45,44はそれぞれ前記順バイアス
用トランジスタ９、逆バイアス用トランジスタ10のベー
スを制御するための前段トランジスタである。
号（開閉指令信号と呼ぶ）である。前記第1,第２実施例
と同じく、６は順バイアス用トランジスタ９を介してIG
BT4のゲート・エミッタ間を順バイアスするためのオン
ゲート電圧印加用電圧源、７は逆バイアス用トランジス
タ10を介してIGBT4のゲート・エミッタ間を逆バイアス
するためのオフゲート電圧印用電圧源、14は過電流検出
制御を行なうためのトランジスタ（過電流検出トランジ
スタと呼ぶ）であり、45,44はそれぞれ前記順バイアス
用トランジスタ９、逆バイアス用トランジスタ10のベー
スを制御するための前段トランジスタである。
本実施例はIGBT4のオン時のアノード・カソード間電
圧が所定電圧（ツェナーダイオード13のツェナ電圧と過
電流検出トランジスタ14のベース・エミッタ間電圧との
和電圧など）まで増加したことを判別して、前記順バイ
アス用トランジスタ９を不動状態とし、前記順電圧の印
加を取除く手段（抵抗50,51,53、コンデンサ20,ツェナ
ーダイオード13,トランジスタ45,14など）と、少なくと
も該手段を介し前記順電圧の印加を取除いた状態で、か
つ前記逆バイアス用トランジスタ10の不動作による前記
逆電圧の非印加の状態において有効となる抵抗であっ
て、前記IGBT4のゲート・カソード間の分路を構成する
抵抗55を設けるようにした。
圧が所定電圧（ツェナーダイオード13のツェナ電圧と過
電流検出トランジスタ14のベース・エミッタ間電圧との
和電圧など）まで増加したことを判別して、前記順バイ
アス用トランジスタ９を不動状態とし、前記順電圧の印
加を取除く手段（抵抗50,51,53、コンデンサ20,ツェナ
ーダイオード13,トランジスタ45,14など）と、少なくと
も該手段を介し前記順電圧の印加を取除いた状態で、か
つ前記逆バイアス用トランジスタ10の不動作による前記
逆電圧の非印加の状態において有効となる抵抗であっ
て、前記IGBT4のゲート・カソード間の分路を構成する
抵抗55を設けるようにした。
次に、第３図の正常時の動作を述べる。開閉指令信号
VSが“H"になると、前段トランジスタ44,45にはそれぞ
れ抵抗52,51を介してベース電流が流れ各トランジスタ4
4,45はいずれもオンし、これにより順バイアス用トラン
ジスタ９は、そのベース電流が電圧源6,7より抵抗53と
トランジスタ45とを介して流れることによりオンし、逆
バイアス用トランジスタ10はオフする。従ってIGBT4の
ゲート・エミッタ間には抵抗11を介してオンゲート電圧
印加用電圧源６が印加されIGBT4はオンする。
VSが“H"になると、前段トランジスタ44,45にはそれぞ
れ抵抗52,51を介してベース電流が流れ各トランジスタ4
4,45はいずれもオンし、これにより順バイアス用トラン
ジスタ９は、そのベース電流が電圧源6,7より抵抗53と
トランジスタ45とを介して流れることによりオンし、逆
バイアス用トランジスタ10はオフする。従ってIGBT4の
ゲート・エミッタ間には抵抗11を介してオンゲート電圧
印加用電圧源６が印加されIGBT4はオンする。
このときコンデンサ20には抵抗50を介して充電電流が
流れ、コンデンサ20の端子電圧VCは漸増するが、やがて
ダイオード15がオンすることによって、このコンデンサ
端子電圧VCはオフゲート電圧印加用電圧源７の電圧にIG
BT4およびダイオード15の各順電圧降下を加えた電圧に
クランプされる。しかしこの状態のコンデンサ端子電圧
VCによってはツェナーダイオード13は導通せず過電流検
出トランジスタ14はオフ状態にある。
流れ、コンデンサ20の端子電圧VCは漸増するが、やがて
ダイオード15がオンすることによって、このコンデンサ
端子電圧VCはオフゲート電圧印加用電圧源７の電圧にIG
BT4およびダイオード15の各順電圧降下を加えた電圧に
クランプされる。しかしこの状態のコンデンサ端子電圧
VCによってはツェナーダイオード13は導通せず過電流検
出トランジスタ14はオフ状態にある。
次に開閉指令信号VSが“L"になると前段トランジスタ
44,45はオフし、これにより順バイアス用トランジスタ
９はオフし、逆バイアス用トランジスタ10は電圧源6,7
より抵抗54を介してベース電流が流れることによりオン
する。従ってIGBT4のゲート・エミッタ間には抵抗11を
介して逆バイアス電源７が印加され、IGBT4は急速に
（例えば約１μｓで）オフする。
44,45はオフし、これにより順バイアス用トランジスタ
９はオフし、逆バイアス用トランジスタ10は電圧源6,7
より抵抗54を介してベース電流が流れることによりオン
する。従ってIGBT4のゲート・エミッタ間には抵抗11を
介して逆バイアス電源７が印加され、IGBT4は急速に
（例えば約１μｓで）オフする。
このときコンデンサ20の充電荷は抵抗50を介して開閉
指令信号VSの電源側（第３図の左方）へ放電する。
指令信号VSの電源側（第３図の左方）へ放電する。
次に異常時、即ちIGBT4が前記のオン状態にあると
き、主回路の負荷短絡等によってIGBT4の主回路電流
（コレクタ電流）ICが異常に増大した場合の動作を述べ
る。この場合はコレクタ電流ICの増大によって、IGBT4
の順電圧降下（コレクタ・エミッタ間電圧）も増大す
る。これによりダイオード15はオフ状態に切替り、コン
デンサ端子電圧VCは前記の正常時のクランプ電圧より新
たなクランプ電圧へ向けて再び漸増しようとするが、本
実施例ではこの漸増の過程でコンデンサ端子電圧VCがツ
ェナーダイオード13のツェナ電圧と過電流検出トランジ
スタ14のベース・エミッタ電圧との和に到達するように
設定されている。
き、主回路の負荷短絡等によってIGBT4の主回路電流
（コレクタ電流）ICが異常に増大した場合の動作を述べ
る。この場合はコレクタ電流ICの増大によって、IGBT4
の順電圧降下（コレクタ・エミッタ間電圧）も増大す
る。これによりダイオード15はオフ状態に切替り、コン
デンサ端子電圧VCは前記の正常時のクランプ電圧より新
たなクランプ電圧へ向けて再び漸増しようとするが、本
実施例ではこの漸増の過程でコンデンサ端子電圧VCがツ
ェナーダイオード13のツェナ電圧と過電流検出トランジ
スタ14のベース・エミッタ電圧との和に到達するように
設定されている。
これにより、ツェナーダイオード13、従って過電流検
出トランジスタ14がオンすると、前段トランジスタ45が
オフし、これにより順バイアス用トランジスタ９もオフ
する。このとき逆バイアス用トランジスタ10はオフのま
まであり、また抵抗55の根が（ゲート）抵抗11の値に比
べて充分大きいことから、IGBT4のゲート・エミッタ間
はほぼ無バイアス状態となる。そしてIGBT4のゲート・
エミッタ間に蓄えられた電荷は抵抗11,55,およびオフゲ
ート電圧印加用電圧源７を介して比較的緩やかに放電
し、IGBT4がターンオフする時間を選定できる。
出トランジスタ14がオンすると、前段トランジスタ45が
オフし、これにより順バイアス用トランジスタ９もオフ
する。このとき逆バイアス用トランジスタ10はオフのま
まであり、また抵抗55の根が（ゲート）抵抗11の値に比
べて充分大きいことから、IGBT4のゲート・エミッタ間
はほぼ無バイアス状態となる。そしてIGBT4のゲート・
エミッタ間に蓄えられた電荷は抵抗11,55,およびオフゲ
ート電圧印加用電圧源７を介して比較的緩やかに放電
し、IGBT4がターンオフする時間を選定できる。
第４図は第４実施例を示すもので、前記第５図におけ
るコンデンサ20の充電回路に発振防止用ダイオード56を
追加したものである。この場合はさらにダイオード57を
付加してIGBT4のオフ時、即ち逆バイアス用トランジス
タ10のオン時にコンデンサ20の充電電荷をダイオード57
を介してこのトランジスタ10へ放電させ、このコンデン
サ20を初期状態に戻すようにする。
るコンデンサ20の充電回路に発振防止用ダイオード56を
追加したものである。この場合はさらにダイオード57を
付加してIGBT4のオフ時、即ち逆バイアス用トランジス
タ10のオン時にコンデンサ20の充電電荷をダイオード57
を介してこのトランジスタ10へ放電させ、このコンデン
サ20を初期状態に戻すようにする。
以上述べたように本発明の電圧駆動形半導体素子の駆
動回路は、短絡事故時などに、過電流しゃ断時の飛躍電
圧を抑制するとともに、素子の消費エネルギーを低減し
て過電流から素子を確実に保護できるものである。
動回路は、短絡事故時などに、過電流しゃ断時の飛躍電
圧を抑制するとともに、素子の消費エネルギーを低減し
て過電流から素子を確実に保護できるものである。
さらに、電圧駆動形半導体のオン時、該素子のコレク
タ・エミッタ間電圧が過電流により所定電圧以上となっ
た事を判別して順バイアス用トランジスタをオフし、素
子のゲート・エミッタ間をほぼ無バイアス状態に保ちな
がら放電抵抗を介してゲート・エミッタ間の蓄積電荷を
緩やかに放電させ電圧駆動形半導体素子を比較的ゆっく
りとターンオフさせることもできるので、電圧駆動形半
導体素子の主回路の電流変化（di/dt）は小さくなり、
この素子に印加される電圧を素子耐圧以下にする事が可
能となるものである。
タ・エミッタ間電圧が過電流により所定電圧以上となっ
た事を判別して順バイアス用トランジスタをオフし、素
子のゲート・エミッタ間をほぼ無バイアス状態に保ちな
がら放電抵抗を介してゲート・エミッタ間の蓄積電荷を
緩やかに放電させ電圧駆動形半導体素子を比較的ゆっく
りとターンオフさせることもできるので、電圧駆動形半
導体素子の主回路の電流変化（di/dt）は小さくなり、
この素子に印加される電圧を素子耐圧以下にする事が可
能となるものである。
第１図は本発明の電圧駆動形半導体素子の駆動回路の第
１実施例を示す回路図、第２図は同上第２実施例を示す
回路図、第３図は第３実施例を示す回路図、第４図は第
４実施例を示す回路図、第５図は電力変換装置における
短絡事故時の模擬回路図、第６図は同上電圧，電流波形
図，第７図は従来例を示す回路図、第８図は短絡電流と
ゲート・エミッタ間電圧との関係を示す図、第９図はIG
BTの容量等価回路図、第10図はスイッチング過程の等価
回路図、第11図は、短絡時の電圧波形図、第12図は短絡
時の素子の状態説明図である。 １…直流電源、２…IGBT ３…配線インダクタンス、４…IGBT ５…フォトカプラ ６…オンゲート電圧印加用電圧源 ７…オフゲーロ電圧印加用電圧源 8,9,10,14,23…トランジスタ 11,12,17,18,19,22,25…抵抗 13…ツェナーダイオード 15,21,24,29…ダイオード 16,20…コンデンサ 26…FET 27,28…トランジスタ 44,45…トランジスタ 50,51,52,53,54,55…抵抗 56,57…ダイオード 100…ダイオード 200…トランジスタ
１実施例を示す回路図、第２図は同上第２実施例を示す
回路図、第３図は第３実施例を示す回路図、第４図は第
４実施例を示す回路図、第５図は電力変換装置における
短絡事故時の模擬回路図、第６図は同上電圧，電流波形
図，第７図は従来例を示す回路図、第８図は短絡電流と
ゲート・エミッタ間電圧との関係を示す図、第９図はIG
BTの容量等価回路図、第10図はスイッチング過程の等価
回路図、第11図は、短絡時の電圧波形図、第12図は短絡
時の素子の状態説明図である。 １…直流電源、２…IGBT ３…配線インダクタンス、４…IGBT ５…フォトカプラ ６…オンゲート電圧印加用電圧源 ７…オフゲーロ電圧印加用電圧源 8,9,10,14,23…トランジスタ 11,12,17,18,19,22,25…抵抗 13…ツェナーダイオード 15,21,24,29…ダイオード 16,20…コンデンサ 26…FET 27,28…トランジスタ 44,45…トランジスタ 50,51,52,53,54,55…抵抗 56,57…ダイオード 100…ダイオード 200…トランジスタ
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平1−181771 (32)優先日 平１(1989)７月14日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平1−222642 (32)優先日 平１(1989)８月29日 (33)優先権主張国 日本（ＪＰ） 前置審査 (56)参考文献 特開 昭61−147736（ＪＰ，Ａ) 特開 平２−50518（ＪＰ，Ａ) 特開 昭62−277063（ＪＰ，Ａ) 特開 昭61−185064（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/082
Claims (3)
- 【請求項１】少なくとも信号絶縁用フォトカプラと相補
的に動作する１対の出力トランジスタを構成要素とする
駆動部と、駆動信号がある場合に電圧駆動形半導体素子
の入力側主端子の電圧を監視しこの電圧が所定の値を越
えたことを検出する検出手段と、この検出手段が動作し
ている間、時間の経過に伴い、電圧駆動形半導体素子が
オフするのに必要な低い電圧まで徐々に降下させる可変
電圧源とで構成される保護部とからなり、前記保護部を
構成する可変電圧源としてのコンデンサの正極側端子
と、電圧駆動形半導体素子のゲート端子とを、ダイオー
ドを介して接続したことを特徴とする電圧駆動形半導体
素子の駆動回路。 - 【請求項２】少なくとも信号絶縁用フォトカプラと相補
的に動作する１対の出力トランジスタを構成要素とする
駆動部と、駆動信号がある場合に電圧駆動形半導体素子
の入力側主端子の電圧を監視し、この電圧が所定の値を
越えたことを検出する検出手段と、この検出手段が動作
している間、時間の経過に伴い、電圧駆動形半導体素子
がオフするのに必要な低い電圧まで徐々に降下させる可
変電圧源とからなり、前記可変電圧源と前記電圧駆動形
半導体素子のゲート端子とをトランジスタを介して接続
することを特徴とする電圧駆動形半導体素子の駆動回
路。 - 【請求項３】電圧駆動形半導体素子のゲート・カソード
間に順電圧を印加してこの素子をオンさせる順バイアス
用トランジスタと、逆電圧を印加してオフさせる逆バイ
アス用トランジスタとからなる１対の出力トランジスタ
を構成要素とする駆動部と、駆動信号がある場合に電圧
駆動形半導体素子の入力側端子の電圧を監視しこの電圧
が所定の値を越えたことを検出する検出手段と、この検
出手段の検出時に順バイアス用トランジスタを不動作状
態とし、順電圧の印加を取除く手段と、少なくとも順電
圧の印加を取除いた状態で、かつ逆バイアス用トランジ
スタの不動作による逆電圧の非印加において有効になる
抵抗であって、電圧駆動形半導体素子のゲート・カソー
ド間の分路を構成する抵抗とを備えたことを特徴とする
電圧駆動形半導体素子の駆動回路。
Applications Claiming Priority (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28923188 | 1988-11-16 | ||
| JP63-289231 | 1988-11-16 | ||
| JP32435988 | 1988-12-22 | ||
| JP63-324359 | 1989-03-20 | ||
| JP6882189 | 1989-03-20 | ||
| JP1-68821 | 1989-03-20 | ||
| JP1-181771 | 1989-07-14 | ||
| JP18177189 | 1989-07-14 | ||
| JP22264289 | 1989-08-29 | ||
| JP1-222642 | 1989-08-29 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10031067A Division JP2973997B2 (ja) | 1988-12-22 | 1998-02-13 | 電圧駆動形半導体素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03183209A JPH03183209A (ja) | 1991-08-09 |
| JP2913699B2 true JP2913699B2 (ja) | 1999-06-28 |
Family
ID=27524141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1278008A Expired - Lifetime JP2913699B2 (ja) | 1988-11-16 | 1989-10-25 | 電圧駆動形半導体素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2913699B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9112344B2 (en) | 2012-03-16 | 2015-08-18 | Denso Corporation | Driver for switching element and control system for rotary machine using the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3698323B2 (ja) * | 1997-01-24 | 2005-09-21 | 株式会社ルネサステクノロジ | パワースイッチ回路 |
| JP2002110986A (ja) * | 2000-09-28 | 2002-04-12 | Fuji Electric Co Ltd | 半導体装置 |
| JP4350295B2 (ja) * | 2000-10-26 | 2009-10-21 | 三菱電機株式会社 | 半導体装置および半導体装置モジュール |
| JP4218221B2 (ja) * | 2001-04-02 | 2009-02-04 | 富士電機デバイステクノロジー株式会社 | 電力変換器の駆動回路 |
| JP2008067440A (ja) * | 2006-09-05 | 2008-03-21 | Nippon Telegr & Teleph Corp <Ntt> | 直流遮断装置の制御方法および直流遮断装置 |
| JP6160152B2 (ja) * | 2013-03-22 | 2017-07-12 | 日新電機株式会社 | ドライブ回路 |
| CN108303666B (zh) * | 2018-02-09 | 2024-05-28 | 苏州绿控新能源科技有限公司 | 一种功率半导体模块过流检测电路的功能测试电路 |
| JP7206630B2 (ja) * | 2018-05-08 | 2023-01-18 | 株式会社デンソー | 抑制回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147736A (ja) * | 1984-12-19 | 1986-07-05 | 日立精工株式会社 | スイッチング素子の駆動回路 |
| JP2747911B2 (ja) * | 1988-08-12 | 1998-05-06 | 株式会社日立製作所 | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 |
-
1989
- 1989-10-25 JP JP1278008A patent/JP2913699B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9112344B2 (en) | 2012-03-16 | 2015-08-18 | Denso Corporation | Driver for switching element and control system for rotary machine using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03183209A (ja) | 1991-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| US5978192A (en) | Schmitt trigger-configured ESD protection circuit | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US6275093B1 (en) | IGBT gate drive circuit with short circuit protection | |
| EP0392530A2 (en) | Drive circuit for an IGBT device | |
| JP2005269446A (ja) | 電圧駆動型半導体素子用駆動回路 | |
| JP2003284318A (ja) | 電力用半導体素子の駆動回路 | |
| JP3645220B2 (ja) | パワーモジュール | |
| EP0680146B1 (en) | Power element driving circuit | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| CN114667681A (zh) | 栅极驱动电路 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3761163B2 (ja) | 制御極付半導体スイッチの直列回路 | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3598870B2 (ja) | ドライブ回路 | |
| JP3337796B2 (ja) | 電圧駆動形素子の駆動回路 | |
| JP3649154B2 (ja) | 過電流保護装置 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JP2000101408A (ja) | パワー半導体素子のゲート駆動回路 | |
| JPH05161342A (ja) | 電圧駆動形半導体素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |