JP2669117B2 - 電圧駆動形半導体素子の駆動回路 - Google Patents
電圧駆動形半導体素子の駆動回路Info
- Publication number
- JP2669117B2 JP2669117B2 JP2191058A JP19105890A JP2669117B2 JP 2669117 B2 JP2669117 B2 JP 2669117B2 JP 2191058 A JP2191058 A JP 2191058A JP 19105890 A JP19105890 A JP 19105890A JP 2669117 B2 JP2669117 B2 JP 2669117B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- driven semiconductor
- circuit
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Description
この発明はIGBT,MOSFETなどの電圧駆動形半導体素子
の駆動回路に関し、特にインバータなどの電力変換装置
において短絡事故などによって生じる過電流からこれら
の素子を保護する過電流保護機能を持つ駆動回路に関す
る。 なお以下各図において同一の符号は同一もしくは相当
部分を示す。
の駆動回路に関し、特にインバータなどの電力変換装置
において短絡事故などによって生じる過電流からこれら
の素子を保護する過電流保護機能を持つ駆動回路に関す
る。 なお以下各図において同一の符号は同一もしくは相当
部分を示す。
以下電圧駆動形半導体素子としてIGBTを例にとり説明
を行う。 第８図はこの種の過電流保護回路の基本動作の説明図
で、同図（Ａ）は電力変換装置における短絡事故時の模
擬回路を示し、同図（Ｂ）はこの時のIGBT素子の電圧，
電流波形を示す。 同図（Ａ）においてEdは直流電源（電圧）、Q1はIGB
T、ｌは配線インダクタンス,1はIGBTQ1に対するゲート
駆動回路である。また同図（Ｂ）においてVCEはIGBTQ1
のコレクタ・エミッタ間電圧、ICはQ1の主回路端子（つ
まりコレクタ，エミッタ）間を流れるコレクタ電流、V
GEは同じくQ1のゲート・エミッタ間電圧（つまりゲート
駆動回路１の出力電圧）である。 図示のように短絡期間（即ち第８図（Ｂ）の時点t0〜
t1間）中はIGBTQ1にほぼ直流回路電圧Edが印加された状
態で短絡電流ICが流れる。この短絡電流ICは素子Q1の直
流定格電流の４〜５倍（高耐圧の素子では10倍程度）に
も達する。従って、短絡期間中に素子Q1に印加される瞬
時電力は極めて大きく、短絡発生後、短時間（10μsec
程度）でゲートをオフすることにより、過電流を遮断す
る必要がある。このため、過電流保護機能をゲート駆動
回路に内蔵していた。 第７図は過電流保護機能を持つ従来のゲート駆動回路
の構成例を示す。同図においてQ1は主スイッチング素子
のIGBT,PH1は図外の制御回路からの駆動信号VDRを絶縁
するためのフォトカプラ、V1及びV2はそれぞれオンゲー
ト電圧印加用電圧源とオフゲート電圧印加用電圧源であ
る。 次にこの第７図の通常の動作を説明する。駆動信号V
DRによってフォトカプラPH1がオンするとトランジスタT
1がオフし、この結果、トランジスタT2がオン，同T3が
オフとなって、IGBTQ1のゲート・エミッタ間にはゲート
抵抗RGを介してオンゲート電圧V1が印加される。この
際、トランジスタT11はオフとなることから、抵抗R11,
ツエナダイオードZD1を介し、トランジスタT4にベース
電流が流れようとするが、コンデンサC1を設けることに
よってトランジスタT4が動作するタイミングを遅らせて
いる。IGBTQ1のゲート・エミッタ間に前記のようにオン
電圧が与えられるとQ1はオンし、Q1のコレクタ・エミッ
タ間電圧はオン電圧（VCE(on)とする）まで低下し、同
時にコンデンサC1の正側端子（つまりツエナダイオード
ZD1のカソード端子）はダイオードD1を介してIGBTQ1の
オン時のコレクタ電位側に引き落される。第７図ではこ
のとき、 VZD1＋VBE(T4)＞２＋VCE(on)＋VF(D1) 但し、VZD1:ツエナダイオードZD1のツエナ電圧、 VBE(T4):トランジスタT4のVBE、 VF(D1):ダイオードD1の順方向電圧、 となるように部品を選定しておくことによりIGBTQ1のオ
ン状態ではトランジスタT4をオフに保っている。 次に、駆動信号VDRの消滅によってフォトカプラPH1が
オフになると、トランジスタT1がオンし、これによりト
ランジスタT2がオフ，同T3がオンとなってIGBTQ1のゲー
ト・エミッタ間にはゲート抵抗RGを介してオフゲート電
圧V2か印加されQ1はオフとなる。このときトランジスタ
T11のオンによりコンデンサC1の電荷を放電して次のタ
ーンオン動作に備えている。 さてIGBTQ1のオン期間中に短絡事故が発生した場合に
はQ1のコレクタ・エミッタ間電圧の増大に伴い、 VZD1＋VBE(T4)＜V2＋VCE(on)＋VF(D1) となり、トランジスタT4が導通し、IGBTQ1のゲート・エ
ミッタ間にオフゲート電圧V2を印加してQ1をオフし過電
流を遮断する。この際、IGBTQ1のゲート・エミッタ間電
圧VGEは第８図（Ｂ）の時点t1以降の実線波形のよう
に、通常のターンオフ動作時とは異なり、コンデンサC2
の電圧に依存して時間の経過とともに徐々に低下する。
この結果、コレクタ電流ICの減少速度も小さくなり、電
流遮断時のVCEの跳ね上がり電圧VCEPを抑制できる。な
お第８図（Ｂ）中の破線は通常のオフゲート電圧V2を印
加して過電流を遮断した場合の動作波形を示す。
を行う。 第８図はこの種の過電流保護回路の基本動作の説明図
で、同図（Ａ）は電力変換装置における短絡事故時の模
擬回路を示し、同図（Ｂ）はこの時のIGBT素子の電圧，
電流波形を示す。 同図（Ａ）においてEdは直流電源（電圧）、Q1はIGB
T、ｌは配線インダクタンス,1はIGBTQ1に対するゲート
駆動回路である。また同図（Ｂ）においてVCEはIGBTQ1
のコレクタ・エミッタ間電圧、ICはQ1の主回路端子（つ
まりコレクタ，エミッタ）間を流れるコレクタ電流、V
GEは同じくQ1のゲート・エミッタ間電圧（つまりゲート
駆動回路１の出力電圧）である。 図示のように短絡期間（即ち第８図（Ｂ）の時点t0〜
t1間）中はIGBTQ1にほぼ直流回路電圧Edが印加された状
態で短絡電流ICが流れる。この短絡電流ICは素子Q1の直
流定格電流の４〜５倍（高耐圧の素子では10倍程度）に
も達する。従って、短絡期間中に素子Q1に印加される瞬
時電力は極めて大きく、短絡発生後、短時間（10μsec
程度）でゲートをオフすることにより、過電流を遮断す
る必要がある。このため、過電流保護機能をゲート駆動
回路に内蔵していた。 第７図は過電流保護機能を持つ従来のゲート駆動回路
の構成例を示す。同図においてQ1は主スイッチング素子
のIGBT,PH1は図外の制御回路からの駆動信号VDRを絶縁
するためのフォトカプラ、V1及びV2はそれぞれオンゲー
ト電圧印加用電圧源とオフゲート電圧印加用電圧源であ
る。 次にこの第７図の通常の動作を説明する。駆動信号V
DRによってフォトカプラPH1がオンするとトランジスタT
1がオフし、この結果、トランジスタT2がオン，同T3が
オフとなって、IGBTQ1のゲート・エミッタ間にはゲート
抵抗RGを介してオンゲート電圧V1が印加される。この
際、トランジスタT11はオフとなることから、抵抗R11,
ツエナダイオードZD1を介し、トランジスタT4にベース
電流が流れようとするが、コンデンサC1を設けることに
よってトランジスタT4が動作するタイミングを遅らせて
いる。IGBTQ1のゲート・エミッタ間に前記のようにオン
電圧が与えられるとQ1はオンし、Q1のコレクタ・エミッ
タ間電圧はオン電圧（VCE(on)とする）まで低下し、同
時にコンデンサC1の正側端子（つまりツエナダイオード
ZD1のカソード端子）はダイオードD1を介してIGBTQ1の
オン時のコレクタ電位側に引き落される。第７図ではこ
のとき、 VZD1＋VBE(T4)＞２＋VCE(on)＋VF(D1) 但し、VZD1:ツエナダイオードZD1のツエナ電圧、 VBE(T4):トランジスタT4のVBE、 VF(D1):ダイオードD1の順方向電圧、 となるように部品を選定しておくことによりIGBTQ1のオ
ン状態ではトランジスタT4をオフに保っている。 次に、駆動信号VDRの消滅によってフォトカプラPH1が
オフになると、トランジスタT1がオンし、これによりト
ランジスタT2がオフ，同T3がオンとなってIGBTQ1のゲー
ト・エミッタ間にはゲート抵抗RGを介してオフゲート電
圧V2か印加されQ1はオフとなる。このときトランジスタ
T11のオンによりコンデンサC1の電荷を放電して次のタ
ーンオン動作に備えている。 さてIGBTQ1のオン期間中に短絡事故が発生した場合に
はQ1のコレクタ・エミッタ間電圧の増大に伴い、 VZD1＋VBE(T4)＜V2＋VCE(on)＋VF(D1) となり、トランジスタT4が導通し、IGBTQ1のゲート・エ
ミッタ間にオフゲート電圧V2を印加してQ1をオフし過電
流を遮断する。この際、IGBTQ1のゲート・エミッタ間電
圧VGEは第８図（Ｂ）の時点t1以降の実線波形のよう
に、通常のターンオフ動作時とは異なり、コンデンサC2
の電圧に依存して時間の経過とともに徐々に低下する。
この結果、コレクタ電流ICの減少速度も小さくなり、電
流遮断時のVCEの跳ね上がり電圧VCEPを抑制できる。な
お第８図（Ｂ）中の破線は通常のオフゲート電圧V2を印
加して過電流を遮断した場合の動作波形を示す。
【発明が解決しようとする課題】 しかしながら第７図のゲート駆動回路における過電流
保護には以下のような問題があった。 ．ターンオン確認タイマ（コンデンサC1による遅れ）
があるため、第８図（Ｂ）に示したように過電流が流れ
た場合にもこのタイマコンデンサンC1がチャージアップ
するまでの間（時点ｔ＝t1までの期間）、IGBTQ1のゲー
ト電圧VGEは低下しない。ｔ＝t1以降、ゲート電圧VGEが
低下し遮断動作に入る。 一方、前記ターンオン確認タイマの時間は次のような
条件を満たす必要がある。即ち第９図はインバータ回路
におけるIGBTのターンオン動作の説明図であり、同図
（Ａ）はインバータの主回路の構成例を、同図（Ｂ）は
IGBTのターンオン時の動作波形をそれぞれ示す。なお同
図（Ａ）においてC0は直流電源Edを構成する平滑コンデ
ンサ、Q1（Q11〜Q16）は３相ブリッジインバータを構成
するIGBT、D0（D01〜D06）はそれぞれ各IGBTQ11〜Q16と
並列接続されたフリーホイリングダイオードである。 この第９図（Ｂ）に示すようにIGBTQ1のターンオン
時、そのコレクタ・エミッタ間電圧VCEは直列アームの
フリーホイリングダイオードD0の逆回復に伴い急激に低
下し、最終的に飽和電圧となる。この際、図示のように
電圧の降下の割合が低電圧になるほど緩やかになるた
め、時点t11〜t12までのターンオン時間は比較的長くな
る。従って前述のターンオン確認タイマ時間も比較的長
くしておく必要がある。従って従来のゲート駆動回路で
は、過電流保護動作時、必要以上にIGBT素子にストレス
が加わっていた。 ．また第９図（Ａ）に示したIGBTインバータの構成に
おいて短絡事故時の過電流保護動作時にもう１つ問題が
ある。第10図はこの問題を説明するための図で、同図
（Ａ）はIGBTQ1の制御回路側の基本的な構成と各動作信
号との関係を示し、同図（Ｂ）は制御回路からゲート駆
動回路に与えられる駆動信号VDRのパルス幅が広い場合
のIGBTの動作波形を、同図（Ｃ）は同じく駆動信号VDR
のパルス幅が狭い場合の動作波形をそれぞれ示す。 即ち、第10図（Ａ）のPWM制御回路２からゲート駆動
回路１に与えられる駆動信号VDRのパルス幅および短絡
事故発生のタイミングによって、ゲート電圧VGEをゆっ
くり降下させる、いわゆるソフト遮断が機能しないこと
がある。ここで第10図（Ｂ）のように駆動信号VDRのパ
ルス幅が広く、短絡発生後、過電流を遮断しきるまで
（TW期間）、信号が無くならない場合にはソフト遮断が
機能し、IGBT素子Q1を安全にオフさせることができる。
これに対し同図（Ｃ）のように、TW期間中に駆動信号V
DRが無くなった場合には、ゲート電圧VGEが通常のター
ンオフと同様に急激に変化し、ソフト遮断が機能しな
い。このように、 ｉ）駆動信号VDRのパルス幅が狭い場合、 ii）素子短絡直後に素子にオフ信号が入力された場合、 にはソフト遮断が機能せず、IGBT素子Q1を安全にターン
オフでないことがあった。 そこで本発明はこの問題を解消できる電圧駆動形半導
体素子の駆動回路を提供することを課題とする。
保護には以下のような問題があった。 ．ターンオン確認タイマ（コンデンサC1による遅れ）
があるため、第８図（Ｂ）に示したように過電流が流れ
た場合にもこのタイマコンデンサンC1がチャージアップ
するまでの間（時点ｔ＝t1までの期間）、IGBTQ1のゲー
ト電圧VGEは低下しない。ｔ＝t1以降、ゲート電圧VGEが
低下し遮断動作に入る。 一方、前記ターンオン確認タイマの時間は次のような
条件を満たす必要がある。即ち第９図はインバータ回路
におけるIGBTのターンオン動作の説明図であり、同図
（Ａ）はインバータの主回路の構成例を、同図（Ｂ）は
IGBTのターンオン時の動作波形をそれぞれ示す。なお同
図（Ａ）においてC0は直流電源Edを構成する平滑コンデ
ンサ、Q1（Q11〜Q16）は３相ブリッジインバータを構成
するIGBT、D0（D01〜D06）はそれぞれ各IGBTQ11〜Q16と
並列接続されたフリーホイリングダイオードである。 この第９図（Ｂ）に示すようにIGBTQ1のターンオン
時、そのコレクタ・エミッタ間電圧VCEは直列アームの
フリーホイリングダイオードD0の逆回復に伴い急激に低
下し、最終的に飽和電圧となる。この際、図示のように
電圧の降下の割合が低電圧になるほど緩やかになるた
め、時点t11〜t12までのターンオン時間は比較的長くな
る。従って前述のターンオン確認タイマ時間も比較的長
くしておく必要がある。従って従来のゲート駆動回路で
は、過電流保護動作時、必要以上にIGBT素子にストレス
が加わっていた。 ．また第９図（Ａ）に示したIGBTインバータの構成に
おいて短絡事故時の過電流保護動作時にもう１つ問題が
ある。第10図はこの問題を説明するための図で、同図
（Ａ）はIGBTQ1の制御回路側の基本的な構成と各動作信
号との関係を示し、同図（Ｂ）は制御回路からゲート駆
動回路に与えられる駆動信号VDRのパルス幅が広い場合
のIGBTの動作波形を、同図（Ｃ）は同じく駆動信号VDR
のパルス幅が狭い場合の動作波形をそれぞれ示す。 即ち、第10図（Ａ）のPWM制御回路２からゲート駆動
回路１に与えられる駆動信号VDRのパルス幅および短絡
事故発生のタイミングによって、ゲート電圧VGEをゆっ
くり降下させる、いわゆるソフト遮断が機能しないこと
がある。ここで第10図（Ｂ）のように駆動信号VDRのパ
ルス幅が広く、短絡発生後、過電流を遮断しきるまで
（TW期間）、信号が無くならない場合にはソフト遮断が
機能し、IGBT素子Q1を安全にオフさせることができる。
これに対し同図（Ｃ）のように、TW期間中に駆動信号V
DRが無くなった場合には、ゲート電圧VGEが通常のター
ンオフと同様に急激に変化し、ソフト遮断が機能しな
い。このように、 ｉ）駆動信号VDRのパルス幅が狭い場合、 ii）素子短絡直後に素子にオフ信号が入力された場合、 にはソフト遮断が機能せず、IGBT素子Q1を安全にターン
オフでないことがあった。 そこで本発明はこの問題を解消できる電圧駆動形半導
体素子の駆動回路を提供することを課題とする。
前記の課題を解決するために第１発明の回路は、『少
なくとも制御回路からの駆動信号（VDRなど）によって
オン，オフされるフォトカプラ（PH1など）と、ベース
が互に接続された１対の出力トランジスタ（T2,T3な
ど）とを備え、 前記フォトカプラの出力信号を用いて、（トランジス
タT1などと）前記出力トランジスタを介し電圧駆動形半
導体素子（IGBTなど）の制御端子（ゲートなど）と第１
の主端子（エミッタなど）との間にオン，オフの制御電
圧（ゲート電圧V1,V2など）を与え、前記電圧駆動形半
導体素子の前記第１の主端子と第２の主端子（コレクタ
など）との間をそれぞれオン，オフさせる電圧駆動形半
導体素子の駆動回路において、 抵抗とツエナダイオードとの直列接続から成り、一端
が前記第２の主端子に接続され、かつ前記第１および第
２の主端子間の電圧が所定値（Vth1など）以上となった
とき通流する直列回路（抵抗R5,R6、ツエナダイオードZ
D1など）と、 前記電圧駆動形半導体素子をオンすべき前記フォトカ
プラの出力信号の出力後、（トランジスタT11,抵抗R11,
コンデンサC1などを介し）所定時間を経て該出力信号お
よび前記直列回路の通流電流の両者の存在を検出する検
出手段（駆動信号有無判別用トランジスタT5,端子電圧
検出用トランジスタT4など）と、 一端が前記出力トランジスタのベースにダイオード
（D2など）を介して結合され、前記検出手段の検出の
間、時間の経過と共に自身の電圧を徐々に降下させ、こ
の電圧降下と共に前記電圧駆動形半導体素子をオフ側に
導びく可変電圧源（コンデンサC2など）とを備えた』も
のとし、 また第２発明の回路は、前記第１発明の『電圧駆動形
半導体素子の駆動回路において、さらに前記電圧駆動形
半導体素子の制御端子と前記可変電圧源とを結合し、該
半導体素子の過電圧時の変位電流を導通させる極性に設
けられた変位電流ハイパス用ダイオード（D4など）を備
えた』ものとし、 また第３発明の回路は、前記第１発明の『電圧駆動形
半導体素子の駆動回路において、さらに前記可変電圧源
の電圧降下によってオン状態に導びかれ、前記電圧駆動
形半導体素子の前記制御端子と第１の主端子との間を該
半導体素子の過電圧時の変位電流をバイパスし得るよう
に短絡する変位電流バイパス用トランジスタ（T6など）
を備えた』ものとし、 また第４発明の回路は、前記第１ないし第３発明の
『電圧駆動形半導体素子の駆動回路において、さらに前
記検出手段の検出に基づいて以後、前記フォトカプラの
出力信号を、前記電圧駆動形半導体素子をオンすべき信
号に固定する手段（フォトカプラ出力固定用トランジス
タT7など）を備えた』ものとし、 また第５発明の回路は、前記第１ないし第３発明の
『電圧動形半導体素子の駆動回路において、さらに前記
検出手段の検出に基づいて以後、所定期間のみ、前記フ
ォトカプラの出力信号を、前記電圧駆動形半導体素子を
オンすべき信号に固定する手段（フォトカプラ出力，固
定用トランジスタT7,コンデンサC3,抵抗R8,ダイオードD
5など）を備えた』ものとする。
なくとも制御回路からの駆動信号（VDRなど）によって
オン，オフされるフォトカプラ（PH1など）と、ベース
が互に接続された１対の出力トランジスタ（T2,T3な
ど）とを備え、 前記フォトカプラの出力信号を用いて、（トランジス
タT1などと）前記出力トランジスタを介し電圧駆動形半
導体素子（IGBTなど）の制御端子（ゲートなど）と第１
の主端子（エミッタなど）との間にオン，オフの制御電
圧（ゲート電圧V1,V2など）を与え、前記電圧駆動形半
導体素子の前記第１の主端子と第２の主端子（コレクタ
など）との間をそれぞれオン，オフさせる電圧駆動形半
導体素子の駆動回路において、 抵抗とツエナダイオードとの直列接続から成り、一端
が前記第２の主端子に接続され、かつ前記第１および第
２の主端子間の電圧が所定値（Vth1など）以上となった
とき通流する直列回路（抵抗R5,R6、ツエナダイオードZ
D1など）と、 前記電圧駆動形半導体素子をオンすべき前記フォトカ
プラの出力信号の出力後、（トランジスタT11,抵抗R11,
コンデンサC1などを介し）所定時間を経て該出力信号お
よび前記直列回路の通流電流の両者の存在を検出する検
出手段（駆動信号有無判別用トランジスタT5,端子電圧
検出用トランジスタT4など）と、 一端が前記出力トランジスタのベースにダイオード
（D2など）を介して結合され、前記検出手段の検出の
間、時間の経過と共に自身の電圧を徐々に降下させ、こ
の電圧降下と共に前記電圧駆動形半導体素子をオフ側に
導びく可変電圧源（コンデンサC2など）とを備えた』も
のとし、 また第２発明の回路は、前記第１発明の『電圧駆動形
半導体素子の駆動回路において、さらに前記電圧駆動形
半導体素子の制御端子と前記可変電圧源とを結合し、該
半導体素子の過電圧時の変位電流を導通させる極性に設
けられた変位電流ハイパス用ダイオード（D4など）を備
えた』ものとし、 また第３発明の回路は、前記第１発明の『電圧駆動形
半導体素子の駆動回路において、さらに前記可変電圧源
の電圧降下によってオン状態に導びかれ、前記電圧駆動
形半導体素子の前記制御端子と第１の主端子との間を該
半導体素子の過電圧時の変位電流をバイパスし得るよう
に短絡する変位電流バイパス用トランジスタ（T6など）
を備えた』ものとし、 また第４発明の回路は、前記第１ないし第３発明の
『電圧駆動形半導体素子の駆動回路において、さらに前
記検出手段の検出に基づいて以後、前記フォトカプラの
出力信号を、前記電圧駆動形半導体素子をオンすべき信
号に固定する手段（フォトカプラ出力固定用トランジス
タT7など）を備えた』ものとし、 また第５発明の回路は、前記第１ないし第３発明の
『電圧動形半導体素子の駆動回路において、さらに前記
検出手段の検出に基づいて以後、所定期間のみ、前記フ
ォトカプラの出力信号を、前記電圧駆動形半導体素子を
オンすべき信号に固定する手段（フォトカプラ出力，固
定用トランジスタT7,コンデンサC3,抵抗R8,ダイオードD
5など）を備えた』ものとする。
電圧駆動形半導体素子の出力端子（IGBTの場合はコレ
クタ）に抵抗とツエナダイオードとの直列回路の一端を
接続し、この直列回路を流れる電流の有無によって素子
に過大な順電圧降下が生じているか否かを判別し、ター
ンオン確認タイマ時間経過後における駆動信号VDRの存
在情報と合わせて過電流を検知する構成とする。また、
過電流検知回路に流れる電流を検出し、駆動信号VDRの
変化を受付けないようにする。 従って前記ツエナダイオードの電圧はゲート駆動回路
の電源電圧に無関係に決められることから、検出レベル
を高く設定でき、過電流検知に要する時間（ターンオン
確認タイマ時間）を短くでき、短絡期間中に素子が消費
するエネルギを低減できる。 また、過電流検知回路の動作時には駆動信号VDRの変
化を受付けないようにしたことから、駆動信号VDRのパ
ルス幅や短絡事故の発生タイミングによらず、IGBT素子
を過電流から安全に保護できる。
クタ）に抵抗とツエナダイオードとの直列回路の一端を
接続し、この直列回路を流れる電流の有無によって素子
に過大な順電圧降下が生じているか否かを判別し、ター
ンオン確認タイマ時間経過後における駆動信号VDRの存
在情報と合わせて過電流を検知する構成とする。また、
過電流検知回路に流れる電流を検出し、駆動信号VDRの
変化を受付けないようにする。 従って前記ツエナダイオードの電圧はゲート駆動回路
の電源電圧に無関係に決められることから、検出レベル
を高く設定でき、過電流検知に要する時間（ターンオン
確認タイマ時間）を短くでき、短絡期間中に素子が消費
するエネルギを低減できる。 また、過電流検知回路の動作時には駆動信号VDRの変
化を受付けないようにしたことから、駆動信号VDRのパ
ルス幅や短絡事故の発生タイミングによらず、IGBT素子
を過電流から安全に保護できる。
第１図は第１発明の実施例を示す回路図で、第７図に
対応するものである。通常のスイッチング時の動作は従
来例の第７図と同様にフォオカプラPH1の信号を受けた
トランジスタT1と、これにつながるトランジスタT2,T3
によって行われる。 第７図との違いは、IGBTQ1の端子電圧（コレクタ・エ
ミッタ電圧）検出用のトランジスタT4と、図外の制御回
路からの駆動信号VDRの有無の判別用トランジスタT5と
を別々に設け、これらトランジスタT4,T5を直列に接続
してコンデンサC2の電荷を抵抗R2を介して放電するよう
に可変電圧源100を構成している点である。さらに、IGB
TQ1の端子電圧の検出は抵抗R5,R6とツエナダイオードZD
1を直列に接続したものを素子Q1の出力端子（コレクタ
端子）に接続し、抵抗R5を流れる電流トランジスタT4を
導通させる構成としている。これにより、素子Q1の端子
電圧の検出レベルを高くでき、ターンオン確認タイマ時
間を短くすることができる。例えば、第９図（Ｂ）のタ
ーンオン波形で従来の検出レベルVthの場合には、ｔ＞t
12の時点でVCE≦Vthとなることからターンオン確認タイ
マ時間はt12以上でなければならない。他方、本第１発
明では、ゲート駆動回路の電源電圧に関わらず検出レベ
ルを任意に設定できる。仮に第９図（Ｂ）のように検出
レベルをVthlとすると、ターンオン確認タイマ時間はt
11よりやや大きければ良いことになる。 このような素子Q1のターンオンの過程では直列アーム
のフリーホイリングダイオードが逆回復するまでは直流
短絡状態であり、短絡事故が生じた場合の電流の挙動も
ｔ＝t11までは通常のターンオン時と同様である。従っ
て、ｔ≒t11で過電流を検知し、保護動作に入れば、タ
ーンオン時でも過電流を抑制して安全に素子Q1を遮断す
ることができる。 第１図の回路の過電流保護動作は以下のようになる。
フォトカプラPH1はオンしており、トランジスタT1,T11
がオフ、T2がオン、T3がオフで、素子Q1のゲート・エミ
ッタ間にはゲート抵抗RGを介してオンゲート電圧V1が印
加されている。ここでトランジスタT11がオフのため、
駆動信号有無判別用のトランジスタT5には抵抗R11から
ベース電流が流れようとするが、IGBTQ1のコレクタ・エ
ミッタ間電圧VCEが低いため、抵抗R5には電流が流れ
ず、端子電圧検出用トランジスタT4はオフ状態となって
いる。従って、トランジスタT5にもベース電流は流れ
ず、可変電圧源100となるコンデンサC2の放電は生じな
い。 この状態で過電流が生じると、IGBT素子Q1のコレクタ
・エミッタ間電圧VCEが増大する。このため、抵抗R6−
ツエナダイオードZD1−ダイオードD3−抵抗R5−オフゲ
ート電圧電源V2を介して電流が流れ、トランジスタT4が
導通する。このT4の導通に伴いトランジスタT5も導通
し、コンデンサC2の放電が始まる。この結果、従来の第
７図と同様にIGBTQ1のゲート・エミッタ間電圧VGEは時
間の経過と共に徐々に低下し、過電流を安全に遮断する
ことができる。 この場合、前述のようにターンオン確認タイマ時間を
短くすることができるので短絡期間中における素子Q1の
消費エネルギを低減でき、素子保護の信頼性を高められ
る。 第２図は第２発明の実施例を示すもので、第１図の構
成に加え、さらに可変電圧100を構成するコンデンサC2
とIGBTQ1のゲートＧを変位電流バイパス用のダイオード
D4で接続している。このことにより、素子Q1のコレクタ
・エミッタ間電圧VCEの上昇に伴い素子Q1の接合容量
（図示していない）を介して流れ込む電流による素子Q1
のゲート電圧VGEの上昇（従ってゲート抵抗RGによる電
圧降下の増大）を防止し、素子Q1のターンオフを早める
効果がある。 第３図は第３発明の実施例を示すもので、第１図の構
成に加え、さらに可変電圧源100を構成するコンデンサ
ンC2の電圧の下降によってオンする変位電流バイパス用
のPNPトランジスタT6を設けている。これにより過電流
保護動作時、このT6によってIGBT素子Q1のゲート・エミ
ッタ回路を短絡し、前記変位電流による素子Q1のゲート
電圧VGEの上昇を抑制する。 第４図は第４発明の実施例を示すもので、第１図のコ
ンデンサC2の放電経路に抵抗R7を挿入し、これに流れる
電流で過電流保護動作を検知してフォトカプラ出力固定
用のトランジスタT7を動作させ、フォトカプラPH1の出
力を短絡して駆動信号VDRによらず保護回路が機能する
構成としている。 第５図は第５発明の実施例を示すもので、第４図で示
したトランジスタT7のコレクタ回路に直列にコンデンサ
C3を追加して、過電流保護動作を検知後、一定期間だけ
駆動信号VDRを受付けないようにしたもので、保護回路
が動作する度に電源リセットを行わなくてよいという特
長がある。また、トランジスタT7と並列に設けられたダ
イオードD5と抵抗R8との直列回路は、フォトカプラPH1
がオンした際にコンデンサC3に蓄積されていた電荷を放
電するための回路である。 第６図は第４図の別の実施例でありフォトカプラPH2
の発光ダイオードPDをコンデンサC2の放電経路に挿入
し、このフォトカプラPH2の出力トランジスタPTでフォ
トカプラPH1の出力を短絡して、駆動信号VDRによらず保
護回路が機能する構成としている。
対応するものである。通常のスイッチング時の動作は従
来例の第７図と同様にフォオカプラPH1の信号を受けた
トランジスタT1と、これにつながるトランジスタT2,T3
によって行われる。 第７図との違いは、IGBTQ1の端子電圧（コレクタ・エ
ミッタ電圧）検出用のトランジスタT4と、図外の制御回
路からの駆動信号VDRの有無の判別用トランジスタT5と
を別々に設け、これらトランジスタT4,T5を直列に接続
してコンデンサC2の電荷を抵抗R2を介して放電するよう
に可変電圧源100を構成している点である。さらに、IGB
TQ1の端子電圧の検出は抵抗R5,R6とツエナダイオードZD
1を直列に接続したものを素子Q1の出力端子（コレクタ
端子）に接続し、抵抗R5を流れる電流トランジスタT4を
導通させる構成としている。これにより、素子Q1の端子
電圧の検出レベルを高くでき、ターンオン確認タイマ時
間を短くすることができる。例えば、第９図（Ｂ）のタ
ーンオン波形で従来の検出レベルVthの場合には、ｔ＞t
12の時点でVCE≦Vthとなることからターンオン確認タイ
マ時間はt12以上でなければならない。他方、本第１発
明では、ゲート駆動回路の電源電圧に関わらず検出レベ
ルを任意に設定できる。仮に第９図（Ｂ）のように検出
レベルをVthlとすると、ターンオン確認タイマ時間はt
11よりやや大きければ良いことになる。 このような素子Q1のターンオンの過程では直列アーム
のフリーホイリングダイオードが逆回復するまでは直流
短絡状態であり、短絡事故が生じた場合の電流の挙動も
ｔ＝t11までは通常のターンオン時と同様である。従っ
て、ｔ≒t11で過電流を検知し、保護動作に入れば、タ
ーンオン時でも過電流を抑制して安全に素子Q1を遮断す
ることができる。 第１図の回路の過電流保護動作は以下のようになる。
フォトカプラPH1はオンしており、トランジスタT1,T11
がオフ、T2がオン、T3がオフで、素子Q1のゲート・エミ
ッタ間にはゲート抵抗RGを介してオンゲート電圧V1が印
加されている。ここでトランジスタT11がオフのため、
駆動信号有無判別用のトランジスタT5には抵抗R11から
ベース電流が流れようとするが、IGBTQ1のコレクタ・エ
ミッタ間電圧VCEが低いため、抵抗R5には電流が流れ
ず、端子電圧検出用トランジスタT4はオフ状態となって
いる。従って、トランジスタT5にもベース電流は流れ
ず、可変電圧源100となるコンデンサC2の放電は生じな
い。 この状態で過電流が生じると、IGBT素子Q1のコレクタ
・エミッタ間電圧VCEが増大する。このため、抵抗R6−
ツエナダイオードZD1−ダイオードD3−抵抗R5−オフゲ
ート電圧電源V2を介して電流が流れ、トランジスタT4が
導通する。このT4の導通に伴いトランジスタT5も導通
し、コンデンサC2の放電が始まる。この結果、従来の第
７図と同様にIGBTQ1のゲート・エミッタ間電圧VGEは時
間の経過と共に徐々に低下し、過電流を安全に遮断する
ことができる。 この場合、前述のようにターンオン確認タイマ時間を
短くすることができるので短絡期間中における素子Q1の
消費エネルギを低減でき、素子保護の信頼性を高められ
る。 第２図は第２発明の実施例を示すもので、第１図の構
成に加え、さらに可変電圧100を構成するコンデンサC2
とIGBTQ1のゲートＧを変位電流バイパス用のダイオード
D4で接続している。このことにより、素子Q1のコレクタ
・エミッタ間電圧VCEの上昇に伴い素子Q1の接合容量
（図示していない）を介して流れ込む電流による素子Q1
のゲート電圧VGEの上昇（従ってゲート抵抗RGによる電
圧降下の増大）を防止し、素子Q1のターンオフを早める
効果がある。 第３図は第３発明の実施例を示すもので、第１図の構
成に加え、さらに可変電圧源100を構成するコンデンサ
ンC2の電圧の下降によってオンする変位電流バイパス用
のPNPトランジスタT6を設けている。これにより過電流
保護動作時、このT6によってIGBT素子Q1のゲート・エミ
ッタ回路を短絡し、前記変位電流による素子Q1のゲート
電圧VGEの上昇を抑制する。 第４図は第４発明の実施例を示すもので、第１図のコ
ンデンサC2の放電経路に抵抗R7を挿入し、これに流れる
電流で過電流保護動作を検知してフォトカプラ出力固定
用のトランジスタT7を動作させ、フォトカプラPH1の出
力を短絡して駆動信号VDRによらず保護回路が機能する
構成としている。 第５図は第５発明の実施例を示すもので、第４図で示
したトランジスタT7のコレクタ回路に直列にコンデンサ
C3を追加して、過電流保護動作を検知後、一定期間だけ
駆動信号VDRを受付けないようにしたもので、保護回路
が動作する度に電源リセットを行わなくてよいという特
長がある。また、トランジスタT7と並列に設けられたダ
イオードD5と抵抗R8との直列回路は、フォトカプラPH1
がオンした際にコンデンサC3に蓄積されていた電荷を放
電するための回路である。 第６図は第４図の別の実施例でありフォトカプラPH2
の発光ダイオードPDをコンデンサC2の放電経路に挿入
し、このフォトカプラPH2の出力トランジスタPTでフォ
トカプラPH1の出力を短絡して、駆動信号VDRによらず保
護回路が機能する構成としている。
本発明によれば、抵抗とツエナダイオードとを直列に
接続して、その一端を電圧駆動形半導体素子の出力端子
（コレクタ）に接続し、この直列回路を流れる電流と制
御回路からゲート駆動回路に与えられる駆動信号の有無
とから過電流の発生を検知する構成としたため、必要最
小限の時間で前記素子の短絡を検知できるようになり、
短絡期間中に前記素子が消費するエネルギを低減でき
る。 また、過電流保護動作を検知後、駆動信号を受付けな
いように構成したので、駆動信号のパルス幅や短絡発生
のタイミングによらず安全に前記素子を保護できる。
接続して、その一端を電圧駆動形半導体素子の出力端子
（コレクタ）に接続し、この直列回路を流れる電流と制
御回路からゲート駆動回路に与えられる駆動信号の有無
とから過電流の発生を検知する構成としたため、必要最
小限の時間で前記素子の短絡を検知できるようになり、
短絡期間中に前記素子が消費するエネルギを低減でき
る。 また、過電流保護動作を検知後、駆動信号を受付けな
いように構成したので、駆動信号のパルス幅や短絡発生
のタイミングによらず安全に前記素子を保護できる。
第１図ないし第５図はそれぞれ第１ないし第５発明の実
施例としての回路図、 第６図は第４発明における第４図と異なる実施例を示す
回路図、 第７図は第１図ないし第６図に対応する従来の回路図、 第８図は過電流保護回路の基本動作の説明図、 第９図はインバータの主回路構成とIGBTターンオン時の
動作波形を示す図、 第10図はIGBTインバータにおける短絡事故時の過電流保
護動作の説明図である。 Q1:IGBT、VDR:駆動信号、PH1,PH2:フォトカプラ、T1〜T
7,T11:トランジスタ（T2,T3:出力トランジスタ、T4:端
子電圧検出用トランジスタ、T5:駆動信号有無判別用ト
ランジスタ、T6:変位電流バイパス用トランジスタ、T7:
フォトカプラ出力固定用トランジスタ）、ZD1:ツエナダ
イオード、D2〜D5:ダイオード（D4:変位電流バイパス用
ダイオード）、R1〜R3,R5〜R8,R11:抵抗、RG:ゲート抵
抗、C1〜C3:コンデンサ、100:可変電圧源、V1:オンゲー
ト電圧（源）、V2:オフゲート電圧（源）。
施例としての回路図、 第６図は第４発明における第４図と異なる実施例を示す
回路図、 第７図は第１図ないし第６図に対応する従来の回路図、 第８図は過電流保護回路の基本動作の説明図、 第９図はインバータの主回路構成とIGBTターンオン時の
動作波形を示す図、 第10図はIGBTインバータにおける短絡事故時の過電流保
護動作の説明図である。 Q1:IGBT、VDR:駆動信号、PH1,PH2:フォトカプラ、T1〜T
7,T11:トランジスタ（T2,T3:出力トランジスタ、T4:端
子電圧検出用トランジスタ、T5:駆動信号有無判別用ト
ランジスタ、T6:変位電流バイパス用トランジスタ、T7:
フォトカプラ出力固定用トランジスタ）、ZD1:ツエナダ
イオード、D2〜D5:ダイオード（D4:変位電流バイパス用
ダイオード）、R1〜R3,R5〜R8,R11:抵抗、RG:ゲート抵
抗、C1〜C3:コンデンサ、100:可変電圧源、V1:オンゲー
ト電圧（源）、V2:オフゲート電圧（源）。
Claims (5)
- 【請求項１】少なくとも制御回路からの駆動信号によっ
てオン，オフされるフォトカプラと、ベースが互に接続
された１対の出力トランジスタとを備え、 前記フォトカプラの出力信号を用いて、前記出力トラン
ジスタを介し電圧駆動形半導体素子の制御端子と第１の
主端子との間にオン，オフの制御電圧を与え、前記電圧
駆動形半導体素子の前記第１の主端子と第２の主端子と
の間をそれぞれオン，オフさせる電圧駆動形半導体素子
の駆動回路において、 抵抗とツエナダイオードとの直列接続から成り、一端が
前記第２の主端子に接続され、かつ前記第１および第２
の主端子間の電圧が所定値以上となったとき通流する直
列回路と、 前記電圧駆動形半導体素子をオンすべき前記フォトカプ
ラの出力信号の出力後、所定時間を経て該出力信号およ
び前記直列回路の通流電流の両者の存在を検出する検出
手段と、 一端が前記出力トランジスタのベースにダイオードを介
して結合され、前記検出手段の検出の間、時間の経過と
共に自身の電圧を徐々に降下させ、この電圧降下と共に
前記電圧駆動形半導体素子をオフ側に導く可変電圧源と
を備えたことを特徴とする電圧駆動形半導体素子の駆動
回路。 - 【請求項２】特許請求の範囲第１項に記載の電圧駆動形
半導体素子の駆動回路において、さらに前記電圧駆動形
半導体素子の制御端子と前記可変電圧源とを結合し、該
半導体素子の過電圧時の変位電流を通過させる極性に設
けられた変位電流バイパス用ダイオードを備えたことを
特徴とする電圧駆動形半導体素子の駆動回路。 - 【請求項３】特許請求の範囲第１項に記載の電圧駆動形
半導体素子の駆動回路において、さらに前記可変電圧源
の電圧降下によってオン状態に導びかれ、前記電圧駆動
形半導体素子の前記制御端子と第１の主端子との間を該
半導体素子の過電圧時の変位電流をバイパスし得るよう
に短絡する変位電流バイパス用トランジスタを備えたこ
とを特徴とする電圧駆動形半導体素子の駆動回路。 - 【請求項４】特許請求の範囲第１項ないし第３項に記載
の電圧駆動形半導体素子の駆動回路において、さらに前
記検出手段の検出に基づいて以後、前記フォトカプラの
出力信号を、前記電圧駆動形半導体素子をオンすべき信
号に固定する手段を備えたことを特徴とする電圧駆動形
半導体素子の駆動回路。 - 【請求項５】特許請求の範囲第１項ないし第３項に記載
の電圧駆動形半導体素子の駆動回路において、さらに前
記検出手段の検出に基づいて以後、所定期間のみ、前記
フォトカプラの出力信号を、前記電圧駆動形半導体素子
をオンすべき信号に固定する手段を備えたことを特徴と
する電圧駆動形半導体素子の駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191058A JP2669117B2 (ja) | 1990-07-19 | 1990-07-19 | 電圧駆動形半導体素子の駆動回路 |
| US07/729,480 US5200879A (en) | 1990-07-19 | 1991-07-12 | Drive circuit for voltage driven type semiconductor device |
| EP19910306553 EP0467682A3 (en) | 1990-07-19 | 1991-07-18 | Drive circuit for voltage driven type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191058A JP2669117B2 (ja) | 1990-07-19 | 1990-07-19 | 電圧駆動形半導体素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479759A JPH0479759A (ja) | 1992-03-13 |
| JP2669117B2 true JP2669117B2 (ja) | 1997-10-27 |
Family
ID=16268190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2191058A Expired - Lifetime JP2669117B2 (ja) | 1990-07-19 | 1990-07-19 | 電圧駆動形半導体素子の駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5200879A (ja) |
| EP (1) | EP0467682A3 (ja) |
| JP (1) | JP2669117B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2777307B2 (ja) * | 1992-04-28 | 1998-07-16 | 株式会社東芝 | 短絡保護回路 |
| IT1264619B1 (it) * | 1992-06-18 | 1996-10-04 | Int Rectifier Corp | Metodo e dispositivo per la protezione da corto circuiti di dispositivi a transistore di potenza |
| US5418673A (en) * | 1992-12-14 | 1995-05-23 | North American Philips Corporation | Control electrode disable circuit for power transistor |
| US5424897A (en) * | 1993-04-05 | 1995-06-13 | Motorola, Inc. | Three leaded protected power device having voltage input |
| DE4316185A1 (de) * | 1993-05-14 | 1994-11-17 | Fahrzeugklimaregelung Gmbh | Schaltungsanordnung zum Ein- und Ausschalten eines elektrischen Verbrauchers |
| JP3414859B2 (ja) * | 1993-09-09 | 2003-06-09 | シーメンス アクチエンゲゼルシヤフト | 半導体デバイスの過電流時のターンオフ回路装置 |
| US5444595A (en) * | 1993-09-27 | 1995-08-22 | Nippondenso Co., Ltd. | Load drive apparatus including power transistor protection circuit from overcurrent |
| JPH07121252A (ja) * | 1993-10-26 | 1995-05-12 | Rohm Co Ltd | 安定化電源回路内蔵ｉｃ |
| DE4337504B4 (de) * | 1993-11-03 | 2005-04-28 | Sms Elotherm Gmbh | Verfahren und Vorrichtung zur Ansteuerung von abschaltbaren Leistungshalbleitern eines Resonanz-Umrichters mit angepaßter Schaltgeschwindigkeit |
| JP2881755B2 (ja) * | 1994-04-27 | 1999-04-12 | シャープ株式会社 | パワー素子駆動回路 |
| CA2172890C (en) * | 1995-06-06 | 2005-02-22 | Harold R. Schnetzka | Switch driver circuit |
| DE19638619A1 (de) * | 1996-09-20 | 1998-04-02 | Siemens Ag | Vorrichtung zur Verminderung der Kurzschlußamplitude eines abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungshalbleiters |
| US6057998A (en) * | 1996-12-25 | 2000-05-02 | Hitachi, Ltd. | Insulated gate type semiconductor apparatus with a control circuit |
| DE19842045B4 (de) * | 1998-09-14 | 2006-02-02 | Siemens Ag | Schutzverfahren für ein steuerbares nicht einrastendes Halbleiter-Schaltelement und hierzu korrespondierende Schutzschaltung |
| DE19918966A1 (de) * | 1999-04-27 | 2000-11-02 | Daimler Chrysler Ag | Verfahren zur Überstromabschaltung eines Bipolartransistors mit isoliert angeordneter Gateelektrode und Vorrichtung zur Durchführung des Verfahrens |
| US6717785B2 (en) * | 2000-03-31 | 2004-04-06 | Denso Corporation | Semiconductor switching element driving circuit |
| US7236340B2 (en) * | 2002-02-11 | 2007-06-26 | International Rectifier Corporation | Gate control circuit for prevention of turn-off avalanche of power MOSFETs |
| US7242560B2 (en) * | 2004-09-14 | 2007-07-10 | Delphi Technologies, Inc | Discrete circuit for driving field effect transistors |
| JP4742313B2 (ja) * | 2006-03-22 | 2011-08-10 | 富士電機株式会社 | 電力変換装置の保護方式 |
| FI120812B (fi) * | 2007-04-30 | 2010-03-15 | Vacon Oyj | Tehopuolijohdekytkimen ohjaus |
| US7570101B1 (en) * | 2008-02-27 | 2009-08-04 | The United States Of America As Represented By The United States Department Of Energy | Advanced insulated gate bipolar transistor gate drive |
| JP5539587B2 (ja) * | 2011-04-04 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 電力用半導体装置 |
| JP5864222B2 (ja) * | 2011-11-15 | 2016-02-17 | 住友電気工業株式会社 | トランジスタ保護回路 |
| US9887537B2 (en) | 2015-06-30 | 2018-02-06 | Microsoft Technology Licensing, Llc | Analog limit on digitally set pulse widths |
| CN108966396B (zh) * | 2017-05-22 | 2021-03-19 | 佛山市顺德区美的电热电器制造有限公司 | 电磁加热系统、igbt的驱动控制电路及其的故障检测方法 |
| CN108966395B (zh) * | 2017-05-22 | 2021-03-19 | 佛山市顺德区美的电热电器制造有限公司 | 电磁加热系统、igbt的驱动控制电路及其的故障检测方法 |
| CN108934095B (zh) * | 2017-05-22 | 2021-07-13 | 佛山市顺德区美的电热电器制造有限公司 | 电磁加热系统、igbt的驱动控制电路及其的故障检测方法 |
| CN108966394B (zh) * | 2017-05-22 | 2021-03-19 | 佛山市顺德区美的电热电器制造有限公司 | 电磁加热系统、igbt的驱动控制电路及其的故障检测方法 |
| US10763664B2 (en) * | 2018-06-21 | 2020-09-01 | Texas Instruments Incorporated | Driver and slew-rate-control circuit providing soft start after recovery from short |
| US20230283067A1 (en) * | 2020-09-04 | 2023-09-07 | Sunwoda Electric Vehicle Battery Co., Ltd. | Soft turn-off active clamp protection circuit and power system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3689445T2 (de) * | 1985-02-08 | 1994-07-14 | Toshiba Kawasaki Kk | Schutzschaltung für einen Bipolartransistor mit isoliertem Gate. |
| DE68925163T2 (de) * | 1988-08-12 | 1996-08-08 | Hitachi Ltd | Treiberschaltung für Transistor mit isoliertem Gate; und deren Verwendung in einem Schalterkreis, einer Stromschalteinrichtung, und einem Induktionsmotorsystem |
| US4949213A (en) * | 1988-11-16 | 1990-08-14 | Fuji Electric Co., Ltd. | Drive circuit for use with voltage-drive semiconductor device |
-
1990
- 1990-07-19 JP JP2191058A patent/JP2669117B2/ja not_active Expired - Lifetime
-
1991
- 1991-07-12 US US07/729,480 patent/US5200879A/en not_active Expired - Lifetime
- 1991-07-18 EP EP19910306553 patent/EP0467682A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0467682A3 (en) | 1992-05-06 |
| US5200879A (en) | 1993-04-06 |
| EP0467682A2 (en) | 1992-01-22 |
| JPH0479759A (ja) | 1992-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP6735900B2 (ja) | 半導体装置、および、電力変換システム | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| US9112344B2 (en) | Driver for switching element and control system for rotary machine using the same | |
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| US7315439B2 (en) | Method and circuit arrangement for limiting an overvoltage | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP2018057105A (ja) | 半導体駆動装置ならびにこれを用いた電力変換装置 | |
| JPH05276761A (ja) | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2004312907A (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP2005328668A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH06276073A (ja) | Ｉｇｂｔの過電流保護装置 | |
| JP4449190B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPH05161342A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3558324B2 (ja) | 電圧駆動型素子のゲート駆動装置 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 13 |