JP2018057105A - 半導体駆動装置ならびにこれを用いた電力変換装置 - Google Patents

Abstract

【課題】半導体素子を適用した回路が短絡した場合に、誤検知を防止するために異常検知が遅延する課題を克服し、誤検知を防止しつつも異常検知を高速化して短絡時の半導体素子の飽和電流を低減し、保護機能を増強した半導体駆動装置を提供する。【解決手段】ゲート電圧とエミッタ電流の２つの検知信号を短絡判定に利用し、検知が早いゲート電圧の過電圧検知信号が出力した時点で先行して、半導体スイッチング素子が遮断しない程度にゲート電圧を一定時間低下させ、その後に、過電流検知信号が出力した時点で短絡と判定し、ゲート駆動部に短絡保護指令を出して半導体スイッチング素子を保護（遮断）する。【選択図】図１

Description

本発明は、保護機能を搭載した半導体駆動装置、およびその半導体駆動装置を用いた電力変換装置に関する。

インバータをはじめとする電力変換装置は、半導体スイッチング素子のスイッチング動作によって電力変換を実現している。その半導体スイッチング素子の代表例としては、ＭＯＳＦＥＴやＩＧＢＴをはじめとする電圧駆動型半導体素子が広く用いられている。特に、高速のスイッチングが可能で大電力を制御できるＩＧＢＴは、家電用の小容量インバータから鉄道用等の大容量インバータまで幅広い分野で使われている。

このような半導体スイッチング素子を制御するためには、半導体駆動装置が必要となる。一般に、電圧駆動型半導体の駆動装置は、半導体スイッチング素子のゲートに電圧を印加することで、素子の導通状態を制御する機能を有する。

半導体スイッチング素子をインバータなどに使う場合には、アーム短絡や負荷短絡によって素子が破壊するのを防止するために、短絡保護機能を備えることが多い。アーム短絡とは、プラスとマイナスの電源ライン間に複数個直列接続された半導体スイッチング素子が同時にオンし、電源のプラスとマイナスを短絡してしまう現象である。また、負荷短絡とは、インバータに接続された負荷が短絡し、オンしている半導体スイッチング素子を介して電源のプラスとマイナスが短絡される現象である。

このような短絡は、短絡が発生した際の半導体モジュールの導通状態によって、一般に３つの短絡モード（ＴｙｐｅＩ〜ＴｙｐｅＩＩＩ）に分類される。以下、３つの短絡モードについて簡単に述べる。

ＴｙｐｅＩ短絡は、自アーム素子がターンオンする際に短絡が生じるものである。一例として、インバータの上下アームを考えると、自アームがターンオフ中に対アーム素子が破壊して導通状態のままとなり、その状態で自アームがターンオンする状況で発生する。

ＴｙｐｅＩＩ短絡は、自アーム素子がゲートオン状態にあり、主電流が流れている期間に、オフ中の対アーム素子が突然破壊して短絡するものである。ゲートオン状態で短絡するため、その電流変化率は、素子特性で制限されるＴｙｐｅＩ短絡よりも大きく、主電流は急激に増大し、ＴｙｐｅＩ短絡よりも激しい短絡となる。

ＴｙｐｅＩＩＩ短絡は、ＴｙｐｅＩＩ短絡と同様に、自アーム素子のゲートがオンしている状態で短絡するモードであるが、ＴｙｐｅＩＩ短絡とは、逆並列接続されたダイオードが導通している状態で短絡する点が異なる。しかし、ゲートオン状態で短絡するため、その電流変化率はＴｙｐｅＩＩ短絡と同様に大きくなり、激しい短絡となる。

これらの短絡が起こると、半導体スイッチング素子には過大な電流が流れ破壊に至る。そのため、対のアーム素子の破壊や誤点弧によって短絡が発生した場合に、自アーム素子を２次被害から保護するために、半導体駆動装置に短絡保護回路を設けることが従来から検討されている。

例えば、短絡等の異常を検知する手法として、特許文献１には、「電流検出手段の出力信号と電圧検出手段の出力信号の両方の信号を入力し、電流検出手段の出力信号と電圧検出手段の出力信号の両方が予め定めた異常信号を示す場合に、異常信号を出力する。」と記載されている。
また、短絡保護の手法として、特許文献２には、「ゲート電圧制限回路は、オン指令が入力されると、少なくともトランジスタに故障判定基準値を超える電流が流れるか否かの判定が終了するまでの期間（以下、第１期間と称す）、トランジスタのゲート電圧を、トランジスタへの印加電圧にかかわらずトランジスタに流れる電流が最大許容電流以下になるように決められた第１電圧以下に制限する。」と記載されている。

特開２００７−２５９５３３号公報 特開２０１３−１６９１０２号公報

前記特許文献１に記載の半導体素子の保護回路は、主電流であるエミッタ電流の過電流を検知する手段と、制御端子電圧であるゲート電圧の過電圧を検知する手段の両方からの信号が、ＡＮＤ回路に入力される回路構成を有する。ＡＮＤ回路構成により、何れか一方の検出手段が誤検知しても異常検知しないため、短絡していないのに短絡したと誤って検知することを防止できる。しかし、特許文献１に記載された異常検知方式では、実際に短絡が起きた場合に、検知が遅い方の検出手段が検知するまで異常検知できないという課題がある。例えば、ゲート電圧の過電圧検出手段による検知がエミッタ電流の過電流検出手段による検知よりも先行するため、エミッタ電流の検出手段が検知するまでは、短絡保護機能が動作開始できないという課題がある。

特に、ＴｙｐｅＩＩ短絡やＴｙｐｅＩＩＩ短絡と呼ばれる半導体素子がオンした後の導通中に短絡が発生する場合においては、半導体素子がオフからオンに移行するターンオン時に短絡が発生するＴｙｐｅＩ短絡に比べて、短絡時の電流変化率（ｄＩｃ／ｄｔ）や短絡電流ピークが大きいため、素子に大きなストレスがかかる。そのため、短絡を素早く検知し、直ちに短絡電流を低減させることが、素子が破壊するのを防ぐために必要となる。

前記特許文献２には、オン指令が入力された後、素子がターンオンする期間において短絡故障判定を行い、この短絡故障判定中は素子に流れる電流が最大許容電流以下になるようにゲート電圧を一定電圧Ｖ１に制限するという手段が記載されている。しかし、特許文献２に記載された方式では、前記短絡故障判定期間が終了し、且つ短絡故障がないと判定された後に短絡が発生した場合、すなわち素子が短絡することなくターンオンした後導通中に短絡が発生した場合には、前記制限電圧はＶ１ではなく、素子を飽和オンさせるのに十分な電圧Ｖ２（Ｖ２＞Ｖ１）となるため、前記制限電圧はＶ１よりも高い値となる。そのため、ＴｙｐｅＩＩ短絡やＴｙｐｅＩＩＩ短絡などの素子が導通中の短絡モードへの対応が困難である可能性がある。

本発明の目的は、半導体素子を適用した回路が短絡した場合に、誤検知を防止するために異常検知が遅延する課題を克服し、誤検知を防止しつつも異常検知を高速化して短絡時の半導体素子の飽和電流を低減し、保護機能を増強した半導体駆動装置を提供することである。

上記課題を達成するために、本発明の半導体駆動装置は、半導体スイッチング素子のゲート電圧とエミッタ電流の２つの検知信号を短絡判定に利用し、検知が早いゲート電圧の過電圧検知信号が出力した時点で先行して、半導体スイッチング素子が遮断しない程度にゲート電圧を一定時間低下させ、その後に、過電流検知信号が出力した時点で短絡と判定し、ゲート駆動部に短絡保護指令を出して半導体スイッチング素子を保護（遮断）する。

本発明によれば、ゲート電圧の過電圧検知信号とエミッタ電流の過電流検知信号に基づき、誤検知を防止しつつ異常検知を高速化して短絡時の半導体素子の飽和電流を低減し、保護機能を増強した半導体駆動装置を提供することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

図１は、実施例１に係る半導体駆動装置の基本構成を示すブロック図である。 図２は、実施例１における短絡モード時のゲート電圧およびコレクタ電流の時間変化を示す図である。 図３は、半導体（ＩＧＢＴ）モジュールの出力特性を模式的に示す図である。 図４は、実施例１に係る半導体駆動装置の具体例１の構成を示すブロック図である。 図５は、実施例１に係る半導体駆動装置の具体例２の構成を示すブロック図である。 図６は、実施例２に係る半導体駆動装置の基本構成を示すブロック図である。 図７は、実施例２に係る半導体駆動装置の動作態様を説明するためのブロック図である。 図８は、実施例２における短絡モード時のゲート電圧およびコレクタ電流の時間変化を示す図である。 図９は、実施例２に係る半導体駆動装置の具体例を示すブロック図である。 図１０は、実施例３に係る半導体駆動装置の基本構成を示すブロック図である。 図１１は、実施例４に係る電力変換装置の基本構成を示すブロック図である。

以下、本発明を実施する形態として、実施例１から４について、図面を参照して順に説明する。なお、以下では、半導体モジュールとしてＩＧＢＴを例にとって説明するが、それに限定されるものではなく、ＭＯＳＦＥＴなどその他一般の半導体モジュールの駆動装置にも適用できるものである。

図１は、本発明の実施例１に係る半導体駆動装置の基本構成を示すブロック図である。一般に、半導体駆動装置は、半導体モジュールのゲート制御端子Ｇに駆動信号を入力するゲート駆動部を備えている。本発明に係る半導体駆動装置は、ゲート駆動部に加えて、短絡保護部、短絡判定部、過電流検知部、ゲート過電圧検知部およびゲート電圧クランプ部を備えるものである。

半導体駆動装置は、指令部から受けた駆動指令ＳＩＮに応じて、ゲート駆動部の出力段回路Ｔ１が、ゲート抵抗Ｒ１を介してＩＧＢＴのゲート制御端子Ｇにゲート電圧を印加する。また、半導体駆動装置は、短絡保護部により、短絡が発生した際にはゲート駆動部に短絡保護指令を伝達し、ＩＧＢＴを短絡による破壊から保護することができる。

実施例１は、短絡を検知する手段として、過電流とゲート過電圧の２つの検知信号を用いる。また、実施例１は、短絡保護機能を増強する手段として、短絡保護に先行して素早くＩＧＢＴに流れる電流を低減させる機能（ゲート電圧クランプ機能）を有する。以下、図１を参照して、短絡が発生した場合の半導体駆動装置の動作態様を説明する。

過電流検知部は、ＩＧＢＴに予め定めた判定値を超える過電流が流れたことを検知する。
ゲート過電圧検知部は、ＩＧＢＴのゲートＧ−エミッタＥ端子間に予め定めた判定値を超える過電圧が印加されたことを検知する。過電流とゲート過電圧の２つの検知信号は、短絡判定部に入力される。

短絡判定部は、短絡の発生有無を判定し、短絡が発生した際には短絡保護部にその情報を伝達する。短絡判定部は、過電流とゲート過電圧の２つの検知信号が両方ともＨｉ（ハイ）の時に短絡有りと判定し、過電流とゲート過電圧の２つの検知信号のうち少なくとも一方がＬｏｗ（ロー）であれば短絡無しと判定する。短絡判定部の判定に基づき、短絡保護部はゲート駆動部に短絡保護指令を送信する。この短絡保護指令を受け取ったゲート駆動部は、素子がオフする電圧までゲート電圧を引き下げ、ＩＧＢＴを遮断して素子の短絡破壊から保護する。

過電流検知部は、ＩＧＢＴに流れる電流を検知する電流検知部と、予め定めた判定値を超える過電流がＩＧＢＴに流れたことを判定する過電流判定部とを備えている。この内、過電流判定部は、電流検知部の出力が上記判定値を超えた場合にＩＧＢＴに過電流が流れたものと判定する。また、電流検知部は、半導体モジュールのエミッタ端子側の寄生インダクタンスＬｅに発生する起電圧（Ｌｅ×ｄＩｃ／ｄｔ）を積分して電流を検出する。もしくは、半導体モジュールのエミッタ端子に直列接続したインダクタに発生する起電圧を利用してもよい。

実施例１の半導体駆動装置は、ゲート電圧クランプ部を有することを特徴とする。ゲート過電圧検知部が、ＩＧＢＴのゲートＧ−エミッタＥ端子間に判定値を越える過電圧が印加されたことを検知すると、その情報がゲート電圧クランプ部に入力される。その際、ゲート電圧クランプ部は、ＩＧＢＴがオフしない程度までゲート電圧を一定時間低減させ、素子を流れる電流を低減する。

図２を参照して実施例１の効果を説明する。図２は、自アームのＩＧＢＴがオン状態（コレクタ電流Ｉｒａｔｅｄが流れている状態）において、オフ状態にあった対アームのＩＧＢＴが破壊または誤点弧することで発生した短絡モード（ＴｙｐｅＩＩ短絡）時のゲート電圧およびコレクタ電流の時間変化を示す図である。なお、他の短絡モードの状況下でも同様の効果が得られるものである。

図２が示すように、短絡発生後、ゲート電圧が上昇し始め、その結果コレクタ電流も急増する。時点Ａにおいて、ゲート電圧が予め定めた判定値（Ｖｇｅｔｈ）を越えるため、ゲート電圧クランプ部がＶｇｅｔｈからＶｃｌ１にゲート電圧を低減する。これにより、ゲート電圧クランプ機能を有しない構成に対し、短絡直後のコレクタ電流を低減でき、短絡保護機能を増強できる。ゲート電圧がＶｃｌ１にクランプされた後、時点Ｂにおいてコレクタ電流が予め定めた判定値（Ｉｔｈ１）を越えるため、短絡判定部が短絡有りと判定し、ＩＧＢＴが遮断する。

ＩＧＢＴは、ゲート駆動部により規定の電圧範囲内で駆動される。そのため、通常ゲート電圧は、半導体駆動回路の正電源電圧（Ｖｐ）と負電源電圧（Ｖｍ）の間の範囲で動作し、短絡時以外はゲート電圧がＶｐを超えることはない。したがって、ＶｇｅｔｈはＶｐよりも僅かに大きい電圧に設定することができる。

一方、ＩＧＢＴのターンオン時には、対アームのダイオードのリカバリ電流がＩＧＢＴに重畳するために、ＩＧＢＴの電流ピークが定格電流よりも大きくなることがある（例えば、定格電流の２倍以上）。そのため、Ｉｔｈ１を定格電流よりも僅かに大きい値に設定すると、通常のターンオン時においてＩＧＢＴの電流ピークがＩｔｈ１を越えてしまい、過電流検知部は過電流が流れたと誤って検知する懸念がある。

したがって、Ｉｔｈ１の設定値には下限があり、定格電流より大きいことは勿論だが、更に十分なマージンを取った値（例えば、定格電流の２倍以上）に設定する必要がある。上記のような制約により、判定値を小さく設定可能なゲート過電圧検知の検知タイミング（時点Ａ）は、判定値を大きく設定する必要のある過電流検知の検知タイミング（時点Ｂ）よりも先行することになる。

ゲート電圧クランプ機能を有しない構成では、後発の過電流検知のタイミングまで短絡電流を低減する手段がないため、短絡検知遅延の短縮には限界があるという課題があった。一方、ゲート電圧クランプ機能を有する構成では、検知タイミングが早いゲート過電圧検知の時点で、後発の過電流検知のタイミングに先行して、短絡発生後直ちに、ゲート電圧をオン状態よりも小さくオフ状態よりも大きい一定値Ｖｃｌ１（Ｖｍ＜Ｖｃｌ１＜Ｖｐ）に低減する。そのため、短絡時の飽和電流を瞬時に低減でき、短絡保護機能を増強できる。

また、実施例１の構成では、ゲートの過電圧と素子の過電流の２つの検知信号を検知すれば、ゲート電圧クランプ機能および短絡保護機能が動作するため、ＴｙｐｅＩ短絡に限らず、ＴｙｐｅＩＩ短絡やＴｙｐｅＩＩＩ短絡などの素子が導通中の短絡モードにも対応できる利点がある。
さらに、実施例１の構成では、２つの検知信号のＡＮＤ判定で短絡判定するため、短絡していないのに短絡したと誤って検知することを防止できる。

図４は、本発明の実施例１に係る半導体駆動装置の具体例１の構成を示すブロック図である。
ゲート電圧クランプ部は、一定時間のパルスを出力するワンショットＩＣ（ＩＣ１）、ＮチャネルＭＯＳＦＥＴ（Ｑ１）、ＰチャネルＭＯＳＦＥＴ（Ｑ２）、ツェナーダイオード等の電圧クランプ素子（Ｄｚ１）、抵抗（Ｒ１およびＲ２）を有する。

半導体駆動装置の正電源電圧ライン（Ｖｐ）と負電源電圧ライン（Ｖｍ）の間に、直列にＤｚ１およびＱ１を接続し、半導体モジュールのゲート制御端子（Ｇ）と負電源電圧ライン（Ｖｍ）の間に、直列にＱ２およびＲ２を接続している。また、Ｑ１のゲートはＩＣ１の出力部に接続され、Ｑ２のゲートはＤｚ１とＱ１の接続点に接続されている。Ｒ１は、Ｄｚ１に並列接続している。

ＩＣ１は、ゲート過電圧検知部から信号を受けると、Ｑ１のゲートに一定時間の単一パルスを出力し、Ｑ１がオンする。このとき、Ｄｚ１のアノードの電位が下がり、Ｄｚ１のツェナー降伏電圧で決まる電圧がＱ２のゲートに印加してＱ２がオンするため、Ｑ２およびＲ２を介して、ＩＧＢＴのゲート制御端子（Ｇ）から半導体駆動装置の負電源電圧ライン（Ｖｍ）に向って電流が流れる。したがって、ＩＧＢＴのゲート端子から半導体駆動装置に向かって電荷が引き抜かれるため、ゲート電圧が低減し、短絡直後のコレクタ電流を低減させることができる。

ここで、Ｒ１は、ゲート過電圧を検知しない通常時に、Ｑ２のゲート電位をＶｐに固定し、ゲート電圧クランプ機能を動作させないために設けている。
また、Ｒ２は、ゲート電圧クランプ機能が動作中に、ＩＧＢＴのゲート制御端子（Ｇ）から半導体駆動装置の負電源電圧ライン（Ｖｍ）に向ってＱ２を流れる電流を調整する負荷抵抗であり、ゲートの引き抜き電荷量を制御してゲートクランプ電圧を調整することができる。

具体例１では、ＩＣ１としてワンショットＩＣを用いたが、一定時間の単一パルスを出力可能な別の素子に変更しても効果は同じである。具体例１におけるＶｍは、負電源電圧に限るものではなく、例えばグランド電位でもよい。Ｑ１およびＱ２は、ＭＯＳＦＥＴに限らず、バイポーラトランジスタでもよい。

ゲート電圧クランプ時の電圧（Ｖｃｌ１）の下限値について、図３を参照して説明する。図３は、半導体（ＩＧＢＴ）モジュールの出力特性を模式的に示す図である。ゲート電圧に応じてコレクタ飽和電流が決まり、ゲート電圧が低減するほど短絡時の飽和電流を低減させることができる。

ゲート電圧クランプ時に、ゲート電圧をＶｇｅ１まで低減した場合（Ｖｃｌ１＝Ｖｇｅ１）、ＩＧＢＴの飽和電流は過電流検知の判定値Ｉｔｈ１よりも大きいため、ＩＧＢＴを流れる電流はＩｔｈ１を越え、後発の過電流検知のタイミングで短絡保護が可能になる。しかし、ゲート電圧を例えばＶｇｅ２まで低減した場合（Ｖｃｌ１＝Ｖｇｅ２）、飽和電流がＩｔｈ１を下回るため、ＩＧＢＴを流れる電流はＩｔｈ１未満に低減し、過電流検知部は過電流が流れたとは判定せず、短絡保護を行わない懸念がある。

そこで、実施例１では、ゲート電圧クランプ時の電圧Ｖｃｌ１の下限値を図３のＶｇｅ１以上に設定することにより、短絡時に過電流を検知できる条件を確保している。すなわち、以下の（式１）に示す電圧の範囲で、Ｖｃｌ１を設定する。ここで、Ｖｇｅ１は、ＩＧＢＴの飽和電流がＩｔｈ１を上回るゲート電圧の下限値である。
Ｖｇｅ１≦Ｖｃｌ１＜Ｖｐ ・・・ （式１）
したがって、（式１）を満たすようにＶｃｌ１を設計することにより、過電流検知部が過電流と判定せず、短絡保護を行わない懸念が排除される。

次に、図５は、本発明の実施例１に係る半導体駆動装置の具体例２の構成を示すブロック図である。なお、前記した回路部品と同じ部品には、同じ符号を付している。
ゲート電圧クランプ部は、ワンショットＩＣ（ＩＣ１）、ＮチャネルＭＯＳＦＥＴ（Ｑ１）、ＰチャネルＭＯＳＦＥＴ（Ｑ２）および抵抗（Ｒ３〜Ｒ６）を有する。

ＶｐとＶｍの間に、直列にＲ５およびＲ６が接続され、半導体モジュールのゲート制御端子ＧとＶｍの間に、直列にＲ３、Ｒ４およびＱ１が接続されている。半導体モジュールのゲート制御端子ＧとＲ５およびＲ６の接続点との間にはＱ２が接続されている。また、Ｑ１のゲートはＩＣ１の出力部に接続され、Ｑ２のゲートはＲ３とＲ４の接続点に接続されている。

ＩＣ１が単一パルスを出力している期間、Ｑ１およびＱ２がオンする点は、先の具体例１と同様である。先の具体例１と異なる点は、ＶｐとＶｍの間に電圧ライン（Ｖｃｌ）を設け、Ｑ２がオンした時に、Ｑ２を介してゲート制御端子ＧをＶｃｌに接続する点である。Ｖｃｌは、抵抗Ｒ５およびＲ６の抵抗値によりＶｐとＶｍの間の分圧比を調整することにより、前記の（式１）を満たす電圧範囲内で任意に設計可能である。先の具体例１に対し具体例２の構成は、抵抗分圧比でＶｃｌを調整可能なため、半導体モジュールの型式に応じてゲート電圧クランプ機能のクランプ電圧を調整し易くする利点を有する。

図６は、本発明の実施例２に係る半導体駆動装置の基本構成を示すブロック図である。
図１に示す実施例１に係る半導体駆動装置の基本構成と異なる点は、ゲート過電圧検知後に、過電流判定部の判定値を低減する点である。この場合は、実施例１に比べて、短絡時の飽和電流を更に低減できるため、短絡保護機能を更に増強できる効果がある。

図７は、実施例２に係る半導体駆動装置の動作態様を説明するためのブロック図である。実施例２では、実施例１の構成に対し、ゲート過電圧を検知した後、過電流判定部の判定値を決める比較器Ｃｏｍ１の参照電圧Ｖｒｅｆを低減するための回路構成を追加している点が異なる。これにより、ゲート過電圧を検知した後に、過電流判定部の判定値をＩｔｈ１からＩｔｈ２に低減できることになる（Ｉｔｈ２＜Ｉｔｈ１）。

図８を参照して実施例２の効果を説明する。図８は、図２と同様、自アームのＩＧＢＴがオン状態（コレクタ電流Ｉｒａｔｅｄが流れている状態）において、オフ状態にあった対アームのＩＧＢＴが破壊または誤点弧することで発生した短絡モード（ＴｙｐｅＩＩ短絡）時のゲート電圧およびコレクタ電流の時間変化を示す図である。なお、他の短絡モードの状況下でも同様の効果が得られるものである。
短絡が発生した後、時点Ａにおいて、ゲート電圧が予め定めた判定値（Ｖｇｅｔｈ）を越える。このとき、ゲート電圧クランプ部が、ゲート電圧を実施例１の時よりも小さい値のＶｃｌ２まで低減させる（Ｖｃｌ２＜Ｖｃｌ１）。これにより、実施例１の構成に対し、短絡直後のコレクタ電流を更に低減でき、短絡保護機能を更に増強できる。

クランプ電圧をＶｃｌ２に低減する構成のみでは、短絡時の飽和電流がＩｔｈ１を下回る懸念がある。このとき、コレクタ電流が判定値（Ｉｔｈ１）に達しないため過電流が検知されず、短絡判定部が短絡無しと判定し、ＩＧＢＴが短絡から保護されない懸念がある。これに対して、実施例２では、クランプ電圧の低減（Ｖｃｌ１→Ｖｃｌ２）に協調して、過電流判定部の判定値を低減させる（Ｉｔｈ１→Ｉｔｈ２）機能を有する。そのため、先発のゲート過電圧検知（図８の時点Ａ）に引き続いて、後発の過電流検知（図８の時点Ｂ）が可能である。

上記の機能を実現するために、ゲート過電圧の検知後には、図３において、過電流検知の判定値がＩｔｈ２に設定され、ゲート電圧クランプ部によるクランプ電圧（Ｖｃｌ２）の下限値がＶｇｅ２に設定される。Ｉｔｈ１は、過電流判定部の判定値を決める参照電圧（Ｖｒｅｆ）の低減前における過電流検知のための判定電流であり、Ｉｔｈ２は、過電流判定部の判定値を決める参照電圧（Ｖｒｅｆ）の低減後における過電流検知のための判定電流である。また、Ｖｇｅ１は、ＩＧＢＴの飽和電流がＩｔｈ１を上回るためのゲート電圧の下限値であり、Ｖｇｅ２は、ＩＧＢＴの飽和電流がＩｔｈ２を上回るためのゲート電圧の下限値である。Ｉｒａｔｅｄは、ＩＧＢＴの非短絡故障時における最大電流である。以上の関係を式で表すと以下となる。
Ｉｒａｒｅｄ＜Ｉｔｈ２＜Ｉｔｈ１ ・・・ （式２）
Ｖｇｅ２≦Ｖｃｌ２＜Ｖｇｅ１ ・・・ （式３）
したがって、実施例２の構成では、（式２）および（式３）を満たす範囲でＩｔｈ２およびＶｃｌ２を設計する。これにより、実施例１に比べて、短絡時の飽和電流を更に低減しながら過電流を検知でき、短絡保護機能を更に増強できる効果がある。

図９は、本発明の実施例２に係る半導体駆動装置の具体例の構成を示すブロック図である。
過電流判定部は、比較器Ｃｏｍ１、スイッチＳ１および抵抗（Ｒ７〜Ｒ９）を有する。
基準電位（例えば、グランド電位）と半導体駆動装置の負電源電圧ライン（Ｖｍ）の間に、直列にＲ７およびＲ８が接続され、Ｒ７およびＲ８の接続点とＶｍの間に、直列にＳ１およびＲ９が接続されている。Ｒ７およびＲ８の接続点の電圧が、Ｃｏｍ１の参照電圧（Ｖｒｅｆ）となってＣｏｍ１に入力され、電流検知部の出力電圧が、Ｃｏｍ１の入力電圧となってＣｏｍ１に入力される。Ｃｏｍ１の出力は、ゲート過電圧検知部の出力と共に短絡判定部に入力される。

本具体例の構成では、ゲート過電圧の検知信号がＬｏｗの時、スイッチＳ１は開状態となり、過電流判定部の判定値を決める比較器Ｃｏｍ１の参照電圧Ｖｒｅｆは、抵抗Ｒ７とＲ８の分圧比で決まる。一方、ゲート過電圧の検知信号がＨｉの時、スイッチＳ１は閉状態となりＲ８とＲ９が並列化することにより、参照電圧Ｖｒｅｆは低下する。例えば、Ｒ７〜Ｒ９の各抵抗値が等しい場合（Ｒ７＝Ｒ８＝Ｒ９）、ゲート過電圧検知信号がＬｏｗの時の参照電圧Ｖｒｅｆは、Ｖｍを基準として、（１／２）＊｜Ｖｍ｜となる。一方、ゲート過電圧検知信号がＨｉの時の参照電圧Ｖｒｅｆは、Ｖｍを基準として、（１／３）＊｜Ｖｍ｜に低下する。

よって、本具体例の構成では、ゲート過電圧を検知した場合に、過電流判定部の判定値を、（式２）を満たすＩｔｈ２に低減させることができる。これにより、ゲート電圧クランプ時のクランプ電圧を、（式３）を満たすＶｃｌ２まで低減することができ、実施例１に比べて、短絡時の飽和電流を更に低減しながら過電流を検知し、短絡保護機能を更に増強することが可能となる。

図１０は、本発明の実施例３に係る半導体駆動装置の基本構成を示すブロック図である。
実施例１または実施例２との差異は、電流検知部が、ＩＧＢＴを流れる電流を検知する手段として半導体モジュールのエミッタ端子に直列に接続したシャント抵抗Ｒｓを用い、シャント抵抗Ｒｓの両端にかかる電圧に基づいていることである。シャント抵抗で電流を検出すると、電流値に比例して電圧が発生することから、非常に高い精度で電流を検出できるという利点がある。ゲート電圧クランプ機能や短絡保護機能の動作態様や効果は、実施例１または実施例２で説明した内容と同じである（重複するので、ここでの記載は省略する）。

前記した実施例１〜３に係る半導体駆動装置を適用した電力変換装置を実施例４として説明する。図１１は、実施例４に係る電力変換装置の基本構成を示すブロック図であり、前記した実施例１〜３のいずれかの半導体駆動装置を、ＵＶＷ各相の上下アームを有する電力変換装置に適用したものである。

図１１に示すように、実施例４に係る電力変換装置６００は、半導体スイッチング素子Ｑ１１〜Ｑ１６、ダイオードＤ１１〜Ｄ１６、半導体駆動装置ＧＤ１１〜ＧＤ１６および半導体駆動装置ＧＤ１１〜ＧＤ１６に対してスイッチング動作の制御信号である駆動指令信号を発生する上位論理部Ｌ１から構成されている。なお、実施例４に係る電力変換装置６００は、例えば、電圧Ｖｄｃの直流電源６０１の直流電力を交流電力に変換し、三相交流モータＭ１を駆動するインバータ装置として利用される。
また、実施例４では、半導体スイッチング素子Ｑ１１〜Ｑ１６としてＩＧＢＴを用いているが、これに限定されるものではなく、ＭＯＳＦＥＴなどの他のスイッチング素子を用いて構成することもできる。

電力変換装置６００は、直流電源６０１の正負の端子間に、２個の半導体スイッチング素子（Ｑ１１およびＱ１２、Ｑ１３およびＱ１４、Ｑ１５およびＱ１６）の極性を揃えて直列に接続した上下アームが３組並列接続され、それぞれの上下アームが１相分を構成している。各半導体スイッチング素子Ｑ１１〜Ｑ１６のエミッタ−コレクタ間には、負荷電流を還流させるためのダイオードＤ１１〜Ｄ１６が逆極性かつ並列にそれぞれ接続され、各半導体スイッチング素子Ｑ１１〜Ｑ１６のゲート端子には、スイッチングの駆動指令信号を出力する半導体駆動装置ＧＤ１１〜ＧＤ１６がそれぞれ接続されている。また、１相分を構成する直列接続された２個の半導体スイッチング素子（Ｑ１１およびＱ１２、Ｑ１３およびＱ１４、Ｑ１５およびＱ１６）の接続点は、それぞれ交流の出力端子となり、負荷である三相交流モータＭ１に接続されている。

そして、電力変換装置６００は、上位論理部Ｌ１によって、半導体駆動装置ＧＤ１１〜ＧＤ１６を介して、それぞれ半導体スイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作を制御して、交流端子に接続された三相交流モータＭ１に交流電力を供給する。すなわち、電力変換装置６００は、上位論理部Ｌ１によって、各半導体スイッチング素子Ｑ１１〜Ｑ１６に対する駆動指令信号を発生し、この駆動指令信号を、半導体駆動装置ＧＤ１１〜ＧＤ１６を介して、半導体スイッチング素子Ｑ１１〜Ｑ１６のゲート端子（制御端子）に送信することで電力変換制御を行う。

ここで、電力変換装置６００で短絡が発生した場合は、半導体駆動装置ＧＤ１１〜ＧＤ１６のゲート過電圧検知部がゲートの過電圧を検知し、ゲート電圧クランプ部が即座にゲート電圧を減少させ、飽和電流を抑制することができる。その後、半導体駆動装置ＧＤ１１〜ＧＤ１６の過電流検知部が過電流を検知すると、短絡判定部が短絡を検知し、半導体スイッチング素子Ｑ１１〜Ｑ１６の破壊を防止することができる。

なお、実施例４では、本発明の半導体駆動装置を電力変換装置に適用した例として、インバータ装置の場合について説明したが、これに限定されるものではなく、直流−直流コンバータや交流−直流コンバータなど、他の電力変換装置に適用することもできる。

Ｔ１・・・ゲート出力段回路、Ｒｇ１・・・ゲート抵抗、ＳＩＮ・・・駆動指令入力信号、
Ｃ・・・コレクタ主端子、Ｇ・・・ゲート制御端子、Ｅ・・・エミッタ主端子、
Ｅａ・・・エミッタ制御端子、Ｌｅ・・・モジュール寄生インダクタンス、
Ｉｃ・・・コレクタ電流、Ｖｇｅ・・・ゲート−エミッタ電圧、
Ｄｚ１・・・電圧クランプ素子、Ｉｔｈ１〜Ｉｔｈ２・・・過電流検知部の判定値、
Ｖｃｌ１〜Ｖｃｌ２・・・ゲート電圧クランプ時のクランプ電圧、
Ｖｇｅｔｈ・・・ゲート過電圧検知部の判定値、Ｖｄｃ・・・主回路電源電圧、
Ｖｐ・・・半導体駆動回路の正電源電圧、Ｖｍ・・・半導体駆動回路の負電源電圧、
Ｑ１〜Ｑ２、Ｑ１１〜Ｑ１６・・・半導体スイッチング素子、
Ｄ１１〜Ｄ１６・・・ダイオード、ＧＤ１１〜ＧＤ１６・・・半導体駆動装置、
Ｍ１・・・モータ、Ｌ１・・・上位論理部、
６００・・・電力変換装置、６０１・・・直流電源

Claims (10)

1. 第１および第２の主端子並びに当該第１および第２の主端子に流れる主電流を制御する制御端子を有する半導体素子を駆動する半導体駆動装置であって、
   前記制御端子に制御電圧を印加する駆動部と、
   前記制御端子および前記第２の主端子の間にかかる電圧が過電圧となったことを検知する過電圧検知部と、
   前記主電流が過電流となったことを検知する過電流検知部と、
   前記過電圧検知部からの過電圧検知信号により前記制御電圧を一定期間低減させる制御電圧クランプ部と、
   前記過電圧検知信号および前記過電流検知部からの過電流検知信号に基づいて前記駆動部に短絡保護指令を出力する短絡保護部と
   を備える半導体駆動装置。
2. 請求項１に記載の半導体駆動装置であって、
   前記過電流検知部は、前記半導体素子の前記第２の主端子側の寄生インダクタンスまたは前記半導体素子の前記第２の主端子に直列接続したインダクタに発生する起電圧に基づいて検出した前記主電流から前記過電流を検知する
   ことを特徴とする半導体駆動装置。
3. 請求項１または２に記載の半導体駆動装置であって、
   前記制御電圧クランプ部は、当該半導体駆動装置の正電源電圧と負電源電圧との間に直列に接続された電圧クランプ型素子および第１のスイッチング素子と、前記制御端子と前記負電源電圧との間に直列に接続された第２のスイッチング素子および抵抗と、前記第１のスイッチング素子のゲート端子に接続された単一パルス発生器とから構成され、
   前記第２のスイッチング素子のゲート端子は、前記電圧クランプ型素子と前記第１のスイッチング素子との接続点に接続され、
   前記単一パルス発生器は、前記過電圧検知信号を入力した時点から一定時間の単一パルスを発生させて前記第１および前記第２のスイッチング素子をオンすることにより、前記制御電圧を当該一定時間低減させる
   ことを特徴とする半導体駆動装置。
4. 請求項１または２に記載の半導体駆動装置であって、
   前記制御電圧クランプ部は、当該半導体駆動装置の正電源電圧と負電源電圧との間に直列に接続された第１および第２の抵抗と、前記制御端子と前記負電源電圧との間に直列に接続された第３および第４の抵抗および第１のスイッチング素子と、前記制御端子と前記第１および前記第２の抵抗の接続点との間に接続された第２のスイッチング素子と、前記第１のスイッチング素子のゲート端子に接続された単一パルス発生器とから構成され、
   前記第２のスイッチング素子のゲート端子は、前記第３および前記第４の抵抗の接続点に接続され、
   前記単一パルス発生器は、前記過電圧検知信号を入力した時点から一定時間の単一パルスを発生させて前記第１および前記第２のスイッチング素子をオンすることにより、前記制御電圧を当該一定時間前記第１および前記第２の抵抗による分圧比で決まる電圧に低減させる
   ことを特徴とする半導体駆動装置。
5. 請求項３または４に記載の半導体駆動装置であって、
   前記制御電圧クランプ部が低減させる前記制御電圧Ｖｃｌ１が、Ｖｇｅ１≦Ｖｃｌ１＜Ｖｐの条件を満たすことを特徴とする半導体駆動装置。ここで、Ｖｇｅ１は、前記半導体素子の飽和電流が前記過電流検知部による過電流判定電流値を上回る前記制御電圧の下限値、Ｖｐは、前記正電源電圧の電圧値。
6. 請求項１〜５のいずれか１項に記載の半導体駆動装置であって、
   前記過電流検知部は、前記主電流の検出信号と前記過電流を判定する判定値とを比較する比較回路を有し、前記過電圧検知部からの前記過電圧検知信号を受けて前記判定値を低減させる
   ことを特徴とする半導体駆動装置。
7. 請求項６に記載の半導体駆動装置であって、
   前記過電流検知部は、前記主電流を検出する電流検出部と、基準電位と当該半導体駆動装置の前記負電源電圧との間に直列に接続された第５および第６の抵抗と、前記第５および前記第６の抵抗の接続点と前記負電源電圧との間に直列に接続されたスイッチおよび第７の抵抗と、前記比較回路とから構成され、
   前記比較回路は、前記接続点の電圧を前記判定値として、前記電流検出部からの主電流検出信号と共に入力とし、
   前記スイッチは、前記過電圧検知信号を受けると閉状態となることで、前記判定値を前記第５〜第７の抵抗による分圧比で決まる値に低減させる
   ことを特徴とする半導体駆動装置。
8. 請求項７に記載の半導体駆動装置であって、
   前記制御電圧クランプ部が低減させる前記制御電圧Ｖｃｌ２が、Ｉｒａｒｅｄ＜Ｉｔｈ２＜Ｉｔｈ１およびＶｇｅ２≦Ｖｃｌ２＜Ｖｇｅ１の両方の条件を満たすことを特徴とする半導体駆動装置。ここで、Ｉｔｈ１は、前記判定値を低減させる前における過電流検知のための判定電流、Ｉｔｈ２は、前記判定値を低減させた後における過電流検知のための判定電流、Ｉｒａｔｅｄは、前記半導体素子の非短絡故障時における最大電流、Ｖｇｅ１は、前記半導体素子の飽和電流がＩｔｈ１を上回るための前記制御電圧の下限値、Ｖｇｅ２は、前記半導体素子の飽和電流がＩｔｈ２を上回るための前記制御電圧の下限値。
9. 請求項１〜８のいずれか１項に記載の半導体駆動装置であって、
   前記過電流検知部は、前記第２の主端子に接続したシャント抵抗に発生する電圧に基づいて検出した前記主電流から前記過電流を検知する
   ことを特徴とする半導体駆動装置。
10. 請求項１〜９のいずれか１項に記載の半導体駆動装置により駆動される前記半導体素子を複数個備えた電力変換装置であって、
    直流電源に対して前記半導体素子を２個直列接続した上下アームを複数個並列に接続し、前記半導体素子のそれぞれに対して前記半導体駆動装置を接続した電力変換装置。

Images