JP2007259533A - 半導体素子の保護回路 - Google Patents

Abstract

【課題】信頼性が高い半導体装置の保護回路を提供すること。
【解決手段】本発明の半導体装置の保護回路は、一対の主端子と、該主端子対に流れる電流を制御する制御端子とを有する半導体素子の主端子対の電位が低い方の端子の電流を検出する電流検出手段と、前記半導体の制御端子の電圧を検出する電圧検出手段と、前記電流検出手段の出力信号と電圧検出手段の出力信号の両方の信号を入力し、電流検出手段の出力信号と電圧検出手段の出力信号の両方が予め定めた異常信号を示す場合に、異常信号を出力する。
【選択図】図１

Description

本発明は、直流と交流を相互に変換する電力変換装置に係り、特に電力変換装置に使用されるスイッチング素子の保護技術に関する。

高速のスイッチングが可能で大電力を制御できるＩＧＢＴは、家電用などの小容量インバータから鉄道用等の大容量インバータまで幅広い分野で使われている。ＩＧＢＴをインバータなどに使う場合には、アーム短絡や負荷短絡の際の短絡電流によるＩＧＢＴの破損を防止するために、一般に短絡保護回路を使う場合が多い。アーム短絡とはプラスとマイナスの電源ライン間に複数個直列接続されたＩＧＢＴが同時にオンしてしまい、電源のプラスとマイナスを短絡してしまう現象である。また、負荷短絡とはインバータに接続された負荷が短絡し、オンしているＩＧＢＴを介して電源のプラスとマイナスが短絡される現象である。短絡が起こるとＩＧＢＴには過大な電流が流れ破損してしまう。

インバータの短絡保護回路は、ＩＧＢＴの電流や電圧を観測してそれらが予め決められた値を超えた場合に電流を制限もしくは遮断し、ＩＧＢＴの破損を防止するものである。短絡状態の検知手段としては、コレクタの電圧を監視する方法やカレントトランスと呼ばれる電流センサで間接的に電流値を監視する方法、エミッタに直列に抵抗を接続しこの抵抗に発生する電圧により電流を観測する方法などがある。

但し、鉄道等の高電圧のインバータにこれらの電流検出手段を使う場合には、ノイズによる誤検知、すなわち短絡していないのに短絡したと誤って検知することが発生してインバータを停止させてしまうことがあるために、コレクタ電圧とゲート電圧を監視し、インバータの異常の誤検知を防止する技術が特許文献１に開示されている。

特開２００５−６４６４号公報（図１、図２と（００２４）段落から（００４２）段落の記載。）

しかし特許文献１では、コレクタ電圧を観測しなくてはならないために、以下に述べる問題点があった。

一般にコレクタ電圧はゲート電圧に比べて数倍から数百倍の高い電圧になる。例えば鉄道用のインバータの場合には、ゲートの電圧は最大で２０Ｖ弱であるが、コレクタ電圧は最大で４０００Ｖになるものもある。この電圧を観測するためには、高電圧のダイオードや抵抗が必要になり、システムのコスト増大を招く。また、低圧のダイオードや抵抗を組み合わせる方法もあるが、部品点数が増えるために回路の大型化やコストの増大を招くという問題があった。更に、コレクタ電圧は大きな振幅で振動する事があり、この際に上述のコレクタ電圧の観測手段を通してノイズが短絡保護回路に進入し、誤動作を引き起こすという問題もあった。

本発明の目的は、さらに信頼性が高い半導体装置の保護回路を提供することである。

本発明の半導体装置の保護回路は、電力半導体素子であるＩＧＢＴとＩＧＢＴの主端子であるエミッタ端子の電流を監視する手段と、ＩＧＢＴの制御端子であるゲート電圧を検出する手段と、主電流であるエミッタ電流の検出手段と、制御端子電圧であるゲート電圧の検出手段の両方からの信号によりＩＧＢＴのゲート電圧を制御する手段を備えた。

本発明によれば、電力変換装置を小型化でき、信頼性が向上する。

以下本発明の詳細を図面を用いて説明する。

図１は本実施例の回路の説明図であり、図２〜図４はその回路の動作波形である。なお、図２はインバータが正常に動作している場合の各部の波形を示しており、短絡保護回路は動作していない場合の動作を説明している。

図１において、符号１は指令部、２はゲート駆動部、３はゲート電圧検出部、４はＡＮＤ回路、５は電流検出部、６はＩＧＢＴ、７はダイオードである。なおゲート駆動部２はＡＮＤ回路４からの信号を受け取り出力電圧を制限もしくは遮断する機能を有している。

図１の動作を図２を使って説明する。初期状態としてＩＧＢＴ６がオフの場合を考える。図２で、時刻ｔ１以前は、指令部１からの信号は低レベル（以下、Ｌレベルと呼ぶ。）になっており、これに対応して、ゲート駆動部２の出力もＬレベルになってＩＧＢＴ６のゲート電圧はＬレベルになっている。時刻ｔ１で指令が高レベル（以下、Ｈレベルと呼ぶ。）になるとゲート駆動部２の出力がＨレベルに反転しようとする。この時、ＩＧＢＴ６のゲートには入力容量が存在するために、ゲート駆動部２出力は直ぐにはＨレベルにはならず、遅れて電圧が増加してゆく。時刻ｔ２でゲート電圧がＩＧＢＴ６のしきい値電圧に達し、コレクタ電流が流れ始める。時刻ｔ２〜ｔ３の期間はコレクタ電流が増加してゆき、時刻ｔ３でコレクタ電圧が減少し始め、時刻ｔ４でＩＧＢＴ６は完全にオン状態となる。図２では過電流が流れていないためにゲート検出信号、過電流検出信号ともに異常を検出しておらず、従って、ＡＮＤ回路４の出力もＬのままになっており、保護回路は動作しない。

次に、過電流が流れたインバータ異常動作の状態について説明する。図３はインバータに過電流が流れる異常動作状態の各部の波形を示す。図３で、ｔ１で指令が入力され、ｔ２でコレクタ電流が流れ始める点までは図２と同じである。時刻ｔ２にＩＧＢＴ６がオンし始めると、電源の電圧がＩＧＢＴ６に印加されるために急激に電流が増加する。この時、この急激な電流変化率ｄｉ／ｄｔにより配線の寄生インダクタンスＬｅに発生する電圧Ｖｅ＝Ｌｅ×ｄｉ／ｄｔによりコレクタ電圧が一時的に減少するが、コレクタ電圧は高い電圧を印加された状態が保持される。すると、ゲート電圧は図３に示すようにゲート電源の電圧まで一気に増加する。なお、正常動作の場合のゲート電圧波形を参考までに点線で図３に示す。ゲート電圧検出部３ではこの電圧を検知し、ゲート検出信号をＨレベルに反転させる。この状態では電流検出信号がＬレベルであるので、ＡＮＤ回路４の出力はＬレベルのままであり、過電流検知回路は動作しない。時刻ｔ４でコレクタ電流が予め設定された電流レベルを超えると電流検出信号が反転し、ＡＮＤ回路４の出力がＨレベルになり短絡が検知される。ＡＮＤ回路４の出力がＨになるとゲート駆動部２に内蔵された短絡保護回路が動作し、ＩＧＢＴ６の電流を制限もしくは遮断する。

最後に、インバータは正常に動作しているが、誤って電流検出信号が反転した場合について図４を使って説明する。図４は図２と同様に正常なインバータ動作の波形を示しているが、時刻ｔ３に電流検出信号がＨレベルに反転した場合を示している。本実施例では、図４に示すように電流検出信号がＨレベルに反転しても、ゲート検出信号がＬレベルのままであるためにＡＮＤ回路４の出力はＬレベルのままになり、誤検知を防止できる。

本実施例では、異常を検知する手段をゲートとエミッタに設けた。ゲートとエミッタには十数ボルト〜数十ボルト程度の電圧しか印加されない。このために高耐圧のダイオードや複数の抵抗による分圧を必要とせず、検出回路を小型化できる。またＩＧＢＴのコレクタ電圧は大きな電圧変化率ｄｖ／ｄｔで激しく振動する場合があり、コレクタからノイズが進入する事があったが、本実施例では電圧の振幅の小さいゲートやエミッタに検出回路をつなぐためにノイズが混入しにくく、誤動作を起こしにくい。

図５に本実施例の回路の説明図を示す。図５において図１乃至図４と同じ構成要素には同一の符号を付してある。図５において、符号８はカレントトランス、９は過電流判定部、１０は基準電源である。

本実施例では、電流検出部をカレントトランス８と過電流判定部９（図５ではコンパレータ）で構成した。カレントトランス８は電流の通電時に発生する磁界によって生じる電圧を出力するものであり、この出力電圧を過電流判定部９の一方の端子に入力する。過電流が流れ、カレントトランス８の出力電圧が基準電源１０の電圧より高くなると過電流と判定し、過電流判定部９の出力が反転する。これにより過電流が検出されゲート電圧検出部３の出力がＨレベルの場合に保護回路が動作する。本実施例では基準電源１０の電圧を変えることで、過電流の判定値を任意に設定できる。

本実施例によれば、電流をカレントトランス８により取り込むことで、ＩＧＢＴ６のエミッタ電流に影響を与えることなく過電流の有無を判定できる。

図６は本実施例の回路の説明図を示す。図６において、図１乃至図５と同じ構成要素には同一の符号を付してある。図６で、符号１１はシャント抵抗である。

本実施例では、過電流を検出する手段として、シャント抵抗１１を使った。シャント抵抗１１で電流を検出すると電流値に比例して電圧が発生するために非常に高い精度で電流を検出できるという利点がある。これにより、過電流の判定精度が向上し、短絡保護回路の高信頼化・高精度化できる。

図７に本実施例の回路の説明図を示す。図７において図１乃至図６と同じ構成要素には同一の符号を付してある。図７において、符号１２はセンス端子付きＩＧＢＴ、１３は電流検出抵抗である。

本実施例ではセンス端子付きＩＧＢＴ１２を使い電流を検出する。センス端子付きＩＧＢＴ１２は、主エミッタ電流の数百分の一から数千分の一程度の電流がセンス端子に流れるように設計されている。このセンス端子に電流検出抵抗１３を接続することで、正確に電流を検出できる。本実施例では、電流検出抵抗１３に流れる電流が非常に小さいために、電流検出抵抗の発熱が小さく、回路の損失を低減すると共に、小型の部品を使える。

図８に本実施例の回路の説明図を示す。図８において図１乃至図７と同じ構成要素には同一の符号を付してある。図８で、符号３５は主回路の配線に存在するインダクタンス、１４は積分器である。

本実施例では、主回路の配線に存在する寄生インダクタンスに発生する電流を使い、過電流を検出する。主回路の配線の寄生インダクタンスとは、例えば、ＩＧＢＴ６と電源を接続する配線のインダクタンスや、ＩＧＢＴ６のパッケージ内部にある配線のインダクタンスなどを指す。これらのインダクタンスＬｅには、主電流であるエミッタ電流の時間変化率ｄｉ／ｄｔにより電圧Ｖｅ＝Ｌｅ×ｄｉ／ｄｔが発生する。この電圧Ｖｅを積分器で積分するとエミッタに流れる電流Ｉｅが求められる。このエミッタ電流Ｉｅが基準電源１０の電圧より大きくなると過電流判定部の出力が判定し、ＡＮＤ回路４に検出信号を送信する。これにより過電流を検出する。

本実施例によれば、主回路配線の寄生インダクタンスを使うことで電流を検出するために、主回路配線に新たに電流検出用の素子を追加する必要がなく、主回路配線にも受けた電流検出素子での損失の増加やコストの増大などの問題が生じない等メリットがある。

図９に本実施例の回路の説明図を示す。図９において図１乃至図８と同じ構成要素には同一の符号を付してある。本実施例では、図９に示すように、過電流検出部を２つ設けた。このような構成とすると、異なる測定手段による過電流検出結果が全て電流を検出しなければ、過電流と判定されないために、誤検知を確実に防止できるというメリットを有する。なお、本実施例では２つの電流検出手段を使う例を示したが、３つ以上の電流検出手段を使えば、さらに確実に過電流の有無を検出できる。

図１０に本実施例の３相２レベルインバータの説明図を示す。図１０において、符号１５は直流端子、１６は交流端子、１７乃至１９はゲートドライバ、２０乃至２２は実施例１から実施例６で説明した保護回路を備えたゲートドライバ、２３乃至２８はＩＧＢＴ、２９乃至３４はダイオードである。

本実施例では、実施例１から実施例６で説明した保護回路を備えたゲートドライバを３相２レベルインバータの下アームにのみ適用した。インバータの過電流故障は多くの場合、上下のアームのＩＧＢＴが同時にオンするアーム短絡により生じる。従って、アーム短絡による過電流は必ず上下のＩＧＢＴを同時に流れるために、上下何れか一方のＩＧＢＴに実施例１から実施例６で説明した保護回路を備えたゲートドライバを配置すれば誤検知を防止できる。本実施例によれば、上下いずれか一方のＩＧＢＴのゲートドライバにのみ誤検知防止回路を使うため、少ない部品点数で過電流の誤検知を確実に回避できるインバータができる。

以上、本発明をＩＧＢＴインバータに適用した実施例について説明したが、これに限定されるものではなく、パワーＭＯＳＦＥＴを使ったインバータ、あるいはパワーＭＯＳＦＥＴ、ＩＧＢＴを用いたコンバータにも、同様に本発明を適用できる。

実施例１の回路の説明図である。 インバータの正常動作時の動作波形である。 インバータの異常動作時の動作波形である。 過電流判定部が誤検知した場合の動作波形である。 実施例２の回路の説明図である。 実施例３の回路の説明図である。 実施例４の回路の説明図である。 実施例５の回路の説明図である。 実施例６の回路の説明図である。 実施例７の３相２レベルインバータの説明図である。

符号の説明

１…指令部、２…ゲート駆動部、３…ゲート電圧検出部、４…ＡＮＤ回路、５…電流検出部、６、２３〜２８…ＩＧＢＴ、７、２９〜３４…ダイオード、８…カレントトランス、９…過電流判定部、１０…基準電源、１１…シャント抵抗、１２…センス端子付きＩＧＢＴ、１３…電流検出抵抗、１４…積分器、１５…直流端子、１６…交流端子、１７〜１９、２０〜２２…ゲートドライバ、３５…インダクタンス。

Claims (15)

1. 一対の主端子と、該主端子対に流れる電流を制御する制御端子とを有する半導体素子の主端子対の電位が低い方の端子の電流を検出する電流検出手段と、
   前記半導体の制御端子の電圧を検出する電圧検出手段と、
   前記電流検出手段の出力信号と電圧検出手段の出力信号の両方の信号を入力し、前記制御端子の電圧を制御する信号を出力する手段とを有することを特徴とする半導体装置の保護回路。
2. 請求項１において、
   前記電流検出手段が、前記半導体素子の主端子対の電位が低い方の端子に接続された配線と、
   該配線に流れる電流によって生じる磁界を電圧に変換する変換手段と、
   該変換手段が出力する電圧を入力し、予め定めた電圧と比較して信号を出力する電圧比較手段とを備えていることを特徴とする半導体装置の保護回路。
3. 請求項１において、
   前記電流検出手段が、前記半導体素子の主端子対の電位が低い方の端子に接続された抵抗と、
   該抵抗に発生する電圧を入力し、予め定めた電圧と比較して信号を出力する電圧比較手段とを備えていることを特徴とする半導体装置の保護回路。
4. 請求項１において、
   前記半導体素子が、前記主端子対の電位の低い方の端子に流れる電流より小さい電流を出力する電流検出端子を備え、
   前記電流検出手段が、前記電流検出端子に接続した抵抗と、該抵抗に発生する電圧を入力し、予め定めた電圧と比較して信号を出力する電圧比較手段とを備えていることを特徴とする半導体装置の保護回路。
5. 請求項１において、
   前記電流検出手段が、前記半導体素子の主端子対の電位が低い方の端子に接続された配線インダクタンス成分に発生する電圧を検出する手段と、
   該電圧を積分する積分手段と、
   該積分手段の出力電圧を入力し、予め定めた電圧と比較して信号を出力する電圧比較手段とを備えていることを特徴とする半導体装置の保護回路。
6. 請求項１において、
   前記電流検出手段を複数個備えていることを特徴とする半導体装置の保護回路。
7. 主端子であるコレクタ端子とエミッタ端子と、該コレクタ端子とエミッタ端子との間に流れる主電流を制御する制御端子であるゲート端子とを備えたＩＧＢＴの保護回路において、
   該ＩＧＢＴの保護回路が、前記エミッタ端子に流れるエミッタ電流の検出手段と、ゲート電圧検出手段と、
   該エミッタ電流の検出手段の出力信号と、該ゲート電圧検出手段の出力信号とを入力し、予め定めた電圧と比較して信号を出力する電圧比較手段とを備えていることを特徴とするＩＧＢＴの保護回路。
8. 請求項７において、前記エミッタ電流の検出手段が、エミッタ電流によって生じる磁界を電圧に変換する変換手段と、該変換手段が出力する電圧を入力し、予め定めた電圧と比較して信号を出力する電圧比較手段とを備えていることを特徴とするＩＧＢＴの保護回路。
9. 請求項７において、前記エミッタ電流の検出手段が、エミッタ端子に接続された抵抗と、該抵抗に発生する電圧を入力し、予め定めた電圧と比較して信号を出力する電圧比較手段とを備えていることを特徴とするＩＧＢＴの保護回路。
10. 請求項７において、前記ＩＧＢＴが、前記エミッタ電流より小さい電流を出力する電流検出端子を備え、前記エミッタ電流の検出手段が、前記電流検出端子に接続した抵抗と、該抵抗に発生する電圧を入力し、予め定めた電圧と比較して信号を出力する電圧比較手段とを備えていることを特徴とするＩＧＢＴの保護回路。
11. 請求項７において、
    前記エミッタ電流の電流検出手段が、前記ＩＧＢＴのエミッタ端子に接続された配線インダクタンス成分に発生する電圧を検出する手段と、
    該電圧を積分する積分手段と、
    該積分手段の出力電圧を入力し、予め定めた電圧と比較して信号を出力する電圧比較手段とを備えていることを特徴とするＩＧＢＴの保護回路。
12. 請求項７において、
    前記エミッタ電流検出手段を複数個備えていることを特徴とするＩＧＢＴの保護回路。
13. 一対の主端子対を持ち、主端子対に流れる電流を制御する制御端子とを有する半導体素子と、前記半導体素子を２つ直列に接続しその接続点が交流端子となり、直列接続された半導体素子の両端子が直流端子となる直列回路と、前記半導体素子の制御端子にそれぞれ接続された駆動回路からなる電力変換装置において、
    前記駆動回路が、
    前記半導体素子の主端子対の電位が低い方の端子の電流を検出する電流検出手段と、
    前記半導体素子の制御端子の電圧を検出する電圧検出手段と、
    前記電流検出手段の出力信号と電圧検出手段の出力信号の両方の信号を入力し、前記制御端子の電圧を制御する信号を出力する手段とを備えた半導体装置の保護回路を有することを特徴とする電力変換装置。
14. 請求項１３において、
    前記２つ直列接続した半導体素子の何れか一方の駆動回路が前記保護回路を備えた駆動回路であることを特徴とする電力変換装置。
15. 請求項１４において、
    前記電力変換装置が３相２レベル電力変換装置であって、
    前記半導体素子がＩＧＢＴあるいはパワーＭＯＳＦＥＴの何れかであることを特徴とする電力変換装置。
    

Images