JP2812528B2

JP2812528B2 - インバータ回路

Info

Publication number: JP2812528B2
Application number: JP2068261A
Authority: JP
Inventors: 玲彦叶田; 英樹宮崎; 晃造渡辺; 謙一恩田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-03-20
Filing date: 1990-03-20
Publication date: 1998-10-22
Anticipated expiration: 2013-10-22
Also published as: US5280228A; JPH03270677A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体集積回路に係り、特に、直流を交流
に変換する３相ブリッジで構成されるインバータ回路に
関する。

［従来の技術］従来、ブラシレスモータ、あるいは、インダクション
モータ等を可変速制御するために、３相ブリッジインバ
ータ回路が用いられている。このような用途に用いられ
る、従来技術によるインバータ回路は、その出力段半導
体スイッチング素子及びその駆動回路が、個別素子部品
を組み合わせて構成されていた。

そして、このようなインバータ回路をモジュール化し
て、小型化した従来技術として、例えば、「GESmart MO
DULE SIMPLIFIES MOTOR DRIVE DESIGN;GENERAL ELECTRI
C SEMICONDUCTOR」等に記載された技術が知られてい
る。

この従来技術は、インバータの１相分に相当する２つ
のスイッチング素子を直列に接続したハーフブリッジに
加えて、それぞれの素子のドライブ回路も含めて１つの
モジュールに納め、小型化、使い勝手の向上を図ったも
のである。

［発明が解決しようとする課題］前記従来技術は、インバータ回路の体積を縮減するた
めの方策として、インバータの１相分をモジユール化し
たものである。そして、前記従来技術によるモジュール
を使用して、ブラシレスモータあるいはインダクション
モータ等を可変速駆動するためには、３個のモジユール
を必要とする。

このため、前記従来技術は、モータ内のシヤーシにイ
ンバータを内蔵するという要求に対応することができな
いという問題点を有している。

このような問題点を解決するため、３相分を一括して
集積回路化することにより、その体積を大幅に縮減する
ことができるインバータのモノリシックIC化が求められ
ている。しかし、例えば、商用電圧の100Vに対応するた
めには、IC内のそれぞれのスイッチング素子間に250Vの
耐圧が必要である。

このような素子間耐圧を有するインバータ回路を、従
来のpn接合分離方式のプロセスを用いたICで構成した場
合、素子間の絶縁耐圧を高めるためにチツプ面積が非常
に大きくなってしまうという問題点を生じる。また、ブ
リッジインバータの出力段スイッチング素子のオンオフ
動作により、出力点の電位がパルス状に変動することに
起因して、他の出力段スイッチング素子の寄生容量を通
してノイズ電流が流れ、これにより、回路の誤動作が起
こるといった問題点も生じていた。

本発明の目的は、前記従来技術の問題点を解決し、３
相ブリッジインバータ回路のみならず、保護回路をも含
めたモータ制御用インバータ回路をモノリシックIC化し
たインバータ回路を提供することにある。

［課題を解決するための手段］本発明によれば前記目的は、３相ブリッジインバータ
を構成する６個の出力段半導体スイッチング素子、その
駆動回路、および、前記出力段半導体スイッチング素子
を保護する回路とを一括し、誘電体分離基板上に集積化
することにより達成される。

［作用］本発明は、３相ブリッジインバータを構成する６個の
出力段半導体スイッチング素子と、その駆動回路と、レ
ベルシフト回路と、保護回路とが誘電体分離基板上に一
括して形成され、モノリシックICとされている。

このため、インバータ回路の配線長を非常に短くする
ことができ、信号伝達の遅れ時間を短くし、また、寄生
インダクタンスをほぼなくし、スイッチング時のノイズ
を低減することができる。また、出力段スイッチング素
子に過大な電流が通流した場合の保護動作を極めて短い
時間内に行なうことができ、チップの温度により過電流
の設定値を変更することも、容易となる。

また、本発明によれば、誘電体分離基板による絶縁方
式を用いているので、他の素子のスイッチングによるノ
イズの影響を受けることがなく、耐ノイズ性の高いイン
バータ回路を提供することができる。

［実施例］以下、本発明によるインバータ回路の実施例を図面に
より詳細に説明する。

第１図は本発明の第１の実施例の回路を示すブロック
図、第２図はICの一部を示す断面図である。第１図、第
２図において、１は交流電源、2,3は直流電圧源、４−
１〜４−６はスイッチング素子、５−１〜５−６はダイ
オード、６−１〜６−３は下アーム側駆動回路、７−１
〜７−３は上アーム側駆動回路、８はレベルシフト回
路、９−１〜９−３は過電流保護回路、10はモータ、11
は制御回路、12はインバータIC、13は整流回路、14はSi
O₂酸化膜、15は支持台（ポリシリコン）、16はコレクタ
端子、17はエミツタ端子、18はゲート端子である。

第１図において、破線で囲んだ領域の内部が本発明に
より集積化される３相モノリシックインバータIC（以下
ICと称する）12である。

この本発明の第１の実施例は、インバータの出力段半
導体スイッチング素子としてIGBT（Insulated Gate Bip
olar Transistor）４−１〜４−６が用いられおり、こ
のうちIGBT4−１〜４−３は、通流する電流の検出を目
的として、マルチエミツタ構造のIGBTが用いられてい
る。

これらのIGBTのコレクタ・エミツタ間には、それぞれ
ダイオード５−１〜５−６が逆並列に接続されている。
交流電源１の両端には、整流回路13を介してIGBT4−４
およびIGBT4−１が直列に接続され、閉回路が構成され
ている。また、これと並列に、IGBT4−５およびIGBT4−
2,IGBT4−６およびIGBT4−３がそれぞれ接続されて、３
相ブリッジインバータの主回路が構成されている。

IGBT4−１とIGBT4−4,IGBT4−２とIGBT4−5,IGBT4−
３とIGBT4−６のそれぞれの接続点は、インバータ回路
の出力点であり、モータ10が接続されている。

モータ10は、ブラシレスモータであって、IC12の出力
を受けて回転すると共に、回転子の位置をモータ固定子
に取り付けたホール素子により検出し、このモータの位
置検出信号を制御回路11に入力している。

また、下側アームの出力段半導体スイッチング素子で
あるIGBT4−１〜４−３をオンオフするために、下側ア
ームに対するIGBT駆動回路６−１〜６−３が、それぞ
れ、IGBT4−１〜４−３のゲート・エミツタ間に接続さ
れている。さらに、IGBT4−１〜４−３の電流を検出
し、過電流によるラツチアツプからIGBTを保護する過電
流保護回路９−１〜９−３がそれぞれIGBT4−１〜４−
３の電流検出用エミツタ電極に接続されている。

直流電圧源２は、整流回路13の低電位側を共通にする
電源であり、下アーム側IGBT駆動回路６−１〜６−３お
よび過電流保護回路９−１〜９−３に接続され、これら
に対する動作電流を供給している。

IC12の外部には、IGBT4−１〜４−６のオンオフを制
御する制御回路11が設けられ、該制御回路11は、モータ
10、IC12内部の下アーム側IGBT駆動回路６−１〜６−３
および過電流保護回路９−１〜９−３に接続されると共
に、レベルシフト回路８を介して上アーム側IGBT駆動回
路７−１〜７−３に接続される。また、整流回路13の高
電位側に、上アーム側IGBT駆動用電源としての直流電圧
源３が接続され、直流電圧源３の高電位側が上アーム側
IGBT駆動回路７−１〜７−３に接続されている。

第２図は第１図に示すモノリシックインバータIC12の
断面の一部であり、IGBT4−４および４−５の接続関係
を示したものである。

このIC12は、誘電体分離方式を採用して構成されてお
り、IGBT4−４及び４−５は、それぞれ台形状のSiO₂酸
化膜14によつて囲まれた内部に、かつ、ポリシリコンの
支持台15の上に形成されている。このため、IGBT4−４
及び４−５は、他の要素素子とは完全に電気的に絶縁し
て形成される。図示のIGBT4−４及び４−５は、電流が
横方向に流れる横型構造に形成されており、コレクタ電
極16が共通であるが、他の２つの電極が電気的に絶縁さ
れており、それぞれエミツタ電極17−1,17−２、ゲート
電極18−1,18−２に分かれている。

次に、前述のように構成される本発明の第１の実施例
の動作を説明する。

制御回路11のオンオフ信号は、IC12内部の下アーム側
IGBT駆動回路６−１〜６−３の他、レベルシフト回路８
を介して上アーム側IGBT駆動回路７−１〜７−３に伝達
され、この信号にしたがつてIGBT4−１〜４−６がオン
オフ制御される。この結果、モータ10は回転し、モータ
の位置が制御回路11に送信され、このモータの位置情報
に従って、インバータ回路のオンオフ制御が行われる。

第１図に示すIGBT4−１〜４−６は、そのスイッチン
グ動作によって、相関及びアーム間に大きな電位変動を
もたらすため、素子をそれぞれ絶縁する必要があるが、
本発明の実施例は、誘電体分離方式を用いて、素子間の
分離を行っているので、従来のpn接合分離に比較して、
前述のような電位変動にともなうノイズ電流の影響を受
けにくく、チップ面積の点でも有利である。

すなわち、前述した本発明の第１の実施例によれば、
小型、高耐圧でノイズの影響を受けることのない３相ブ
リッジインバータ回路を１チップに集積化することがで
きる。

第３図、第４図は本発明の第２の実施例の回路を示す
ブロック図である。第３図、第４図において、19は温度
検出回路、20は信号処理回路、21は基準電流設計回路、
22,23−１〜23−３はFET、24−１〜24−3,25−１〜25−
３はバイポーラトランジスタ、26はNAND回路であり、他
の符号は第１図の場合と同一である。

第３図に示す本発明の第２の実施例の回路構成は、基
本的には第１図と同様であり、その構成の説明は省略す
る。第３図の回路が第１図と異なる点は温度検出回路19
が付加されていることである。この温度検出回路19は、
過電流保護回路９−１〜９−３に接続されている。

第４図は、第３図における過電流保護回路９−１〜９
−３を具体的に表わしている。

この第４図において、基準電流設定回路21は、温度検
出回路19からの検出温度信号を受け取るように該温度検
出回路19に接続され、その出力がFET22のドレイン及び
ゲートに接続されている。FET22は、FET23−1,FET23−
２及びFET23−３とカレントミラー接続されている。FET
23−１〜23−３には、それぞれトランジスタ24−１〜24
−３が接続され、さらに、これらのトランジスタが、そ
れぞれトランジスタ25−１〜25−３とカレントミラー接
続されている。

また、FET23−１〜23−３とトランジスタ24−１〜24
−３のそれぞれの接続点は、NAND回路26の入力端子と接
続されており、NAND回路の出力端子は、信号処理回路20
と接続されている。なお、27は、制御回路11からの信号
入力端子である。

次に、この本発明の第２の実施例の動作を説明する。

第３図において、温度検出回路19は、IC12の温度を検
出し、その検出温度情報を過電流保護回路９−１〜９−
３に伝達する。そして、過電流保護回路９−１〜９−３
は、伝達された温度情報に応じて過電流レベルを変化さ
せる。すなわち、過電流保護回路９−１〜９−３は、IC
12の温度が低いときの過電流検出レベルに対し、高温時
には過電流検出レベルを引き下げ、低温度の場合よりも
小電流で保護が開始されるように、過電流保護開始温度
が設定されている。これにより、この実施例は、効率良
くインバータを制御することができる。

過電流保護回路９−１〜９−３は、第４図に示すよう
に、基準電流設定回路21と、前述したカレントミラー回
路と、FET23−１〜23−３及びトランジスタ24−１〜24
−３で構成される比較器とにより構成される。そして、
温度検出回路19により検出された温度情報は、基準電流
設定回路21に伝達され、温度に応じてその基準電流の値
を変化させる。この基準電流値によりFET23−１〜23−
３及びトランジスタ24−１〜24−３で構成される比較器
の動作点が変化し、これにより、本発明の第２の実施例
は、IC12が高温度となったとき、小電流で保護を開始す
ることができる。

第５図は本発明の第３の実施例を示すブラシレスモー
タの断面図である。第５図において、28−1,28−２は固
定子、29はコイル、30は永久磁石、31はシヤフト、32は
回転子、33はホール素子、34はインバータICのパツケー
ジ、35はシールドケーブル、36はプリント基板、37−1,
37−２は軸受けである。

第５図に示すブラシレスモータは、固定子28−1,28−
２と回転子32とにより構成され、固定子28−２には、コ
イル29が巻かれ、回転子32にはシヤフト31と永久磁石30
とが取り付けられ、固定子28−１及び28−２とシヤフト
31とは、軸受け37−１及び37−２により回転可能に結合
されている。

また、固定子28−１には、プリント基板36が取り付け
られ、プリント基板36には、本発明によるIC12と、ホー
ル素子33が取り付けられる。IC12は、放熱フィンを持つ
パッケージ34に納められており、固定子28−１にねじ止
めされる。また、プリント基板36には、コイル29及びシ
ールド線35が接続される。

次に、前述のように構成本発明の第３の実施例の動作
を説明する。

図示ブラシレスモータは、シールド線35を介して、外
部より電源及び制御信号が入力され、また、ホール素子
33により検出された回転子32の位置信号が、モータ外部
に出力される。IC12は、この制御信号を受け、インバー
タ動作することにより、モータを回転制御する交流電力
を発生させ、ブラシレスモータを可変速制御する。

前述したように、ブラシレスモータは、IC12によるイ
ンバータ回路を、モータのケース内部に内蔵することが
できるため、システムの小型、高性能化に大変好適であ
る。

第６図は本発明の第４の実施例の回路を示すブロック
図である。第６図において、38は上アーム側主回路、39
は抵抗であり、他の符号は第１図〜第４図の場合と同一
である。

第６図に示す本発明の第４の実施例の回路は、第４図
とほぼ同じ構成であり、詳細説明は省略する。第４図の
回路と異なる点は、FET22のドレインをIC12の外部に端
子40として取り出し、この端子40と直流電圧源２の低電
位側端子の間に、抵抗39を接続したことである。ここ
で、38は第４図におけるIGBT4−４〜４−６、ダイオー
ド５−４〜５−６、及び上アーム側IGBT駆動回路７−１
〜73を含んでいる。

第６図に示す本発明の第４の実施例は、過電流検出回
路が、基本的には第４図により説明した本発明の第２の
実施例と同様に構成されており、基準電流の設定法が異
なるものである。

この本発明の第４の実施例は、IC12の外部に抵抗39を
接続し、FET22に通流する電流を設定する。この設定法
を用いると、過電流レベルを外部で任意に変更できる
他、IC12の内部と比較して抵抗39の温度上昇が小さく、
基準電流の温度による変動を小さく押えることが可能で
ある。また、この実施例は、１つの抵抗で３相分の過電
流値を同一レベルに設定するでき、省部品化を図ること
ができる。

第７図は本発明の第５の実施例の回路を示すブロック
図、第８図はその動作を説明する波形図である。第７図
において、41は過電流検出回路、42−１〜42−８はNOT
回路、43は抵抗、44はコンデンサ、45−１〜45−10はNA
ND回路、46−１〜46−３はNOR回路、47はインバータ下
アーム側主回路であり、他の符号は第１図〜第４図の場
合と同一である。

第７図に示す本発明のの第５の実施例による回路は、
第４図あるいは第６図の信号処理回路20を詳細に示した
図である。この信号処理回路20は、４つの入力端子48−
１〜48−４を持ち、NOR回路46−１〜46−3,NAND回路45
−６〜45−10により、入力端子の４つの信号から６つの
信号を生成し、NOT回路42−３〜42−８の出力に６つの
信号を形成する。

これらの信号のうち、NOT回路42−3,42−5,42−７の
出力信号は、レベルシフト回路８に入力される。一方、
NOT回路42−4,42−6,42−８の出力信号は、下アーム側I
GBT駆動回路に入力される。ここで、47は下アーム側、3
8は上アーム側のそれぞれIGBT、ダイオード及びIGBT駆
動回路を含んだ回路である。

前記４つの入力信号のうち入力端子48−１〜48−３か
らの３つの入力信号は、NAND回路45−４を介してRSフリ
ップフロップを構成するNAND回路45−２及び45−３の一
方のNAND回路45−３に入力される。一方、過電流検出回
路41の出力信号は、NAND回路26によって１つの信号に纏
められ、その出力信号は、NAND回路45−１に直接入力さ
れる信号と、NOT回路42−１、抵抗43、コンデンサ44及
びNOT回路42−２を介してからNAND回路45−１に入力さ
れる信号とに分かれて、NAND回路45−１に入力される。

NAND回路45−１の出力は、前述のRSフリップフロップ
を構成するNAND回路45−２に入力され、また、フリップ
フロップの出力は、NOR回路46−１〜46−３に入力され
ると共に、出力端子48−５を経てIC12の外部に出力され
る。

第８図に示す本発明の第５の実施例の動作を説明する
信号波形において、第７図の入力端子48−１〜48−４に
入力される波形は、それぞれ第８図にu,v,w,PWMとして
表わされる波形である。また、NOT回路42−3,42−5,42
−７の出力波形は、それぞれ、第８図のU⁺,V⁺,W⁺,NOT回
路42−4,42−6,42−８の出力波形は、それぞれU^-,V^-,W^-
である。

次に、前述のような本発明の第５の実施例の動作を説
明する。

入力端子48−１〜48−４から入力された４種類の入力
信号u,v,w及びPWMは、NOR回路46−１〜46−3,NAND回路4
5−５〜45−10及びNOT回路42−３〜42−８により、U⁺,V
⁺,W⁺,U^-,V^-,W^-の６つの信号波形が形成される。

過電流検出回路41の出力は、正常時にはＨレベル（高
電位）にあり、RSフリップフロップのNAND回路45−２の
出力は、Ｌレベル（低電位）となっている。このとき、
NOR回路46−１〜46−３は、NOT回路として機能し、前述
の６つの信号が出力され、IC12は、インバータ動作を行
う。

ところが、過電流検出回路41が過電流を検出して動作
すると、NAND回路26の出力はＨレベルとなり、フリップ
フロップが反転してNAND回路45−２の出力信号がＨレベ
ルになる。このとき、NOR回路46−１〜46−３の出力は
入力信号u,v,wの状態にかかわらず、全てＬレベルとな
る。この結果、前述のNOT回路42−３〜42−８の６つの
出力信号は、全てＬレベルとなり、IC12のインバータ動
作が遮断されることになる。

前述した本発明の第５の実施例は、遮断状態となった
ことをIC12の外部に示すために出力端子48−５が設けら
れ、フリップフロップの出力を外部に出力している。

前述した遮断状態を解除するためには、前述の入力端
子48−１〜48−３にすべてＨレベルを入力すればよく、
これにより、NAND回路45−４の出力がＬレベルとなり、
フリップフロップの出力がリセツトされ、NAND回路45−
２の出力信号がＬレベルに戻り、IC12は、動作可能な状
態になる。

また、本発明の第５の実施例は、過電流検出回路41の
信号処理段にマスク回路が付加されている。この回路は
次のように動作する。

すなわち、インバータ回路に過電流状態が起こり、前
述したようにNAND回路26の出力がＬレベルからＨレベル
に変化したとき、NAND回路45−１の一方の入力には、直
ちにこのＨレベルになった信号が入力される。しかしな
がら、NAND回路45−１の他方の入力には、抵抗43とコン
デンサ44で構成された時定数回路があるため、NAND回路
26の出力がＨレベルに変化した後、一定時間遅れてＨレ
ベルの信号が入力されることになる。

このため、NAND回路45−１の出力は、NAND回路26の出
力から一定の時間だけ遅れることになり、NAND回路26の
出力がＨレベルになる時間がこの遅れ時間よりも短い場
合には、NAND回路45−１の出力は変化しない。

前述した本発明の第５実施例は、４種類の信号を入力
して３相分６つのIGBTを駆動する信号を形成することが
できるので、入力信号線の本数を減らし、信号入力のた
めのフオトカプラ等の外付け部品の数を減らすことが可
能となる。

また、本発明の第５の実施例は、過電流による全アー
ムの遮断を、少ない素子数による回路で可能とすること
ができ、さらに、３つの入力信号をすべてＨレベルとす
ることにより、フリップフロップをリセツトすることに
より、インバータ動作遮断後のリセットを行う、リセッ
ト用の端子を省略することが可能となる。

さらに、本発明の第５の実施例は、過電流検出回路の
ノイズ、ダイオードリカバリ時の電流を、過電流と見な
さないようにするため、一定時間内の過電流にマスクを
かけているので、誤動作をすることがない。

また、一般に、スイッチング素子の導通開始時に過大
な電流がながれるが、本発明の第５の実施例によれば、
前述のマスク機能により、スイッチング素子の導通開始
後、所定時間過電流保護手段が動作しないことになり、
スイッチング素子の導通時の過大な電流で、インバータ
回路の動作を停止させるようなことを防止することがで
きる。

本発明の第５の実施例は、前述のような効果を有し、
これらの効果は、いずれも該実施例をモノリシツクIC化
した場合に特に有効である。

第９図は本発明の第６の実施例の回路を示すブロック
図である。第９図において、49は保護回路、50はリセッ
ト回路、51は信号分配回路であり、他の符号は第７図の
場合と同一である。

第９図に示す本発明の第６の実施例の回路構成は第７
図とほぼ同じであり、その詳細な説明は省略する。

第９図において、信号分配回路51は、第７図の場合と
同様に構成されている。

この第６の実施例において、リセット回路50は、NAND
回路45−2,45−３で構成されるフリップフロップをリセ
ットする回路であり、第７図により説明した第５の実施
例と異なる点は、リセット信号を外部から入力するので
はなく、保護回路49の状態を観測して、所定の条件が満
たされると自動的にリセット信号を出力する点にある。

すなわち、リセット回路50は、電流、電圧、温度等が
正常な状態となり、保護回路49が異常状態から正常状態
に戻り、あるいは、フリップフロップが反転してから一
定の時間が経過する等の所定の条件が満たされたとき、
NAND回路45−３に信号を与え、フリップフロップをリセ
ットして、インバータIC12が動作可能な状態とする。こ
のため、本発明の第６の実施例は、異常状態となって、
インバータ回路が動作を停止した場合にも、異常状態が
無くなれば、自動的にインバータ回路を動作させること
ができる。

前述した本発明の第６の実施例によれば、過電流等に
より保護回路が動作しても、モータを停止させたくない
場合に、一定時間の経過後または保護回路の回復後、自
動的にインバータ回路を再起動することができる。

［発明の効果］以上説明したように本発明によれば、モータ制御用の
高耐圧の３相ブリッジインバータ回路を１チップに集積
化することができ、インバータ回路を安価に、しかも大
量に製造することが可能となる。しかも、商用AC100Vを
整流した直流電圧を直接入力して動作可能であるため、
降圧用の変圧器が不要になり、インバータ回路を使用す
るシステムの体積を大幅に縮減することが可能となる。

また、本発明によれば、誘電体分離基板を用いてIC化
したので、従来のpn分離基板に比較してIC内の要素素子
間の絶縁距離を短くすることができ、チップ面積を小さ
くすることが可能である。また、この誘電体分離基板
は、要素素子間の相互干渉が極めて小さいため、インバ
ータ回路のノイズ等による誤動作に対する耐量を大きく
することができる。さらに、種々の構造の要素素子を同
一のチツプに任意に作り込むことができ、この結果、回
路設計を容易に短期間に行なうことができる。

また、本発明によれば、モノリシックIC内にインバー
タばかりでなく、過電流検出回路、温度検出回路等の保
護回路が組み込まれているので、出力段スイッチング素
子に過大な電流が通流したとき、あるいはチップの温度
が異常に上昇したとき等、IC内の異常を検出してから自
己保護動作を行なうまでの遅れ時間を極めて短くするこ
とができ、チップの温度を常に検出し、温度に応じて出
力段スイッチング素子に流れる電流の最大値をコントロ
ールすることも可能であり、インバータの使い勝手およ
び信頼性の向上を図ることができる。

【図面の簡単な説明】

第１図、第２図は本発明の第１の実施例のブロック図及
び半導体断面図、第３図、第４図は本発明の第２の実施
例を示すブロック図、第５図は本発明の第３の実施例を
示す構成図、第６図は本発明の第４の実施例を示すブロ
ック図、第７図、第８図は本発明の第５の実施例を示す
ブロック図及びその動作を説明する信号波形図、第９図
は本発明の第６の実施例を示すブロック図である。１……交流電源、2,3……直流電圧源、４−１〜４−６
……スイツチング素子、５−１〜５−６……ダイオー
ド、６−１〜６−３……下アーム側駆動回路、７−１〜
７−３……上アーム側駆動回路、８……レベルシフト回
路、９−１〜９−３……過電流保護回路、10……モー
タ、11……制御回路、12……インバータIC、13……整流
回路、14……SiO₂酸化膜、15……支持台（ポリシリコ
ン）、19……温度検出回路、20……信号処理回路、21…
…基準電流設計回路、22,23−１〜23−３……FET、24−
１〜24−3,25−１〜25−３……バイポーラトランジス
タ、26……NAND回路、27……信号入力端子、28−1,28−
２……固定子、29……コイル、30……永久磁石、31……
シャフト、32……回転子、33……ホール素子、34……イ
ンバータICのパッケージ、35……シールドケーブル、36
……プリント基板、37−1,37−２……軸受け、38……イ
ンバータ上アーム側主回路、39……抵抗、40……端子、
41……過電流検出回路、42−１〜42−８……NOT回路、4
3……抵抗、45−１〜45−10……NAND回路、46−１〜46
−３……NOR回路、47……インバータ下アーム側主回
路、48−１〜48−５……信号入出力端子、49……保護回
路、50……リセット回路、51……信号分配回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者恩田謙一茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (56)参考文献特開昭63−80774（ＪＰ，Ａ) 特開昭63−249474（ＪＰ，Ａ) 特開昭63−124765（ＪＰ，Ａ) 特開昭53−78009（ＪＰ，Ａ) 実開昭57−69498（ＪＰ，Ｕ) 実開昭60−2390（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H02M 7/42 - 7/98 H02P 7/63

Claims

(57)【特許請求の範囲】

【請求項１】直流電源から電力の供給を受け、直流を交
流に変換する三相ブリッジインバータ回路において、前
記インバータを構成する６個のスイッチング素子と、６
個のダイオードと、前記各相のスイッチング素子の導
通、遮断状態を制御する駆動回路と、前記直流電源の低
電位側の電極を規準とした信号を前記スイッチング素子
のうち高電位側のスイッチング素子の主電極の一方を基
準とする信号に変換するレベルシフト手段と、前記スイ
ッチング素子の状態を検出する手段とを備え、少なくと
も前記６個のスイッチング素子のそれぞれが、誘電体に
より絶縁分離された半導体領域内に、お互いに他のスイ
ッチング素子と絶縁分離されて形成され、かつ、前記全
ての要素を一括してモノリシックICとしたことを特徴と
するインバータ回路。
【請求項２】前記直流電源の電圧が100V以上であること
を特徴とする特許請求の範囲第１項記載のインバータ回
路。
【請求項３】インバータ回路の温度を検出する手段をさ
らに備えることを特徴とする特許請求の範囲第１項また
は第２項記載のインバータ回路。
【請求項４】前記スイッチング素子の状態を検出する手
段は、前述スイッチング素子のうち、少なくとも低電位
側の３個のスイッチング素子に通流する電流を検出する
ものであることを特徴とする特許請求の範囲第１項、第
２項または第３項記載のインバータ回路。
【請求項５】少なくとも４種類の信号を入力する端子
と、前記６個のスイッチング素子の導通、遮断状態を制
御する信号を、前記４種類の信号から形成する論理回路
とを備えることを特徴とする特許請求の範囲第１項ない
し第４項のうち１項記載のインバータ回路。
【請求項６】前記スイッチング素子はIGBT（Insulated
Gate Bipolar Transistor）であることを特徴とする特
許請求の範囲第１項ないし第５項のうち１項記載のイン
バータ回路。
【請求項７】前記６個のスイッチング素子のうち前記低
電位側の３個のスイッチング素子をPWM（パルス幅変調
方式）によって制御することを特徴とする特許請求の範
囲第１項ないし第６項のうち１項記載のインバータ回
路。
【請求項８】直流電源から電力の供給を受けるモータに
おいて、前記モータの内部に、１チツプに集積された３
相ブリッジインバータを備え、前記３相ブリッジインバ
ータにより、前記モータの回転数が制御されることを特
徴とするモータ。
【請求項９】前記３相ブリッジインバータが、前記特許
請求の範囲第１項ないし第７項のうち１項記載のインバ
ータ回路であることを特徴とする特許請求の範囲第８項
記載のモータ。
【請求項１０】直流電源から電力の供給を受け、モータ
を駆動するモノリシックIC（集積回路）において、前記
直流電源を接続する少なくとも２本の端子と、前記モー
タを制御する信号を入力する少なくとも４本の入力端子
と、前記モータと接続する３本の出力端子と、該モノリ
シックIC内部の状態を示す信号を出力する端子とを備え
ることを特徴とするモノリシックIC。