JP3411437B2 - 電力用半導体モジュール - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁ゲートバイポー
ラトランジスタ（以下IGBTという），バイポーラトラン
ジスタ，ＭＯＳトランジスタなどのブリッジ回路を構成
する複数の半導体素子を関連回路とともに組み込んで電
動機等の負荷を駆動するために使用される電力用半導体
モジュールに関する。

【０００２】

【従来の技術】電動機等の種々な負荷の駆動に用いられ
る上述のIGBT等の電力用半導体素子はパッケージに収納
した個別素子の形で装置類に組み入れるのが通例であっ
たが、４〜６個の電力用半導体素子を用いる二相や三相
のブリッジ回路装置ではこれら半導体素子をチップ状態
のままでヒートシンクないしそれと熱的に密に結合した
絶縁基板に実装した上でケースに収納したいわゆるモジ
ュールの形に纏めるのが全体サイズの小形化と放熱の向
上の両面で有利である。さらに、最近では電力用半導体
素子だけでなくその駆動回路等の関連回路を一括して作
り込んだ集積回路チップもこのモジュールに組み入れて
しまう傾向が顕著になっている。本発明はこのように複
数個の電力用半導体素子を関連回路とともに組み込んで
なる半導体モジュールに関し、図２はその従来の代表例
を示すものである。

【０００３】図２に示すモジュール70は６個のIGBT10を
含む三相ブリッジ回路を関連回路とともにケース60に組
み込んでなり、図の左側の電源１から直流電圧をその正
負の入力端子ＰとＮに受けて図の右側の３個の出力端子
ＵとＶとＷに接続された交流電動機等の負荷２を図の下
側のマイクロコンピュータ等である制御装置３による指
令に応じて駆動する小形の電力用インバータ装置であ
る。

【０００４】ブリッジ回路の上アームと下アームの各３
個の半導体素子10であるIGBTは電流検出用の補助エミッ
タ10ａを備え、かつインバータ装置用であるからそれぞ
れにフリーホイーリングダイオード11が逆並列接続され
る。これらの半導体素子10とダイオード11はヒートシン
クやそれと熱的に密に結合されたセラミック基板上にチ
ップ状態のまま実装され、それら相互間や端子との接続
に必要な配線導体40とともにプラスチックの枠状のケー
ス60の中に収納され，さらにエポキシ樹脂等の注形成形
により一体化された頑丈な構造のモジュール70とされ
る。なお、図では入出力端子類が図示の都合からケース
60の側方に突出した形で示されているが、実際にはケー
ス60の上面側から導出されるのがふつうである。

【０００５】複数個の電力用半導体素子10の制御等に関
連する回路も制御回路80として単一チップの集積回路に
まとめてこのモジュール70のケース60の中に組み込まれ
る。この制御回路80は上アーム側と下アーム側の各半導
体素子10にそれぞれ対応する駆動保護回路81と82を含
み、制御装置３とバス3aと端子群Tcを介して接続され、
制御装置３から三相用の出力端子 U,V,Wに対する３個の
制御信号 u,v,wを受けて駆動保護回路81や82から対応す
る半導体素子10に駆動指令Sdを発し、かつ半導体素子10
の補助エミッタ10ａによる電流信号Siを駆動保護回路81
や82に受けて異常発生時には駆動指令Sdを停止して半導
体素子10を保護するとともに制御装置３に警告信号Saを
送る役目を果たす。

【０００６】この制御回路80の本体部は通例のように低
圧の電源電圧Edを与えて動作させることでよく、この本
体部の接地電位Eeは図示のように電力用ブリッジ回路の
負側入力端子Ｎと同じ電位におくのがよい。しかし、駆
動保護回路81や82は対応する半導体素子10と同電位上で
動作させる必要があるので、それらに半導体素子10のエ
ミッタ電位が電位伝達線42を介してそれぞれ与えられ
る。上アーム側の３個の半導体素子10は互いに異なるエ
ミッタ電位上で動作するので, 対応する駆動保護回路81
には給電線41を介して電源電圧Eu,Ev,Ewが個別に与えら
れ、下アーム側の３個の半導体素子10はすべて同じエミ
ッタ電位上で動作するので, 対応する駆動保護回路82に
は給電線41を介して電源電圧Ecが共通に与えられる。上
アーム側の電源電圧Eu,Ev,Ewとしてはブリッジ回路の正
側入力端子Ｐと同程度の高電圧側をそれぞれ基準電位と
する電圧が必要になる。

【０００７】

【発明が解決しようとする課題】上述のような従来のモ
ジュール70は個別素子で構成する場合よりサイズおよび
コストの両面で大幅な合理化が可能な利点を有するが、
その実用化が進展するに連れてコスト面や性能面で問題
を抱えていることが判明してきた。コスト面での最大の
問題点は制御回路80のチップサイズの縮小が困難なため
高価につくことであり、その原因は制御回路80にその本
体部と前述のように動作電位が異なる駆動保護回路81や
82, とくに前者を作り込む際の接合分離のために広いチ
ップ面積を割かねばならない点にある。すなわち、これ
らの回路自体をいかに高集積化して見ても接合分離に必
要な面積が不変なのでチップサイズはある限度以下に縮
小しなくなり, コスト低減効果が充分得られなくなるか
らである。

【０００８】コスト面での次の問題点はブリッジ回路を
構成する複数の半導体素子10と制御回路80との間の信号
線50, および制御回路80に対する給電線41や電位伝達線
42の本数が多くて、それらの接続作業に手間が掛かるこ
とである。とくに、最近では半導体素子10に対する保護
レベルの向上が要求されており、過電流保護のほかに短
絡保護, 過熱保護等を施そうとすると信号線50の本数が
それに応じて増加してくるので、それだけ余分に手間が
掛かるだけでなく、内部接続線を余り錯綜させないよう
にするには, ケース60のサイズ, 従ってモジュール70の
サイズも大きくする必要が生じてくる。

【０００９】性能面の問題点は信号線50へのノイズの侵
入や信号の相互干渉による誤動作が生じやすい点にあ
る。すなわち、信号線50にはモジュール70の構造上から
最短の長さが必要なので若干ともノイズを拾うことは避
けられず、しかも駆動指令Sdや電流信号Siはいずれも鋭
いパルス状の信号で, かつ信号線50の本数が多くなると
錯綜しやすく, 従って相互干渉を起こしやすくなるから
である。ノイズや信号の相互干渉の悪影響を避けるには
信号線50や制御回路80のチップに対し静電遮蔽を施すの
が非常に有効であるが、もちろんサイズとコストの両面
でそれだけ不利になることは避け難い。

【００１０】かかる問題点の所在に立脚して、本発明の
課題は電力ブリッジ回路用の半導体モジュールがもつ前
述の特長をそのまま生かしながらそれをコスト面と性能
面で改善することにある。

【００１１】

【課題を解決するための手段】本発明によれば上記の課
題は、電力用半導体素子ごとに分離された複数の素子チ
ップと，各半導体素子に対応して設けられそれに応じた
電位上で動作する駆動回路をそれぞれ集積化してなる複
数の駆動チップと，これら駆動チップに対して共通に設
けられ駆動チップの動作に関連する信号をその動作電位
に適合するよう処理する集積回路としてなる信号処理チ
ップと，複数の半導体素子に対する配線導体と，複数の
駆動チップと信号処理チップを相互に接続する信号線と
を共通のケースに収納し、駆動チップはブリッジ回路内
のすべての半導体素子について同じ回路構成として素子
チップに対してそれと同じ電位上で動作させ、高電圧側
である上アームの半導体素子に対応する駆動チップのみ
と信号処理チップとの間で伝達する信号の電位整合のた
めに信号処理チップにレベルシフト回路を組み込んでな
る半導体モジュールにより達成される。

【００１２】本発明によるこの半導体モジュールでは図
２で説明した従来の１チップ構成の制御回路80がもって
いた機能を上記構成にいう駆動チップと信号処理チップ
とに分けて受け持たせ、かつ駆動チップを半導体素子ご
とに設けてそれと同じ電位で動作させる。従って、本発
明では従来の制御回路チップのように内部で本体部と駆
動保護回路との間を接合分離する必要がなくなり、駆動
チップおよび信号処理チップをそれぞれ高集積化してチ
ップサイズの縮小によりコストを低減できる。さらに、
本発明では駆動チップに半導体素子に対する従来より高
度な保護機能をもたせても信号処理チップとの間で信号
をやりとりする必要性が減少するので、信号線の本数を
最低限で済ませてモジュールの内部配線の簡単化により
コストを低減するとともに，ノイズの侵入や信号の相互
干渉による誤動作発生のおそれを減少させて性能を向上
することができる。

【００１３】なお、駆動チップには各半導体素子に対す
る駆動回路のほかに保護回路を組み込んで異常発生時に
半導体素子を保護するとともに，信号線を介して異常発
生を示す異常信号を信号処理チップに送らせるのがよ
い。ブリッジ回路では半導体素子に対してフリーホイー
リングダイオードを逆並列接続する必要があるから、そ
のチップを素子チップに極力近接させて配置するのが有
利である。

【００１４】また、ブリッジ回路を構成する各半導体素
子用の駆動チップに対する給電線は上アーム側では駆動
チップごとに個別に，下アーム側では複数個の駆動チッ
プに対して共通にそれぞれ設けるのが合理的である。本
発明では駆動チップをブリッジ回路内の対応する各半導
体素子と同じ電位上で動作させるから、それと信号処理
チップの間で信号を交換するには信号の電位を整合させ
る必要があり、このために信号処理チップに各半導体素
子の動作電位を電位伝達線を介して伝達するのがよい。
この電位伝達線は上アーム側の各半導体素子について個
別に，下アーム側の複数個の半導体素子について共通に
それぞれ設けるのが有利である。

【００１５】

【発明の実施の形態】以下、図１の回路図を参照して本
発明の望ましい実施形態を説明する。図１の図２と対応
する部分に同じ符号が付けられているので、重複部分に
対する説明は適宜処理することとする。なお、この図１
の例では図２と同様にブリッジ回路を構成する電力用半
導体素子をIGBTとするが、本発明はもちろんそれがバイ
ポーラトランジスタやＭＯＳトランジスタ等である場合
にも適用できる。

【００１６】三相ブリッジ回路の下アームと上アーム用
の各３個の電力用半導体素子の素子チップ10は放熱用の
ヒートシンクと熱的に密に結合された金属基板やセラミ
ック基板の適所に分布してチップ実装され、それらとふ
つうは別チップであるフリーホイーリングダイオード11
は各素子チップ10の近傍に同様にチップ実装されかつそ
れとボンディング等の手段で逆並列接続される。６個の
素子チップ10は通例のようにふつう銅のバーである配線
導体40を介して正負１対の入力端子 P,Nおよび３個の出
力端子 U,V,Wと強固に接続され、上下アームの対応する
素子チップ10も配線導体40を介して相互に接続される。

【００１７】本発明では図でブロックにより示す駆動チ
ップ20を素子チップ10ごとに設けてそれと同じ電位上で
動作させる。駆動チップ20は対応する半導体素子のゲー
トを操作する駆動回路を組み込んだ集積回路であるが、
図の実施形態ではこのほかに保護回路を組み込んで各素
子チップ10にできるだけ近接してチップ実装した上でそ
の半導体素子のゲートおよび補助エミッタ10ａと接続す
ることにより、半導体素子のゲートを駆動する役目およ
び過電流や負荷短絡等の異常が発生した場合に必要な緊
急停止等の保護動作を行なう役目を兼ねさせる。

【００１８】この駆動チップ20はすべての半導体素子に
対してもちろん同じ回路構成とすることでよいが、ブリ
ッジ回路の複数の半導体素子は上アーム側と下アーム側
とで動作電位が異なってくるので、図のように上アーム
側の３個の駆動チップ20には個別の給電線41を介して給
電電圧Eu,Ev,Ewをそれぞれ与え, 下アーム側の３個の駆
動チップ20には共通の給電線41を介して給電電圧Ecを与
える。これらの電圧はいずれも数〜十数Ｖの低電圧でよ
い。さらに、各駆動チップ20を対応する半導体素子と同
じ電位上で動作させるためにそのエミッタの電位が駆動
チップ20に対し上アーム側では個別に, 下アーム側では
共通にそれぞれ与えられる。

【００１９】信号処理チップ30は複数の駆動チップ20に
対して共通に設けられる単一の集積回路チップであり、
複数の素子チップ10と駆動チップ20とともにモジュール
70のケース60内に収納されて、制御装置３にバス3aと端
子群Tcを介して接続される。この信号処理チップ30は制
御装置３から制御信号 u,v,wを受けてそれに基づいた駆
動指令Sdを信号線50を介して複数の駆動チップ20に分配
し, かつ異常発生時に駆動チップ20から異常信号Saを受
けて駆動指令Sdを停止ないし変更するとともに制御装置
３にそれを警告信号Saとして伝える動作をするが、さら
に駆動指令Sdや異常信号Saを高電圧側である上アーム側
の半導体素子に対応する駆動チップ20と交換する際に必
要な電位レベル上の整合をとるためにレベルシフト回路
がこれに組み込まれる。

【００２０】信号処理チップ30は低圧の電源電圧Edを受
けブリッジ回路の負側入力端子Ｎと同じ接地電位Eeで動
作するが、上述のレベルシフト回路に関連して上アーム
側の各半導体素子の基準動作電位であるエミッタ電位を
電位伝達線42を介して個別に受けるようになっている。
なお、低電圧の下アーム側では半導体素子がいずれも負
側入力端子Ｎと同じ共通電位上で動作するから、駆動指
令Sdや異常信号Sa用にレベルシフト回路を信号処理チッ
プ30に組み込む必要はない。従って、それらのエミッタ
電位も信号処理チップ30に対し与える必要はとくにな
く、図示の例でも電位伝達線が省略されており、信号電
位の安定化のためにこれを設ける場合でも下アーム側の
複数の半導体素子について共通に設けることでよい。な
お、レベルシフト回路は通例の抵抗分圧回路とその低圧
側や高圧側に直列接続された指令や信号を受けてオンオ
フするトランジスタで構成することでよい。

【００２１】本発明では以上に説明した複数の素子チッ
プ10および駆動チップ20と単一の信号処理チップ30とを
接続導体40や信号線50等とともに共通のケース60に収納
し,かつ樹脂注形を施すことにより一体化された強固な
半導体モジュール70とする。このモジュール70は素子チ
ップ10に負荷２の駆動に適する電圧定格と電流定格を与
えることにより広い用途に適用でき、駆動チップ20や信
号処理チップ30はほぼ同じ回路構成で種々な負荷２の駆
動に対応できる。モジュール70の用途や負荷の種類に細
かく合わせた制御の内容や形態は制御装置３にマイクロ
コンピュータを用いてソフトウエアの形で装荷するのが
実際面で有利である。

【００２２】以上の本発明による半導体モジュール70で
は、駆動チップ20を素子チップ10と同じ電位上で動作さ
せるので接合分離を施す必要なくそれを高集積化により
小形かつ安価に製造でき、信号処理チップ30もレベルシ
フト回路部に接合分離を施すだけでほぼ同様に高集積化
によってコストを低減できる。また、駆動チップ20に高
度な保護機能をもたせた場合でも、信号処理チップ20に
異常発生の有無や異常の種類を表す論理信号である異常
信号Saを伝達すればよいので、信号線50の本数を最低限
で済ませるとともに指令や信号の相互干渉やノイズの侵
入により誤動作が発生するおそれを大幅に減少させるこ
とができる。本発明では信号線50や前述の電位伝達線42
にプリント板の配線導体を用いてモジュール70の組み立
てに要するコストを低減することができる。

【００２３】

【発明の効果】本発明の電力用半導体モジュールでは、
ブリッジ回路を構成する複数の半導体素子ごとに分離さ
れた素子チップと，素子チップに対応して設けられそれ
と同じ電位上で動作する駆動回路を集積化してなる駆動
チップと，これら駆動チップに対し共通に設けられそれ
に関連する信号をその動作電位に適合するよう処理する
集積回路としてなる信号処理チップと，複数の半導体素
子に対する配線導体と，複数の駆動チップと信号処理チ
ップの間を相互接続する信号線を共通のケースに収納
し、駆動チップはブリッジ回路内のすべての半導体素子
について同じ回路構成として素子チップに対してそれと
同じ電位上で動作させ、高電圧側である上アームの半導
体素子に対応する駆動チップのみと信号処理チップとの
間で伝達する信号の電位整合のために信号処理チップに
レベルシフト回路を組み込んでなることにより、次の効
果を挙げることができる。

【００２４】(a) 駆動チップをブリッジ回路内の半導体
素子ごとに設けてそれと同じ電位で動作させるので内部
に接合分離構造を作り込む必要がなく、高集積化により
駆動チップを小形化しかつコストを低減できる。

【００２５】(b) 信号処理チップに組み込むべき回路の
規模が従来よりずっと小さくなり，かつ接合分離構造は
レベルシフト回路部分に必要になるだけなので、高集積
化によるそのチップサイズの縮小とコストの低減によっ
てモジュールの全体サイズを小形化し製造コストを低減
できる。

【００２６】(c) 駆動チップに半導体素子に対する保護
機能を組み込んでも異常信号を論理信号の形で信号処理
チップに与えればよいので、ノイズの侵入や信号線間の
相互干渉による半導体素子の誤動作のおそれが従来より
格段に減少し、さらに高度な保護機能をもたせても信号
処理チップとの間の信号線の本数をとくに増す必要がな
いのでモジュールの内部配線を簡単化して製造コストを
低減できる。

【００２７】(d) 信号処理チップにレベルシフト機能を
もたせてブリッジ回路の高電圧側の駆動チップと交換す
る信号の電位を整合させるので、フォトカプラを用いる
信号伝達方式よりモジュールの内部構造を簡単化してコ
ストを低減できる。

【００２８】なお、本発明の実施に際して駆動チップを
すべて同じ回路構成とし，かつ素子チップに近接して配
置する実施形態はモジュールのコストを低減しかつサイ
ズを縮小できる利点を有する。駆動チップに半導体素子
に対する保護機能を組み込む実施形態は信号処理チップ
との動作上の連繋を論理信号の形の異常信号を介してと
ることにより、ノイズ侵入に対する抵抗力を高めかつ駆
動指令との相互干渉を減少させてモジュールの動作信頼
性を向上させる効果を有する。

【図面の簡単な説明】

【図１】本発明の電力用半導体モジュールの一実施形態
を示す回路図である。

【図２】従来の電力用半導体モジュールの回路図であ
る。

【符号の説明】

１ モジュールが受ける直流電源 ２ モジュールが駆動する負荷 ３ 制御装置 10 素子チップないしは電力用半導体素子 11 フリーホイーリングダイオード 20 駆動チップ 30 信号処理チップ 40 配線導体 41 駆動チップに対する電源線 42 信号処理チップへの電位伝達線 50 信号線 60 モジュールのケース 70 電力用半導体モジュール Ec 下アーム側の駆動チップに対する共通給電
電圧 Ed 信号処理チップに対する給電電圧 Eu,Ev,Ew 上アーム側の駆動チップに対する個別給電
電圧 N,P モジュールの入力端子 Sa 異常信号 Sd 駆動指令 U,V,W モジュールの出力端子 u,v,w モジュールに対する制御信号

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−9653（ＪＰ，Ａ) 特開 平６−169578（ＪＰ，Ａ) 特開 平６−5847（ＪＰ，Ａ) 特開 平４−308475（ＪＰ，Ａ) 特開 平３−270677（ＪＰ，Ａ)

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】ブリッジ回路を構成する複数の電力用半導
   体素子を関連回路とともに組み込んでなるモジュールで
   あって、半導体素子ごとに分離された複数の素子チップ
   と、各半導体素子に対応して設けられそれに応じた電位
   上で動作する駆動回路をそれぞれ集積化してなる複数の
   駆動チップと、これらの駆動チップに対して共通に設け
   られ駆動チップに関連する信号をその動作電位に適合す
   るよう処理する集積回路としてなる信号処理チップと、
   複数の半導体素子に対する配線導体と、複数の駆動チッ
   プと信号処理チップの間を相互接続する信号線とを共通
   のケースに収納し、複数の駆動チップをすべて同回路に
   構成して対応する半導体素子の素子チップに対してそれ
   と同じ電位上で動作させ、信号処理チップの中にブリッ
   ジ回路の上アーム側の半導体素子に対応する駆動チップ
   のみとの間の信号線に対するレベルシフト回路を組み込
   むようにしたことを特徴とする電力用半導体モジュー
   ル。
2. 【請求項２】請求項１に記載のモジュールにおいて、駆
   動チップに対し電源電圧を供給する給電線をブリッジ回
   路の上アーム側では駆動チップごとに個別に設け，下ア
   ーム側では複数の駆動チップに対して共通に設けるよう
   にしたことを特徴とする電力用半導体モジュール。
3. 【請求項３】請求項１に記載のモジュールにおいて、駆
   動チップに対応する半導体素子に異常が発生したときに
   それを保護する保護回路を駆動回路とともに組み込み、
   信号線を介し信号処理チップから駆動チップに駆動指令
   を送り，駆動チップから信号処理チップに異常の発生を
   示す異常信号を送るようにしたことを特徴とする電力用
   半導体モジュール。
4. 【請求項４】請求項１に記載のモジュールにおいて、駆
   動チップを対応する半導体素子と同じ基準電位上で動作
   させるとともに、信号処理チップに対しこの電位を伝え
   る電位伝達線をブリッジ回路の上アーム側では各半導体
   素子について個別に設け、下アーム側では複数の半導体
   素子について共通に設けるようにしたことを特徴とする
   電力用半導体モジュール。
5. 【請求項５】請求項１に記載のモジュールにおいて、素
   子チップに付随して半導体素子に対して逆並列接続され
   るフリーホイーリングダイオードのチップを配置するよ
   うにしたことを特徴とする電力用半導体モジュール。