JPH09233853A - 電力用半導体モジュール - Google Patents

Abstract

(57)【要約】 【課題】ブリッジ回路の複数個の電力用半導体素子を関
連回路とともに組み込むモジュール70をコスト面および
性能面で改善する。 【解決手段】各半導体素子ごとに分離された複数の素子
チップ10と，それに対応して設けられ同じ電位上で動作
する駆動回路や保護回路を集積化した複数の駆動チップ
20と，それらに対し共通に設けられ駆動チップ20に関連
する信号類をその動作電位に適合するよう処理する集積
回路としてなる信号処理チップ30と，複数の半導体素子
に対する配線導体40と，駆動チップ20と信号処理チップ
30とを相互接続する信号線50とを共通のケース60に収納
してモジュール70とすることにより、駆動チップ20や信
号処理チップ30の接合分離構造を省略ないし簡単化して
チップサイズの縮小とコストの低減を図り，信号線50へ
のノイズ侵入や信号間の相互干渉を減少させてモジュー
ル70の動作信頼性を向上させる。

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は絶縁ゲートバイポー
ラトランジスタ（以下IGBTという），バイポーラトラン
ジスタ，ＭＯＳトランジスタなどのブリッジ回路を構成
する複数の半導体素子を関連回路とともに組み込んで電
動機等の負荷を駆動するために使用される電力用半導体
モジュールに関する。

【従来の技術】電動機等の種々な負荷の駆動に用いられ
る上述のIGBT等の電力用半導体素子はパッケージに収納
した個別素子の形で装置類に組み入れるのが通例であっ
たが、４〜６個の電力用半導体素子を用いる二相や三相
のブリッジ回路装置ではこれら半導体素子をチップ状態
のままでヒートシンクないしそれと熱的に密に結合した
絶縁基板に実装した上でケースに収納したいわゆるモジ
ュールの形に纏めるのが全体サイズの小形化と放熱の向
上の両面で有利である。さらに、最近では電力用半導体
素子だけでなくその駆動回路等の関連回路を一括して作
り込んだ集積回路チップもこのモジュールに組み入れて
しまう傾向が顕著になっている。本発明はこのように複
数個の電力用半導体素子を関連回路とともに組み込んで
なる半導体モジュールに関し、図２はその従来の代表例
を示すものである。図２に示すモジュール70は６個のIG
BT10を含む三相ブリッジ回路を関連回路とともにケース
60に組み込んでなり、図の左側の電源１から直流電圧を
その正負の入力端子ＰとＮに受けて図の右側の３個の出
力端子ＵとＶとＷに接続された交流電動機等の負荷２を
図の下側のマイクロコンピュータ等である制御装置３に
よる指定に応じて駆動する小形の電力用インバータ装置
である。ブリッジ回路の上アームと下アームの各３個の
半導体素子10であるIGBTは電流検出用の補助エミッタ10
ａを備え、かつインバータ装置用であるからそれぞれに
フリーホイーリングダイオード11が逆並列接続される。
これらの半導体素子10とダイオード11はヒートシンクや
それと熱的に密に結合されたセラミック基板上にチップ
状態のまま実装され、それら相互間や端子との接続に必
要な配線導体40とともにプラスチックの枠状のケース60
の中に収納され，さらにエポキシ樹脂等の注形成形によ
り一体化された頑丈な構造のモジュール70とされる。な
お、図では入出力端子類が図示の都合からケース60の側
方に突出した形で示されているが、実際にはケース60の
上面側から導出されるのがふつうである。複数個の電力
用半導体素子10の制御等に関連する回路も制御回路80と
して単一チップの集積回路にまとめてこのモジュール70
のケース60の中に組み込まれる。この制御回路80は上ア
ーム側と下アーム側の各半導体素子10にそれぞれ対応す
る駆動保護回路81と82を含み、制御装置３とバス3aと端
子群Tcを介して接続され、制御装置３から三相用の出力
端子 U,V,Wに対する３個の制御信号 u,v,wを受けて駆動
保護回路81や82から対応する半導体素子10に駆動指令Sd
を発し、かつ半導体素子10の補助エミッタ10ａによる電
流信号Siを駆動保護回路81や82に受けて異常発生時には
駆動指令Sdを停止して半導体素子10を保護するとともに
制御装置３に警告信号Saを送る役目を果たす。この制御
回路80の本体部は通例のように低圧の電源電圧Edを与え
て動作させることでよく、この本体部の接地電位Eeは図
示のように電力用ブリッジ回路の負側入力端子Ｎと同じ
電位におくのがよい。しかし、駆動保護回路81や82は対
応する半導体素子10と同電位上で動作させる必要がある
ので、それらに半導体素子10のエミッタ電位が電位伝達
線42を介してそれぞれ与えられる。上アーム側の３個の
半導体素子10は互いに異なるエミッタ電位上で動作する
ので, 対応する駆動保護回路81には給電線41を介して電
源電圧Eu,Ev,Ewが個別に与えられ、下アーム側の３個の
半導体素子10はすべて同じエミッタ電位上で動作するの
で, 対応する駆動保護回路82には給電線41を介して電源
電圧Ecが共通に与えられる。上アーム側の電源電圧Eu,E
v,Ewとしてはブリッジ回路の正側入力端子Ｐと同程度の
高電圧側をそれぞれ基準電位とする電圧が必要になる。

【発明が解決しようとする課題】上述のような従来のモ
ジュール70は個別素子で構成する場合よりサイズおよび
コストの両面で大幅な合理化が可能な利点を有するが、
その実用化が進展するに連れてコスト面や性能面で問題
を抱えていることが判明してきた。コスト面での最大の
問題点は制御回路80のチップサイズの縮小が困難なため
高価につくことであり、その原因は制御回路80にその本
体部と前述のように動作電位が異なる駆動保護回路81や
82, とくに前者を作り込む際の接合分離のために広いチ
ップ面積を割かねばならない点にある。すなわち、これ
らの回路自体をいかに高集積化して見ても接合分離に必
要な面積が不変なのでチップサイズはある限度以下に縮
小しなくなり, コスト低減効果が充分得られなくなるか
らである。コスト面での次の問題点はブリッジ回路を構
成する複数の半導体素子10と制御回路80との間の信号線
50, および制御回路80に対する給電線41や電位伝達線42
の本数が多くて、それらの接続作業に手間が掛かること
である。とくに、最近では半導体素子10に対する保護レ
ベルの向上が要求されており、過電流保護のほかに短絡
保護, 過熱保護等を施そうとすると信号線50の本数がそ
れに応じて増加してくるので、それだけ余分に手間が掛
かるだけでなく、内部接続線を余り錯綜させないように
するには, ケース60のサイズ, 従ってモジュール70のサ
イズも大きくする必要が生じてくる。性能面の問題点は
信号線50へのノイズの侵入や信号の相互干渉による誤動
作が生じやすい点にある。すなわち、信号線50にはモジ
ュール70の構造上から最短の長さが必要なので若干とも
ノイズを拾うことは避けられず、しかも駆動指令Sdや電
流信号Siはいずれも鋭いパルス状の信号で, かつ信号線
50の本数が多くなると錯綜しやすく, 従って相互干渉を
起こしやすくなるからである。ノイズや信号の相互干渉
の悪影響を避けるには信号線50や制御回路80のチップに
対し静電遮蔽を施すのが非常に有効であるが、もちろん
サイズとコストの両面でそれだけ不利になることは避け
難い。かかる問題点の所在に立脚して、本発明の課題は
電力ブリッジ回路用の半導体モジュールがもつ前述の特
長をそのまま生かしながらそれをコスト面と性能面で改
善することにある。

【課題を解決するための手段】本発明によれば上記の課
題は、電力用半導体素子ごとに分離された複数の素子チ
ップと，各半導体素子に対応して設けられそれに応じた
電位上で動作する駆動回路をそれぞれ集積化してなる複
数の駆動チップと，これら駆動チップに対して共通に設
けられ駆動チップの動作に関連する信号をその動作電位
に適合するよう処理する集積回路としてなる信号処理チ
ップと，複数の半導体素子に対する配線導体と，複数の
駆動チップと信号処理チップを相互に接続する信号線と
を共通のケースに収納してなる半導体モジュールにより
達成される。本発明によるこの半導体モジュールでは図
２で説明した従来の１チップ構成の制御回路80がもって
いた機能を上記構成にいう駆動チップと信号処理チップ
とに分けて受け持たせ、かつ駆動チップを半導体素子ご
とに設けてそれと同じ電位で動作させる。従って、本発
明では従来の制御回路チップのように内部で本体部と駆
動保護回路との間を接合分離する必要がなくなり、駆動
チップおよび信号処理チップをそれぞれ高集積化してチ
ップサイズの縮小によりコストを低減できる。さらに、
本発明では駆動チップに半導体素子に対する従来より高
度な保護機能をもたせても信号処理チップとの間で信号
をやりとりする必要性が減少するので、信号線の本数を
最低限で済ませてモジュールの内部配線の簡単化により
コストを低減するとともに，ノイズの侵入や信号の相互
干渉による誤動作発生のおそれを減少させて性能を向上
することができる。なお、駆動チップには各半導体素子
に対する駆動回路のほかに保護回路を組み込んで異常発
生時に半導体素子を保護するとともに，信号線を介して
異常発生を示す異常信号を信号処理チップに送らせるの
がよい。もちろんこの駆動チップはブリッジ回路内のす
べての半導体素子について同じ回路構成とし、素子チッ
プに極力近接させて配置するのが有利である。ブリッジ
回路では半導体素子に対してフリーホイーリングダイオ
ードを逆並列接続する必要があるから、そのチップも素
子チップに極力近接させて配置するのが有利である。ま
た、ブリッジ回路を構成する各半導体素子用の駆動チッ
プに対する給電線は上アーム側では駆動チップごとに個
別に，下アーム側では複数個の駆動チップに対して共通
にそれぞれ設けるのが合理的である。本発明では駆動チ
ップをブリッジ回路内の対応す各半導体素子と同じ電位
上で動作させるから、それと信号処理チップの間で信号
を交換するには信号の電位を整合させる必要があり、こ
のために信号処理チップに各半導体素子の動作電位を電
位伝達線を介して伝達するのがよい。この電位伝達線は
上アーム側の各半導体素子について個別に，下アーム側
の複数個の半導体素子について共通にそれぞれ設けるの
が有利である。また、高電圧側である上アームの半導体
素子に対応する駆動チップと信号処理チップとの間で伝
達する信号の電位整合のために信号処理チップにレベル
シフト回路を組み込むのが有利である。

【発明の実施の形態】以下、図１の回路図を参照して本
発明の望ましい実施形態を説明する。図１の図２と対応
する部分に同じ符号が付けられているので、重複部分に
対する説明は適宜処理することとする。なお、この図１
の例では図２と同様にブリッジ回路を構成する電力用半
導体素子をIGBTとするが、本発明はもちろんそれがバイ
ポーラトランジスタやＭＯＳトランジスタ等である場合
にも適用できる。三相ブリッジ回路の下アームと上アー
ム用の各３個の電力用半導体素子の素子チップ10は放熱
用のヒートシンクと熱的に密に結合された金属基板やセ
ラミック基板の適所に分布してチップ実装され、それら
とふつうは別チップであるフリーホイーリングダイオー
ド11は各素子チップ10の近傍に同様にチップ実装されか
つそれとボンディング等の手段で逆並列接続される。６
個の素子チップ10は通例のようにふつう銅のバーである
配線導体40を介して正負１対の入力端子 P,Nおよび３個
の出力端子 U,V,Wと強固に接続され、上下アームの対応
する素子チップ10も配線導体40を介して相互に接続され
る。本発明では図でブロックにより示す駆動チップ20を
素子チップ10ごとに設けてそれと同じ電位上で動作させ
る。駆動チップ20は対応する半導体素子のゲートを操作
する駆動回路を組み込んだ集積回路であるが、図の実施
形態ではこのほかに保護回路を組み込んで各素子チップ
10にできるだけ近接してチップ実装した上でその半導体
素子のゲートおよび補助エミッタ10ａと接続することに
より、半導体素子のゲートを駆動する役目および過電流
や負荷短絡等の異常が発生した場合に必要な緊急停止等
の保護動作を行なう役目を兼ねさせる。この駆動チップ
20はすべての半導体素子に対してもちろん同じ回路構成
とすることでよいが、ブリッジ回路の複数の半導体素子
は上アーム側と下アーム側とで動作電位が異なってくる
ので、図のように上アーム側の３個の駆動チップ20には
個別の給電線41を介して給電電圧Eu,Ev,Ewをそれぞれ与
え, 下アーム側の３個の駆動チップ20には共通の給電線
41を介して給電電圧Ecを与える。これらの電圧はいずれ
も数〜十数Ｖの低電圧でよい。さらに、各駆動チップ20
を対応する半導体素子と同じ電位上で動作させるために
そのエミッタの電位が駆動チップ20に対し上アーム側で
は個別に, 下アーム側では共通にそれぞれ与えられる。
信号処理チップ30は複数の駆動チップ20に対して共通に
設けられる単一の集積回路チップであり、複数の素子チ
ップ10と駆動チップ20とともにモジュール70のケース60
内に収納されて、制御装置３にバス3aと端子群Tcを介し
て接続される。この信号処理チップ30は制御装置３から
制御信号 u,v,wを受けてそれに基づいた駆動指令Sdを信
号線50を介して複数の駆動チップ20に分配し, かつ異常
発生時に駆動チップ20から異常信号Saを受けて駆動指令
Sdを停止ないし変更するとともに制御装置３にそれを警
告信号Saとして伝える動作をするが、さらに駆動指令Sd
や異常信号Saを高電圧側である上アーム側の半導体素子
に対応する駆動チップ20と交換する際に必要な電位レベ
ル上の整合をとるためにレベルシフト回路がこれに組み
込まれる。信号処理チップ30は低圧の電源電圧Edを受け
ブリッジ回路の負側入力端子Ｎと同じ接地電位Eeで動作
するが、上述のレベルシフト回路に関連して上アーム側
の各半導体素子の基準動作電位であるエミッタ電位を電
位伝達線42を介して個別に受けるようになっている。な
お、低電圧の下アーム側では半導体素子がいずれも負側
入力端子Ｎと同じ共通電位上で動作するから、駆動指令
Sdや異常信号Sa用にレベルシフト回路を信号処理チップ
30に組み込む必要はない。従って、それらのエミッタ電
位も信号処理チップ30に対し与える必要はとくになく、
図示の例でも電位伝達線が省略されており、信号電位の
安定化のためにこれを設ける場合でも下アーム側の複数
の半導体素子について共通に設けることでよい。なお、
レベルシフト回路は通例の抵抗分圧回路とその低圧側や
高圧側に直列接続された指令や信号を受けてオンオフす
るトランジスタで構成することでよい。本発明では以上
に説明した複数の素子チップ10および駆動チップ20と単
一の信号処理チップ30とを接続導体40や信号線50等とと
もに共通のケース60に収納し,かつ樹脂注形を施すこと
により一体化された強固な半導体モジュール70とする。
このモジュール70は素子チップ10に負荷２の駆動に適す
る電圧定格と電流定格を与えることにより広い用途に適
用でき、駆動チップ20や信号処理チップ30はほぼ同じ回
路構成で種々な負荷２の駆動に対応できる。モジュール
70の用途や負荷の種類に細かく合わせた制御の内容や形
態は制御装置３にマイクロコンピュータを用いてソフト
ウエアの形で装荷するのが実際面で有利である。以上の
本発明による半導体モジュール70では、駆動チップ20を
素子チップ10と同じ電位上で動作させるので接合分離を
施す必要なくそれを高集積化により小形かつ安価に製造
でき、信号処理チップ30もレベルシフト回路部に接合分
離を施すだけでほぼ同様に高集積化によってコストを低
減できる。また、駆動チップ20に高度な保護機能をもた
せた場合でも、信号処理チップ20に異常発生の旨や異常
の種類を表す論理信号である異常信号Saを伝達すればよ
いので、信号線50の本数を最低限で済ませるとともに指
令や信号の相互干渉やノイズの侵入により誤動作が発生
するおそれを大幅に減少させることができる。本発明で
は信号線50や前述の電位伝達線42にプリント板の配線導
体を用いてモジュール70の組み立てに要するコストを低
減することができる。

【発明の効果】本発明の電力用半導体モジュールでは、
ブリッジ回路を構成する複数の半導体素子ごとに分離さ
れた素子チップと，素子チップに対応して設けられそれ
と同じ電位上で動作する駆動回路を集積化してなる駆動
チップと，これら駆動チップに対し共通に設けられそれ
に関連する信号をその動作電位に適合するよう処理する
集積回路としてなる信号処理チップと，複数の半導体素
子に対する配線導体と，複数の駆動チップと信号処理チ
ップの間を相互接続する信号線を共通のケースに収納す
ることにより、次の効果を挙げることができる。 (a) 駆動チップをブリッジ回路内の半導体素子ごとに設
けてそれと同じ電位で動作させるので内部に接合分離構
造を作り込む必要がなく、高集積化により駆動チップを
小形化しかつコストを低減できる。 (b) 信号処理チップに組み込むべき回路の規模が従来よ
りずっと小さくなり，かつ接合分離構造はレベルシフト
回路部分に必要になるだけなので、高集積化によるその
チップサイズの縮小とコストの低減によってモジュール
の全体サイズを小形化し製造コストを低減できる。 (c) 駆動チップに半導体素子に対する保護機能を組み込
んでも異常信号を論理信号の形で信号処理チップに与え
ればよいので、ノイズの侵入や信号線間の相互干渉によ
る半導体素子の誤動作のおそれが従来より格段に減少
し、さらに高度な保護機能をもたせても信号処理チップ
との間の信号線の本数をとくに増す必要がないのでモジ
ュールの内部配線を簡単化して製造コストを低減でき
る。 (d) 信号処理チップにレベルシフト機能をもたせてブリ
ッジ回路の高電圧側の駆動チップと交換する信号の電位
を整合させるので、フォトカプラを用いる信号伝達方式
よりモジュールの内部構造を簡単化してコストを低減で
きる。なお、本発明の実施に際して駆動チップをすべて
同じ回路構成とし，かつ素子チップに近接して配置する
実施形態はモジュールのコストを低減しかつサイズを縮
小できる利点を有する。駆動チップに半導体素子に対す
る保護機能を組み込む実施形態は信号処理チップとの動
作上の連繋を論理信号の形の異常信号を介してとること
により、ノイズ侵入に対する抵抗力を高めかつ駆動指令
との相互干渉を減少させてモジュールの動作信頼性を向
上させる効果を有する。

【図面の簡単な説明】

【図１】本発明の電力用半導体モジュールの一実施形態
を示す回路図である。

【図２】従来の電力用半導体モジュールの回路図であ
る。

【符号の説明】

１ モジュールが受ける直流電源 ２ モジュールが駆動する負荷 ３ 制御装置 10 素子チップないしは電力用半導体素子 11 フリーホイーリングダイオード 20 駆動チップ 30 信号処理チップ 40 配線導体 41 駆動チップに対する電源線 42 信号処理チップへの電位伝達線 50 信号線 60 モジュールのケース 70 電力用半導体モジュール Ec 下アーム側の駆動チップに対する共通給電
電圧 Ed 信号処理チップに対する給電電圧 Eu,Ev,Ew 上アーム側の駆動チップに対する個別給電
電圧 N,P モジュールの入力端子 Sa 異常信号 Sd 駆動指令 U,V,W モジュールの出力端子 u,v,w モジュールに対する制御信号

Claims (7)

【特許請求の範囲】
1. 【請求項１】ブリッジ回路を構成する複数の電力用半導
   体素子を関連回路とともに組み込んでなるモジュールで
   あって、半導体素子ごとに分離された複数の素子チップ
   と、各半導体素子に対応して設けられそれに応じた電位
   上で動作する駆動回路をそれぞれ集積化してなる複数の
   駆動チップと、これらの駆動チップに対して共通に設け
   られ駆動チップに関連する信号をその動作電位に適合す
   るよう処理する集積回路としてなる信号処理チップと、
   複数の半導体素子に対する配線導体と、複数の駆動チッ
   プと信号処理チップの間を相互接続する信号線とを共通
   のケースに収納してなることを特徴とする電力用半導体
   モジュール。
2. 【請求項２】請求項１に記載のモジュールにおいて、駆
   動チップをブリッジ回路の複数の半導体素子についてす
   べて同回路に構成し、対応する半導体素子の素子チップ
   に対し近接させて配置してそれと同じ電位上で動作させ
   るようにしたことを特徴とする電力用半導体モジュー
   ル。
3. 【請求項３】請求項１に記載のモジュールにおいて、駆
   動チップに対し電源電圧を供給する給電線をブリッジ回
   路の上アーム側では駆動チップごとに個別に設け，下ア
   ーム側では複数の駆動チップに対して共通に設けるよう
   にしたことを特徴とする電力用半導体モジュール。
4. 【請求項４】請求項１に記載のモジュールにおいて、駆
   動チップに対応する半導体素子に異常が発生したときに
   それを保護する保護回路を駆動回路とともに組み込み、
   信号線を介し信号処理チップから駆動チップに駆動指令
   を送り，駆動チップから信号処理チップに異常の発生を
   示す異常信号を送るようにしたことを特徴とする電力用
   半導体モジュール。
5. 【請求項５】請求項１に記載のモジュールにおいて、駆
   動チップを対応する半導体素子と同じ基準電位上で動作
   させるとともに、信号処理チップに対しこの電位を伝え
   る電位伝達線をブリッジ回路の上アーム側では各半導体
   素子について個別に設け、下アーム側では複数の半導体
   素子について共通に設けるようにしたことを特徴とする
   電力用半導体モジュール。
6. 【請求項６】請求項１に記載のモジュールにおいて、信
   号処理チップの中にブリッジ回路の上アーム側の半導体
   素子に対応する駆動チップとの間の信号線に付随して信
   号に対するレベルシフト回路を組み込むようにしたこと
   を特徴とする電力用半導体モジュール。
7. 【請求項７】請求項１に記載のモジュールにおいて、素
   子チップに付随して半導体素子に対して逆並列接続され
   るフリーホイーリングダイオードのチップを配置するよ
   うにしたことを特徴とする電力用半導体モジュール。