JP5533068B2

JP5533068B2 - 半導体装置

Info

Publication number: JP5533068B2
Application number: JP2010058068A
Authority: JP
Inventors: 康佑小松
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2010-03-15
Filing date: 2010-03-15
Publication date: 2014-06-25
Anticipated expiration: 2030-03-15
Also published as: US20110222325A1; JP2011193646A; US9036388B2; DE102011004898A1

Description

この発明は、３レベルインバータや共振形インバータに用いる３レベル電力変換回路の半導体装置に関する。

図４に、従来の技術を用いた直流から交流に変換する３レベル３相インバータの回路例を示す。１、２が直列に接続された直流電源で、正極電位をＰ、負極電位をＮ、中性点電位をＭとしている。一般に直流電源を交流電源システムより構成する場合は、図示していないダイオード整流器で交流を全波整流し、大容量の電解コンデンサなどで平滑化する構成を用いることで可能である。

正極電位Ｐと負極電位Ｎとの間には、ダイオードを逆並列接続したＩＧＢＴの直列接続回路が３相分接続されている。即ち、Ｕ相用の直列接続回路６０はダイオード１２を逆並列接続したＩＧＢＴ１１からなる上アームとダイオード１４を逆並列接続したＩＧＢＴ１３からなる下アームとの直列接続回路で、Ｖ相用の直列接続回路６１はダイオード２２を逆並列接続したＩＧＢＴ２１からなる上アームとダイオード２４を逆並列接続したＩＧＢＴ２３からなる下アームとの直列接続回路で、Ｗ相用の直列接続回路６２はダイオード３２を逆並列接続したＩＧＢＴ３１からなる上アームとダイオード３４を逆並列接続したＩＧＢＴ３３からなる下アームとの直列接続回路で、それぞれ構成されている。

各相の直列接続回路の上アームと下アームの直列接続点と直流中性点電位Ｍとの間には、ダイオードを逆並列接続したＩＧＢＴを逆直列接続した交流スイッチが接続されている。即ち、Ｕ相用の直列接続回路６０の直列接続点と直流電源の中性点Ｍとの間には、ダイオード８２を逆並列接続したＩＧＢＴ８１からなる半導体装置６３のエミッタと、ダイオード８４を逆並列接続したＩＧＢＴ８３からなる半導体装置６４のエミッタとが接続された構成の交流スイッチ回路が接続されている。また、Ｖ相用の直列接続回路６１の直列接続点と直流電源の中性点Ｍとの間には、ダイオード８６を逆並列接続したＩＧＢＴ８５からなる半導体装置６５のエミッタと、ダイオード８８を逆並列接続したＩＧＢＴ８７からなる半導体装置６６のエミッタとが接続された構成の交流スイッチ回路が接続されている。また、Ｗ相用の直列接続回路６２の直列接続点と直流電源の中性点Ｍとの間には、ダイオード９０を逆並列接続したＩＧＢＴ８９からなる半導体装置６７のエミッタと、ダイオード９２を逆並列接続したＩＧＢＴ９１からなる半導体装置６８のエミッタとが接続された構成の交流スイッチ回路が接続されている。また、各直列接続回路６０、６１、６２の直列接続点はＵ相、Ｖ相およびＷ相の各交流出力となり、各々フィルタ用リアクトル７１、７２、７３を介して負荷７４に接続される。

この３相の回路構成とすることで、各直列接続回路６０、６１、６２の直列接続点は、正極電位Ｐ、負極電位Ｎ、および中性点電位Ｍを出力することが可能となるため、３レベルのインバータ出力となる。２レベルタイプのインバータに対して、3つの電圧レベルを持った高調波成分の少ない交流電圧が出力されることが特徴であり、出力フィルタ７１〜７３の小型化が可能となる。

この図４における３相分全てを１つに収納して３相用のモジュールとした半導体装置、あるいは１相分を１つに収納してモジュールとした半導体装置が実現されている。１相分を１つに収納してモジュールとした半導体装置の場合は、単相用として使用できるのは勿論のこと、複数個を用いて図４の３相インバータを構成させてもよい。図５は、図４の１相分を１つに収納した半導体装置を示しており、（ａ）がモジュールの外観、（ｂ）が内部の回路構成である。内蔵する半導体素子としては、ＩＧＢＴ１１、１３と、ダイオード１２、１４と、交流スイッチ１５である。端子１７が直流電源の正極電位Ｐに接続されるＣ１端子、端子１８が直流電源の中性点電位Ｍに接続されるＭ端子、端子１９が直流電源の負極電位Ｎに接続されるＥ２端子、端子１６が負荷に接続されるＥ１Ｃ２端子である。図５（ａ）において、３は半導体素子や配線部材を絶縁して設置する金属性のベース基板、４はモジュールの絶縁ケースで、ベース基板３は内部で発生した熱を冷却フィンへ伝達する役目も担っている。なお、ベース基板３としては、アルミニウム板上に絶縁層を形成したアルミ絶縁基板や、銅等の金属箔を接合したアルミナ、窒化アルミなどのセラミック基板を銅又は合金の板上へ搭載したものがあり、近年では銅又は合金の板を省き金属箔を接合しただけのセラミック基板等が用いられる。いずれの場合もベース基板３の裏面は金属が露出し、絶縁ケース４内部に搭載する半導体素子は前記金属と絶縁体で絶縁されている。また図５（ａ）において、端子Ｃ１、Ｍ、およびＥ２は、モジュール上に一列状に配置した構成としている。図６は、図５において使用される交流スイッチ１５の構成例である。図６（ａ）と図６（ｂ）の例では、通常のＩＧＢＴは逆耐圧が微小であるため、ＩＧＢＴとダイオードを直列接続して、逆方向の耐圧を確保している。図６（ａ）はダイオード４３を逆並列接続したＩＧＢＴ４１のエミッタと、ダイオード４４を逆並列接続したＩＧＢＴ４２のエミッタを接続して構成した交流スイッチの回路構成である。端子Ｋから端子Ｌへ電流を流す場合は、ＩＧＢＴ４１をオンさせ、ＩＧＢＴ４１→ダイオード４４の経路で流し、端子Ｌから端子Ｋへ電流を流す場合は、ＩＧＢＴ４２をオンさせ、ＩＧＢＴ４２→ダイオード４３の経路で、各々電流を流す。

図６（ｂ）はダイオード４３を逆並列接続したＩＧＢＴ４１のコレクタと、ダイオード４４を逆並列接続したＩＧＢＴ４２のコレクタを接続して構成した交流スイッチの回路構成である。端子Ｋから端子Ｌへ電流を流す場合は、ＩＧＢＴ４２をオンさせ、ダイオード４３→ＩＧＢＴ４２の経路で流し、端子Ｌから端子Ｋへ電流を流す場合は、ＩＧＢＴ４１をオンさせ、ダイオード４４→ＩＧＢＴ４１の経路で、各々電流を流す。

図６（ｃ）は逆方向の耐圧を備えたＩＧＢＴである逆阻止形ＩＧＢＴ４５、４６を逆並列接続して、交流スイッチを構成した例である。端子Ｋから端子Ｌへ電流を流す場合は逆阻止形ＩＧＢＴ４５をオンさせ、端子Ｌから端子Ｋへ電流を流す場合は逆阻止形ＩＧＢＴ４６をオンさせれば良い。（例えば、下記特許文献１参照。）
尚、交流スイッチとしてＩＧＢＴの逆直列回路や逆阻止形ＩＧＢＴの逆並列接続回路の例を示したが、ダイオードブリッジ回路とＩＧＢＴの組合せ回路や、その他の種類の半導体スイッチング素子でも実現可能である。

特開２００８−１９３７７９号公報

図６（ａ）のエミッタを共通接続としたＩＧＢＴを交流スイッチ１５とした図５の回路構成では、ＩＧＢＴ１１，ＩＧＢＴ１３をそれぞれ駆動するための２つの駆動電源と、ＩＧＢＴ４１とＩＧＢＴ４２を駆動するための２つの駆動電源の合計４つの駆動電源が必要となる。

一方、図６（ｂ）のコレクタを共通接続としたＩＧＢＴを交流スイッチ１５とした図５の回路構成では、ＩＧＢＴ１１のエミッタとＩＧＢＴ４２のエミッタが接続されてエミッタ電位が同電位となっているので、ＩＧＢＴ１１とＩＧＢＴ４２の駆動電源を共通とすることができ、ＩＧＢＴ１１とＩＧＢＴ４２を駆動する１つの駆動電源と、ＩＧＢＴ１３とＩＧＢＴ４１を駆動するための２つの駆動電源の合計３つの駆動電源に減らすことが可能である。駆動電源を減らすことで、インバータ自体の小型化、低価格化を図ることが可能となる。

しかしながら、図６（ｂ）のコレクタを共通接続としたＩＧＢＴを交流スイッチ１５とした図５の回路構成では、駆動電源を減らせる反面、交流スイッチ１５の部分で次の課題がある。

即ち、図４における３相分全てを１つに収納してモジュールとする、あるいは１相分を１つに収納してモジュールとした半導体装置は、いずれも製品が完成した時点で絶縁試験が行われる。絶縁試験とは、モジュールの主端子と、制御端子等モジュールの外部に突出している端子を交流電源の１端に接続し、ベース基板３の裏面に露出している金属を交流電源の他端に接続し、例えば３．０ｋＶの電圧を印加してモジュール内の半導体素子とベース基板３裏面の金属が導通しないことを確認する試験である。この絶縁試験について図７を用いて説明する。図７は、ベース基板として銅ベース8上のセラミック基板７を用いた例である。図７（ａ）に示すように、交流電源９から電流Ｉが加えられ端子側に正の電圧が印加された際に、セラミック基板７（点線で示す）上の回路パターン（図示せず）とセラミック基板７の裏面の銅ベース８との間に電荷が蓄えられる。ここで、交流スイッチ部分で銅ベース８との間で蓄えられる電荷としては、電流Ｉ_１のうち、ＩＧＢＴ４１のエミッタと銅ベースの間の容量成分Ｃ_１に加えられる充電電流Ｉ_１１により蓄えられる電荷Ｑ_１、電流Ｉ_２のうち、ＩＧＢＴ４２のエミッタと銅ベースの間の容量成分Ｃ_２に加えられる充電電流Ｉ_２１により蓄えられる電荷Ｑ_２、ダイオード４３を流れる電流Ｉ_３とダイオード４４を流れる電流Ｉ_４による充電電流Ｉ_３+Ｉ_４でカソードと銅ベースの間の容量成分Ｃ_３に蓄えられる電荷Ｑ_３の３つがある。

次に、図７（ｂ）に示すように、交流電源９から印加する電圧が低下するとセラミック基板７に蓄えられた電荷が放電される。この時、ＩＧＢＴ４１，４２の各エミッタと銅ベース間の容量成分Ｃ_１、Ｃ_２に蓄えられた電荷Ｑ_１，Ｑ_２による放電電流Ｉ_１１，Ｉ_２１は交流電源側へ流れていくが、コレクタと銅ベース間の容量成分Ｃ_３に蓄えられた電荷Ｑ_３による放電電流Ｉ_３＋Ｉ_４はダイオードに阻止され流れることができず放電されずに残る。このコレクタと銅ベース間の容量成分Ｃ_３に残った電荷Ｑ_３により、ＩＧＢＴ４１，４２のコレクタ−エミッタ間に大きな電位差が生じ、ＩＧＢＴ４１，４２が破壊にいたる場合がある。

また、図７の交流スイッチでは、ＩＧＢＴ４１のコレクタとＩＧＢＴ４２のコレクタが共通であるため、補助エミッタ６ｃ、６ｄが交流スイッチの両端に設けられることとなる。このため、補助エミッタ６ｃ、６ｄも用いて個別の素子評価を行おうとする時に、測定できる特性がＩＧＢＴ４１とダイオード４４及びＩＧＢＴ４２とダイオード４３といったＩＧＢＴとダイオードの総合した特性となってしまい、個別の素子評価が困難であるという課題がある。

この発明は、上述した従来技術による課題を解消するため、半導体装置の絶縁試験における破壊を防ぎ、半導体装置内の個別の素子評価を行えるようにすることを目的とする。

上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、以下の特徴を有する。電圧形の３レベルインバータに適用する半導体装置であって、ダイオードを逆並列接続し、直流回路の正極端子にコレクタが接続された第１のＩＧＢＴと、ダイオードを逆並列接続し、直流回路の負極端子にエミッタが接続される第２のＩＧＢＴとを備え、第１のＩＧＢＴのエミッタと第２のＩＧＢＴのコレクタとの接続点と、直流回路の正極端子と負極端子との間に設けられた中性点端子との間に接続される交流スイッチとを、１つのパッケージ内に収納した半導体モジュールにおいて、交流スイッチは、ダイオードを逆並列接続した第３のＩＧＢＴのコレクタとダイオードを逆並列接続した第４のＩＧＢＴのコレクタとを接続して構成し、第３のＩＧＢＴのコレクタと第４のＩＧＢＴのコレクタとの間に中間端子を設け、第１のＩＧＢＴから第４のＩＧＢＴが補助エミッタの端子を備え、第１のＩＧＢＴのコレクタと第２のＩＧＢＴのエミッタと中性点端子とが主端子であり、中間端子と第１のＩＧＢＴから第４のＩＧＢＴのゲートと補助エミッタとが主端子より小さい端子である。

また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、各ダイオードを逆並列接続した第１のＩＧＢＴから第４のＩＧＢＴを１相分のスイッチ回路とし、該１相分スイッチ回路を複数個１つのパッケージ内に収納することを特徴とする。

また、請求項３の発明にかかる半導体装置は、請求項１に記載の発明において、第１のＩＧＢＴから第４のＩＧＢＴのうち、エミッタ同士が共通の電位であるＩＧＢＴの補助エミッタの端子を共有することを特徴とする。

また、請求項４の発明にかかる半導体装置は、請求項１に記載の発明において、中間端子は、主端子及びゲートと補助エミッタの端子よりも低い位置にあることを特徴とする。

本発明にかかる半導体装置によれば、半導体装置の絶縁試験における破壊するおそれがなく、半導体装置内の個別の素子評価が行えるようになるという効果を奏する。

実施の形態１にかかる半導体装置を示す回路図である。実施の形態１にかかる半導体装置の試験状態を示す回路図である。実施の形態１にかかる半導体装置を示す側面図である。従来の３レベルインバータの回路図である。従来の半導体装置を示す構成図であり、（ａ）は外観を示す斜視図であり、（ｂ）は回路図である。従来の交流スイッチを示す回路図である。従来の絶縁試験を示す回路図である。

以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、実施の形態１にかかる半導体装置を示す回路図であり、図５（ｂ）に対応している。図１に示す半導体装置が図５（ｂ）と異なる点は、交流スイッチ１５として、ダイオード４３を逆並列接続したＩＧＢＴ４１のコレクタと、ダイオード４４を逆並列接続したＩＧＢＴ４２のコレクタを接続して構成し、更にＩＧＢＴ４１のコレクタとＩＧＢＴ４２のコレクタとの間に中間端子５を設けたことである。端子Ｍから端子Ｅ１Ｃ２へ電流を流す場合は、ＩＧＢＴ４２をオンさせ、ダイオード４３→ＩＧＢＴ４２の経路で流し、端子Ｅ１Ｃ２から端子Ｍへ電流を流す場合は、ＩＧＢＴ４１をオンさせ、ダイオード４４→ＩＧＢＴ４１の経路で、各々電流を流す。この電流を流す動作は、図５（ｂ）の回路図と同じである。なお、６ａ，６ｂ及び６ｃは、ＩＧＢＴ１１，ＩＧＢＴ１３及びＩＧＢＴ４１の補助エミッタである。ＩＧＢＴ４２の補助エミッタは、ＩＧＢＴ１１の補助エミッタ６ａで兼用できるため設けていない。この図１の回路構成を１相分として、モジュールとした半導体装置が構成できる。また、図１の回路構成を１相分として複数個を組み込み、例えば３相分を１つに収納してモジュールとした半導体装置が構成できる。

次に、半導体装置が完成した時点で行われる絶縁試験について説明する。図２は、モジュールの主端子と、制御端子等モジュールの外部に突出している端子を交流電源９の１端に接続し、ベース基板３の裏面に露出している金属を交流電源の他端に接続し、例えば３．０ｋＶの電圧を印加してモジュール内の半導体素子とベース基板３裏面の金属が導通しないことを確認する試験の一部を示した回路図である。図２では、図１の回路構成のうち、交流スイッチとなるＩＧＢＴ４１，ＩＧＢＴ４２，ダイオード４３及びダイオード４４の部分だけを示しているが、ＩＧＢＴ１１，ＩＧＢＴ１３、ダイオード１２及びダイオード１４の部分も同様に試験が行われる。この絶縁試験について図２を用いて説明する。図２は、ベース基板として銅ベース基板８上のセラミック基板７を用いた例である。図２（ａ）に示すように、交流電源９から電流Ｉが加えられ端子側に正の電圧が印加された際に、セラミック基板７（点線で示す）上の回路パターン（図示せず）とセラミック基板７の裏面の銅ベース８との間に電荷が蓄えられる。ここで、交流スイッチ部分で銅ベース８との間で蓄えられる電荷としては、電流Ｉ_１のうち、ＩＧＢＴ４１のエミッタと銅ベースの間の容量成分Ｃ_１に加えられる充電電流Ｉ_１１により蓄えられる電荷Ｑ_１、電流Ｉ_２のうち、ＩＧＢＴ４２のエミッタと銅ベースの間の容量成分Ｃ_２に加えられる充電電流Ｉ_２１により蓄えられる電荷Ｑ_２、ダイオード４３を流れる電流Ｉ_３とダイオード４４を流れる電流Ｉ_４と中間端子５を介して流れる電流Ｉ_５による充電電流Ｉ_３＋Ｉ_４＋Ｉ_５でカソードと銅ベースの間の容量成分Ｃ_３に蓄えられる電荷Ｑ_３の３つがある。

次に、図２（ｂ）に示すように、交流電源９から印加する電圧が低下するとセラミック基板７に蓄えられた電荷が放電される。この時、ＩＧＢＴ４１，４２の各エミッタと銅ベース間の容量成分Ｃ_１、Ｃ_２に蓄えられた電荷Ｑ_１、Ｑ_２による放電電流Ｉ_１１，Ｉ_２１は交流電源側へ流れていく。また、コレクタと銅ベース間の容量成分Ｃ_３に蓄えられた電荷Ｑ_３による放電電流Ｉ_３＋Ｉ_４＋Ｉ_５は中間端子５を介して交流電源側へ流れていく。このように、コレクタと銅ベース間の容量成分Ｃ_３に蓄えられた電荷Ｑ_３が放電されて残らないので、ＩＧＢＴ４１，４２のコレクタ−エミッタ間に大きな電位差が生じることがなく、ＩＧＢＴ４１，４２が破壊にいたることがなくなる。

また、図１において、ＩＧＢＴ４１のコレクタとＩＧＢＴ４２のコレクタ間に中間端子５を設けたことにより、ＩＧＢＴ４１、ダイオード４４、ＩＧＢＴ４２及びダイオード４３の素子特性を個別に測定することができ、個別の素子評価が行え、不具合時の原因究明が可能となる。

次に、図３は、半導体装置をインバータとして使用時の状態を示す側面図である。図３において、３は半導体素子や配線部材を絶縁して設置する金属性のベース基板で、内部で発生した熱を冷却フィンへ伝達する役目も担っている。ベース基板３としては、アルミニウム板上に絶縁層を形成したアルミ絶縁基板や、銅等の金属箔を接合したアルミナ、窒化アルミなどのセラミック基板を銅又は合金の板上へ搭載したものや、銅又は合金の板を省き金属箔を接合しただけのセラミック基板等を用いる。モジュールの絶縁ケース４の上面にはＵ相用の主端子となるＥ１Ｃ２であるＵ端子１６と、負極電位Ｎの主端子となるＥ２のＮ端子１９と、中性点電位Ｍの主端子となるＭのＭ端子１８と、正極電位Ｐの主端子となるＣ１のＰ端子１７がこの順に一列に配置されている。そして、絶縁ケース４のＰ端子１７側の側端には、ゲートと補助エミッタの端子２０が配置されている。１０は、制御回路等と接続するための配線基板である。制御回路との接続は、配線基板１０の他にブスバーや電線での接続でもよい。樹脂ケース４の他方の側端には、主端子及び端子２０より低い位置に中間端子５が設けられている。このような半導体装置の端子配置とすることで、次の効果を奏する。まず、Ｎ端子１９、Ｍ端子１８及びＰ端子１７がこの順で配置されることにより、Ｎ端子１９とＭ端子１８の間、Ｍ端子１８とＰ端子１７の間のそれぞれにコンデンサを接続配置しやすくなる。また、Ｕ端子１６と端子２０が離れることにより、出力端子を流れる主電流の端子２０への影響を小さくすることができる。また、中間端子５を主端子及び端子２０より低くすることにより、配線基板１０での接続配線の妨げになることがない。なお、主端子、端子２０及び中間端子５が対地に対する絶縁規格の絶縁距離を満たしており、端子２０と中間端子５は主端子よりも小さい。

以上のように、本発明にかかる半導体装置は、ダイオードを逆並列接続したＩＧＢＴを２個直列接続した直列接続回路と、ダイオードを逆並列接続したＩＧＢＴをコレクタ共通で２個直列接続した交流スイッチを１つのモジュールとして一体化したものであり、３レベルインバータ回路、３レベルコンバータ回路及び共振形回路などへの適用が可能である。

１、２直流電源
３ベース基板
４絶縁ケース
５中間端子
６ａ，６ｂ，６ｃ，６ｄ補助エミッタ
７セラミック基板
８銅ベース
９交流電源
１０配線基板
１１，１３，４１，４２ＩＧＢＴ
１２，１４，４３，４４ダイオード
１５交流スイッチ
１６Ｕ端子
１７Ｐ端子
１８Ｍ端子
１９Ｎ端子
２０端子

Claims

電圧形の３レベルインバータに適用する半導体装置であって、ダイオードを逆並列接続し、直流回路の正極端子にコレクタが接続された第１のＩＧＢＴと、ダイオードを逆並列接続し、直流回路の負極端子にエミッタが接続される第２のＩＧＢＴとを備え、第１のＩＧＢＴのエミッタと第２のＩＧＢＴのコレクタとの接続点と、直流回路の正極端子と負極端子との間に設けられた中性点端子との間に接続される交流スイッチとを、１つのパッケージ内に収納した半導体モジュールにおいて、交流スイッチは、ダイオードを逆並列接続した第３のＩＧＢＴのコレクタとダイオードを逆並列接続した第４のＩＧＢＴのコレクタとを接続して構成し、第３のＩＧＢＴのコレクタと第４のＩＧＢＴのコレクタとの間に中間端子を設け、第１のＩＧＢＴから第４のＩＧＢＴが補助エミッタの端子を備え、第１のＩＧＢＴのコレクタと第２のＩＧＢＴのエミッタと中性点端子とが主端子であり、中間端子と第１のＩＧＢＴから第４のＩＧＢＴのゲートと補助エミッタとが主端子より小さい端子であることを特徴とする半導体装置。
各ダイオードを逆並列接続した第１のＩＧＢＴから第４のＩＧＢＴを１相分のスイッチ回路とし、該１相分スイッチ回路を複数個１つのパッケージ内に収納することを特徴とする請求項１に記載の半導体装置。
第１のＩＧＢＴから第４のＩＧＢＴのうち、エミッタ同士が共通の電位であるＩＧＢＴの補助エミッタの端子を共有することを特徴とする請求項１に記載の半導体装置。
中間端子は、主端子及びゲートと補助エミッタの端子よりも低い位置にあることを特徴とする請求項１に記載の半導体装置。