JP6412612B2 - ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置 - Google Patents

ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置 Download PDF

Info

Publication number
JP6412612B2
JP6412612B2 JP2017098327A JP2017098327A JP6412612B2 JP 6412612 B2 JP6412612 B2 JP 6412612B2 JP 2017098327 A JP2017098327 A JP 2017098327A JP 2017098327 A JP2017098327 A JP 2017098327A JP 6412612 B2 JP6412612 B2 JP 6412612B2
Authority
JP
Japan
Prior art keywords
region
power module
metallized
metallization
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017098327A
Other languages
English (en)
Other versions
JP2017208547A (ja
Inventor
ディディエ・コッテット
フェリクス・トラウブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2017208547A publication Critical patent/JP2017208547A/ja
Application granted granted Critical
Publication of JP6412612B2 publication Critical patent/JP6412612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)

Description

本発明は、パワー半導体の実装分野に関する。本発明は、特に、パワーモジュールならびにパワーモジュールおよびキャパシタの配置に関する。
発明の背景
電気変換器では、転流ループの漂遊インダクタンスによってスイッチの間で電圧がオーバーシュートし、リンギングによるＥＭＩが発生し、スイッチング損失が増加する。さらに、ワイドバンドギャップ半導体パワーモジュールを用いた経験によると、電力回路のリンギングによってゲート回路に高周波数ノイズが生じることもあり、これによって、半導体スイッチの制御性が低下し、より精密なゲートドライバが必要になることが分かっている。パワーモジュールは転流ループの一部であってもよいため、その漂遊インダクタンスを最小限に抑えることが重要なことがある。
さらに、高速スイッチング半導体、特にワイドバンドギャップ半導体のためのパワーモジュールは、短かい電流立上り時間を扱うために低漂遊インダクタンス（１０ｎＨ未満）を有していなければならない。一方で、一般的なワイドバンドギャップ半導体の定格電流が低いと、通常、実用的な電流レベルに到達するために多数の半導体チップを電気的に並列接続することが必要になる。しかしながら、半導体チップを並列接続するには、チップの実装および信号のルーティングのためにさらにスペースが必要となり、そのため、漂遊インダクタンスが高くなることがある。
パワーモジュールの漂遊インダクタンスは、大部分はそのパワー端子の設計によって引き起こされ得る。その理由の１つは、入れ物（たとえば、Ｓｉゲルまたはエポキシ樹脂製）が設けられないことがあるパワー端子の外面部で、より大きな沿面距離および空間距離が必要になることである。しかしながら、パワーモジュールの内部構造が最適化されるにつれて、漂遊インダクタンスが低下し得る。
ＵＳ ２００５/００２４８０５ Ａ１は、パワー半導体モジュールのための低インダクタンスの回路配置に関し、端子ストリップラインおよびリボン接合を用いた低インダクタンスのパワーモジュールアセンブリについて説明している。
ＤＥ １０ ２０１４ １０２ ０１８ Ｂ３は、ワイヤボンドの特別な配置によって低い漂遊インダクタンスを有するパワーモジュールに関する。
パワー半導体モジュールに関するＵＳ５，７０５，８４８は、低インダクタンスでスペース効率の良い、フローティングプレートを用いた基板の相互接続方法について説明している。
ＵＳ ２００５/００２４８０５ Ａ１ ＤＥ １０ ２０１４ １０２ ０１８ Ｂ３ ＵＳ５，７０５，８４８
本発明の詳細
本発明の目的は、低漂遊インダクタンスのパワーモジュールを提供することである。
この目的は、独立請求項の主題によって達成される。さらなる例示的な実施形態は、従属請求項および以下の説明から明らかである。
本発明のある態様は、ハーフブリッジを設けるパワーモジュールに関する。パワーモジュールは、複数の半導体スイッチを電気的におよび機械的に相互接続する装置であり得る。通常、パワーモジュールは基板を備え、該基板は、半導体スイッチが接合される１面または両面に金属化層を有し得る。基板および１つ以上の金属化層は、ＤＢＣ（ダイレクトボンド銅）基板でもよい。さらに、パワーモジュールは端子を備えてもよく、これらの端子は金属化層に接合され得る。基板、半導体スイッチ、および端子は、入れ物に鋳込むことができる。
ハーフブリッジは電気回路でもよく、２つのＤＣ接続点の間で直列に接続されてその中間にＡＣ接続点を設ける２つのスイッチ素子を備える。ＤＣ接続点およびＡＣ接続点は、パワーモジュールの端子に電気的に接続され得る。各スイッチ素子は、並列に電気的に接続された１つ以上の半導体スイッチで構成し得る。
パワーモジュールは電気変換器で使用可能で、たとえば、ＤＣリンクまたは電気自動車のバッテリなどのバッテリに供給されるＤＣ電圧を整流し得る。インバータは、電気自動車のモータなどの電気モータに供給されるＡＣ電圧を生成することも可能である。パワーモジュールは、電気自動車、オートバイ、バス、オフロード建設車両、トラック、および充電所など、自動車関係の用途で使用し得る。
パワーモジュールは、１０Ａを超える電流を処理するようにできる。パワーモジュールは、１ｋＶより低い電圧を処理するようにされた低電圧モジュール、または、１ｋＶ〜３０ｋＶの間の電圧を処理するようにされた中間電圧モジュールでもよい。
本発明のある実施形態によると、パワーモジュールは、少なくとも１つの基板と、内側金属化領域と、２つの中間金属化領域と、２つの外側金属化領域とを備え、これらの各々は基板の縦方向に延在する。金属化領域は１つ以上の基板の１つの側に配置されてもよく、および/または、１つの金属化層によって設けられてもよい。なお、金属化領域は基板上で互いに切断されていてもよく、すなわち、金属化層において溝によって分離されていてもよい。しかしながら、２つの中間金属化領域および/または２つの外側金属化領域のように、金属化領域のなかには、パワーモジュール内でたとえばワイヤボンドを介して、電気的に相互接続されているものもあり得る。
２つの中間金属化領域は少なくとも１つの基板の横方向に対して内側金属化領域のそばに配置され、各外側金属化領域は横方向に対して２つの中間金属化領域のうちの１つのそばに配置されている。一般に、パワーモジュールは、内側、中間、および外側金属化領域が実質的に延在する縦方向と、これらの領域が並べて配置されている横方向とを有し得る。１つの外側金属化領域、１つの中間金属化領域、内側金属化領域、他の１つの中間金属化領域、および他の１つの外側金属化領域は、横方向にこの順番に配置され得る。
さらに、パワーモジュールは半導体スイッチの２つの内側の組を備える。半導体スイッチの各内側の組は、半導体スイッチの内側の組がハーフブリッジの第１の腕を形成するように、中間金属化領域に接合されて内側金属化領域に電気的に接続されている。パワーモジュールは半導体スイッチの２つの外側の組も備え、半導体スイッチの各外側の組は、半導体スイッチの外側の組がハーフブリッジの第２の腕を形成するように、外側金属化領域に接合されて中間金属化領域に電気的に接続されている。内側の組および/または外側の組からなる半導体スイッチは、内側金属化領域および/または対応する中間金属化領域とワイヤボンドを介して接続され得る。各内側および各外側の組の半導体スイッチは、金属化領域さらには電気接続（ワイヤボンドなど）を介して電気的に互いに並列に接続され得る。さらに、内側の組は互いに並列に接続され、外側の組は、外側金属化領域を互いに、および/または、中間金属化領域を互いに相互接続する更なる電気相互接続によって、並列に接続され得る。
半導体スイッチの各々は、たった１つのチップに設けられてもよく、および/または、たとえば、主にＳｉＣからなるワイドバンドギャップスイッチであってもよい。半導体スイッチは、ＩＧＢＴおよび/またはＭＯＳＦＥＴでもよい。
このように、２つのほぼ鏡像対称な半導体スイッチ/金属化領域の配置は形成され、これらは内側金属化領域を共有している。これにより、電気相互接続が少ない設計が可能で、電流のバランスを改善し得る。シミュレーションによって、対応する方法では、上で述べた配置と比べてパワーモジュールの内部漂遊インダクタンスが低下することが分かっている。そのような配置では、同一の（ただし、鏡像対称ではない）ユニットは並列にされている。
本発明のある実施形態によると、半導体スイッチの各内側の組および/または半導体スイッチの各外側の組は縦方向に延在する列に配置されている。したがって、基板に４列の半導体スイッチを設けてもよい。各列は、同じ数の半導体スイッチを備えてもよく、４つの半導体スイッチ（１つの列/組の各々）を横方向に一直線に並べてもよい。
本発明のある実施形態によると、パワーモジュールは隣に並べられた少なくとも２つの基板を備え、これらの基板は縦方向に続いている。内側金属化領域、中間金属化領域、および外側金属化領は、少なくとも２つの基板にわたって縦方向に分散および/または延在し得る。１つの基板上の各領域のある部分は、ワイヤボンドを介して隣の基板上の別の部分に電気的に接続され得る。
本発明のある実施形態によると、パワーモジュールは隣に並べられた少なくとも２つの基板を備え、これらの基板は横方向に続いている。内側金属化領域は少なくとも２つの基板にわたって横方向に分散し得る。一方の基板の内側金属化領域のある部分は、ワイヤボンドを介してもう一方の基板の別の部分に電気的に接続され得る。
本発明のある実施形態によると、２つの外側金属化領域、半導体スイッチの２つの外側の組、２つの中間金属化領域、および半導体スイッチの２つの内側の組の配置は、内側金属化領域の対称軸に対して鏡像対称になっている。たとえば、対称軸は基板および/またはパワーモジュールの中間軸でもよい。既に述べたように、これにより、非常に均衡のとれた電流になり得、漂遊インダクタンスが低下し得る。
本発明のある実施形態によると、基板のＡＣ側で、中間金属化領域は、横方向に延在するＡＣ接触領域と電気的に相互接続する。一般に、基板および/またはパワーモジュールは、ＡＣ端子が基板に電気的に接続および/または接合し得るＡＣ側と、ＤＣ端子が基板に電気的に接続および/または接合し得るＤＣ側とを有し得る。半導体スイッチは、（縦方向に対して）ＡＣ側とＤＣ側との中間に配置され得る。ＡＣ側では、中間金属化領域は横方向に延在するＡＣ接触領域を介して互いに電気的に相互接続されているが、ＡＣ端子と直接接続されていてもよい。
本発明のある実施形態によると、中間金属化領域およびＡＣ接触領域は一体型の金属化領域であり得る。しかしながら、ＡＣ接触領域を基板上で内側金属化領域から分離し、ワイヤボンドで内側金属化領域と電気的に接続することも可能である。
ＤＣ側では、ＤＣ＋端子を電気的に接続および/または接合するための少なくとも１つのＤＣ＋接触領域、ならびにＤＣ−端子を電気的に接続および/または接合するためのＤＣ−接触領域が設けられ、これらは内側および/または外側金属化領域の延長部分であってもよい。
一般に、パワーモジュールは、２つの外側金属化領域によって設けられた２つのＤＣ接触領域と内側金属化領域によって設けられた１つのＤＣ接触領域とを備え得る。２つの外側接触領域はＤＣ＋またはＤＣ−接触領域でもよい。内側接触領域はＤＣ−またはＤＣ＋接触領域でもよい。
本発明のある実施形態によると、基板および/またはパワーモジュールのＤＣ側では、内側金属化領域は内側ＤＣ接触領域を設け、内側ＤＣ接触領域は、内側金属化領域のＴ字形の端部が形成されるように、中間金属化領域にわたって横方向に延在する。このように、２つの外側ＤＣ端子に対して２倍の電流容量を有する内側ＤＣ端子が基板に接続され得る。
本発明のある実施形態によると、基板および/またはパワーモジュールのＤＣ側では、各外側金属化領域は外側ＤＣ接触領域を設け、外側ＤＣ接触領域は、外側金属化領域のＬ字形の端部が形成されるように、中間金属化領域にわたって横方向に延在する。これにより、ＤＣ端子のための接触領域を設けることがさらに容易になり得る。（金属化/接触領域を分離する空間を除く）ＤＣ側の全空間は内側および外側ＤＣ接触領域によって覆われていてもよい。
２つの外側金属化領域が電気的に相互接続されていない場合、スイッチングの間に望ましくない振動が発生するリスクがある。２つの外側金属化領域は基板の高さで、たとえばワイヤボンドによって電気的に接続され得る。外側金属化領域はパワーモジュールの内部で電気的に接続されて電気的な均衡を改善し得る。
本発明のある実施形態によると、外側ＤＣ接触領域は、基板のＤＣ側で、内側金属化領域にわたって延在する導電体と電気的に相互接続されている。外側ＤＣ接触領域は、ケーブルまたは長いワイヤボンドなどの導電体を介して直接、相互接続され得る。
半導体スイッチが外部信号によって制御可能である場合、ゲート制御信号は半導体スイッチに分散されてもよい。ゲート制御信号は、ワイヤボンドおよび基板上のさらなる金属化領域を用いて分散され得る。
本発明のある実施形態によると、内側金属化領域と各中間金属化領域との間で、内側ゲート接触領域が基板上に設けられる。半導体スイッチの内側の組は、たとえばワイヤボンドを介して内側ゲート接触領域に接続され得る。両内側ゲート接触領域は基板上に設けられたさらなる金属化領域によって互いに電気的に接続できるため、基板と一体になっていてもよい。本発明のある実施形態によると、外側ゲート接触領域は、各外側金属化領域と隣接した中間金属化領域との間に設けられる。半導体スイッチの外側の組は、たとえばワイヤボンドを介して外側ゲート接触領域に接続され得る。外側ゲート接触領域は、さらにワイヤボンドを介して、たとえば、内側金属化領域のそばに設けられたブリッジ領域を介して、互いに電気的に相互接続され得る。これにより、ハーフブリッジのもう一方の半分において、ゲート信号を均一に分散し得る。
さらに、外側ゲート接触領域は、横方向に延在する中間部を有する１つの外側ゲート接触金属化領域によって設けられ得る。たとえば、中間部はＡＣ接触領域のそばのＡＣ側に設けてもよく、中間金属化領域を相互接続している。
一般に、ゲート接触領域はパワーモジュールの対称軸に対して鏡像対称に配置され得る。なお、ゲート信号の分散は半導体スイッチの内側の組および外側の組について異なっていてもよく、各組はハーフブリッジの側/半分を形成する。
本発明のある実施形態によると、内側金属化領域はハーフブリッジのＤＣ−接触を設け、外側金属化領域はハーフブリッジのＤＣ＋接触を設ける。これにより、内側ＤＣ−端子が２つのＤＣ＋端子と一直線に並んだ配置になり得る。一般に、内側ＤＣ端子はＤＣ＋端子でもよい。
本発明のある実施形態によると、パワーモジュールは、内側金属化領域に電気的に接続された内側ＤＣ端子と、２つの外側ＤＣ端子とをさらに備え、各外側ＤＣ端子は外側金属化領域に電気的に接続される。この結果、１つの平面に並べられた３つのパワー端子を含む同軸パワー端子配置になり得、同じ電位の２つの外部端子は別の電位の内部端子のそばに配置される。
本発明のある実施形態によると、内側ＤＣ端子および２つの外側ＤＣ端子は１つの平面において延在、および/または、基板から縦方向に突出している。
本発明のある実施形態によると、パワーモジュールは、内側金属化領域に電気的に接続された少なくとも２つの内側ＤＣ端子をさらに備える。換言すれば、内側ＤＣ端子は２つ以上の素子で構成されてもよい。
本発明のある実施形態によると、パワーモジュールは、外側金属化領域の１つと電気的に接続された少なくとも２つの外側ＤＣ端子をさらに備える。また、外側ＤＣ端子の各々は２つ以上の素子で構成されていてもよい。
内側、中間、および外側金属化領域の配置によって、パワーモジュールは同軸端子配置と組み合わせることができる。これによって、同軸（またはインターリーブ）配置がない、一方の側にプラス端子を、もう一方の側にマイナス端子を有する既存の端子設計と比べて、端子漂遊インダクタンスが大幅に低くなる。同軸端子によって、外部のバスバーシステムに対する低誘導性パワーモジュールの接続が可能になる。
端子配置は、たとえば、自動車関係の用途において、積層されたバスバーの使用が不可であるかもしれない場合（コストの問題により）、積層されたバスバーの使用が困難であるかもしれない場合、および/または、端子がキャパシタ端子に直接接続されているかもしれない場合など、端子の長さが非常に長い場合の用途に有益であり得る。
ＤＣ端子は、リードフレームを基板に、特にＤＣ接触領域に接合することによって実現可能である。
本発明のある実施形態によると、デカップリングキャパシタが内側ＤＣ端子および外側ＤＣ端子に搭載され、これらと電気的に接続されている。ＤＣ端子には１つ以上のデカップリングキャパシタが設けられてもよく、これは、端子導体に直接搭載される（たとえば、小さな）キャパシタでもよい。たとえば、各外側ＤＣ端子は、デカップリングキャパシタを介して内側ＤＣ端子に接続されてもよい。
本発明のさらなる態様は、上記および下記で述べるような少なくとも１つのパワーモジュールを備える、パワーモジュールおよびキャパシタの配置に関する。たとえば、この配置は２つ以上、特に３つのパワーモジュールを備えてもよく、各パワーモジュールは多相インバータの脚を設ける。さらに、パワーモジュールは、ＤＣリンクのキャパシタを含むＤＣリンクキャパシタ素子に搭載可能で、インバータに電気的に接続され得る。
本発明のある実施形態によると、パワーモジュールおよびキャパシタの配置は、各内側ＤＣ端子のために第１のＤＣ端子を、各外側ＤＣ端子のために２つの第２のＤＣ端子を設けるＤＣリンクキャパシタ素子を備える。１つのパワーモジュールの外側ＤＣ端子に接続された２つの第２のＤＣ端子は、このパワーモジュールの内側ＤＣ端子に接続されたＤＣ端子のそばに配置される。すなわち、並列状の複数のキャパシタを含み得るＤＣリンクキャパシタ素子は、ＤＣリンクキャパシタ素子の筐体に搭載可能な１つまたは複数のパワーモジュールに適合させたＤＣ端子を設け得る。さらに、パワーモジュールの外側ＤＣ端子はＤＣリンクキャパシタ素子の内側で電気的に相互接続可能で、その第２のＤＣ端子は同じＤＣ電位に接続できる。
本発明のこれらおよび他の態様は、以下で説明される実施形態から明らかであり、これらの実施形態を参照して説明される。
本発明の主題は、添付の図面に示される例示的な実施形態を参照して、以下でより詳細に説明される。
本発明のある実施形態に係るパワーモジュールの概略上面図である。 本発明の別の実施形態に係るパワーモジュールの概略上面図である。 本発明の別の実施形態に係るパワーモジュールの概略上面図である。 本発明の別の実施形態に係るパワーモジュールの概略上面図である。 本発明の別の実施形態に係るパワーモジュールの概略斜視図である。 本発明の別の実施形態に係るパワーモジュールの概略斜視図である。 本発明の別の実施形態に係るパワーモジュールの概略斜視図である。 本発明のある実施形態に係るパワーモジュールおよびキャパシタの配置の概略斜視図である。
図面で使用されている参照符号およびそれらの意味は、符号の一覧に簡潔に列挙されている。原則として、図面では同じ部分には同じ参照符号が付されている。
例示的な実施形態の詳細な説明
図１は、片側に基板１２と金属化層１４とを備えるパワーモジュール１０を示す。金属化層１４は、異なる金属化領域、特に、縦方向Ｌに延在して横方向Ｃに隣に配置された内側金属化領域１６、２つの中間金属化領域１８、および２つの外側金属化領域２０に分離されている。金属化層１４はさらなる金属化領域を備えるが、これは以下で説明される。
２つの中間金属化領域１８の各々では、半導体スイッチ２４の内側の組/列２２が縦方向に沿って配置される。各列２２の各半導体スイッチ２４は、一方の側で中間金属化領域１８に接合および/または電気的に接続され、もう一方の側でワイヤボンド２６を介して内側金属化領域１６に電気的に接続される。
２つの外側金属化領域２０の各々では、半導体スイッチ２４の外側の組/列２８は縦方向に沿って配置されている。各列２８の、１つのチップに設けられることもある各半導体スイッチ２４は、一方の側で外側金属化領域２０に接合および/または電気的に接続され、他方の側で中間金属化領域１８に電気的に接続される。中間金属化領域１８は、内側金属化領域１６の対応する外側金属化領域２０と同じ側に、ワイヤボンド２６を介して配置される。
半導体スイッチ２４、金属化領域１６、１８、２０、およびワイヤボンド２６は、ハーフブリッジ３２を形成する。内側の列２２の半導体スイッチ２４は、内側金属化領域１６および対応する中間金属化領域１８を介して並列に接続されている。外側の列２８の半導体スイッチ２４は、対応する中間金属化領域１８および対応する外側金属化領域２０を介して並列に接続されている。
さらに、内側の列２２はＡＣ接触領域３０によって並列に接続されており、ＡＣ接触領域３０は、中間金属化領域１８と１つの内側金属化領域１６とを電気的に接続する。外側の列２８はＡＣ接触領域３０と、さらに外側金属化領域２０の電気接続とによって並列に接続されており、パワーモジュール１０の内および/またはパワーモジュール１０外で相互接続されてもよい。なお、２つの外側金属化領域２０は、パワーモジュール１０内で互いに接続を絶たれていてもよい。
要約すると、内側の列２２はハーフブリッジ３２の第１の腕３４を形成し、内側金属化領域１６上の第１のＤＣ電位と中間金属化領域１８上のＡＣ電位とを相互接続する。外側の列２８はハーフブリッジ３２の第２の腕３６を形成する。
一般に、パワーモジュール１０および/または基板は対称軸Ａを有していることがあり、この軸は内側金属化領域１６の中間軸であり得る。金属化領域１６、１８、２０および列２２、２８は、軸Ａに対して鏡像対称に配置され得る。また、基板１２および/またはパワーモジュール１０は軸Ａに対して（実質的に）鏡像対称であり得る。
パワーモジュール１０が動作中に外側金属化領域２０がＤＣ＋電位側になるように、そしてこの場合に内側金属化領域１６がＤＣ−電位側になるように、半導体スイッチ２４は金属化領域１８、２０に接合されてもよい。それから、横方向Ｃに沿って、ＤＣ＋、ＡＣ、ＤＣ−、ＡＣ、ＤＣ＋電位の並びが現れる。
パワーモジュール１０は、各端子をハーフブリッジ３２に接続するために、ＤＣ側３８とＡＣ側４０とを有している。
ＤＣ側３８では、内側金属化領域１６はＤＣ端子に接続される内側ＤＣ接触領域４２を設け、外側金属化領域２０は外側ＤＣ接触領域４４を設ける。ＤＣ接触領域４２、４４と共に、内側金属化領域１６はＴ字形に成形され、外側金属化領域２０はＬ字形に成形される。また、ＤＣ接触領域４２、４４は、軸Ａに対して鏡像対称である。
ＡＣ側４０では、中間金属化領域１８はＡＣ接触領域３０と一体になっていて、ＡＣ接触領域３０は、横方向Ｃにおいて基板１２の全面にわたって延在する。
金属化層１４は、内側ゲート接触領域４６および外側ゲート接触領域４８をさらに設ける。内側ゲート接触領域４６は内側金属化領域１６と中間金属化領域１８との間で延在し、および/または、ボンドワイヤ２６を介して内側の列２２の半導体スイッチ２４と電気的に相互接続されている。内側ゲート接触領域４６は、基板１２上で金属化領域によって互いに電気的に相互接続可能で、および/または、金属化領域と一体であってもよい。内側ゲート接触領域４６は合わせてＵ字形に成形され得る。
外側ゲート接触領域４８は中間金属化領域１８と外側金属化領域２０との間で延在し、および/または、ボンドワイヤ２６を介して外側の列２８の半導体スイッチ２４と電気的に相互接続されている。外側ゲート接触領域４８はブリッジ領域５０を介して相互接続されてもよく、ブリッジ領域５０は、外側ゲート接触領域４８の各々とワイヤボンド２６を介して電気的に接続される。ブリッジ領域５０は内側金属化領域１６のすぐそばに設けてもよく、および/または、内側金属化領域１６のそばで単に延在していてもよい。
図１の物とほぼ同じ設計の別のパワーモジュール１０を示す図２では、外側ＤＣ接触領域４４は、内側金属化領域１６にわたって延在するワイヤボンド２６を介して互いに電気的に接続されている。各外側ＤＣ接触領域４４は、横方向Ｃにおいて内側金属化領域１６まで延在する凸部５６を有してもよく、その凸部５６は、２つの外側ＤＣ接触領域４４を相互接続するワイヤボンド２６と電気的に接続されている。
図３は２つの基板１２を備えるパワーモジュール１０を示し、該基板１２は、金属化層１４および金属化領域を保持している。２つの基板１２は縦方向Ｌに沿って並べて配置されており、すなわち、ＤＣ側３８とＡＣ側４０とは異なる基板１２に設けられている。金属化領域１６、１８、２０、４８は２つの基板１２の間で分散されていて、それらのそれぞれの部分はワイヤボンド２６によって相互接続されている。
図４も同様に２つの基板１２を備えるパワーモジュール１０を示しており、該基板１２は、金属化層１４および金属化領域を保持している。しかしながら、２つの基板１２は横方向に並べて配置されている。図４では、内側ゲート接触領域４６、中間金属化領域１８、外側ゲート接触領域４８、および外側金属化領域２０は異なる基板に設けられている。内側金属化領域１６（およびＤＣ接触領域４２）は異なる基板１２上で２つの部分に設けられている。これら２つの部分は、ワイヤボンド２６で相互接続されている。
図１から図４の全てにおいて、パワーモジュール１０の漂遊インダクタンスは、パワーモジュール１０の実質的に同一だが鏡像対称な部分を対象軸Ａの上下で準並列化することによって低減される。２つの準並列化された部分は、以下の数１に従って、配置の全漂遊インダクタンスＬσ,ｓｕｂを低下させる。
ここで、Ｌσ,ｓｕｂは、１つの部分の漂遊インダクタンスを表す。
基板１２および金属化領域の設計は、図５に示す同軸端子構造と組み合わせることができる。同軸端子構造は、３つの並列ＤＣ端子６０、６２を備える。これらの端子は、同一平面に配置されている、および/または、パワーモジュール１０の縦方向Ｌに延在する。特に、内側ＤＣ端子６０は、内側ＤＣ接触領域４２に電気的に接続、たとえば接合され、２つの外側ＤＣ端子６２は外側ＤＣ接触領域４４に電気的に接続、たとえば接合される。２つの外側ＤＣ端子６２は同じＤＣ電位（たとえばＤＣ＋）に接続し、内側ＤＣ端子６０は逆のＤＣ電位（たとえばＤＣ−）に接続してもよい。端子構造、および特に１つの内側ＤＣ端子６０は、２つの別々のＤＣ端子の並列接続と想定してもよい。また、１つの内側金属化領域１６は、２つの別の金属化領域の並列接続として想定してもよい。
ＤＣパワー端子６０、６２は、ＤＣ側３８に設けられている。図５はさらに、ＡＣ側４０で、ＡＣ接触領域３０に電気的に接続、たとえば接合されるＡＣパワー端子６４が設けられ得ることを示す。ＡＣ端子６４は、ＤＣ端子６０、６２と同様に、縦方向Ｌに突出する。
図６は、基板１２、金属化層１４、半導体スイッチ２４、ワイヤボンド２６、および、特に端子６０、６２、６４を除くパワーモジュール１０の全ての構成要素が入れ物６６の中に成形可能であることを示す。端子６０、６２、６４のみが入れ物６６から突出してもよく、入れ物はたとえばエポキシ樹脂製であってもよい。
図７は、図６の物に類似したパワーモジュールを示すが、本パワーモジュールは各接触領域４２、４４、３０に対して、いくつかの端子を有している。特に、２つの内側ＤＣ端子は内側ＤＣ接触領域４２に接続されてもよい。さらに、２つの外側ＤＣ端子６２は外側ＤＣ接触領域４４の各々と接続されてもよく、および/または、２つのＡＣ端子６４はＡＣ接触領域３０に接続されてもよい。端子６０、６２、６４は全て同一平面に配置され、および/または、パワーモジュール１０の縦方向Ｌに延在してもよい。
図８は、パワーモジュールおよびキャパシタの配置６８を示し、該配置は、キャパシタ素子７０に並べて配置された３つのパワーモジュールを含む。たとえば、パワーモジュール１０の３つのＡＣ端子６４は３相モータまたは発電機によって相互接続されてもよく、パワーモジュール１０のＤＣ側は、キャパシタ素子７０によって設けられるＤＣリンクに接続されてもよい。
キャパシタ素子７０は並列接続された複数のキャパシタを含み、これらのキャパシタは、パワーモジュール１０が搭載される筐体７１の内側に配置され得る。各パワーモジュール１０に対して、キャパシタ素子７０は、第１のＤＣ端子７２および２つの第２のＤＣ端子７４を設ける。第２のＤＣ端子７４は第１のＤＣ端子７２のそばに並べられ、および/または、キャパシタ素子７０の同じＤＣ電位（たとえばＤＣ＋）に接続される。
パワーモジュール１０と組み合わされるキャパシタ素子７０の同軸端子配置によって、この配置もやや低い漂遊インダクタンスを有する。
ＤＣ端子６０、６２には、デカップリングキャパシタ７６を搭載してもよい。特に、デカップリングキャパシタ７６をパワーモジュール１０の外側ＤＣ端子６２および内側ＤＣ端子６０に搭載してもよい。もう一方の外側ＤＣ端子６２および内側ＤＣ端子６０に、デカップリングキャパシタ７６をさらに搭載してもよい。
本発明は図面および上述の説明において詳細に図示され記述されているが、このような図示および記述は制限的なものではなく、説明的または例示的なものであると考えるべきである。つまり、本発明は開示された実施形態に制限されない。図面、開示、および添付の請求項の検討から、開示された実施形態の変形例が、請求項に記載の本発明を実施する当業者によって理解され、行なうことができる。請求項において、「備える、含む」という語は他の構成要素またはステップを除外せず、単数は複数を除外しない。ただ１つのプロセッサもしくはコントローラ、または他のユニットは、請求項に列挙されるいくつかのアイテムの機能を果たすことができる。特定の手段が相互に異なる従属請求項に列挙されているという単なる事実は、これらの手段の組み合わせが効果的に使用されることができないことを示してはいない。請求項におけるいずれの参照符号も、本発明の範囲を制限するものとして解釈されるべきではない。
符号の一覧
１０ パワーモジュール
１２ 基板
１４ 金属化層
１６ 内側金属化領域
１８ 中間金属化領域
２０ 外側金属化領域
２２ 半導体スイッチの内側の組/列
２４ 半導体スイッチ
２６ ワイヤボンド
２８ 半導体スイッチの外側の組/列
３０ ＡＣ接触領域
３２ ハーフブリッジ
３４ ハーフブリッジの第１の腕
３６ ハーフブリッジの第２の腕
３８ ＤＣ側
４０ ＡＣ側
４２ 内側ＤＣ接触領域
４４ 外側ＤＣ接触領域
４６ 内側ゲート接触領域
４８ 外側ゲート接触領域
５０ ブリッジ領域
５６ 凸部
６０ 内側ＤＣ端子
６２ 外側ＤＣ端子
６４ ＡＣ端子
６６ 入れ物
６８ パワーモジュールおよびキャパシタの配置
７０ キャパシタ素子
７１ 筐体
７２ 第１の端子
７４ 第２の端子
７６ デカップリングキャパシタ

Claims (15)

  1. ハーフブリッジ（３２）を設けるパワーモジュール（１０）であって、
    前記パワーモジュール（１０）は、少なくとも１つの基板（１２）と、内側金属化領域（１６）と、２つの中間金属化領域（１８）と、２つの外側金属化領域（２０）とを備え、これらの各々は前記少なくとも１つの基板（１２）の縦方向（Ｌ）に延在し、
    前記２つの中間金属化領域（１８）は、前記少なくとも１つの基板（１２）の横方向（Ｃ）に対して内側金属化領域（１６）のそばに配置され、各外側金属化領域（２０）は前記横方向（Ｃ）に対して前記２つの中間金属化領域（１８）のうちの１つのそばに配置され、
    前記パワーモジュール（１０）は半導体スイッチ（２４）の２つの内側の組（２２）を備え、半導体スイッチ（２４）の各内側の組（２２）は、半導体スイッチ（２４）の前記内側の組（２２）がハーフブリッジ（３２）の第１の腕（３４）を形成するように、中間金属化領域（１８）に接合されて前記内側金属化領域（１６）に電気的に接続され、
    前記パワーモジュール（１０）は半導体スイッチ（２４）の２つの外側の組（２８）を備え、半導体スイッチ（２４）の各外側の組（２８）は、半導体スイッチ（２４）の前記外側の組（２４）が前記ハーフブリッジ（３２）の第２の腕（３６）を形成するように、外側金属化領域（２０）に接合されて中間金属化領域（１８）と電気的に接続され、
    前記内側金属化領域（１６）が、前記２つの中間金属化領域（１８）と前記２つの外側金属化領域（２０）との共通の１つの内側金属化領域（１６）である、パワーモジュール。
  2. 半導体スイッチ（２４）の各内側の組（２２）および/または半導体スイッチ（２４）
    の各外側の組（２８）は、前記縦方向（Ｌ）に延在する列に配置されている、請求項１に記載のパワーモジュール（１０）。
  3. 前記パワーモジュール（１０）は前記縦方向（Ｌ）に並べて配置された少なくとも２つの基板（１２）を備え、前記内側金属化領域（１６）、前記中間金属化領域（１８）、および前記外側金属化領域（２０）は、前記少なくとも２つの基板（１２）にわたって前記縦方向（Ｌ）に分散されている、請求項１または２に記載のパワーモジュール（１０）。
  4. 前記パワーモジュール（１０）は前記横方向（Ｃ）に並べて配置された少なくとも２つ
    の基板（１２）を備え、前記内側金属化領域（１６）は、前記２つの基板（１２）にわ
    たって前記横方向（Ｃ）に分散されている、請求項１から３のいずれか１項に記載のパワーモジュール（１０）。
  5. 前記２つの外側金属化領域（２０）、半導体スイッチ（２４）の前記２つの外側の組（２８）、前記２つの中間金属化領域（１８）、および半導体スイッチ（２４）の前記２つの内側の組（２２）の配置は、前記内側金属化領域（１６）の対称軸（Ａ）に対して鏡像対称である、請求項１から４のいずれか１項に記載のパワーモジュール（１０）。
  6. 前記基板（１２）のＡＣ側（４０）で、前記中間金属化領域（１８）は前記横方向（Ｃ）に延在するＡＣ接触領域（３０）と電気的に相互接続されている、および/または、
    前記中間金属化領域（１８）および前記ＡＣ接触領域（３０）は一体型の金属化領域である、請求項１から５のいずれか１項に記載のパワーモジュール（１０）。
  7. 前記パワーモジュール（１０）のＤＣ側（３８）で、前記内側金属化領域（１６）は内側ＤＣ接触領域（４２）を設け、前記内側ＤＣ接触領域（４２）は、前記内側金属化領域（１６）のＴ字形の端部が形成されるように、前記中間金属化領域（１８）にわたって前記横方向（Ｃ）に延在する、請求項１から６のいずれか１項に記載のパワーモジュール（１０）。
  8. 前記パワーモジュール（１０）のＤＣ側（３８）で、各外側金属化領域（２０）は外側ＤＣ接触領域（４４）を設け、前記外側ＤＣ接触領域（４４）は、前記外側金属化領域（２０）のＬ字形の端部が形成されるように、前記中間金属化領域（１８）にわたって前記横方向（Ｃ）に延在する、請求項１から７のいずれか１項に記載のパワーモジュール（１０）。
  9. 前記外側ＤＣ接触領域（４４）は、前記パワーモジュール（１０）の前記ＤＣ側（３８）で、前記内側金属化領域（１６）にわたって延在する導電体と電気的に相互接続される、請求項８に記載のパワーモジュール（１０）。
  10. 前記内側金属化領域（１６）と各中間金属化領域（１８）との間に、内側ゲート接触領域（４６）が前記基板（１２）に設けられており、および/または、
    外側ゲート接触領域（４８）が各外側金属化領域（２０）と隣接した中間金属化領域（１８）との間に設けられている、請求項１から９のいずれか１項に記載のパワーモジュール（１０）。
  11. 前記内側金属化領域（１６）は前記ハーフブリッジ（３２）のＤＣ−接触を設け、前記外側金属化領域（２０）は前記ハーフブリッジのＤＣ＋接触を設ける、請求項１から１０のいずれか１項に記載のパワーモジュール（１０）。
  12. 前記内側金属化領域（１６）に電気的に接続された内側ＤＣ端子（６０）と２つの外側ＤＣ端子（６２）とをさらに備え、各外側ＤＣ端子（６２）は外側金属化領域（２０）に電気的に接続される、請求項１から１１のいずれか１項に記載のパワーモジュール（１０）。
  13. 前記内側ＤＣ端子（６０）および前記２つの外側ＤＣ端子（６２）は１つの平面で延在し、および/または、前記基板（１２）から前記縦方向（Ｌ）に突出し、および/または、
    デカップリングキャパシタが搭載されて前記内側ＤＣ端子および外側ＤＣ端子に電気的に接続される、請求項１２に記載のパワーモジュール（１０）。
  14. 前記内側金属化領域（１６）に電気的に接続された少なくとも２つの内側ＤＣ端子（６０）および/または、
    前記外側金属化領域（２０）のうちの１つに電気的に接続された少なくとも２つの外側ＤＣ端子（６２）をさらに備える、請求項１２または１３に記載のパワーモジュール（１０）。
  15. パワーモジュールおよびキャパシタの配置（６８）であって、
    請求項１３または１４に記載の少なくとも１つのパワーモジュール（１０）と、
    各内側ＤＣ端子（６０）のための第１のＤＣ端子（７２）および各外側ＤＣ端子（６２）のための２つの第２のＤＣ端子（７４）を設けるＤＣリンクキャパシタ素子（７０）とを備え、
    １つのパワーモジュール（１０）の前記外側ＤＣ端子（６２）に接続された前記２つの第２のＤＣ端子（７４）は、前記パワーモジュール（１０）の前記内側ＤＣ端子（６０）に接続された前記１つの第１のＤＣ端子（７２）のそばに配置されている、パワーモジュールおよびキャパシタの配置。
JP2017098327A 2016-05-19 2017-05-17 ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置 Active JP6412612B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16170452.3 2016-05-19
EP16170452.3A EP3246945B1 (en) 2016-05-19 2016-05-19 Power module with low stray inductance

Publications (2)

Publication Number Publication Date
JP2017208547A JP2017208547A (ja) 2017-11-24
JP6412612B2 true JP6412612B2 (ja) 2018-10-24

Family

ID=56026715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017098327A Active JP6412612B2 (ja) 2016-05-19 2017-05-17 ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置

Country Status (4)

Country Link
US (1) US9899283B2 (ja)
EP (1) EP3246945B1 (ja)
JP (1) JP6412612B2 (ja)
CN (1) CN107424986B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958905A (zh) * 2017-12-11 2018-04-24 臻驱科技（上海）有限公司 功率半导体模块衬底
DE102018109996B4 (de) * 2018-04-25 2020-06-04 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung
CN108807336A (zh) * 2018-06-06 2018-11-13 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
JP7309396B2 (ja) * 2019-03-18 2023-07-18 株式会社東芝 半導体装置
WO2020229052A1 (en) * 2019-05-14 2020-11-19 Abb Power Grids Switzerland Ag Power semiconductor module with low inductance gate crossing
DE102019112936A1 (de) * 2019-05-16 2020-11-19 Danfoss Silicon Power Gmbh Halbleitermodul
DE102019112935B4 (de) * 2019-05-16 2021-04-29 Danfoss Silicon Power Gmbh Halbleitermodul
DE102019112934A1 (de) * 2019-05-16 2020-11-19 Danfoss Silicon Power Gmbh Halbleitermodul
DE102019218953A1 (de) * 2019-12-05 2021-06-10 Robert Bosch Gmbh Elektronische Schaltungseinheit
CN114846600A (zh) * 2019-12-28 2022-08-02 丹佛斯硅动力有限责任公司 具有改进的电气特性和热特性的功率模块
JP7428018B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP7428017B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
DE102020106406A1 (de) 2020-03-10 2021-09-16 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP7407675B2 (ja) 2020-08-18 2024-01-04 株式会社 日立パワーデバイス パワー半導体モジュールおよび電力変換装置
JP7264855B2 (ja) 2020-08-26 2023-04-25 矢崎総業株式会社 基板、半導体モジュール、及び、基板モジュール
CN113097159A (zh) * 2021-03-22 2021-07-09 西安交通大学 一种碳化硅mosfet芯片双向开关功率模块及其制备方法
EP4064346A1 (en) 2021-03-25 2022-09-28 Hitachi Energy Switzerland AG Power module comprising switch elements and diodes
CN113488460A (zh) * 2021-06-02 2021-10-08 华中科技大学 一种多芯片并联的半桥型碳化硅功率模块
KR20230109589A (ko) * 2022-01-13 2023-07-20 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 전력 반도체 디바이스 모듈
WO2023208324A1 (en) 2022-04-26 2023-11-02 Hitachi Energy Switzerland Ag Power module and method for manufacturing a power module
DE102022205513A1 (de) * 2022-05-31 2023-11-30 Vitesco Technologies GmbH Halbbrückenmodul mit isolierten Anschlussflächen zwischen zwei Transistor-Streifenabschnitten
GB2619572A (en) * 2022-06-08 2023-12-13 Eaton Intelligent Power Ltd Solid state circuit breaker
US11804837B1 (en) * 2022-06-15 2023-10-31 Delta Electronics, Inc. Switch circuit and power module
WO2024029274A1 (ja) * 2022-08-05 2024-02-08 ローム株式会社 半導体装置
CN218827103U (zh) * 2022-09-28 2023-04-07 比亚迪半导体股份有限公司 半导体功率模块、电机控制器和车辆

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705848A (en) 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
US6212087B1 (en) * 1999-02-05 2001-04-03 International Rectifier Corp. Electronic half bridge module
DE10237561C1 (de) 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
US7505294B2 (en) * 2003-05-16 2009-03-17 Continental Automotive Systems Us, Inc. Tri-level inverter
JP2009512994A (ja) * 2005-06-24 2009-03-26 インターナショナル レクティファイアー コーポレイション 低インダクタンスの半導体ハーフブリッジモジュール
JP4567570B2 (ja) * 2005-10-17 2010-10-20 三菱電機株式会社 電力変換装置
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
EP3633723B1 (en) * 2009-05-14 2023-02-22 Rohm Co., Ltd. Semiconductor device
JP5051183B2 (ja) * 2009-06-11 2012-10-17 三菱電機株式会社 パワーモジュール
JP5243353B2 (ja) * 2009-06-18 2013-07-24 本田技研工業株式会社 電力変換装置
US9177944B2 (en) * 2010-12-03 2015-11-03 Xilinx, Inc. Semiconductor device with stacked power converter
JP5893126B2 (ja) * 2012-03-01 2016-03-23 三菱電機株式会社 電力用半導体モジュール及び電力変換装置
JP2014033118A (ja) * 2012-08-06 2014-02-20 Mitsubishi Electric Corp 半導体モジュール対および半導体装置
US9748848B2 (en) * 2012-10-11 2017-08-29 Siemens Aktiengesellschaft Modular multilevel DC/DC converter for HVDC applications
DE102014102018B3 (de) 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
EP2988328B1 (en) * 2014-08-19 2021-05-12 ABB Schweiz AG Power semiconductor module and method of manufacturing the same

Also Published As

Publication number Publication date
CN107424986B (zh) 2020-02-21
US20170338162A1 (en) 2017-11-23
EP3246945A1 (en) 2017-11-22
CN107424986A (zh) 2017-12-01
US9899283B2 (en) 2018-02-20
EP3246945B1 (en) 2018-10-03
JP2017208547A (ja) 2017-11-24

Similar Documents

Publication Publication Date Title
JP6412612B2 (ja) ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
CN111048491B (zh) 电力用半导体模块以及电力变换装置
JP5259016B2 (ja) パワー半導体モジュール
US8045352B2 (en) Power converter
US20140334203A1 (en) Power converter and method for manufacturing power converter
CN107851637B (zh) 功率半导体模块
US20070165376A1 (en) Three phase inverter power stage and assembly
US9780684B2 (en) Power converter
US11532600B2 (en) Semiconductor module
WO2020021843A1 (ja) 半導体装置
US20130242631A1 (en) Power converter apparatus
CN111033734A (zh) 功率转换器模块及其制造方法
CN113875006A (zh) 三电平功率模块
US11227845B2 (en) Power module and method of manufacturing same
US11817794B2 (en) Electronic circuit module
JP6123722B2 (ja) 半導体装置
US20170133316A1 (en) Semiconductor device with stacked terminals
JP7069885B2 (ja) 半導体装置
WO2022038831A1 (ja) パワー半導体モジュールおよび電力変換装置
CN114144965A (zh) 电路装置
JP2014049576A (ja) パワー半導体モジュールおよびインバータ装置

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180620

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180928

R150 Certificate of patent or registration of utility model

Ref document number: 6412612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350