JP5893126B2 - 電力用半導体モジュール及び電力変換装置 - Google Patents

電力用半導体モジュール及び電力変換装置 Download PDF

Info

Publication number
JP5893126B2
JP5893126B2 JP2014501983A JP2014501983A JP5893126B2 JP 5893126 B2 JP5893126 B2 JP 5893126B2 JP 2014501983 A JP2014501983 A JP 2014501983A JP 2014501983 A JP2014501983 A JP 2014501983A JP 5893126 B2 JP5893126 B2 JP 5893126B2
Authority
JP
Japan
Prior art keywords
terminal
negative
wiring pattern
positive
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014501983A
Other languages
English (en)
Other versions
JPWO2013128787A1 (ja
Inventor
美子 大開
美子 大開
中山　靖
靖 中山
裕二 宮崎
裕二 宮崎
中武　浩
浩 中武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014501983A priority Critical patent/JP5893126B2/ja
Publication of JPWO2013128787A1 publication Critical patent/JPWO2013128787A1/ja
Application granted granted Critical
Publication of JP5893126B2 publication Critical patent/JP5893126B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0021—Side-by-side or stacked arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0065—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units wherein modules are associated together, e.g. electromechanical assemblies, modular structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Inverter Devices (AREA)

Description

この発明は、小型化が求められるインバータなどの電力変換装置に使用される電力用半導体モジュールの小型化・低インダクタンス化技術に関する。
インバータなどの電力変換装置に使用される絶縁型の電力用半導体モジュールは、放熱板となる金属板に絶縁層を介して配線パターンが形成され、その上にスイッチング動作する電力用半導体素子が設けられている。この電力用半導体素子は、外部端子と接続され、樹脂にて封止されている。大電流、高電圧でスイッチング動作する電力変換装置では、電力用半導体素子がオフする際の電流の時間変化率ｄｉ／ｄｔと電力変換装置に含まれる配線インダクタンスＬとにより、サージ電圧（ΔＶ＝Ｌ・ｄｉ／ｄｔ）が発生し、このサージ電圧が電力用半導体素子に印加される。配線インダクタンスＬが大きくなると、電力用半導体素子の耐圧を超えるサージ電圧が発生し、電力用半導体素子の破壊の原因となることがある。このため、電力変換装置として低インダクタンス化が求められ、電力用半導体モジュールにも低インダクタンス化が求められている。
ところで、電力用変換装置としては、必要な電流容量を満たすため、それに見合う電力用半導体モジュールを選定するか、あるいは、見合うものがなければ電力用半導体モジュールの並列使用が行われてきた。しかしながら、電力用半導体モジュールを並列使用する場合、絶縁距離を確保するためにモジュール間隔を離す必要があり、フットプリントが増加するという欠点がある。この欠点を解決するため、同一パッケージ内に電力用半導体素子が多並列で配置されたものがある（例えば、特許文献１参照）。
また、特許文献１と同様に同一パッケージ内に複数の電力用半導体素子が多並列で配置され、複数の外部端子が備えられたもので、複数の電力用半導体素子の端子が個別にパッケージ内で外部端子に接続されるものが開発されている（例えば、特許文献２参照）。さらに、特許文献２では主電流を流すための外部端子の配置を上下に積層させ、主電流が作る磁束を打ち消すようにワイヤボンドを配置させ、低インダクタンス化が図られている。
特許第３５１９２２７号公報（第３頁、第２，６図） 特許第３７９８１８４号公報（第６頁、第８図）
特許文献２のような従来の電力用半導体モジュールでは、外部ブスバーにより並列接続される正極である２つのＤ１端子がそれぞれ外装ケースの対向する辺に離れて配置されており、同様に、外部ブスバーにより並列接続される負極である２つのＳ２端子がそれぞれ外装ケースの対向する辺に離れて配置されている。このため、外部ブスバーのインダクタンスが大きくなり、サージ電圧が大きくなると恐れがあるいう問題点があった。また、正極であるＤ１端子と負極であるＳ２端子とが離れて配置され、外部ブスバーのインダクタンスが大きくなることに伴い、正極側の並列回路と負極側の並列回路との間でインダクタンスがばらつきやすく、それが原因で電力用半導体素子に流れる電流にアンバランスが生じ、電力用半導体モジュールのパワーサイクル寿命に影響を及ぼす恐れがあるいうという問題点もあった。
さらに、特許文献２では、Ｄ１端子とＳ２端子との間にＳ１／Ｄ２端子が配置され、Ｄ１端子とＳ２端子とが離れていることが特徴である。同一パッケージ内に上下アームが構成されている電力用半導体モジュールが一般的によく使用される２レベル電力変換回路において、特許文献２に記載の電力用半導体モジュールでは、正極から負極を通る転流ループの配線インダクタンスが大きく、サージ電圧が大きくなり、電力用半導体素子が破壊する恐れがあるという問題点もあった。また、特許文献２では、外部端子を積層化し、配線インダクタンスを低減している。しかしながら、外部端子を積層するためには、絶縁を確保する必要が生じ、外装ケースがインサートケースとなり複雑化するなど、コストが増大する恐れがあるという問題点もあった。
さらに、ボンディング領域を有する外部端子にワイヤボンドする場合、外部端子の外装ケースへの取付け強度不足により、ワイヤボンディング時に力が伝わりにくく、強度が弱くなるリスクが生じる。この場合、ワイヤボンドに大電流が流れるとボンディング部の抵抗が大きいために発熱が大きく、ワイヤボンドが外れやすく、電力用半導体モジュールのパワーサイクル寿命が短くなる恐れがあるという問題点もあった。また、特許文献２では、上下アームでパワー半導体素子の表裏の正極・負極が一致しておらず、２種類のパワー半導体素子が必要であり、パワー半導体素子のコストが増大するという問題点もあった。
この発明は、上述のような課題を解決するためになされたもので、コストを増大させることなく、電力用半導体モジュールのインダクタンスを低減するものであり、さらには電力用半導体モジュールの信頼性を向上させるものである。
この発明に係る電力用半導体モジュールは、複数の自己消弧型半導体素子が並列接続された正極側スイッチング素子と複数の自己消弧型半導体素子が並列接続された負極側スイッチング素子とを直列接続して構成された上下アームを複数備えた電力用半導体モジュールにおいて、複数の自己消弧型半導体素子が並列接続された第１の正極側スイッチング素子と複数の自己消弧型半導体素子が並列接続された第１の負極側スイッチング素子とを直列接続して構成される第１の上下アームと、複数の自己消弧型半導体素子が並列接続された第２の正極側スイッチング素子と複数の自己消弧型半導体素子が並列接続された第２の負極側スイッチング素子とを直列接続して構成され第１の上下アームと並列接続される第２の上下アームと、第１の上下アームに接続される第１の正極側直流端子、第１の負極側直流端子、および第１の交流端子と、第２の上下アームに接続される第２の正極側直流端子、第２の負極側直流端子、および第２の交流端子と、第１の上下アームと第１の正極側直流端子、第１の負極側直流端子、および第１の交流端子とを接続する第１の配線パターンと、第２の上下アームと第２の正極側直流端子、第２の負極側直流端子、および第２の交流端子とを接続する第２の配線パターンとを備え、第１の配線パターンは第１の上下アームと第１の交流端子とを接続する第１の交流端子パターン部を有し、第２の配線パターンは第２の上下アームと第２の交流端子とを接続する第２の交流端子パターン部を有し、第１の交流端子パターン部と第２の交流端子パターン部とが電気的に接続され、第１の正極側直流端子と第１の負極側直流端子とが近接して配置されかつ第２の正極側直流端子と第２の負極側直流端子とが近接して配置される、電力用半導体モジュールである。
この発明に係る電力用半導体モジュールでは、第１の正極側直流端子と第１の負極側直流端子とが近接して配置されかつ第２の正極側直流端子と第２の負極側直流端子とが近接して配置されるので、インダクタンスを低減しサージ電圧の増加を抑制することができる。
この発明の実施の形態１における電力用半導体モジュールの上面模式図である。 この発明の実施の形態１における電力用半導体モジュールの等価回路図である。 この発明の実施の形態１における電力用半導体モジュールの内部構造を示した上面模式図である。 図３のＡ１−Ａ２の断面模式図である。 図３のＢ１−Ｂ２の断面模式図である。 この発明の実施の形態１における２レベル回路における上アーム自己消弧型半導体素子のスイッチング動作回路図である。 この発明の実施の形態１における２レベル回路における上アーム自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。 この発明の実施の形態１における電力用半導体モジュールのａブロックの等価回路図である。 この発明の実施の形態１における別の電力用半導体モジュールの上面模式図である。 この発明の実施の形態１における別の電力用半導体モジュールの上面模式図である。 この発明の実施の形態２における電力用半導体モジュールの内部構造を示した上面模式図である。 この発明の実施の形態２における電力用半導体モジュールの等価回路図である。 この発明の実施の形態２における２レベル回路における上アーム自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。 この発明の実施の形態３における電力用半導体モジュールの内部構造を示した上面模式図である。 この発明の実施の形態４における電力用半導体モジュールの内部構造を示した上面模式図である。 この発明の実施の形態５における電力用半導体モジュールの内部構造を示した上面模式図である この発明の実施の形態５における２レベル回路における上アーム自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。 この発明の実施の形態６における電力変換装置の上面模式図である。 図１８の断面模式図である。
実施の形態１．
図１は、この発明を実施するための実施の形態１における電力用半導体モジュールの上面模式図である。また、図２は、電力用半導体モジュールの等価回路図である。図１、２において、電力用半導体モジュール１００の内部には、電力用半導体として自己消弧型半導体素子６と還流ダイオード７とが逆並列で接続されたアームと呼ばれる並列回路が２つ直列に接続され、上下アーム、つまり電力変換回路の１相分を構成している。電力変換回路の動作時に、自己消弧型半導体素子６と還流ダイオード７に流れる電流で自己消弧型半導体素子６のゲート充放電に関わる電流を除いた分を主電流とする。本実施の形態では、還流ダイオードとしてショットキーバリアダイオードなどのダイオード素子を自己消弧型半導体素子６に対して外付けに設けるものとしているが、還流ダイオードが自己消弧型半導体素子６の寄生ダイオードであってもよい。
本実施の形態の電力用半導体モジュール１００は、上下アームを同一ケース２１（同一パッケージ）内に備えた「２ｉｎ１」と一般的に呼ばれる電力用半導体モジュールである。ケース２１は、電力用半導体モジュール１００の外形となるものである。なお、本実施の形態では、ケースと称しているが、電力用半導体モジュールを樹脂封止などで外形を形成するような場合には、樹脂の外周部がケースとなり、同等の機能を果たす。図１のとおり、ケース２１は、各端子が張り出しているが、略直方体の形状をしており、略四角形の面（図１において各端子が設けられている面）を有している。図２の等価回路図に示すように、電力用半導体モジュール１００は、一点鎖線で囲んだように２つの回路ブロック１０１、１０２に分けられる。２つの回路ブロック１０１、１０２は、それぞれ上下アームを構成しており、各回路ブロック１０１、１０２には正極側直流端子である正極端子１１ａ、１１ｂ、負極側直流端子である負極端子１２ａ、１２ｂがそれぞれ１つずつ備えられている。これ以降、２つの回路ブロックをそれぞれａブロック１０１、ｂブロック１０２と称することがある。
本実施の形態の電力用半導体モジュール１００は、ａブロック１０１およびｂブロック１０２のそれぞれの正極端子と負極端子とが近接して配置されていることが特徴である。各回路ブロック１０１、１０２を、外部ブスバーを用いて並列に接続して使用する場合において、正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂとが近接しているので、外部ブスバーとの接続長の各回路ブロック１０１、１０２間のばらつきが小さくなる。したがって、各回路ブロック１０１、１０２間のインダクタンスのばらつきが低減でき、さらにインダクタンスのばらつきに起因した電流ばらつきを低減でき、電力用半導体モジュール１００の電流を均等化できる。また、電力用半導体モジュール１００は、外部ブスバーと接続して電力変換装置として使用されるが、外部ブスバーの引き回しが短くなるため、電力変換装置のインダクタンスの低減に寄与できる。
図３は、図１に示した電力用半導体モジュール１００の内部構造を示した上面模式図である。図３におけるＡ１−Ａ２の断面模式図を図４に、図３におけるＢ１−Ｂ２の断面模式図を図５にそれぞれ示す。本実施の形態の電力用半導体モジュール１００は、電力用半導体モジュール１００を構成する自己消弧型半導体素子６と還流ダイオード７との発熱を放熱する金属放熱体であるベース板１の一方の面に、金属箔がロウ付けなどで接合された絶縁基板であるセラミクス絶縁層２が、はんだ９により接合されている。一方、セラミクス絶縁層２のベース板１と接合された面と対向する面には、金属箔により配線パターン３、４がロウ付けなどにより接合されている。金属箔が接合されたセラミクス絶縁層２と配線パターン３、４とによりセラミクス絶縁基板５が構成されている。
配線パターン３、４のセラミクス絶縁層２と接合された面と対向する面には、自己消弧型半導体素子６、還流ダイオード７、自己消弧型半導体素子６のゲート抵抗となるチップ抵抗８、さらに交流端子１０ａ、１０ｂ、正極端子１１ａ、１１ｂ、負極端子１２ａ、１２ｂが、はんだ９により接合されている。なお、交流端子、正極端子、および負極端子には、大電流が流れるため、外部回路と接続するためにネジを使用するのが一般的である。このため、本実施の形態では、交流端子１０ａ、１０ｂ、正極端子１１ａ、１１ｂ、および負極端子１２ａ、１２ｂには、ネジ挿入用の穴があり、その端子の下に接するケース２１にはナット２３が埋め込まれている。
図３において、ケース２１には、セラミクス絶縁層２、配線パターン３、４、および複数の上下アームであるａブロック１０１、ｂブロック１０２が収納されている。正極端子１１ａ、１１ｂ、負極端子１２ａ、１２ｂ、交流端子１０ａ、１０ｂのそれぞれは一方が配線パターン３または配線パターン４に接続されるとともに、他方がケース２１の表面に露出するように設けられている。正極端子１１ａ、１１ｂ、負極端子１２ａ、１２ｂ、交流端子１０ａ、１０ｂは、配線パターン３、４を介してａブロック１０１、ｂブロック１０２に接続される。正極端子１１ａ、１１ｂ、負極端子１２ａ、１２ｂ、交流端子１０ａ、１０ｂは、複数の回路ブロックであるａブロック１０１、ｂブロック１０２に対応してそれぞれ複数設けられている。
図３において、正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂは、ケース２１の略四角形の面の一辺に配置されている。つまり、複数の正極端子１１ａ、１１ｂと複数の負極端子１２ａ、１２ｂとが近接して配置されている。一方、交流端子１０ａ、１０ｂは、正極端子１１ａ、１１ｂおよび負極端子１２ａ、１２ｂが配置されている一辺と対向する辺に配置されている。また、各正極端子１１ａ、１１ｂと各負極端子１２ａ、１２ｂとの間の平均距離が、各正極端子１１ａ、１１ｂと各交流端子１０ａ、１０ｂとの間の平均距離よりも短い。そして、正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂとが交互に配置され、正極端子１１ａ、負極端子１２ａ、正極端子１１ｂ、負極端子１２ｂの順に並んでいる。
自己消弧型半導体素子６のはんだ接合されていない面と還流ダイオード７のはんだ接合されていない面は、ワイヤボンド１５により配線パターン３、４等に接合される。また、チップ抵抗８のはんだ接合されていない面は、ワイヤボンド１５により自己消弧型半導体素子６のゲート電極に接合される。また、ケース２１は、ベース板１の上に接着剤などで接合されており、電力用半導体モジュール１００の内部を絶縁するためにケース２１内部に封止樹脂２０が注入される。その後、ケース２１に蓋２２を嵌合し、接着剤などで接着させると図１のような電力用半導体モジュール１００となる。
図３における電力用半導体モジュール１００では、各アームを構成する自己消弧型半導体素子６と還流ダイオード７は、アーム毎にセラミクス絶縁基板５が分割されているように示しているが、必ずしもセラミクス絶縁基板が分割されている必要があるわけではない。電力用半導体モジュール１００に配置される自己消弧型半導体素子６や還流ダイオード７の素子数は、電力用半導体モジュール１００の電流容量によって異なるため、素子数が多い場合には、セラミクス絶縁基板５を一枚にすると、セラミクス絶縁基板５のサイズが大きくなる。この場合、ベース板１やはんだ９などの電力用半導体モジュール１００の構成部材との熱膨張率の違いからセラミクス絶縁基板にクラックが入るなどの信頼性の問題が発生する。したがって、素子数が多い場合など、電流容量に応じてセラミクス絶縁基板５の分割を考慮すると良い。
次に、２ｉｎ１の電力用半導体モジュールを用いた２レベル回路におけるスイッチング動作について説明する。図６は、２レベル回路における上アーム自己消弧型半導体素子のスイッチング動作回路図である。図６に示した動作回路図を用いて、自己消弧型半導体素子がＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である場合を例として上アーム（正極側）のＭＯＳＦＥＴがスイッチングするモードについて説明する。
図６（ａ）に示すように、正側直流母線Ｐと負側直流母線Ｎとの間にコンデンサ３２の両端が接続されており、電力用半導体モジュール１００の正極端子１１を正側直流母線Ｐに、負極端子１２を負側直流母線Ｎに接続して、２レベル回路を構成している。図６（ａ）の破線で囲まれた部分は電力用半導体モジュール１００を示しており、白丸は交流端子１０、正極端子１１、負極端子１２などの電力用半導体モジュール１００の表面に露出する外部端子を示している。図６には、正極側ＭＯＳＦＥＴ６ｕがスイッチングする場合の電流経路を矢印で回路に重ねて示している。
図６（ａ）において、正極側ＭＯＳＦＥＴ６ｕがオンの場合、電流はコンデンサ３２の正極から正極側ＭＯＳＦＥＴ６ｕを通り、交流端子１０を通り、モーターなどの負荷４０を経由して他相の負極アーム２６ｄを通り、コンデンサ３２の負極に電流が流れる。ＭＯＳＦＥＴのスイッチング時には負荷に対してインダクタンス成分が影響するため、図６では負荷４０をインダクタンスとして表記した。一方、正極側ＭＯＳＦＥＴ６ｕがオンからオフにスイッチングすると、図６（ｂ）に示すように、負荷４０に流れていた電流が負極側還流ダイオード７ｄに還流する。したがって、正極側ＭＯＳＦＥＴ６ｕのターンオフ時の転流ループＬ１は、図６（ｃ）に示すように、コンデンサ３２の正極から正極側ＭＯＳＦＥＴ６ｕ、負極側還流ダイオード７ｄを通り、コンデンサ３２の負極に戻るというループとなる。ただし、図６にはＭＯＳＦＥＴと還流ダイオードとコンデンサのみを記載しているが、実際には半導体同士が接続される配線のインダクタンスや抵抗成分が回路に含まれ、この転流ループＬ１にはその配線インダクタンスや抵抗成分が含まれる。
一方、負極側ＭＯＳＦＥＴ６ｄがスイッチングする場合には、上記と同様に転流ループは、コンデンサ３２の正極から正極側還流ダイオード７ｕ、負極側ＭＯＳＦＥＴ６ｄを通り、コンデンサ３２の負極に戻るというループとなる。前述したように、自己消弧型半導体素子６のターンオフ時に印加されるサージ電圧は転流ループのインダクタンスＬｓに比例する。したがって、２レベル回路では図６（ｃ）に記載の転流ループＬ１のインダクタンスを低減させることが必要となる。転流ループのインダクタンス要因としては、電力用半導体モジュールとコンデンサとを接続するブスバーのインダクタンス、コンデンサ自体のインダクタンス、電力用半導体モジュール内部の配線インダクタンスの３つの要素に分けられる。本発明は３つめの電力用半導体モジュール内部の配線インダクタンスの低減に関するものである。
図７は、２レベル回路における上アーム自己消弧型半導体素子のスイッチング動作時の転流ループＬ２を示す回路図である。本実施の形態の電力用半導体モジュール１００には、モジュール内部に上下アームが２回路ブロック分配置されている。このため、図７の実線で示した転流ループＬ２のように２回路ブロックに対応して２つの経路ができ、インダクタンスは１回路ブロックのものに比べて低減できる。なお、図７の点線で示す交流端子１０ａ、１０ｂを通る経路も転流ループＬ３となる。
また、本実施の形態の電力用半導体モジュール１００は、ケース２１の一辺上に正極端子と負極端子が、正極端子１１ａ、負極端子１２ａ、正極端子１１ｂ、負極端子１２ｂというように交互に並んでいることが特徴である。前述のとおり、外部ブスバーを接続することにより各回路ブロック１０１、１０２は並列接続され、電力用半導体モジュール１００のインダクタンスが低減する。端子部分のインダクタンスについては、正極端子１１ａ、１１ｂに流れる電流の向きと負極端子１２ａ、１２ｂに流れる電流の向きとが反対であることから、正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂとを交互に配置することにより、さらに正極端子１１ａ、１１ｂおよび負極端子１２ａ、１２ｂのインダクタンスを低減することができる。また、正極端子１１ａ、１１ｂおよび負極端子１２ａ、１２ｂと交流端子１０ａ、１０ｂとが離れているほうが、外部ブスバーを接続しやすく、端子の間に制御ドライバ回路を搭載した制御ドライバ回路基板を配置でき、電力変換装置の小型化につながる。なお、交流端子１０ａ、１０ｂは、正極端子１１ａ、１１ｂおよび負極端子１２ａ、１２ｂが配置されたケース２１の一辺と対向する辺上に配置されている。交流端子の数は電流容量に合わせて設定すれば良く、本実施の形態では４つの端子を配置している。
ところで、上下アームの自己消弧型半導体素子６の制御端子１３、１４（正極ゲート制御端子１３ｇａ、１３ｇｂ、負極ゲート制御端子１４ｇａ、１４ｇｂ、正極ソース制御端子１３ｓａ、１３ｓｂ、負極ソース制御端子１４ｓａ、１４ｓｂ）を各回路ブロック１０１、１０２毎に分けて備え、かつケース２１の表面の残りの二辺上に配置している。配線パターン３の中で各回路ブロック１０１、１０２における制御端子１３、１４が接続される配線パターンを、便宜的に制御用配線パターン部とする。制御用配線パターン部は、正極ゲート制御用配線パターン部、負極ゲート制御用配線パターン部、正極ソース制御用配線パターン部、負極ソース制御用配線パターン部に分けられる。本実施の形態では、各回路ブロック１０１、１０２の自己消弧型半導体素子６の各制御用電極が各制御用配線パターン部に接続され、各回路ブロック１０１、１０２の各制御用配線パターン部は、各回路ブロック１０１、１０２毎にケース２１の表面に設けられる制御端子１３、１４にそれぞれ接続される。制御端子１３、１４を、各回路ブロック毎に設けたことにより、ケース２１内部で制御用配線パターン部を接続する必要がなく、モジュールの小型化が可能となる。
なお、図２では、同一回路ブロック内で並列接続された自己消弧型半導体素子６や還流ダイオード７をまとめて１つとして表記しているが、実際には図８のａブロック１０１の等価回路図に示すように同一回路ブロック内で自己消弧型半導体素子６や還流ダイオード７が並列に接続されている場合がある。図８は、ａブロック１０１についての等価回路図であるが、ｂブロック１０２についても同様である。しかしながら、必ずしも複数個の自己消弧型半導体素子６や還流ダイオード７が並列接続されている必要はなく、自己消弧型半導体素子６や還流ダイオード７で各回路ブロックが構成されていれば、本発明の効果が得られる。また、本実施の形態では、自己消弧型半導体素子６をＭＯＳＦＥＴとして説明したが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタなどのその他の自己消弧型半導体素子であっても、本発明の効果は得られる。
また、図９および図１０は、別の電力用半導体モジュールの上面模式図である。図９および図１０に示したように、各端子の配置は、ケース２１の略四角形の面上に各回路ブロックの正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂとが近接するように配置されている。このように正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂとが近接して配置されていれば、本発明の効果が得られ、図１に示した電力用半導体モジュール１００のように、正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂとの配置をケース２１のいずれかの辺上に配置する場合に限られるわけではない。また、交流端子１０が正極端子１１ａ、１１ｂや負極端子１２ａ、１２ｂから離れていても、本発明の効果は得られる。さらに、正極端子１１ａ、１１ｂおよび負極端子１２ａ、１２ｂと交流端子１０ａ、１０ｂとが離れているほうが、外部ブスバーを接続しやすく、端子の間に制御ドライバ回路を搭載した制御ドライバ回路基板を配置でき、電力変換装置の小型化につながる。
また、本実施例ではａブロック１０１とｂブロック１０２との２並列での電力用半導体モジュール１００について説明を行ったが、回路ブロックが２並列以上であっても、本発明の効果が得られる。
以上のように、正極端子１１ａ、１１ｂ、負極端子１２ａ、１２ｂ、および交流端子１０ａ、１０ｂは、複数の回路ブロック（上下アーム）１０１、１０２に対応してそれぞれ複数設けられ、複数の正極端子１１ａ、１１ｂと複数の負極端子１２ａ、１２ｂとが近接して配置されるので、外部ブスバーとの接続長の各回路ブロック１０１、１０２間のばらつきが小さくなり、各回路ブロック１０１、１０２間のインダクタンスのばらつきが低減できる。また、インダクタンスのばらつきに起因した電流ばらつきを低減でき、電力用半導体モジュール１００に流れる電流の均等化ができる。さらに、電力用半導体モジュール１００は、外部ブスバーと接続して電力変換装置として使用されるが、外部ブスバーの引き回しが短くなるため、電力変換装置のインダクタンスの低減に寄与できる。また、上下アームを構成する回路ブロックを複数具備することにより、電力用半導体モジュールのインダクタンスの低減が可能となる。さらに、本実施の形態の電力用半導体モジュール１００は、複雑なケースを用いる必要もなく、従来の電力用半導体モジュールと同じ構成要素を用いることができるので、コストを増大させることなく、電力用半導体モジュールの低インダクタンス化ができ、さらには電力用半導体モジュールの信頼性を向上させることができる。
実施の形態２
図１１は、この発明を実施するための実施の形態２における電力用半導体モジュールの内部構造を示した上面模式図である。本実施の形態の電力用半導体モジュール２００は実施の形態１の電力用半導体モジュール１００と主電流の流れる経路や構成部材に関してはほぼ同じである。実施の形態１と異なる点は、各回路ブロック１０１、１０２における交流端子１０ａ、１０ｂあるいは下アームの自己消弧型半導体素子６と還流ダイオード７とが接合された配線パターン４がワイヤボンド１６により電気的に同電位に接続されている点である。
配線パターン３、４の中で各回路ブロック１０１、１０２における交流端子１０ａ、１０ｂが接続される配線パターンを、便宜的に交流端子パターン部４ａ、４ｂとする。本実施の形態では、ａブロック１０１の交流端子パターン部４ａとｂブロック１０２の交流端子パターン部４ｂ同士がケース２１内部でワイヤボンド１６により電気的に同電位に接続されている。
本実施の形態の電力用半導体モジュール２００の等価回路図を図１２に示す。本実施の形態の電力用半導体モジュール２００は、実施の形態１と同様に、ａブロック１０１およびｂブロック１０２のそれぞれの正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂとが近接して配置されていることが特徴である。各回路ブロック１０１、１０２を、外部ブスバーを用いて並列に接続して使用する場合において、正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂとが近接しているので、外部ブスバーとの接続長の各回路ブロック間のばらつきが小さくなる。したがって、各回路ブロック間のインダクタンスのばらつきが低減でき、さらにインダクタンスのばらつきに起因した電流ばらつきを低減でき、電力用半導体モジュール２００に流れる電流を均等化できる。また、電力用半導体モジュール２００は、外部ブスバーと接続して電力変換装置として使用されるが、外部ブスバーの引き回しが短くなるため、電力変換装置のインダクタンスの低減に寄与できる。
図１３は、２レベル回路における上アーム自己消弧型半導体素子のスイッチング動作時の転流ループＬ４を示す回路図である。本実施の形態の電力用半導体モジュール２００には、モジュール内部に上下アームが２回路ブロック分配置されている。このため、図１３の実線で示した転流ループＬ４のように２回路ブロックに対応して２つの経路ができ、インダクタンスは１回路ブロックのものに比べて低減できる。また、交流端子１０や下アームの自己消弧型半導体素子６および還流ダイオード７がそれぞれ接合された交流端子パターン部４ａ、４ｂは、ワイヤボンド１６により２回路ブロック間が電気的に接続されている。このため、図１３の点線で示す経路も転流ループＬ５となる。本実施の形態の電力用半導体モジュール２００は、２回路ブロック間が電力用半導体モジュール内部で電気的に接続されていることが特徴であるが、電力用半導体モジュール２００の内部で接続されているため、図７で示したように交流端子１０を通ることがなく、転流ループＬ５が小さくなり、正極端子１１ｂから負極端子１２ａへと通る転流ループＬ５（図１１、図１３の点線で示した経路）のインダクタンスが小さくなる。また、正極端子１１ｂから負極端子１２ａへと通る転流ループＬ５において、逆方向に流れる電流経路が沿うように配置されているため、さらなる転流ループのインダクタンスの低減が可能となる。これは、２回路ブロックの主電流の流れる経路に対応する配線パターン３、４が回路ブロック間で、正極端子１１ａ、１１ｂ、負極端子１２ａ、１２ｂの配置されるケース２１の辺に沿って略平行移動の関係にあるので、正極端子１１ｂと負極端子１２ａとの近くの配線パターン４が沿うように配置できるためである。このように、２回路ブロック配置されることによるインダクタンスの低減のみならず、各回路ブロック１０１、１０２間の電気的な接続により、さらなるインダクタンスの低減が可能となる。
一方、実施の形態１の電力用半導体モジュール１００のように、外部ブスバーを用いてモジュールの外側で交流端子１０ａ、１０ｂを接続した場合、交流端子自体のインダクタンスが大きいため、図７の実線で示した転流ループＬ２に比べて、図７の点線で示した交流端子を通る転流ループＬ３のインダクタンスが大きい。この結果、図７の実線で示した転流ループＬ２によるインダクタンスが支配的となるため、インダクタンスの低減は小さく、本実施の形態の電力用半導体モジュール２００と同等の効果を得ることはできない。
なお、本実施の形態では、２回路ブロック間を電気的に同電位にするための接続をワイヤボンド１６によって行うことを説明したが、電気的に同電位となる接続が可能な方法であればその他の方法でもよく、本発明の効果が得られる。また、本実施の形態では、ａブロック１０１とｂブロック１０２との２並列での電力用半導体モジュール２００について説明を行ったが、回路ブロックが２並列以上であっても、本発明の効果が得られる。
以上のように、各回路ブロック１０１、１０２における交流端子１０ａ、１０ｂが接合された配線パターン４がワイヤボンド１６により電気的に同電位に接続されているので、転流ループが小さくなり、正極端子１１ｂから負極端子１２ａへと通る転流ループのインダクタンスをより小さくすることができる。
実施の形態３．
図１４は、この発明を実施するための実施の形態３における電力用半導体モジュールの内部構造を示した上面模式図である。本実施の形態の電力用半導体モジュール３００は実施の形態２の電力用半導体モジュール２００と主電流の流れる経路や構成部材に関してはほぼ同じである。実施の形態２と異なる点は、実施の形態２の電力用半導体モジュール２００は各回路ブロック毎に上下アームの制御端子１セット（正極・負極ゲート制御端子および正極・負極ソース制御端子）を備えているのに対し、本実施の形態の電力用半導体モジュール３００は、各回路ブロックの自己消弧型半導体素子６用の制御端子を回路ブロック間で共通とした点である。
上下アームの自己消弧型半導体素子６の制御端子１３、１４（正極ゲート制御端子１３ｇ、負極ゲート制御端子１４ｇ、正極ソース制御端子１３ｓ、負極ソース制御端子１４ｓ）を各回路ブロック１０１、１０２共通として、かつケース２１の表面の一辺上に配置している。配線パターン３の中で各回路ブロック１０１、１０２における制御端子１３、１４が接続される配線パターンを、便宜的に制御用配線パターン部とする。制御用配線パターン部は、正極ゲート制御用配線パターン部、負極ゲート制御用配線パターン部、正極ソース制御用配線パターン部、負極ソース制御用配線パターン部に分けられる。本実施の形態では、各回路ブロック１０１、１０２の自己消弧型半導体素子６の各制御用電極が各制御用配線パターン部に接続され、各回路ブロック１０１、１０２間で対応する制御用配線パターン部同士がケース２１内部でワイヤボンドにより電気的に同電位に接続されている。電気的に同電位に接続された各制御用配線パターン部は、ケース２１の表面の一辺上に設けられる制御端子１３、１４にそれぞれ接続される。つまり、複数の制御用配線パターン部のうちの一つの制御用配線パターン部が制御端子１３、１４に接続される。
本実施の形態の電力用半導体モジュール３００は、実施の形態１と同様に、ａブロック１０１およびｂブロック１０２のそれぞれの正極端子と負極端子とが近接して配置されていることが特徴である。各回路ブロック１０１、１０２を、外部ブスバーを用いて並列に接続して使用する場合において、正極端子と負極端子とが近接しているので、外部ブスバーとの接続長の各回路ブロック間のばらつきが小さくなる。したがって、各回路ブロック間のインダクタンスのばらつきが低減でき、さらにインダクタンスのばらつきに起因した電流ばらつきを低減でき、電力用半導体モジュール３００を流れる電流を均等化できる。また、電力用半導体モジュール３００は、外部ブスバーと接続して電力変換装置として使用されるが、外部ブスバーの引き回しが短くなるため、電力変換装置のインダクタンスの低減に寄与できる。
また、ワイヤボンド１６により配線パターン４が２回路ブロック間で電気的に接続されていることや、２回路ブロックの主電流の流れる経路に対応する配線パターン３、４が、正極端子および負極端子が配置されたケース２１の辺に沿って略平行移動の関係にあることから、実施の形態２と同様に、電力用半導体モジュール３００のインダクタンスを低減できる。
ところで、本実施の形態の電力用半導体モジュール３００では、自己消弧型半導体素子６のゲート制御用の配線パターン部を２回路ブロック間で電気的に接続している。このことにより、主回路は平行移動関係にあるため、図１４の矢印で示す主電流の向きと自己消弧型半導体素子６のゲートの充放電電流の向きとの関係を全回路ブロックに対し統一させたことが特徴である。つまり、制御用配線パターン部に流れる自己消弧型半導体素子６のゲートの充放電電流の向きと自己消弧型半導体素子６に流れる主電流の向きとの関係が複数の上下アームである回路ブロック１０１および回路ブロック１０２において同じである。主電流による電磁誘導により自己消弧型半導体素子６のゲート制御用の配線パターン部やワイヤボンド１５などのゲート充放電経路に起電力が生じる。したがって、主電流の向きと自己消弧型半導体素子６のゲートの充放電電流の向きとを回路ブロック間で統一させることにより、回路ブロック毎に自己消弧型半導体素子６のゲートへの主電流の誘導を統一させることができ、回路ブロック間の電流アンバランスを低減することができる。
以上のように、各回路ブロック１０１、１０２の自己消弧型半導体素子６用の制御端子１３、１４を回路ブロック１０１、１０２間で共通としたので、各回路ブロック１０１、１０２間で、自己消弧型半導体素子６のゲート電極に対する主電流の誘導が揃うため、電流アンバランスが低減することができる。
実施の形態４．
図１５は、この発明を実施するための実施の形態４における電力用半導体モジュールの内部構造を示した上面模式図である。本実施の形態の電力用半導体モジュール４００は実施の形態２の電力用半導体モジュール２００と主電流の流れる経路や構成部材に関してはほぼ同じである。実施の形態２と異なる点は、実施の形態２の電力用半導体モジュール２００はａブロック１０１とｂブロック１０２との配置が略平行移動関係にあるのに対し、本実施の形態の電力用半導体モジュール３００はａブロック１０１とｂブロック１０２との配置が略鏡面対称関係にある点である。配線パターン３、４ならびに各回路ブロック１０１、１０２毎に設けられる自己消弧型半導体素子６およびダイオード７が隣り合うブロック間で逆向きとなるように配置されている。このような配置によって、自己消弧型半導体素子６およびダイオード７と配線パターン３、４とを接続するワイヤボンド１５に流れる電流が隣り合うブロック間で逆向きとなる。
本実施の形態の電力用半導体モジュール４００も、実施の形態２と同様に、交流端子１０、つまり下アームの半導体素子が接合される配線パターンを２つの回路間で電気的に接続することにより、１つ回路の正極端子から他方の回路の負極端子へ通る転流ループができる。このため、インダクタンスのさらなる低減が可能となる。ａブロック１０１とｂブロック１０２との配置を略鏡面対称にすることにより、制御端子１３、１４を回路ブロック毎に備えながらも、主電流の向きと自己消弧型半導体素子６のゲートの充放電電流の向きとを回路ブロック毎に一致させることが可能となり、回路ブロック間の電流アンバランスを低減することができる。なお、回路ブロックは２つに限定されるわけではなく、２ｎ（ｎは自然数）あっても略鏡面対称にすることができる。ただし、交流端子１０、つまり、下アームの半導体素子が接合される配線パターンを２つの回路間で電気的に接続しないような図１５におけるワイヤボンド１６がない場合や、鏡面対称に配置されたａブロック１０１とｂブロック１０２の制御端子をブロック間で共通とした場合においても、実施の形態１と同等の効果は得られる。したがって、交流端子１０、つまり下アームの半導体素子が接合される配線パターンを２つの回路間で電気的に接続することや回路ブロック毎に制御端子を備えることに限定するものではなく、ａブロック１０１とｂブロック１０２が鏡面対称に配置された場合、正極端子１１ａ、１１ｂ、負極端子１２ａ、１２ｂが近接して配置されることによって、インダクタンスの低減が可能となる。
以上のように、配線パターン３、４ならびに各回路ブロック１０１、１０２毎に設けられる自己消弧型半導体素子６およびダイオード７が鏡面対称に配置されているので、主電流の向きとゲートの充放電電流の向きとを回路ブロック毎に一致させることが可能となり、回路ブロック間の電流アンバランスを低減することができる。
実施の形態５．
図１６は、この発明を実施するための実施の形態５における電力用半導体モジュールの内部構造を示した上面模式図である。本実施の形態の電力用半導体モジュール５００は実施の形態４の電力用半導体モジュール４００と内部構造はほぼ同じである。実施の形態４と異なる点は、実施の形態４の電力用半導体モジュールでは、回路ブロック１０１、１０２における負極端子の接続される配線パターン３同士はワイヤボンドなどによる電気的に接続がされていないのに対し、本実施の形態の電力用半導体モジュールにおいては、配線パターン３同士がワイヤボンド１７によって電気的に接続がなされている点である。下アームの配線パターン３同士がワイヤボンド１７により電気的に同電位に接続されている。このように配線パターン３同士が接続されることにより、図１６中の実線に示すような電流経路が出来る（点線は実施の形態４で示した電流経路）。
図１７は、２レベル回路における上アーム自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。本実施の形態の電力用半導体モジュール５００には、モジュール内部に上下アームが２回路ブロック分配置されている。実施の形態４の電力用半導体モジュール４００においては転流ループＬ４、Ｌ５があり、さらに本実施の形態では配線パターン３同士を接続することで転流ループＬ６が追加され、転流ループが増えることがわかる。転流ループのインダクタンスは電流経路が増えるほどに値が小さくなる傾向があり、本実施の形態５の電力用半導体モジュール５００は実施の形態４の電力用半導体モジュール４００よりもさらに低インダクタンス化が可能となる。なお、図１６には、前記配線パターン３を電気的に接続するワイヤボンド１７を２箇所設けているが、２箇所である必要はなく、どちらか一箇所であっても本発明の効果は得られる。
なお、本実施の形態では、２回路ブロック間を電気的に同電位にするための接続をワイヤボンド１７によって行うことを説明したが、電気的に同電位となる接続が可能な方法であればその他の方法でもよく、本発明の効果が得られる。また、本実施の形態では、ａブロック１０１とｂブロック１０２との２並列での電力用半導体モジュール５００について説明を行ったが、回路ブロックが２並列以上であっても、本発明の効果が得られる。
以上のように、各回路ブロック１０１、１０２における負極端子１２ａ、１２ｂへ接続される下アームの配線パターン３同士がワイヤボンド１７により電気的に同電位に接続されているので、転流ループにおける電流経路が増加し、負極端子１２ａ、１２ｂへと通る転流ループのインダクタンスをより小さくすることができる。
また、本実施の形態５の電力変換装置では、ａブロック１０１とｂブロック１０２との配置が略鏡面対称関係にある電力用半導体モジュールについて説明したが、実施の形態１〜３の電力用半導体モジュール１００、２００、３００のようなａブロック１０１とｂブロック１０２との配置が略平行移動関係にある電力用半導体モジュールを用いても本発明の効果が得られる。
実施の形態６．
図１８は、この発明を実施するための実施の形態６における電力変換装置の上面模式図である。図１９は、図１８の断面模式図である。図１８に記載の電力用半導体モジュール１００は実施の形態１で説明した電力用半導体モジュールである。図１８には、電力用半導体モジュール１００がインバータの１相を構成するとして図示したが、正確には３相を構成するので、電力用半導体モジュールは最低でも３つ必要である。３相分の電力用半導体モジュール１００の正極端子１１ａ、１１ｂと負極端子１２ａ、１２ｂは、それぞれ正極外部ブスバー３０と負極外部ブスバー３１で電気的に接続されるのが一般的である。
実施の形態１で説明したように、電力用半導体モジュール１００は、正極端子１１ａ、１１ｂおよび負極端子１２ａ、１２ｂと交流端子１０ａ、１０ｂとが対向する辺に配置されている。したがって、電力用半導体モジュール１００の上部のスペースが空くため、そこに電力用半導体モジュール１００の自己消弧型半導体素子６を制御する制御ドライバ回路を搭載した制御用ドライブ回路基板３３を配置することが可能となる。つまり、制御ドライバ回路基板３３を電力用半導体モジュール１００の表面に配置する。特に、電力用半導体モジュール１００は、制御端子１３、１４がピンタイプのものであるため、制御用ドライブ回路基板３３に制御端子１３、１４をはんだ接合できるようにスルーホールを設けたものを使用すると良いが、それに限るものではなく、電力用半導体モジュール１００の上部に制御用ドライブ回路基板を配置できるようなその他の接続方法であっても本発明の効果が得られる。また、回路ブロック毎に制御端子を備えた電力用半導体モジュール１００においては、ドライブ回路基板や配線を用いてブロック間の制御端子を接続する。
また、制御用ドライブ回路基板を電力用半導体モジュール１００の上部に配置できれば、制御端子１３、１４からの距離が短くノイズが乗りにくく、自己消弧型半導体素子６が誤動作しにくくなるため、電力用半導体モジュール１００の故障を防ぐことができる。さらに、デッドスペースを活用できるため、電力変換装置の小型化に繋がる。また、本実施の形態の電力変換装置では、実施の形態１で説明した電力用半導体モジュール１００を用いて説明したが、実施の形態２〜５の電力用半導体モジュール２００、３００、４００、５００を用いても本発明の効果が得られる。
なお、全ての実施の形態において、自己消弧型半導体素子や還流ダイオードを、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。このようなワイドバンドギャップ半導体によって形成された自己消弧型半導体素子や還流ダイオードは、耐電圧性が高く、許容電流密度も高いため、自己消弧型半導体素子や還流ダイオードの小型化が可能であり、これら小型化された自己消弧型半導体素子や還流ダイオードを用いることにより、これらの素子を組み込んだ電力用半導体モジュールの小型化が可能となる。
また、電力損失が低いため、スイッチング周波数の高周波化が可能であるが、高速スイッチングを行うには、電力用半導体モジュールの低インダクタンス化が求められる。ここで、本発明の電力用半導体モジュールにワイドギャップ半導体を用いれば、高速スイッチング時のサージ電圧を抑制することが可能であるため、スイッチング周波数の高周波化が可能となる。スイッチング周波数の高周波化に伴い、電力用半導体モジュールを組み込んだ電力変換装置の小型化が可能となる。なお、自己消弧型半導体素子および還流ダイオードの両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、いずれか一方の素子がワイドバンドギャップ半導体よって形成されていてもよく、本発明の効果を得ることができる。
１ ベース板、２ セラミクス絶縁層、３，４ 配線パターン、
５ セラミクス絶縁基板、６ 自己消弧型半導体素子、７ 還流ダイオード、
８ チップ抵抗、９ はんだ、
１０，１０ａ，１０ｂ 交流端子、１１，１１ａ，１１ｂ 正極端子、
１２，１２ａ，１２ｂ 負極端子、１３，１４ 制御端子
１３ｇ，１３ｇａ，１３ｇｂ 正極ゲート制御端子、
１４ｇ，１４ｇａ，１４ｇｂ 負極ゲート制御端子、
１３ｓ，１３ｓａ，１３ｓｂ 正極ソース制御端子、
１４ｓ，１４ｓａ，１４ｓｂ 負極ソース制御端子、
１５，１６，１７ ワイヤボンド、２０ 封止樹脂、２１ ケース、２２ 蓋、
２３ ナット、３０ 正極外部ブスバー、３１ 負極外部ブスバー、３２ コンデンサ、
３３ 制御用ドライブ回路基板、４０ 負荷、
１００，２００，３００，４００，５００ 電力用半導体モジュール、
１０１、１０２ 回路ブロック。

Claims (23)

  1. 複数の自己消弧型半導体素子が並列接続された正極側スイッチング素子と複数の自己消弧型半導体素子が並列接続された負極側スイッチング素子とを直列接続して構成された上下アームを複数備えた電力用半導体モジュールにおいて、
    複数の自己消弧型半導体素子が並列接続された第１の正極側スイッチング素子と複数の自己消弧型半導体素子が並列接続された第１の負極側スイッチング素子とを直列接続して構成される第１の上下アームと、
    複数の自己消弧型半導体素子が並列接続された第２の正極側スイッチング素子と複数の自己消弧型半導体素子が並列接続された第２の負極側スイッチング素子とを直列接続して構成され、前記第１の上下アームと並列接続される第２の上下アームと、
    前記第１の上下アームに接続される第１の正極側直流端子、第１の負極側直流端子、および第１の交流端子と、
    前記第２の上下アームに接続される第２の正極側直流端子、第２の負極側直流端子、および第２の交流端子と、
    前記第１の上下アームと前記第１の正極側直流端子、前記第１の負極側直流端子、および前記第１の交流端子とを接続する第１の配線パターンと、
    前記第２の上下アームと前記第２の正極側直流端子、前記第２の負極側直流端子、および前記第２の交流端子とを接続する第２の配線パターンと、
    を備え、
    前記第１の配線パターンは、前記第１の上下アームと前記第１の交流端子とを接続する第１の交流端子パターン部を有し、
    前記第２の配線パターンは、前記第２の上下アームと前記第２の交流端子とを接続する第２の交流端子パターン部を有し、
    前記第１の交流端子パターン部と前記第２の交流端子パターン部とが電気的に接続され、
    前記第１の正極側直流端子と前記第１の負極側直流端子とが近接して配置され、かつ、前記第２の正極側直流端子と前記第２の負極側直流端子とが近接して配置される、
    電力用半導体モジュール。
  2. 前記第１の配線パターンは、前記第１の上下アームと前記第１の負極側直流端子とを接続する第１の負極端子パターン部を有し、
    前記第２の配線パターンは、前記第２の上下アームと前記第２の負極側直流端子とを接続する第２の負極端子パターン部を有し、
    前記第１の負極端子パターン部が、前記第２の負極端子パターン部に、前記電力用半導体モジュールの外形内部において電気的に接続されることを特徴とする請求項１記載の電力用半導体モジュール。
  3. 複数の自己消弧型半導体素子を直列接続して構成された上下アームを複数備えた電力用半導体モジュールにおいて、
    複数の自己消弧型半導体素子を直列接続して構成される第１の上下アームと、
    複数の自己消弧型半導体素子を直列接続して構成され、前記第１の上下アームと並列接続される第２の上下アームと、
    前記第１の上下アームに接続される第１の正極側直流端子、第１の負極側直流端子、および第１の交流端子と、
    前記第２の上下アームに接続される第２の正極側直流端子、第２の負極側直流端子、および第２の交流端子と、
    前記第１の上下アームと前記第１の正極側直流端子、前記第１の負極側直流端子、および前記第１の交流端子とを接続する第１の配線パターンと、
    前記第２の上下アームと前記第２の正極側直流端子、前記第２の負極側直流端子、および前記第２の交流端子とを接続する第２の配線パターンと、
    を備え、
    前記第１の配線パターンは、前記第１の上下アームと前記第１の負極側直流端子とを接続する第１の負極端子パターン部を有し、
    前記第２の配線パターンは、前記第２の上下アームと前記第２の負極側直流端子とを接続する第２の負極端子パターン部を有し、
    前記負極端子から前記正極端子へと通る転流ループが新たに形成されるように、前記第１の負極端子パターン部が前記第２の負極端子パターン部に電気的に接続される、
    電力用半導体モジュール。
  4. 前記第１の交流端子パターン部が、前記第２の交流端子パターン部に、前記電力用半導体モジュールの外形内部において電気的に接続される
    ことを特徴とする請求項１又は２に記載の電力用半導体モジュール。
  5. 前記第１の交流端子又は前記第２の交流端子を通ることなく正極端子から負極端子へと通る転流ループが形成されるように、前記第１の交流端子パターン部が前記第２の交流端子パターン部に電気的に接続される、
    ことを特徴とする請求項４に記載の電力用半導体モジュール。
  6. 前記電力用半導体モジュールの外形に略四角形の面を有し、
    前記第１の正極側直流端子と前記第１の負極側直流端子と前記第２の正極側直流端子と前記第２の負極側直流端子とが、前記略四角形の面の一辺に配置され、
    前記第１の交流端子と前記第２の交流端子とが、前記一辺と対向する辺に配置される
    ことを特徴とする請求項１から５のいずれか１項に記載の電力用半導体モジュール。
  7. 前記電力用半導体モジュールの外形に略四角形の面を有し、
    前記第１の正極側直流端子と前記第１の負極側直流端子と前記第１の交流端子と前記第２の正極側直流端子と前記第２の負極側直流端子と前記第２の交流端子とが、前記略四角形の面内に配置される
    ことを特徴とする請求項１から６のいずれか１項に記載の電力用半導体モジュール。
  8. 前記第１の正極側直流端子と前記第１の負極側直流端子との間の距離が、前記第１の正極側直流端子と前記第１の交流端子との間の距離よりも短い
    ことを特徴とする請求項１から７のいずれか１項に記載の電力用半導体モジュール。
  9. 前記第１の正極側直流端子と前記第１の負極側直流端子との間の距離が、前記第１の負極側直流端子と前記第１の交流端子との間の距離よりも短い
    ことを特徴とする請求項１から８のいずれか１項に記載の電力用半導体モジュール。
  10. 前記第１の正極側直流端子、前記第１の負極側直流端子、前記第２の正極側直流端子、前記第２の負極側直流端子の順に配置される
    ことを特徴とする請求項１から９のいずれか１項に記載の電力用半導体モジュール。
  11. 前記第１の配線パターンは、前記第１の上下アームの前記自己消弧型半導体素子の制御用電極に接続される第１の制御用配線パターン部を有し、
    前記第２の配線パターンは、前記第２の上下アームの前記自己消弧型半導体素子の制御用電極に接続される第２の制御用配線パターン部を有し、
    前記第１の制御用配線パターン部が、前記第１の上下アームに設けられる第１の制御端子に接続され、
    前記第２の制御用配線パターン部が、前記第２の上下アームに設けられる第２の制御端子に接続される
    ことを特徴とする請求項１から１０のいずれか１項に記載の電力用半導体モジュール。
  12. 前記第１の配線パターンは、前記第１の上下アームの前記自己消弧型半導体素子の制御用電極に接続される第１の制御用配線パターン部を有し、
    前記第２の配線パターンは、前記第２の上下アームの前記自己消弧型半導体素子の制御用電極に接続される第２の制御用配線パターン部を有し、
    前記第１の制御用配線パターン部が、前記第１の上下アームに設けられる第１の制御端子に接続され、
    前記第２の制御用配線パターン部は、前記第１の制御用配線パターン部に電気的に接続される、
    ことを特徴とする請求項１から１０のいずれか１項に記載の電力用半導体モジュール。
  13. 前記第１の配線パターンは、前記第１の上下アームの前記自己消弧型半導体素子の制御用電極に接続される第１の制御用配線パターン部を有し、
    前記第２の配線パターンは、前記第２の上下アームの前記自己消弧型半導体素子の制御用電極に接続される第２の制御用配線パターン部を有し、
    前記第１の制御用配線パターン部に流れる前記自己消弧型半導体素子のゲートの充放電電流の向きと前記自己消弧型半導体素子に流れる主電流の向きとの関係と、前記第２の制御用配線パターン部に流れる前記自己消弧型半導体素子のゲートの充放電電流の向きと前記自己消弧型半導体素子に流れる主電流の向きとの関係とが同じである
    ことを特徴とする請求項１から１２のいずれか１項に記載の電力用半導体モジュール。
  14. 前記第１の正極側直流端子と前記第１の負極側直流端子との間、前記第１の正極側直流端子と前記第２の負極側直流端子との間、前記第２の正極側直流端子と前記第１の負極側直流端子との間、前記第２の正極側直流端子と前記第２の負極側直流端子との間、の平均距離が、前記第１の正極側直流端子と前記第１の交流端子との間、前記第１の正極側直流端子と前記第２の交流端子との間、前記第２の正極側直流端子と前記第１の交流端子との間、前記第２の正極側直流端子と前記第２の交流端子との間、の平均距離よりも短い
    ことを特徴とする請求項１から１３のいずれか１項に記載の電力用半導体モジュール。
  15. 前記第１の正極側直流端子と前記第１の負極側直流端子との間、前記第１の正極側直流端子と前記第２の負極側直流端子との間、前記第２の正極側直流端子と前記第１の負極側直流端子との間、前記第２の正極側直流端子と前記第２の負極側直流端子との間、の平均距離が、前記第１の負極側直流端子と前記第１の交流端子との間、前記第１の負極側直流端子と前記第２の交流端子との間、前記第２の負極側直流端子と前記第１の交流端子との間、前記第２の負極側直流端子と前記第２の交流端子との間、の平均距離よりも短い
    ことを特徴とする請求項１から１４のいずれか１項に記載の電力用半導体モジュール。
  16. 前記第１の正極側直流端子と前記第１の配線パターンとが第１の接続部で接続し、
    前記第１の負極側直流端子と前記第１の配線パターンは第２の接続部で接続し、
    前記第１の交流端子と前記第１の配線パターンは第３の接続部で接続し、
    前記第１の接続部と前記第２の接続部との間の距離が、前記第１の接続部と前記第３の接続部との間の距離よりも短い
    ことを特徴とする請求項１から１５のいずれか１項に記載の電力用半導体モジュール。
  17. 前記第１の正極側直流端子と前記第１の配線パターンは第１の接続部で接続し、
    前記第１の負極側直流端子と前記第１の配線パターンは第２の接続部で接続し、
    前記第１の交流端子と前記第１の配線パターンは第３の接続部で接続し、
    前記第１の接続部と前記第２の接続部との間の距離が、前記第２の接続部と前記第３の接続部との間の距離よりも短い
    ことを特徴とする請求項１から１６のいずれか１項に記載の電力用半導体モジュール。
  18. 前記第２の正極側直流端子と前記第２の配線パターンとが第４の接続部で接続し、
    前記第２の負極側直流端子と前記第２の配線パターンとが第５の接続部で接続し、
    第前記第２の交流端子と前記第２の配線パターンとが第６の接続部で接続し、
    前記第１の接続部と前記第２の接続部との間および前記第４の接続部と前記第５の接続部との間の平均距離が、前記第１の接続部と前記第３の接続部の間及び前記第４の接続部と前記第６の接続部の間の平均距離よりも短い
    ことを特徴とする請求項１６または１７に記載の電力用半導体モジュール。
  19. 前記第２の正極側直流端子と前記第２の配線パターンとが第４の接続部で接続し、
    前記第２の負極側直流端子と前記第２の配線パターンとが第５の接続部で接続し、
    第前記第２の交流端子と前記第２の配線パターンとが第６の接続部で接続し、
    前記第１の接続部と前記第２の接続部との間および前記第４の接続部と前記第５の接続部との間の平均距離が、前記第２の接続部と前記第３の接続部の間及び前記第５の接続部と前記第６の接続部の間の平均距離よりも短い
    ことを特徴とする請求項１６から１８のいずれか１項に記載の電力用半導体モジュール。
  20. 前記第１の上下アームおよび前記第２の上下アームは、前記自己消弧型半導体素子に対して逆並列に接続されるダイオードを有することを特徴とする請求項１から１９のいずれか１項に記載の電力用半導体モジュール。
  21. 前記ダイオードが、珪素よりバンドギャップが広い炭化珪素、窒化ガリウム材料、およびダイヤモンドのうちのいずれか１つで形成されることを特徴とする請求項１から２０のいずれか１項に記載の電力用半導体モジュール。
  22. 前記自己消弧型半導体素子が、珪素よりバンドギャップが広い炭化珪素、窒化ガリウム材料、およびダイヤモンドのうちのいずれか１つで形成されることを特徴とする請求項１から２１のいずれか１項に記載の電力用半導体モジュール。
  23. 請求項１から２２のいずれか１項に記載の電力用半導体モジュールと前記電力用半導体モジュールの前記自己消弧型半導体素子を制御する制御ドライバ回路とを備えた電力変換装置であって、
    前記制御ドライバ回路を前記電力用半導体モジュールの表面に配置することを特徴とする電力変換装置。
JP2014501983A 2012-03-01 2013-01-16 電力用半導体モジュール及び電力変換装置 Active JP5893126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014501983A JP5893126B2 (ja) 2012-03-01 2013-01-16 電力用半導体モジュール及び電力変換装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012045611 2012-03-01
JP2012045611 2012-03-01
PCT/JP2013/000137 WO2013128787A1 (ja) 2012-03-01 2013-01-16 電力用半導体モジュール及び電力変換装置
JP2014501983A JP5893126B2 (ja) 2012-03-01 2013-01-16 電力用半導体モジュール及び電力変換装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014175818A Division JP6062404B2 (ja) 2012-03-01 2014-08-29 電力用半導体モジュール及び電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2013128787A1 JPWO2013128787A1 (ja) 2015-07-30
JP5893126B2 true JP5893126B2 (ja) 2016-03-23

Family

ID=49082006

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014501983A Active JP5893126B2 (ja) 2012-03-01 2013-01-16 電力用半導体モジュール及び電力変換装置
JP2014175818A Active JP6062404B2 (ja) 2012-03-01 2014-08-29 電力用半導体モジュール及び電力変換装置
JP2016197141A Active JP6188902B2 (ja) 2012-03-01 2016-10-05 電力用半導体モジュール及び電力変換装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014175818A Active JP6062404B2 (ja) 2012-03-01 2014-08-29 電力用半導体モジュール及び電力変換装置
JP2016197141A Active JP6188902B2 (ja) 2012-03-01 2016-10-05 電力用半導体モジュール及び電力変換装置

Country Status (6)

Country Link
US (2) US9979314B2 (ja)
JP (3) JP5893126B2 (ja)
KR (1) KR101755085B1 (ja)
CN (3) CN111048491B (ja)
DE (1) DE112013001234B4 (ja)
WO (1) WO2013128787A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015121900A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
JP6366612B2 (ja) * 2014-02-11 2018-08-01 三菱電機株式会社 電力用半導体モジュール
JP6246654B2 (ja) * 2014-05-08 2017-12-13 京セラ株式会社 パワー半導体モジュール
US10522517B2 (en) 2014-07-03 2019-12-31 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and manufacturing method therefor
DE102014219998B4 (de) * 2014-10-02 2020-09-24 Vitesco Technologies GmbH Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe
JP6365209B2 (ja) * 2014-10-09 2018-08-01 株式会社デンソー 電気装置、電気装置の製造方法、および電動圧縮機
CN107155372B (zh) * 2014-11-28 2019-10-01 日产自动车株式会社 半桥功率半导体模块及其制造方法
CN106024782B (zh) * 2015-03-24 2020-03-06 株式会社东芝 半导体装置、逆变电路、驱动装置、车辆以及升降机
JP6523936B2 (ja) * 2015-03-24 2019-06-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6589409B2 (ja) * 2015-06-24 2019-10-16 富士電機株式会社 電力変換装置
JP6582678B2 (ja) * 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
EP3178110A1 (en) * 2015-10-29 2017-06-14 ABB Schweiz AG Semiconductor module
JP2017143679A (ja) 2016-02-12 2017-08-17 三菱電機株式会社 パワーモジュール
EP3246945B1 (en) * 2016-05-19 2018-10-03 ABB Schweiz AG Power module with low stray inductance
CN109451779B (zh) * 2016-07-08 2020-10-16 三菱电机株式会社 半导体装置及电力转换装置
JP6624643B2 (ja) * 2016-07-22 2019-12-25 ニチコン株式会社 半導体モジュールおよび該モジュールを用いた電力変換装置
US10727213B2 (en) * 2016-09-23 2020-07-28 Mitsubishi Electric Corporation Power semiconductor module and power semiconductor device
US10250115B2 (en) 2016-11-02 2019-04-02 Ford Global Technologies, Llc Inverter switching devices with common source inductance layout to avoid shoot-through
US10212838B2 (en) * 2017-01-13 2019-02-19 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
JP2018129474A (ja) * 2017-02-10 2018-08-16 株式会社東芝 半導体モジュール
EP3379710B1 (fr) * 2017-03-24 2021-10-27 Thales Convertisseur de puissance à découpage configuré pour commander au moins une phase d'un récepteur électrique polyphasé à au moins trois phases
JP6640165B2 (ja) * 2017-09-29 2020-02-05 三菱電機株式会社 電力変換装置
JP2019068648A (ja) * 2017-10-02 2019-04-25 株式会社豊田自動織機 インバータ装置
US10461659B2 (en) 2017-10-10 2019-10-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and power converting device
CN111279475B (zh) * 2017-11-01 2024-05-28 三菱电机株式会社 半导体装置及其制造方法、以及汽车
JP6504585B1 (ja) * 2018-06-04 2019-04-24 三菱電機株式会社 半導体モジュール
US10985537B2 (en) 2018-09-14 2021-04-20 Ge Aviation Systems Llc Power overlay architecture
FR3092453A1 (fr) * 2019-01-31 2020-08-07 Valeo Equipements Electriques Moteur Module électronique de puissance, convertisseur de tension et système électrique
JP7309396B2 (ja) 2019-03-18 2023-07-18 株式会社東芝 半導体装置
JP7215265B2 (ja) * 2019-03-19 2023-01-31 富士電機株式会社 半導体ユニット、半導体モジュール及び半導体装置
DE102019112935B4 (de) * 2019-05-16 2021-04-29 Danfoss Silicon Power Gmbh Halbleitermodul
DE102019114040A1 (de) * 2019-05-26 2020-11-26 Danfoss Silicon Power Gmbh Dreistufiges Leistungsmodul
CN110556370B (zh) * 2019-09-30 2024-03-29 桂林航天电子有限公司 微组装固体功率器件
JP2021064674A (ja) * 2019-10-11 2021-04-22 富士電機株式会社 半導体装置
JP6896831B2 (ja) * 2019-12-05 2021-06-30 三菱電機株式会社 半導体モジュールおよび電力変換装置
CN113126703B (zh) * 2020-01-14 2023-09-08 戴尔产品有限公司 电力传输系统
EP3876409A1 (en) * 2020-03-05 2021-09-08 ABB Schweiz AG Flying capacitor switching cell-system
JP7428019B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP7428018B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
CN111863789B (zh) * 2020-06-22 2022-04-29 扬州国扬电子有限公司 一种低电感功率模块
EP3958306A1 (de) 2020-08-19 2022-02-23 Siemens Aktiengesellschaft Leistungsmodul mit mindestens zwei auf einem substrat kontaktierten leistungshalbleiteranordnungen
US11277128B1 (en) * 2020-11-04 2022-03-15 Switch Gear Automotive LLC High current solid-state bidirectional relay
US11765815B2 (en) * 2020-12-23 2023-09-19 GM Global Technology Operations LLC Printed circuit board based solid state relay
DE102021202174A1 (de) 2021-03-05 2022-09-08 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul, insbesondere für einen Wechselrichter für Elektromaschinen
JP2023182331A (ja) * 2022-06-14 2023-12-26 株式会社日立製作所 電力変換装置
DE102022212487A1 (de) * 2022-11-23 2024-05-23 Vitesco Technologies Germany Gmbh Leistungshalbleitermodul, Wechselrichter mit einem Leistungshalbleitermodul
JP2024080323A (ja) 2022-12-02 2024-06-13 三菱電機株式会社 半導体装置
DE102022213629A1 (de) 2022-12-14 2024-06-20 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul
DE102022213628A1 (de) 2022-12-14 2024-06-20 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul
DE102022133675A1 (de) 2022-12-16 2024-06-27 Infineon Technologies Ag Halbleitermodulanordnung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59304797D1 (de) 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
EP0710983B1 (de) 1994-11-07 2001-02-28 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Brücken-Modul
JP3519227B2 (ja) 1996-04-08 2004-04-12 富士電機デバイステクノロジー株式会社 半導体装置
JP2000091897A (ja) * 1998-09-09 2000-03-31 Toshiba Corp 電力用半導体スイッチ、電力用半導体スイッチ装置、および電力変換装置
JP3641793B2 (ja) * 1999-01-21 2005-04-27 東芝三菱電機産業システム株式会社 インバータ装置
JP3798184B2 (ja) * 1999-06-09 2006-07-19 矢崎総業株式会社 パワー半導体モジュール
DE10011633A1 (de) 2000-03-10 2001-09-20 Eupec Gmbh & Co Kg Anordnung zur Verschaltung von Leistungshalbleiterchips in Modulen
JP2002164503A (ja) 2001-10-19 2002-06-07 Hitachi Ltd パワー半導体装置
JP4277169B2 (ja) 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
JP2005252305A (ja) 2005-05-16 2005-09-15 Mitsubishi Electric Corp 電力用半導体装置
JP2007011087A (ja) 2005-06-30 2007-01-18 Canon Inc 電源装置、画像形成装置
JP4567570B2 (ja) * 2005-10-17 2010-10-20 三菱電機株式会社 電力変換装置
JP5176507B2 (ja) 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
JP2009159184A (ja) 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
JP4582161B2 (ja) * 2008-03-04 2010-11-17 株式会社豊田自動織機 電力変換装置
JP5080321B2 (ja) 2008-03-11 2012-11-21 日本インター株式会社 パワーモジュール
JP4668301B2 (ja) * 2008-06-25 2011-04-13 株式会社日立製作所 電力変換装置
WO2010004802A1 (ja) 2008-07-10 2010-01-14 三菱電機株式会社 電力用半導体モジュール
WO2011149017A1 (ja) 2010-05-27 2011-12-01 京セラ株式会社 半導体モジュール基板および半導体モジュール
BR112012032391A2 (pt) 2010-07-01 2016-11-08 Mitsubishi Electric Corp módulo de semicondutores de potência

Also Published As

Publication number Publication date
US9685879B2 (en) 2017-06-20
CN104205330A (zh) 2014-12-10
US20150023081A1 (en) 2015-01-22
CN104205330B (zh) 2017-07-18
JPWO2013128787A1 (ja) 2015-07-30
KR101755085B1 (ko) 2017-07-06
CN111048491A (zh) 2020-04-21
CN107293534A (zh) 2017-10-24
US9979314B2 (en) 2018-05-22
DE112013001234B4 (de) 2023-02-02
JP2014225706A (ja) 2014-12-04
JP2017011305A (ja) 2017-01-12
DE112013001234T5 (de) 2015-01-08
CN111048491B (zh) 2023-04-18
CN107293534B (zh) 2020-06-09
JP6188902B2 (ja) 2017-08-30
KR20140123551A (ko) 2014-10-22
JP6062404B2 (ja) 2017-01-18
WO2013128787A1 (ja) 2013-09-06
US20160172995A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
JP6188902B2 (ja) 電力用半導体モジュール及び電力変換装置
JP6366612B2 (ja) 電力用半導体モジュール
US9905541B2 (en) Semiconductor module with bus bar including stacked wiring layers
JP6320433B2 (ja) 電力用半導体モジュール
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP5259016B2 (ja) パワー半導体モジュール
JP3692906B2 (ja) 電力配線構造及び半導体装置
JP5798412B2 (ja) 半導体モジュール
JP6202195B2 (ja) 半導体装置
JP6836201B2 (ja) 電力変換装置
WO2019021731A1 (ja) 半導体モジュール
JP6123722B2 (ja) 半導体装置
EP4290574A1 (en) Power module with integrated power boards and pcb busbar
CN220731524U (zh) 功率模块
US20230420341A1 (en) Power module for half-bridge circuit with scalable architecture and improved layout
US20240234392A9 (en) Semiconductor module
US20240136343A1 (en) Semiconductor module
CN114144965A (zh) 电路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160223

R150 Certificate of patent or registration of utility model

Ref document number: 5893126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250