JP3519227B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3519227B2 JP3519227B2 JP33435996A JP33435996A JP3519227B2 JP 3519227 B2 JP3519227 B2 JP 3519227B2 JP 33435996 A JP33435996 A JP 33435996A JP 33435996 A JP33435996 A JP 33435996A JP 3519227 B2 JP3519227 B2 JP 3519227B2
- Authority
- JP
- Japan
- Prior art keywords
- external
- insulating
- external lead
- semiconductor
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、複数個のパワー
トランジスタやダイオードなどの半導体チップを収納し
たモジュール構造の半導体装置に関する。
トランジスタやダイオードなどの半導体チップを収納し
たモジュール構造の半導体装置に関する。
【０００２】
【従来の技術】インバータ等の電力変換装置に適用され
る半導体装置は部品点数を減じるために、半導体装置の
単体容量の増大が要求されており、これに対応するため
に、近年、複数個の半導体チップを並列接続して同一の
ケース内に収納した大容量のモジュール構造の半導体装
置の開発が活発化している。
る半導体装置は部品点数を減じるために、半導体装置の
単体容量の増大が要求されており、これに対応するため
に、近年、複数個の半導体チップを並列接続して同一の
ケース内に収納した大容量のモジュール構造の半導体装
置の開発が活発化している。
【０００３】図７は従来のモジュール構造の半導体装置
の外観で、同図（ａ）は平面図、同図（ｂ）は側面図で
ある。また、図８は図７の内部構成図で、同図（ａ）は
平面図、同図（ｂ）は側面図である。図７および図８に
おいて、金属ベース板１に絶縁側壁２を固着し、絶縁上
蓋３にコレクタ用外部電極４およびエミッタ用外部電極
５が固定され、さらにゲート制御端子６およびエミッタ
制御端子７も絶縁上蓋３に固定されている。絶縁側壁２
内に充填したモールド樹脂１５で前記の外部電極４、５
と一体で形成される図示されていない外部導出端子を固
定する。また、金属ベース板１上にはパターンニングさ
れた金属薄膜を有する絶縁基板１１が固着され、この金
属膜上に複数個の半導体チップ１２が固着されている。
各半導体チップ１２は金属細線１３を介してコレクタ用
外部導出端子３１およびエミッタ用外部導出端子３２に
配線され、これらの外部導出端子３１、３２の他端は絶
縁上蓋３を貫通し、直角に折曲げられてコレクタ用外部
電極４およびエミッタ用外部電極５となる。また半導体
チップ１２のゲート電極はゲート制御端子６と接続し、
半導体チップ１２のエミッタ電極はエミッタ制御端子７
と接続する。
の外観で、同図（ａ）は平面図、同図（ｂ）は側面図で
ある。また、図８は図７の内部構成図で、同図（ａ）は
平面図、同図（ｂ）は側面図である。図７および図８に
おいて、金属ベース板１に絶縁側壁２を固着し、絶縁上
蓋３にコレクタ用外部電極４およびエミッタ用外部電極
５が固定され、さらにゲート制御端子６およびエミッタ
制御端子７も絶縁上蓋３に固定されている。絶縁側壁２
内に充填したモールド樹脂１５で前記の外部電極４、５
と一体で形成される図示されていない外部導出端子を固
定する。また、金属ベース板１上にはパターンニングさ
れた金属薄膜を有する絶縁基板１１が固着され、この金
属膜上に複数個の半導体チップ１２が固着されている。
各半導体チップ１２は金属細線１３を介してコレクタ用
外部導出端子３１およびエミッタ用外部導出端子３２に
配線され、これらの外部導出端子３１、３２の他端は絶
縁上蓋３を貫通し、直角に折曲げられてコレクタ用外部
電極４およびエミッタ用外部電極５となる。また半導体
チップ１２のゲート電極はゲート制御端子６と接続し、
半導体チップ１２のエミッタ電極はエミッタ制御端子７
と接続する。
【０００４】さらに、大容量のモジュール構造の半導体
装置では前記の外部導出端子３１、３２を複数個設けて
電流容量の増大を図っている。図９は従来の大容量のモ
ジュール構造の半導体装置の要部構成図で、同図（ａ）
は側面図、同図（ｂ）は平面図である。図９において、
コレクタ用外部電極４およびエミッタ用外部電極５は各
２個、絶縁上蓋３に設けられている。
装置では前記の外部導出端子３１、３２を複数個設けて
電流容量の増大を図っている。図９は従来の大容量のモ
ジュール構造の半導体装置の要部構成図で、同図（ａ）
は側面図、同図（ｂ）は平面図である。図９において、
コレクタ用外部電極４およびエミッタ用外部電極５は各
２個、絶縁上蓋３に設けられている。
【０００５】図１０は図９の内部構成図で、同図（ａ）
は平面図、同図（ｂ）は側面図である。図１０におい
て、金属ベース板１上に金属膜でパターンニングされた
絶縁基板１１が固着され、絶縁基板１１上のパターンニ
ングされた金属膜に複数の半導体チップ１２がマウント
され、各半導体チップ１２はコレクタ用外部導出端子３
１およびエミッタ用外部導出端子３２と金属細線１３を
介して接続され、さらにこれらの外部導出端子３１、３
２はコレクタ用外部電極４およびエミッタ用外部電極５
と接続する。同図に示すように、外部導出端子３１、３
２は各２個設けられ、電流容量を確保している。
は平面図、同図（ｂ）は側面図である。図１０におい
て、金属ベース板１上に金属膜でパターンニングされた
絶縁基板１１が固着され、絶縁基板１１上のパターンニ
ングされた金属膜に複数の半導体チップ１２がマウント
され、各半導体チップ１２はコレクタ用外部導出端子３
１およびエミッタ用外部導出端子３２と金属細線１３を
介して接続され、さらにこれらの外部導出端子３１、３
２はコレクタ用外部電極４およびエミッタ用外部電極５
と接続する。同図に示すように、外部導出端子３１、３
２は各２個設けられ、電流容量を確保している。
【０００６】図１１は図１０の等価回路図である。コレ
クタ用外部電極４とエミッタ用外部電極５は各々２個で
構成され、これらの同電位の外部電極は半導体装置を半
導体変換装置に組み込む時に外部導体１４で短絡され
る。
クタ用外部電極４とエミッタ用外部電極５は各々２個で
構成され、これらの同電位の外部電極は半導体装置を半
導体変換装置に組み込む時に外部導体１４で短絡され
る。
【０００７】
【発明が解決しようとする課題】図７および図８は従来
構造の４００Ａ程度の電流定格のモジュール構造であ
り、例えば６００Ａクラス以上のモジュール構造では、
外部導出端子をコレクタ、エミッタで各１個とすると、
電流容量の確保が困難となる。勿論、端子材料の厚さや
幅を大きくすれば、電流容量は確保できるが、端子の曲
げ加工が困難となり、端子の製造コストが増大する。ま
た端子が大きくなると半導体装置も大型化し、スペース
ファクターが悪化する。一方、図１０のようにコレクタ
用およびエミッタ用の外部導出端子３１、３２を各２個
にして、電流容量を確保しようとすると、図１１の等価
回路で示すように同電位のコレクタ用外部電極４、エミ
ッタ用外部電極５を接続する外部導体１４が必要とな
る。そのため接続工数が増大し、部品点数も増大するの
で半導体変換装置のコストが増大する。また、前記の外
部導体１４の接続を人為的に忘れた場合、１個の外部電
極および１個の外部導出端子にしか電流が流れず、半分
の半導体チップは働かなくなるため、電流容量は半分と
なり半導体装置が破壊する。また、誤って対角線上にあ
る各１個の外部電極を主回路と接続すると、半導体チッ
プが主回路と接続されず、主電流が流れなくなるなどの
不都合が生ずる。
構造の４００Ａ程度の電流定格のモジュール構造であ
り、例えば６００Ａクラス以上のモジュール構造では、
外部導出端子をコレクタ、エミッタで各１個とすると、
電流容量の確保が困難となる。勿論、端子材料の厚さや
幅を大きくすれば、電流容量は確保できるが、端子の曲
げ加工が困難となり、端子の製造コストが増大する。ま
た端子が大きくなると半導体装置も大型化し、スペース
ファクターが悪化する。一方、図１０のようにコレクタ
用およびエミッタ用の外部導出端子３１、３２を各２個
にして、電流容量を確保しようとすると、図１１の等価
回路で示すように同電位のコレクタ用外部電極４、エミ
ッタ用外部電極５を接続する外部導体１４が必要とな
る。そのため接続工数が増大し、部品点数も増大するの
で半導体変換装置のコストが増大する。また、前記の外
部導体１４の接続を人為的に忘れた場合、１個の外部電
極および１個の外部導出端子にしか電流が流れず、半分
の半導体チップは働かなくなるため、電流容量は半分と
なり半導体装置が破壊する。また、誤って対角線上にあ
る各１個の外部電極を主回路と接続すると、半導体チッ
プが主回路と接続されず、主電流が流れなくなるなどの
不都合が生ずる。
【０００８】さらに、図１０に示す従来構造では、２個
の同電位の外部電極４、５がモジュール構造の内部で独
立した２個の外部導出端子３１、３２と接続しているた
め、モジュールの部品点数が多くなり、コスト高になっ
てしまう。また、外部電極の固定はケース上部の絶縁上
蓋を貫通させる丈では不十分であり、図７（ａ）のモー
ルド樹脂１５のような固いエポキシ樹脂等をケース内に
充填させる必要がある。しかし、固いモールド樹脂は硬
度を得るために石英ガラスの粉末を含有させている場合
があり、この粉末で、半導体チップが汚染されたりキズ
ついたりして、性能低下を招く恐れがある。
の同電位の外部電極４、５がモジュール構造の内部で独
立した２個の外部導出端子３１、３２と接続しているた
め、モジュールの部品点数が多くなり、コスト高になっ
てしまう。また、外部電極の固定はケース上部の絶縁上
蓋を貫通させる丈では不十分であり、図７（ａ）のモー
ルド樹脂１５のような固いエポキシ樹脂等をケース内に
充填させる必要がある。しかし、固いモールド樹脂は硬
度を得るために石英ガラスの粉末を含有させている場合
があり、この粉末で、半導体チップが汚染されたりキズ
ついたりして、性能低下を招く恐れがある。
【０００９】また、図１０に示す構造において、半導体
チップの大きさが異なると、絶縁基板１上の面積を有効
活用できなくなり、モジュール構造が大きくなりコスト
高となるなどの不都合を生じる。この発明の目的は、前
記の課題を解決して、大電流で低コストのモジュール構
造の半導体装置を提供することにある。
チップの大きさが異なると、絶縁基板１上の面積を有効
活用できなくなり、モジュール構造が大きくなりコスト
高となるなどの不都合を生じる。この発明の目的は、前
記の課題を解決して、大電流で低コストのモジュール構
造の半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】前記の目的を達成するた
めに、金属ベース板と、金属ベース板に固着される絶縁
側壁および絶縁上蓋からなるケース内に、少なくとも外
部導出端子、絶縁基板、半導体チップおよび半導体チッ
プと接続する金属細線が収納され、且つ、ケース内が充
填材で被覆されているモジュール構造の半導体装置にお
いて、前記半導体チップに主電流を流す外部導出端子
は、前記絶縁基板上のパターニングされた金属膜を介し
て前記半導体チップに接続されるとともに前記ケース内
で分岐して前記絶縁上蓋に露出する複数個の外部電極に
接続され、同電位で複数個の前記外部電極間を、前記絶
縁上蓋に設けた外部導体によってさらに接続する構成と
する。この同電位で複数個の外部電極および外部導出端
子とが同一材料で、且つ、一体型であるとよい。ケース
内に少なくとも２つの半導体チップを近接して配置し、
近接した半導体チップの対向する辺が同一の長さとし、
ケース内で半導体チップに接続する金属細線が同一方向
であると効果的である。
めに、金属ベース板と、金属ベース板に固着される絶縁
側壁および絶縁上蓋からなるケース内に、少なくとも外
部導出端子、絶縁基板、半導体チップおよび半導体チッ
プと接続する金属細線が収納され、且つ、ケース内が充
填材で被覆されているモジュール構造の半導体装置にお
いて、前記半導体チップに主電流を流す外部導出端子
は、前記絶縁基板上のパターニングされた金属膜を介し
て前記半導体チップに接続されるとともに前記ケース内
で分岐して前記絶縁上蓋に露出する複数個の外部電極に
接続され、同電位で複数個の前記外部電極間を、前記絶
縁上蓋に設けた外部導体によってさらに接続する構成と
する。この同電位で複数個の外部電極および外部導出端
子とが同一材料で、且つ、一体型であるとよい。ケース
内に少なくとも２つの半導体チップを近接して配置し、
近接した半導体チップの対向する辺が同一の長さとし、
ケース内で半導体チップに接続する金属細線が同一方向
であると効果的である。
【００１１】前記の構成とすることで次のことが生じ
る。複数個の外部電極を設けることで電流容量が確保さ
れる。また外部電極と外部導出端子を同一材料で一体型
で作ることで部品点数を減じ、低コスト化が図られる。
同電位の複数個の外部電極を外部導体で短絡すること
で、一個の外部電極を主回路と接続した場合でも、複数
の外部電極が接続された場合と等価の働きをさせること
ができる。またケース内に収納される複数個の半導体チ
ップの対向する辺を同一とし、金属細線を同一方向に配
線することで、半導体チップを搭載する絶縁基板の利用
率を上げ、且つ、ボンディング効率を向上させて、低コ
スト化を図ることができる。
る。複数個の外部電極を設けることで電流容量が確保さ
れる。また外部電極と外部導出端子を同一材料で一体型
で作ることで部品点数を減じ、低コスト化が図られる。
同電位の複数個の外部電極を外部導体で短絡すること
で、一個の外部電極を主回路と接続した場合でも、複数
の外部電極が接続された場合と等価の働きをさせること
ができる。またケース内に収納される複数個の半導体チ
ップの対向する辺を同一とし、金属細線を同一方向に配
線することで、半導体チップを搭載する絶縁基板の利用
率を上げ、且つ、ボンディング効率を向上させて、低コ
スト化を図ることができる。
【００１２】さらに、同電位の複数個の外部電極を外部
導体で接続すると、配線による浮遊インダクタンスの並
列回路が構成される。この並列回路の合成の浮遊インダ
クタンスは、従来のように１個の外部電極で構成される
回路の場合の浮遊インダクタンスよりも小さくなる。そ
のため、浮遊インダクタンスと半導体チップの電流変化
率（ターンオフ時の電流変化率のこと）との積で発生す
るサージ電圧を抑制できて、半導体チップを過電圧破壊
から守ることができる。
導体で接続すると、配線による浮遊インダクタンスの並
列回路が構成される。この並列回路の合成の浮遊インダ
クタンスは、従来のように１個の外部電極で構成される
回路の場合の浮遊インダクタンスよりも小さくなる。そ
のため、浮遊インダクタンスと半導体チップの電流変化
率（ターンオフ時の電流変化率のこと）との積で発生す
るサージ電圧を抑制できて、半導体チップを過電圧破壊
から守ることができる。
【００１３】
【発明の実施の形態】図１はこの発明の一実施例の要部
構成図で、同図（ａ）は平面図、同図（ｂ）は側面図で
ある。図１において、金属ベース板１に絶縁側壁２を固
着し、金属ベース板１と対向するように絶縁上蓋３が絶
縁側壁２に固着されている。絶縁上蓋３を貫通して各２
個のコレクタ用外部電極４、エミッタ用外部電極５が絶
縁上蓋３に位置決めされている。また絶縁上蓋３にゲー
ト制御端子６、エミッタ制御端子７およびコレクタ補助
端子８が固定されている。図示されていない１個のコレ
クタ用外部導出端子、エミッタ用外部導出端子に各２個
のコレクタ用外部電極４、エミッタ用外部電極５が接続
する。この外部導出端子と外部電極４、５は一体の導体
で形成されている。
構成図で、同図（ａ）は平面図、同図（ｂ）は側面図で
ある。図１において、金属ベース板１に絶縁側壁２を固
着し、金属ベース板１と対向するように絶縁上蓋３が絶
縁側壁２に固着されている。絶縁上蓋３を貫通して各２
個のコレクタ用外部電極４、エミッタ用外部電極５が絶
縁上蓋３に位置決めされている。また絶縁上蓋３にゲー
ト制御端子６、エミッタ制御端子７およびコレクタ補助
端子８が固定されている。図示されていない１個のコレ
クタ用外部導出端子、エミッタ用外部導出端子に各２個
のコレクタ用外部電極４、エミッタ用外部電極５が接続
する。この外部導出端子と外部電極４、５は一体の導体
で形成されている。
【００１４】図２は図１の内部構成図で、同図（ａ）は
平面図、同図（ｂ）は切欠側面図である。図２におい
て、金属ベース板１上に絶縁側壁２が固着されている。
金属ベース板１上にパターンニングされた金属膜を有す
る絶縁基板１１を固着し、この金属膜に半導体チップ１
２がマウントされ、各半導体チップ１２は金属細線１３
を介してコレクタ用外部導出端子３１およびエミッタ用
外部導出端子３２と接続する。同図（ａ）では、コレク
タ用外部導出端子３１はエミッタ用外部導出端子３２の
下に隠れて一部見えない。コレクタ用外部電極４とエミ
ッタ用外部電極５は前記の外部導出端子３１、３２と一
体の導体で形成され、図示されていない絶縁上蓋を貫通
させた後で直角に折曲げられるが同図は折曲げ前の状態
を示している。同様にゲート制御端子６、エミッタ制御
端子７およびコレクタ補助端子８も折曲げ前の状態を示
している。外部導出端子３１、３２は中央付近で絶縁基
板１１上のパターンニングされた金属膜とＡ部で接続さ
れている。従来構造と異なり、コレクタ用外部導出端子
３１およびエミッタ用外部導出端子３２はそれぞれ１個
で構成されているが、その両端がケース外に露出して２
個の同電位のコレクタ用外部電極４および２個の同電位
のエミッタ用外部電極５となる。これらの同電位の外部
電極４、５は図示されていない絶縁上蓋に設けられた外
部導体１８（図４参照）で短絡することで、たとえ一方
の外部電極に主回路が接続されても、主電流が外部導出
端子の両側から中央付近に向かって（または中央付近か
ら両端に向かって）均一に流れ、大電流でも外部導出端
子３１、３２が発熱することはない。尚、ケース内の空
間にはシリコーン樹脂などのゲル状の樹脂が充填されて
いる。
平面図、同図（ｂ）は切欠側面図である。図２におい
て、金属ベース板１上に絶縁側壁２が固着されている。
金属ベース板１上にパターンニングされた金属膜を有す
る絶縁基板１１を固着し、この金属膜に半導体チップ１
２がマウントされ、各半導体チップ１２は金属細線１３
を介してコレクタ用外部導出端子３１およびエミッタ用
外部導出端子３２と接続する。同図（ａ）では、コレク
タ用外部導出端子３１はエミッタ用外部導出端子３２の
下に隠れて一部見えない。コレクタ用外部電極４とエミ
ッタ用外部電極５は前記の外部導出端子３１、３２と一
体の導体で形成され、図示されていない絶縁上蓋を貫通
させた後で直角に折曲げられるが同図は折曲げ前の状態
を示している。同様にゲート制御端子６、エミッタ制御
端子７およびコレクタ補助端子８も折曲げ前の状態を示
している。外部導出端子３１、３２は中央付近で絶縁基
板１１上のパターンニングされた金属膜とＡ部で接続さ
れている。従来構造と異なり、コレクタ用外部導出端子
３１およびエミッタ用外部導出端子３２はそれぞれ１個
で構成されているが、その両端がケース外に露出して２
個の同電位のコレクタ用外部電極４および２個の同電位
のエミッタ用外部電極５となる。これらの同電位の外部
電極４、５は図示されていない絶縁上蓋に設けられた外
部導体１８（図４参照）で短絡することで、たとえ一方
の外部電極に主回路が接続されても、主電流が外部導出
端子の両側から中央付近に向かって（または中央付近か
ら両端に向かって）均一に流れ、大電流でも外部導出端
子３１、３２が発熱することはない。尚、ケース内の空
間にはシリコーン樹脂などのゲル状の樹脂が充填されて
いる。
【００１５】図３は絶縁基板上にマウントされた半導体
チップの平面図である。金属ベース板１上にパターンニ
ングされた金属膜を有する絶縁基板１１が固着され、絶
縁基板１１上のパターンニングされた金属膜に複数の半
導体チップ１２が固着されている。半導体チップ１２は
金属細線１３を介してコレクタ用外部導出端子およびエ
ミッタ用外部導出端子とＡ部で接続し、この金属細線１
３は同一方向に配線されている。図面上で上、下の半導
体チップグループが対称に配置され、各グループ内の半
導体チップ１２は対向する辺の長さが同一であり、また
半導体チップ１２と接続する金属細線１３は同一方向に
配線され、Ａ部で図示されていない１個のコレクタ用外
部導出端子および１個のエミッタ用外部導出端子に接続
している。
チップの平面図である。金属ベース板１上にパターンニ
ングされた金属膜を有する絶縁基板１１が固着され、絶
縁基板１１上のパターンニングされた金属膜に複数の半
導体チップ１２が固着されている。半導体チップ１２は
金属細線１３を介してコレクタ用外部導出端子およびエ
ミッタ用外部導出端子とＡ部で接続し、この金属細線１
３は同一方向に配線されている。図面上で上、下の半導
体チップグループが対称に配置され、各グループ内の半
導体チップ１２は対向する辺の長さが同一であり、また
半導体チップ１２と接続する金属細線１３は同一方向に
配線され、Ａ部で図示されていない１個のコレクタ用外
部導出端子および１個のエミッタ用外部導出端子に接続
している。
【００１６】図４は図１の絶縁上蓋の要部構成図で、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線
で切断した断面図である。外部電極をネジ止めできるよ
うにナット孔１９が開けられ、また各２個の同電位の外
部電極同士を接続する外部導体１８が絶縁上蓋３に取り
つけられている。また外部電極が貫通する貫通孔２１が
絶縁上蓋３に開いている。さらに外部電極と絶縁上蓋３
とを固定するためのネジ孔２０が開いている。
図（ａ）は平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線
で切断した断面図である。外部電極をネジ止めできるよ
うにナット孔１９が開けられ、また各２個の同電位の外
部電極同士を接続する外部導体１８が絶縁上蓋３に取り
つけられている。また外部電極が貫通する貫通孔２１が
絶縁上蓋３に開いている。さらに外部電極と絶縁上蓋３
とを固定するためのネジ孔２０が開いている。
【００１７】図５は絶縁上蓋に取り付ける前の外部導体
の構造図で、同図（ａ）は同図（ｂ）の矢印Ａから見た
上面図、同図（ｂ）は正面図、同図（ｃ）は同図（ｂ）
の矢印Ｂから見た側面図である。この外部導体１８は絶
縁上蓋に図４（ｂ）のように取り付けられる。図６はこ
の発明のモジュール構造の等価回路である。ここでは複
数個の半導体チップ１２はＩＧＢＴ１個、ダイオード１
個で代表させて示されている。２個のコレクタ用外部電
極４と２個のエミッタ用外部電極５は各１個のコレクタ
用外部導出端子３１とエミッタ用外部導出端子３２にケ
ース内で接続し、さらに絶縁上蓋に取り付けられた外部
導体１８で短絡している。またこの回路は前記のように
インダクタンスの並列回路となり、浮遊インダクタンス
を低減できる。例えば、従来のようにエミッタ外部導出
端子が１個の場合、浮遊インダクタンスが４２ｎＨあっ
たものが、２６ｎＨまで低減することができる。この浮
遊インダクタンスの低減により、ターンオフ時の電流変
化率（電流減少率）と浮遊インダクタンスの積で発生す
るサージ電圧を抑制できて、半導体チップの過電圧破壊
を防止できる。
の構造図で、同図（ａ）は同図（ｂ）の矢印Ａから見た
上面図、同図（ｂ）は正面図、同図（ｃ）は同図（ｂ）
の矢印Ｂから見た側面図である。この外部導体１８は絶
縁上蓋に図４（ｂ）のように取り付けられる。図６はこ
の発明のモジュール構造の等価回路である。ここでは複
数個の半導体チップ１２はＩＧＢＴ１個、ダイオード１
個で代表させて示されている。２個のコレクタ用外部電
極４と２個のエミッタ用外部電極５は各１個のコレクタ
用外部導出端子３１とエミッタ用外部導出端子３２にケ
ース内で接続し、さらに絶縁上蓋に取り付けられた外部
導体１８で短絡している。またこの回路は前記のように
インダクタンスの並列回路となり、浮遊インダクタンス
を低減できる。例えば、従来のようにエミッタ外部導出
端子が１個の場合、浮遊インダクタンスが４２ｎＨあっ
たものが、２６ｎＨまで低減することができる。この浮
遊インダクタンスの低減により、ターンオフ時の電流変
化率（電流減少率）と浮遊インダクタンスの積で発生す
るサージ電圧を抑制できて、半導体チップの過電圧破壊
を防止できる。
【００１８】
【発明の効果】この発明によれば、主電流が流れる同電
位の外部電極を少なくとも２個設けることで電流容量を
確保し、外部導出端子および外部電極の異常な発熱を防
止することができる。また外部導出端子に複数個の外部
電極を同一材料で形成することで、部品点数を減らし、
製品コストを低減することができる。絶縁上蓋に設けた
外部導体で同電位の複数個の外部電極を接続すること
で、一個の外部電極と主回路を接続した場合でも、半導
体チップに均一な電流が通電できるようになる。また半
導体変換装置を組立る際にあらためて外部導体を配線す
る必要をなくして、組立工数の低減を図ることができ
る。さらに、少なくとも２つの半導体チップを近接して
配置し、近接した半導体チップの辺の長さを同一とし
て、半導体チップを同一方向に配線することで、絶縁基
板の利用率を上げて、モジュール構造の小型化を図かる
ことができて、製品コストが低減できる。また、前記の
ようにインダクタンスの並列回路とすることで、浮遊イ
ンダクタンスの低減を図り、半導体チップに印加される
サージ電圧を抑制して、半導体チップの過電圧破壊を防
止することができる。
位の外部電極を少なくとも２個設けることで電流容量を
確保し、外部導出端子および外部電極の異常な発熱を防
止することができる。また外部導出端子に複数個の外部
電極を同一材料で形成することで、部品点数を減らし、
製品コストを低減することができる。絶縁上蓋に設けた
外部導体で同電位の複数個の外部電極を接続すること
で、一個の外部電極と主回路を接続した場合でも、半導
体チップに均一な電流が通電できるようになる。また半
導体変換装置を組立る際にあらためて外部導体を配線す
る必要をなくして、組立工数の低減を図ることができ
る。さらに、少なくとも２つの半導体チップを近接して
配置し、近接した半導体チップの辺の長さを同一とし
て、半導体チップを同一方向に配線することで、絶縁基
板の利用率を上げて、モジュール構造の小型化を図かる
ことができて、製品コストが低減できる。また、前記の
ようにインダクタンスの並列回路とすることで、浮遊イ
ンダクタンスの低減を図り、半導体チップに印加される
サージ電圧を抑制して、半導体チップの過電圧破壊を防
止することができる。
【図１】この発明の一実施例の要部構成図で、（ａ）は
平面図、（ｂ）は側面図
平面図、（ｂ）は側面図
【図２】図１の内部構成図で、（ａ）は平面図、（ｂ）
は側面図
は側面図
【図３】絶縁基板上にマウントされた半導体チップの平
面図
面図
【図４】図１の絶縁上蓋の要部構成図で、（ａ）は平面
図、（ｂ）は（ａ）のＹ−Ｙ線で切断した断面図
図、（ｂ）は（ａ）のＹ−Ｙ線で切断した断面図
【図５】絶縁上蓋に取り付けられる前の外部導体の構造
図で、（ａ）は（ｂ）の矢印Ａから見た上面図、（ｂ）
は正面図、（ｃ）は（ｂ）の矢印Ｂから見た側面図
図で、（ａ）は（ｂ）の矢印Ａから見た上面図、（ｂ）
は正面図、（ｃ）は（ｂ）の矢印Ｂから見た側面図
【図６】この発明のモジュール構造の等価回路図
【図７】従来のモジュール構造の半導体装置の外観で、
（ａ）は平面図、（ｂ）は側面図
（ａ）は平面図、（ｂ）は側面図
【図８】図７の内部構成図で、（ａ）は平面図、（ｂ）
は側面図
は側面図
【図９】従来の大容量のモジュール構造の半導体装置の
要部構成図で、（ａ）は側面図、（ｂ）は平面図
要部構成図で、（ａ）は側面図、（ｂ）は平面図
【図１０】図９の内部構成図で、（ａ）は平面図、
（ｂ）は側面図
（ｂ）は側面図
【図１１】図１０の等価回路図
１ 金属ベース板
２ 絶縁側壁
３ 絶縁上蓋
４ コレクタ用外部電極
５ エミッタ用外部電極
６ ゲート制御端子
７ エミッタ制御端子
８ コレクタ補助端子
９ 取り付けネジ
１０ 取り付けネジ
１１ 絶縁基板
１２ 半導体チップ
１３ 金属細線
１４ 外部導体
１５ モールド樹脂
１７ 銘板
１８ 絶縁上蓋に設けた外部導体
１９ ナット孔
２０ ネジ孔
２１ 貫通孔
３１ コレクタ用外部導出端子
３２ エミッタ用外部導出端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 25/07
H01L 25/18
Claims (3)
- 【請求項１】金属ベース板と、金属ベース板に固着され
る絶縁側壁および絶縁上蓋からなるケース内に、少なく
とも外部導出端子、絶縁基板、複数の半導体チップおよ
び該半導体チップと接続する金属細線が収納され、且
つ、ケース内が充填材で被覆されているモジュール構造
の半導体装置において、 前記 半導体チップに主電流を流す外部導出端子は、前記
絶縁基板上のパターニングされた金属膜を介して前記半
導体チップに接続されるとともに前記ケース内で分岐し
て前記絶縁上蓋に露出する複数個の外部電極に接続さ
れ、同電位で複数個の前記 外部電極間を、前記絶縁上蓋に設
けた外部導体によってさらに接続したことを特徴とする
半導体装置。 - 【請求項２】同電位で複数個の外部電極および外部導出
端子とが同一材料で、且つ、一体型で形成されることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】ケース内に少なくとも２つの半導体チップ
を近接して配置し、近接した半導体チップの対向する辺
が同一の長さとし、且つ、前記半導体チップと絶縁基板
上のパターニングされた金属膜とを接続する金属細線が
同一方向に配線され、前記外部導出端子が前記絶縁基板
上のパターニングされた金属膜に接続されることを特徴
とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33435996A JP3519227B2 (ja) | 1996-04-08 | 1996-12-16 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8488496 | 1996-04-08 | ||
| JP8-84884 | 1996-04-08 | ||
| JP33435996A JP3519227B2 (ja) | 1996-04-08 | 1996-12-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331018A JPH09331018A (ja) | 1997-12-22 |
| JP3519227B2 true JP3519227B2 (ja) | 2004-04-12 |
Family
ID=26425855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33435996A Expired - Fee Related JP3519227B2 (ja) | 1996-04-08 | 1996-12-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3519227B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8542467B2 (en) | 2010-01-26 | 2013-09-24 | Denso Corporation | Switching device |
| US9685879B2 (en) | 2012-03-01 | 2017-06-20 | Mitsubishi Electric Corporation | Power semiconductor module and power conversion device |
| US9899328B2 (en) | 2014-02-11 | 2018-02-20 | Mitsubishi Electric Corporation | Power semiconductor module |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5672370B2 (ja) * | 2011-03-16 | 2015-02-18 | 富士電機株式会社 | 半導体モジュールおよびその製造方法 |
| WO2013058038A1 (ja) | 2011-10-18 | 2013-04-25 | 富士電機株式会社 | 半導体装置および半導体装置製造方法 |
-
1996
- 1996-12-16 JP JP33435996A patent/JP3519227B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8542467B2 (en) | 2010-01-26 | 2013-09-24 | Denso Corporation | Switching device |
| US9685879B2 (en) | 2012-03-01 | 2017-06-20 | Mitsubishi Electric Corporation | Power semiconductor module and power conversion device |
| US9979314B2 (en) | 2012-03-01 | 2018-05-22 | Mitsubishi Electric Corporation | Power semiconductor module and power conversion device |
| DE112013001234B4 (de) | 2012-03-01 | 2023-02-02 | Mitsubishi Electric Corporation | Leistungshalbleitermodul und Energieumsetzungseinrichtung |
| US9899328B2 (en) | 2014-02-11 | 2018-02-20 | Mitsubishi Electric Corporation | Power semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09331018A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6101114A (en) | Power conversion system having multi-chip packages | |
| US5929514A (en) | Thermally enhanced lead-under-paddle I.C. leadframe | |
| JP3516789B2 (ja) | 半導体パワーモジュール | |
| EP0828341B1 (en) | Modular type power semiconductor apparatus | |
| JPH05175384A (ja) | 電力用半導体装置 | |
| US4518982A (en) | High current package with multi-level leads | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| GB2084796A (en) | Mounting and cooling arrangements for semiconductor devices | |
| US10985110B2 (en) | Semiconductor package having an electromagnetic shielding structure and method for producing the same | |
| US5063434A (en) | Plastic molded type power semiconductor device | |
| EP0378209A3 (en) | Hybrid resin-sealed semiconductor device | |
| JP3267169B2 (ja) | パワー半導体装置 | |
| JP3519227B2 (ja) | 半導体装置 | |
| KR20000017054A (ko) | 세라믹 콘덴서 실장 구조 | |
| JPS61218151A (ja) | 半導体装置 | |
| JP3391372B2 (ja) | 絶縁物封止型電子装置及びその製造方法 | |
| US6664629B2 (en) | Semiconductor device | |
| JPH03108749A (ja) | 電力変換装置用トランジスタモジュール | |
| JP2605506B2 (ja) | 半導体装置 | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
| JPH05259373A (ja) | 電力用半導体装置 | |
| JP2001144251A (ja) | 複合半導体装置 | |
| JP2003243608A (ja) | 電力用モジュール | |
| JP2001007282A (ja) | パワー半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040128 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |