JP2001144251A - 複合半導体装置 - Google Patents

複合半導体装置

Info

Publication number
JP2001144251A
JP2001144251A JP32373099A JP32373099A JP2001144251A JP 2001144251 A JP2001144251 A JP 2001144251A JP 32373099 A JP32373099 A JP 32373099A JP 32373099 A JP32373099 A JP 32373099A JP 2001144251 A JP2001144251 A JP 2001144251A
Authority
JP
Japan
Prior art keywords
conductor terminal
conductor
resin case
semiconductor device
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32373099A
Other languages
English (en)
Other versions
JP4329960B2 (ja
Inventor
Eigo Fukuda
永吾 福田
Tsutomu Hayasaka
力 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP32373099A priority Critical patent/JP4329960B2/ja
Publication of JP2001144251A publication Critical patent/JP2001144251A/ja
Application granted granted Critical
Publication of JP4329960B2 publication Critical patent/JP4329960B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ボンディングワイヤ同士の交差部分をなくし、
信頼性の高い大電力用の複合半導体装置を得る。 【解決手段】絶縁樹脂ケース２の側壁内６Ａ，６Ｂ，６
Ｃ，６Ｄに二層の積層構造となるように平板状の直流側
導体端子１２０，１３０及び三相交流側導体端子９，１
０，１１、信号導体端子７，８をインサートモールドす
る。この場合、平板状の直流側導体端子対して平均して
かつ数多くボンディングワイヤにて結線できる。該導体
端子の端部一箇所に結線を集中させないので、電圧降下
が少ない。さらに、中継導体パターンを設ける必要がな
くなるので、構造が簡素化するとともに、ボンディング
ワイヤ同士が交差しないので信頼性が向上し、大電力用
の複合半導体装置が得られる。

Description

【発明の詳細な説明】
【０００１】本発明は、複合半導体装置に関し、特に絶
縁樹脂ケースの側壁内にインサートモールドする導体端
子を二層の積層構造とした複合半導体装置に関するもの
である。
【０００２】
【従来の技術】この種、複合半導体装置の従来例を図６
及び図７を参照して説明する。なお、図６は複合半導体
装置の平面図、図７はその等価回路図である。図６にお
いて、１は複合半導体装置全体を示し、両端開口の絶縁
樹脂ケース２の一方の開口端には、該開口端を閉塞する
ように放熱板３が嵌合されている。この放熱板３の上面
には絶縁基板４を介してＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏ
ｒ）、ダイオード等の半導体チップ５が搭載されてい
る。
【０００３】上記の絶縁樹脂ケース２の側壁６Ａ，６
Ｂ，６Ｃ内には導体端子がインサートモールドされてい
る。すなわち、側壁６Ａ内には前記半導体チップの表面
電極に接続される、例えばエミッタ電極（Ｅ）、ゲート
電極（Ｇ）に接続される信号端子７，８がインサートモ
ールドされている。
【０００４】上記信号端子７，８の上端部は側壁６Ａの
上面から外部に突出し、該信号端子７，８の下端部は側
壁６Ａの下部から絶縁樹脂ケース２の内部に突出するよ
うにインサートモールドされている。また、側壁６Ｂ側
には三相交流側導体端子９（Ｕ），１０（Ｖ），１１
（Ｗ）が、側壁６Ｃ側には直流側導体端子１２（Ｐ），
１３（Ｎ）がそれぞれ前記信号端子７，８と同様にイン
サートモールドされている。
【０００５】上記信号端子７，８の下端部と半導体チッ
プ５の表面電極とはボンディングワイヤ１４にて結線さ
れている。同様に、三相交流側導体端子９，１０，１１
の下端部と導体パターン１５とがボンディングワイヤ１
４にて結線され、また、直流側導体端子１２，１３の下
端部と、導体パターン１５及び半導体チップ５とが同じ
くボンディングワイヤ１４に結線されている。
【０００６】特に、負極（Ｎ）の直流側導体端子１３の
下端部は、複数の中継導体パターン１５０を経由してボ
ンディングワイヤ１４にて各半導体チップ５の表面電極
と接続されている。上記のような組立体の各導体端子７
〜１３の上端部は、外部導体と接続されて使用される。
【０００７】上記構造を有する複合半導体装置１の等価
回路図が図６に示してあり、図において、Ｕ，Ｖ，Ｗが
交流側導体端子、Ｐ，Ｎが直流側導体端子である。上記
直流側端子Ｐ，Ｎ間にＩＧＢＴ１〜ＩＧＢＴ６が図示の
ように接続され、それぞれのＩＧＢＴ１〜ＩＧＢＴ６の
コレクタ（Ｃ）ーエミッタ（Ｅ）間にダイオードＤ１〜
Ｄ６が並列接続されている。
【０００８】
【発明が解決しようとする課題】従来の複合半導体装置
１は、上記のような構造を有しているため、次のような
解決すべき課題があった。 正極、負極の直流側導体端子１２，１３までの配線を
ボンディングワイヤ１４にて行なっており、発熱量が多
く、このため、太い線径のボンディングワイヤ１４を多
数本用いないと大電力に対応できなかった。 ボンディングワイヤ１４の互いに交差する部分が発生
し、そのため、ボンディングワイヤ１４同士が接触する
事故が発生し易く信頼性に難があった。 ボンディングワイヤ１４による配線長が長くなるた
め、中継導体パターン１５０を設ける必要があった。 本発明は、上記の課題を解決するためになされたもの
で、ボンディングワイヤからの発熱量を小さくし、か
つ、導体端子端部での電圧降下を小さくし、また、ボン
ディングワイヤ同士の交差部分をなくし、さらに中継導
体パターンを設けることなく信頼性が高く大電力用に適
した複合半導体装置を提供することを目的とするもので
ある。
【０００９】
【課題を解決するための手段】本発明の複合半導体装置
は、絶縁樹脂ケースの側壁内に二層の積層構造となるよ
うに直流側導体端子及び三相交流側導体端子、信号導体
端子を配置する。直流側正極導体端子及び直流側負極導
体端子は、平面略コ字型の平板状に形成され、これが例
えば下層として、絶縁樹脂ケースの内周を囲むように、
また、その絶縁樹脂ケース内に下端部が露出するように
インサートモールドされる。この下層から所定の間隔を
置いて上層として、互いに対向する絶縁樹脂ケースの側
壁内にＵ，Ｖ，Ｗの三相交流導体端子と信号導体端子と
が対向して配置され、それらの下端部が絶縁樹脂ケース
内に露出するようにインサートモールドされる。
【００１０】上記の平板状に形成された直流側正極導体
端子及び直流側負極導体端子の下端部と、放熱板上に絶
縁基板を介して搭載した半導体チップ及び絶縁基板上の
導体パターンとをボンディングワイヤに結線する。この
場合、平板状の直流側正極導体端子及び直流側負極導体
端子に対して平均して、かつ、数多く細いボンディング
ワイヤが結線できる。また、直流導体端子の端部一箇所
に結線を集中させないので、電圧降下が少なく、さら
に、中継導体パターンを設ける必要がなくなる。また、
構造が簡素化し、しかもボンディングワイヤ同士が交差
しないので信頼性が向上するなどにより本発明の課題を
解決している。
【００１１】
【実施の形態】以下に本発明の実施の形態を、図１乃至
図５を参照して説明する。なお、これらの図で従来と同
様の複合半導体装置１の構成部分には同一符号が付して
ある。
【００１２】これらの図において、絶縁樹脂ケース２の
側壁６Ａ、６Ｂ、６Ｃ及び６Ｄ内に二層の積層構造とな
るように直流側導体端子１２０，１３０及び三相交流側
導体端子９，１０，１１，信号導体端子７，８を配置す
る。すなわち、直流側正極導体端子１３０及び直流側負
極導体端子１２０は、平面略コ字型の平板状に形成さ
れ、これが例えば下層として絶縁樹脂ケース２の内周を
囲むように、また、その下端部１２０Ａ，１３０Ａが絶
縁樹脂ケース２の内部に水平方向に露出するようにイン
サートモールドされている。
【００１３】上記の直流側正極導体端子１３０及び直流
側負極導体端子１２０から所定の間隔を置き上層とし
て、互いに対向する絶縁樹脂ケース２の側壁６Ａ，６Ｂ
内にＵ，Ｖ，Ｗの三相交流導体端子９，１０，１１と信
号導体端子７，８とを対向して配置し、かつ、それらの
下端部が絶縁樹脂ケース２の内部に水平方向に露出する
ようにインサートモールドされている。
【００１４】上記直流側正極導体端子１３０及び直流側
負極導体端子１２０の両端から立ち上った上端部１２０
Ｂ，１３０Ｂは、絶縁樹脂ケース２の短辺となる側壁６
Ｃ、６Ｄの肉厚内にインサートモールドされ、該側壁６
Ｃ、６Ｄの端面から外部に露出させてある。また、三相
交流導体端子９，１０，１１及び信号導体端子７，８に
ついてもその下端９Ａ，１０Ａ，１１Ａ及び７Ａ，８Ａ
がそれぞれ絶縁樹脂ケース２の内部に水平方向に突出す
るように、かつ、それらの上端９Ｂ，１０Ｂ，１１Ｂ及
び７Ｂ，８Ｂが絶縁樹脂ケース２上面から外部に露出す
るようにインサートモールドされている。
【００１５】なお、上記直流側正極導体端子１３０及び
直流側負極導体端子１２０の位置は、互いの位置を逆に
しても良い。また、三相交流導体端子９，１０，１１と
信号導体端子７，８の位置についても同様である。さら
に、上記直流側導体端子１２０，１３０と三相交流導体
端子９，１０，１１と信号導体端子７，８の上層、下層
の位置を変換させても良い。
【００１６】後は従来と同様に、絶縁樹脂ケース２の下
面側に放熱板３が嵌合・固着され、この放熱板３上には
所定の導体パターン１５を形成した絶縁基板４が固定さ
れる。また、この導体パターンの所定の位置には半導体
チップ５、例えば、図７に示した電気回路と同様の回路
形成をするために６個のＩＧＴＢチップと６個のダイオ
ードチップが搭載される。
【００１７】上記の半導体チップ５及び導体パターン１
５と、直流側正極導体端子１３０及び直流側負極導体端
子１２０の下端１３０Ａ，１２０Ａとが多数のボンディ
ングワイヤ１４により全体的に平均して結線される。上
記と同様に三相交流導体端子９，１０，１１の下端９
Ａ，１０Ａ，１１Ａ及び信号導体端子７，８の下端７
Ａ，７Ａと、半導体チップ５及び導体パターン１５とが
ボンディングワイヤ１４にて結線され、図７に示したよ
うな電気回路が形成される。
【００１８】なお、直流側正極導体端子１３０及び直流
側負極導体端子１２０の上端１３０Ｂ，１２０Ｂ、三相
交流側導体端子９，１０，１１の上端９Ｂ，１０Ｂ，１
１Ｂ及び信号端子７，８の上端７Ｂ，８Ｂは従来と同様
にそれぞれ外部導体に接続されて使用される。
【００１９】
【発明の効果】本発明は、上記のように平板状の直流側
導体端子と、三相交流導体端子及び信号導体端子とを絶
縁樹脂ケースの側壁内で二層の積層構造とし、平板状の
直流側導体端子の下端と、半導体チップ及び導体パター
ンとをボンディングワイヤにて全体的に、平均して結線
できるようにしたので、特に太いワイヤを使用する必要
がなく、また、中継導体パターンも不要であり、端子端
部での電圧降下を考慮する必要がなく、さらにボンディ
ングワイヤの交差する箇所もなくなり、信頼性が高く、
しかも構造が簡素化した複合半導体装置が安価に得られ
る。
【図面の簡単な説明】
【図１】本発明の複合半導体装置の平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図２のＢ−Ｂ線に沿う断面図である。
【図４】本発明の複合半導体装置の一部を示す斜視図で
ある。
【図５】上記複合半導体装置に使用する一対の直流側導
体端子の斜視図である。
【図６】従来の複合半導体装置の平面図である。
【図７】本発明及び従来の複合半導体装置の等価回路図
である。
【符号の説明】
１ 複合半導体装置 ２ 絶縁樹脂ケース ３ 放熱板 ４ 絶縁基板 ５ 半導体チップ ６Ａ，６Ｂ，６ｃ，６Ｄ 側壁 ７，８ 信号導体端子 ９，１０，１１ 三相交流側導体端子 １４ ボンディングワイヤ １５ 導体パターン １２０ 直流側負極導体端子 １３０ 直流側正極導体端子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】金属放熱板上に絶縁基板を介して複数の半
    導体チップが搭載され、該金属放熱板の外周部に、両端
    開口の絶縁樹脂ケースの一方の開口端を嵌合させ、該絶
    縁樹脂ケースの側壁内にインサートモールドされた導体
    端子の下端と前記半導体チップとをボンディングワイヤ
    にて接続して成る複合半導体装置において、 複数の前記導体端子を、前記絶縁樹脂ケースの側壁内で
    互いに積層構造になるように配置したことを特徴とする
    複合半導体装置。
  2. 【請求項２】前記積層構造の導体端子は、正極と負極か
    ら成る一対の直流側導体端子と、交流側導体端子及び信
    号導体端子とから成る一対の導体端子との組み合わせに
    おいて、一方の直流側導体端子上には、前記交流側導体
    端子を一定の間隔を置いて該一方の直流側導体端子と直
    角に交差するように配置し、他方の直流側導体端子上に
    は、前記信号端子を一定の間隔を置いて該他方の直流側
    導体端子と直角に交差するように配置したことを特徴と
    する請求項１に記載の複合半導体装置。
  3. 【請求項３】前記絶縁樹脂ケースの一方の側壁には、平
    面略コ字型の平板状直流側正極導体端子が該側壁の内周
    を囲むように配置され、対向する前記絶縁樹脂ケースの
    他方の側壁には、平面略コ字型の平板状直流側負極導体
    端子が該側壁の内周を囲むように配置され、前記直流側
    正極導体端子の折り曲げ両端部及び前記直流側負極導体
    端子の折り曲げ両端部がそれぞれ前記絶縁樹脂ケースの
    上端部に露出し、他の外部導体と接続できるようにした
    ことを特徴とする請求項１又は請求項２に記載の複合半
    導体装置。
  4. 【請求項４】前記絶縁樹脂ケースの一方の側壁には、三
    相交流側導体端子が配置され、対向する前記絶縁樹脂ケ
    ースの他方の側壁には、信号導体端子が配置され、前記
    三相交流側導体端子の一端及び前記信号導体端子の一端
    がそれぞれ前記絶縁樹脂ケースの上端部に露出し、他の
    外部導体と接続できるようにしたことを特徴とする請求
    項１乃至請求項３のいずれかに記載の複合半導体装置。
JP32373099A 1999-11-15 1999-11-15 複合半導体装置 Expired - Lifetime JP4329960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32373099A JP4329960B2 (ja) 1999-11-15 1999-11-15 複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32373099A JP4329960B2 (ja) 1999-11-15 1999-11-15 複合半導体装置

Publications (2)

Publication Number Publication Date
JP2001144251A true JP2001144251A (ja) 2001-05-25
JP4329960B2 JP4329960B2 (ja) 2009-09-09

Family

ID=18157981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32373099A Expired - Lifetime JP4329960B2 (ja) 1999-11-15 1999-11-15 複合半導体装置

Country Status (1)

Country Link
JP (1) JP4329960B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166421A (ja) * 2006-12-27 2008-07-17 Nippon Inter Electronics Corp パワーモジュール
WO2015152373A1 (ja) * 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置
US10325827B2 (en) 2013-05-29 2019-06-18 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278368B2 (en) 2004-11-16 2012-10-02 3M Innnovatve Properties Company Dental fillers, methods, compositions including a caseinate
AU2005306869B2 (en) 2004-11-16 2011-11-10 3M Innovative Properties Company Dental fillers including a phosphorus­containing surface treatment
WO2010068359A1 (en) 2008-12-11 2010-06-17 3M Innovative Properties Company Surface-treated calcium phosphate particles suitable for oral care and dental compositions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166421A (ja) * 2006-12-27 2008-07-17 Nippon Inter Electronics Corp パワーモジュール
US10325827B2 (en) 2013-05-29 2019-06-18 Mitsubishi Electric Corporation Semiconductor device
WO2015152373A1 (ja) * 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP4329960B2 (ja) 2009-09-09

Similar Documents

Publication Publication Date Title
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
US5767573A (en) Semiconductor device
JP4660214B2 (ja) 電力用半導体装置
US7859079B2 (en) Power semiconductor device
JP5369798B2 (ja) 半導体装置およびその製造方法
JP2004208411A (ja) ハーフブリッジ回路用半導体モジュール
US20080105896A1 (en) Power semiconductor module
JP6864713B2 (ja) パワーモジュール構造
JPH04233257A (ja) 大規模集積電子部品
JP6149932B2 (ja) 半導体装置
JP3677519B2 (ja) 電力用半導体モジュール
JP2002141463A (ja) 半導体モジュール
EP0418891B1 (en) Moulded plastic power semiconductor device
JP2004095769A (ja) 電力用半導体装置
JP3769228B2 (ja) 電力半導体装置
JP4218243B2 (ja) 半導体装置
JP2000058372A (ja) セラミックコンデンサ実装構造
JP2001144251A (ja) 複合半導体装置
JP5477157B2 (ja) 半導体装置
CN103794594A (zh) 半导体封装件
JP4208490B2 (ja) 半導体電力用モジュール及びその製造方法
CN110164858B (zh) 半导体器件
JP3734157B2 (ja) インバータ装置
JP2021180252A (ja) 半導体装置、バスバー及び電力変換装置
JPS6322678Y2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080530

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090611

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090611

R150 Certificate of patent or registration of utility model

Ref document number: 4329960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150626

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term