CN103794594A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN103794594A
CN103794594A CN201310058833.9A CN201310058833A CN103794594A CN 103794594 A CN103794594 A CN 103794594A CN 201310058833 A CN201310058833 A CN 201310058833A CN 103794594 A CN103794594 A CN 103794594A
Authority
CN
China
Prior art keywords
lead frame
electronic building
semiconductor package
building brick
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310058833.9A
Other languages
English (en)
Inventor
林栽贤
洪昌燮
郭煐熏
孙莹豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103794594A publication Critical patent/CN103794594A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体封装件，该半导体封装件包括：引线框架，引线框架的一个表面上安装有电子组件；散热基底，设置在引线框架下方；绝缘构件，设置在电子组件上方，以使得电子组件彼此电连接；导电构件，设置在绝缘构件和引线框架之间并且将电子组件电连接到引线框架；成型部分，封闭地密封绝缘构件和散热基底。

Description

半导体封装件
本申请要求于2012年10月30日提交到韩国知识产权局的第10-2012-0121315号韩国专利申请的优先权，该申请的公开通过引用被包含于此。
技术领域
本发明涉及一种半导体封装件，更具体地说，涉及一种增强了电子组件之间的电连接可靠性以及电子组件与引线框架之间的电连接可靠性的半导体封装件。
背景技术
半导体封装件包括引线框架、安装在引线框架上的功率半导体元件以及利用树脂等对相应元件的外部成型的成型部分。
通常，安装在引线框架上的功率半导体元件通过引线电连接到引线框架，相应元件还通过引线彼此电连接。
然而，当安装的功率半导体元件的数量增加时，用于电连接相应元件的引线的数量也增加，从而引线的工艺会复杂化，同时还由于在引线结合工艺期间的焊接而产生热，由于所述热可能引起引线变形并且引线可能由于外部冲击等断开。
此外，当元件通过引线连接时，由于引线具有弯曲的形状，因此不能通过元件之间的显著减小的距离将元件彼此连接，从而增大了感应。
下面提到的相关技术文件公开了一种通过引线结合将半导体芯片和引线框架电连接的塑性封装件。
[相关技术文件]
第1999-0081575号韩国专利特开公布
发明内容
本发明的一方面提供了一种半导体封装件，其中，电子组件通过电子组件之间的显著减小的距离彼此电连接，防止由于焊接工艺导致的引线的断开或者引线的热变形，并且简化了制造工艺，使得半导体封装件的尺寸减小。
根据本发明的一方面，提供了一种半导体封装件，该半导体封装件包括：引线框架，引线框架的一个表面上安装有电子组件；散热基底，设置在引线框架下方；绝缘构件，设置在电子组件上方，以使得电子组件彼此电连接；导电构件，设置在绝缘构件和引线框架之间并且将电子组件电连接到引线框架；成型部分，封闭地密封绝缘构件和散热基底。
引线框架的一个表面上可以形成有突起，电子组件可以设置在所述突起上。
引线框架的一个表面中可以形成有凹进，电子组件可以设置在所述凹进中。
多个电子组件可以设置在引线框架的一个表面上，电子组件的上表面可以线性地设置。
绝缘构件和电子组件可以通过使用导电材料而接合。
所述半导体封装件还可以包括第一热沉，所述第一热沉附着到散热基底的下侧。
所述半导体封装件还可以包括第二热沉，所述第二热沉附着到绝缘构件的上侧。
成型部分可以由从硅凝胶、环氧树脂塑封料化合物(EMC)和聚酰亚胺中选择的任意一种形成。
根据本发明的另一方面，提供了一种半导体封装件，该半导体封装件包括：引线框架，引线框架的一个表面上安装有多个电子组件；散热基底，设置在引线框架下方；散热构件，电接合到多个电子组件，散热构件的一个表面上形成有导电层；导电构件，设置在散热构件和引线框架之间并且将电子组件和引线框架电连接；成型部分，封闭地密封散热构件和散热基底，其中，多个电子组件的上表面线性地设置。
引线框架可以包括设置在引线框架的一个表面上的突起和凹进。
附图说明
通过下面结合附图进行的详细描述，本发明的上述和其它方面、特点及其它优点将会被更加清楚地理解，在附图中：
图1是示出了根据本发明实施例的突起和凹进形成在引线框架上及引线框架中的半导体封装件的剖视图；
图2是示出了根据本发明实施例的电子组件安装在引线框架上的半导体封装件的剖视图；
图3是示出了根据本发明实施例的绝缘构件设置在电子组件上部的半导体封装件的剖视图；
图4是示出了根据本发明实施例的半导体封装件的示意性剖视图；
图5是示出了根据本发明实施例的连接到外部基底的半导体封装件的剖视图；
图6是示出了根据本发明另一实施例的连接到外部基底的半导体封装件的剖视图。
具体实施方式
下文中，将参照附图详细描述本发明的实施例。然而，本发明可以以许多不同的形式体现，并且不应该被解释为限于在此阐述的实施例。相反，提供这些实施例使得该公开将是彻底和完整的，并且将把本发明的范围充分传达给本领域技术人员。
在附图中，为了清楚起见，可能会夸大元件的形状和尺寸，并且将始终使用相同的标号指示相同或相似的元件。
开始，将限定关于方向的术语。外径方向或内径方向可以是从成型部分160的中央朝向成型部分160的外边缘的方向，反之亦然，术语向上和向下可以是从散热基底130朝向绝缘构件140的方向，反之亦然。
图1是示出了根据本发明实施例的突起和凹进形成在引线框架上及引线框架中的半导体封装件的剖视图，图2是示出了根据本发明实施例的电子组件安装在引线框架上的半导体封装件的剖视图。
另外，图3是示出了根据本发明实施例的绝缘构件设置在电子组件上部的半导体封装件的剖视图，图4是示出了根据本发明实施例的半导体封装件的示意性剖视图。
另外，图5是示出了根据本发明实施例的连接到外部基底的半导体封装件的剖视图。
参照图1到图5，根据本发明实施例的半导体封装件100可以包括电子组件110、引线框架120、散热基底130、绝缘构件140、导电构件150和成型部分160。
电子组件110可以包括诸如无源元件或者有源元件的各种电子元件。任意的电子元件可以用作电子组件110，只要它们可以安装在引线框架120上或者安装在引线框架120内即可。
即，根据本发明实施例的电子组件110可以包括诸如半导体芯片的至少一种有源元件以及各种无源元件。
同时，如图4所示，在根据本发明实施例的半导体封装件100中，电子组件110和引线框架120通过利用绝缘构件140彼此电连接，即，通过形成在绝缘构件140的一个表面上的导电层142彼此电连接，而不是通过结合引线彼此电连接。
稍后将对此进行详细描述。
引线框架120包括多个引线，并且在这种情况下，相应的引线可以包括连接到外部基底190的外引线124和连接到电子组件110的内引线122。
即，外引线124可以指的是暴露到成型部分160外部的部分，内引线122可以指的是暴露在成型部分160内的部分。
这里，外引线124沿径向方向突出到成型部分160的外部，并且可以在其一端处弯曲为向上延伸。
电子组件110可以安装在内引线122的一个表面上，电子组件110可以通过利用绝缘构件140电连接到引线框架120，即，通过设置在绝缘构件和引线框架之间的导电构件电连接到引线框架120。
允许电子组件110被安装在其上的安装电极或者电连接安装电极的电路图案(未示出)可以形成在引线框架120的上表面上。
另外，突起122a和凹进122b可以设置在引线框架120的上表面上。
突起122a可以通过使引线框架120的上表面的至少一部分向上突出而形成，突起122a的上表面可以具有平坦的表面。
凹进122b可以通过使引线框架120的上表面的至少一部分凹进而形成，在这种情况下，凹进122b可以通过机械加工、化学蚀刻工艺或者化学沉积形成。
然而，本发明不限于此，并且可以在引线框架120的上表面中形成任意凹形的形状。
这里，电子组件110可以安装在突起122a或者凹进122b上，并且根据安装的电子组件110的尺寸和形状可以形成突起122a和凹进122b中的任意一个。
电子组件110可以安装在引线框架120的上表面上。详细地说，电子组件110可以安装在引线框架120的上表面的突起122a和凹进122b上，但是本发明不必须限制于此，从而电子组件110可以安装在引线框架120的其上没有形成突起122a和凹进122b的上表面上。
电子组件110根据其类型可以具有各种尺寸和形状。因此，相对大的电子组件113可以设置在凹进122b中，相对小的电子组件112可以设置在突起122a上，中间尺寸的电子组件111可以设置在引线框架120的其上没有形成突起122a和凹进122b的上表面上。
因此，电子组件110可以安装成使得电子组件110的上表面被设置为距离引线框架120的上表面具有相同的距离。
即，多个电子组件110可以安装在引线框架120的上表面上，在这种情况下，电子组件可以根据其尺寸适当地设置在内引线122上，由此可以将电子组件110的上表面设置为距离引线框架120的上表面具有相同的距离。
在这种情况下，由于电子组件110的上表面设置为距离引线框架120具有相同的距离，因此电子组件110的上表面可以线性地设置。
这里，形成在引线框架120的上表面上的突起122a和凹进122b根据电子组件110的尺寸可以形成为具有合适的尺寸，从而电子组件110的上表面设置为距离引线框架120具有相同的距离。
绝缘构件140可以设置在电子组件110的上方，并且绝缘构件140可以将电子组件110彼此电连接。
由于电子组件110的上表面设置为距离引线框架120具有相同的距离，因此绝缘构件140可以设置成平行于引线框架120。
导电层142可以形成在绝缘构件140的一个表面上并且通过导电材料接合到电子组件110，从而电子组件110可以彼此电连接。
导电构件150可以设置在绝缘构件140和引线框架120之间，并且可以将电子组件110电连接到引线框架120。
即，导电构件150的一侧连接到引线框架120，导电构件150的另一侧可以连接到形成在绝缘构件140上的导电层142。
因此，电子组件110和引线框架120可以通过形成在绝缘构件140上的导电层142以及导电构件150而电连接到彼此。
在相关技术中，电子组件通过结合引线电连接到引线框架。相比之下，在根据本发明实施例的半导体封装件100中，电子组件110和引线框架120之间的电连接通过形成在绝缘构件140上的导电层142以及导电构件150来实施，而不利用结合引线来实施。
当电子组件110通过结合引线连接到引线框架时，由于焊接工艺会产生热，引线会因此而断开。然而，在根据本发明实施例的半导体封装件100中，由于不使用结合引线，因此可以防止上述问题。
即，在根据本发明实施例的半导体封装件100中，电子组件110通过形成在绝缘构件140上的导电层142而彼此电连接，电子组件110通过导电层142和导电构件150而电连接到引线框架120，因此不需要考虑引线变形和引线断开，并且电接合的可靠性会增强。
另外，由于电子组件110通过导电层142彼此电连接，因此电子组件110可以利用电子组件110之间的显著减小的距离而彼此连接。
另外，由于未使用引线，因此不需要引线结合工艺，简化了制造工艺，并且由于通过突起122a和凹进122b将电子组件110的上表面调整为被设置为距离引线框架120的上表面具有相同的距离，因此半导体封装件100会是紧凑的。
散热基底130可以设置在引线框架120之下，以有效地发散由根据本发明实施例的半导体封装件100产生的热。
在根据本发明实施例的半导体封装件100中，绝缘构件140设置在引线框架120的上方，散热基底130设置在引线框架120的下方，因此引线框架120可以由绝缘构件140和散热构件130支撑。
因此，可以防止半导体封装件由外部冲击等导致的扭曲或变形。
散热基底130由具有优异导热率的金属形成，以增强半导体封装件100的散热特性。
散热基底130的一个表面可以面对引线框架120的下表面，散热基底130的另一个表面可以与第一热沉170的一个表面接触。
在半导体封装件使用高电压的情况下，产生相对大量的热，因此另外的热沉应该附着到散热基底130。
与散热基底130类似，第一热沉170可以由具有相对高的导热率的金属形成，并且第一热沉170的表面面积可以比散热基底130的表面面积大。
同时，根据本发明实施例的半导体封装件100还可以包括第二热沉180，第二热沉180可以附着到绝缘构件140的上表面。
与第一热沉170和散热基底130类似，第二热沉180可以由具有高的导热率的金属形成，并且第二热沉180的表面面积可以比绝缘构件140的表面面积大。
在这种情况下，由于使用了两个热沉，因此可以实现高效的散热效果。
成型部分160填充在绝缘构件140和散热基底130之间，以防止电子组件110之间的电短路，由于成型部分160以包围电子组件110不受外部影响的形式固定，因此成型部分160可以稳定地保护电子组件110不受外部冲击。
成型部分160可以形成为封闭地密封且覆盖电子组件110和引线框架120的内引线122(电子组件110连接到内引线122)，因此保护电子组件110不受外部环境影响。
另外，由于成型部分160通过包围电子组件110不受外部影响而固定电子组件110，因此成型部分160保护电子组件110不受外部冲击。
这里，成型部分160可以形成为使得散热基底130的另一表面暴露到外部。
成型部分160可以通过模制来形成，在这种情况下，可以使用具有高导热率的硅凝胶、环氧树脂塑封料化合物(epoxy mold compound，EMC)、聚酰亚胺等作为成型部分160的材料。
然而，本发明不限于此，可以使用各种方法来形成成型部分160。即，成型部分160可以通过压缩处于半硬化状态的树脂来形成。
由于第一热沉170由具有优异的导热率的金属形成，因此在电子组件110在相对高的电压下操作的情况下，根据本发明实施例的半导体封装件100的外引线124和第一热沉170之间可能发生电短路。
因此，为了防止外引线124和第一热沉170之间的电短路，应该确保其间的适当的隔离距离。
这里，成型部分160可以覆盖绝缘构件140和散热基底130的外表面，并且成型部分160在绝缘构件140和散热基底130的外侧处可以具有倾斜的表面。
利用诸如成型部分160的形状的这种形状，外引线124和第一热沉170之间的爬电距离可以增加。
通过增加爬电距离，可以防止外引线124和第一热沉170之间的电短路。
图6是示出了根据本发明另一实施例的连接到外部基底的半导体封装件的剖视图。
参照图6，除了散热构件，根据本发明另一实施例的半导体封装件200与上面参照图1描述的半导体封装件100相同。
电子组件110可以安装在引线框架120的上表面上。详细地说，电子组件110可以安装在内引线122的一个表面上。
这里，引线框架120的上表面可以包括突起122a和凹进122b，电子组件110可以设置在突起122a和凹进122b中。
电子组件110根据其类型可以具有各种尺寸和形状。因此，相对大的电子组件113可以设置在凹进122b中，相对小的电子组件112可以设置在突起122a上，中间尺寸的电子组件111可以设置在引线框架120的其上没有形成突起122a和凹进122b的上表面上。
因此，电子组件110可以安装成使得电子组件110的上表面被设置为距离引线框架120的上表面具有相同的距离。
即，多个电子组件110可以安装在引线框架120的上表面上，在这种情况下，电子组件可以根据其尺寸适当地设置在内引线122上，由此可以将电子组件110的上表面设置为距离引线框架120的上表面具有相同的距离。
在这种情况下，由于电子组件110的上表面设置为距离引线框架120具有相同的距离，因此电子组件110的上表面可以线性地设置。
这里，形成在引线框架120的上表面上的突起122a和凹进122b可以根据电子组件110的尺寸形成为具有合适的尺寸，从而电子组件110的上表面设置为距离引线框架120具有相同的距离。
散热构件140’可以设置在电子组件110的上方，并且散热构件140’可以将电子组件110彼此电连接。
导电层142可以形成在散热构件140’的一个表面上，电子组件110可以通过使用导电材料接合到导电层142，因此，电子组件110可以通过导电层142彼此电连接。
由于电子组件110的上表面设置为距离引线框架120具有相同的距离，因此散热构件140’可以设置成平行于引线框架120。
在根据本发明另一实施例的半导体封装件200中，由于散热构件140’设置在电子组件110上方，因此在引线框架120的上方和下方可以获得散热效果，提高了热发射效果。
如上所述，在根据本发明实施例的半导体封装件的情况下，电子组件或者电子组件与引线框架可以在不使用引线的情况下彼此电连接。
另外，电子组件或者电子组件与引线框架可以利用它们之间的显著减小的距离彼此电连接。
另外，由于未使用引线，因此可以防止由于焊接工艺导致引线断开或者引线热变形，并且可以简化制造工艺。
另外，可以减小半导体封装件的尺寸，可以降低材料成本。
虽然已经结合实施例示出并描述了本发明，但是本领域的技术人员将清楚的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可进行修改和变型。

Claims (11)

1.一种半导体封装件，所述半导体封装件包括：
引线框架，引线框架的一个表面上安装有电子组件；
散热基底，设置在引线框架下方；
绝缘构件，设置在电子组件上方，以使得电子组件彼此电连接；
导电构件，设置在绝缘构件和引线框架之间并且将电子组件电连接到引线框架；
成型部分，封闭地密封绝缘构件和散热基底。
2.如权利要求1所述的半导体封装件，其中，引线框架的一个表面上形成有突起，电子组件设置在所述突起上。
3.如权利要求1所述的半导体封装件，其中，引线框架的一个表面中形成有凹进，电子组件设置在所述凹进中。
4.如权利要求2所述的半导体封装件，其中，多个电子组件设置在引线框架的一个表面上，电子组件的上表面线性地设置。
5.如权利要求3所述的半导体封装件，其中，多个电子组件设置在引线框架的一个表面上，电子组件的上表面线性地设置。
6.如权利要求1所述的半导体封装件，其中，绝缘构件和电子组件通过使用导电材料接合。
7.如权利要求1所述的半导体封装件，所述半导体封装件还包括第一热沉，所述第一热沉附着到散热基底的下侧。
8.如权利要求6所述的半导体封装件，所述半导体封装件还包括第二热沉，所述第二热沉附着到绝缘构件的上侧。
9.如权利要求1所述的半导体封装件，其中，成型部分由从硅凝胶、环氧树脂塑封料化合物和聚酰亚胺中选择的任意一种形成。
10.一种半导体封装件，所述半导体封装件包括：
引线框架，引线框架的一个表面上安装有多个电子组件；
散热基底，设置在引线框架下方；
散热构件，电接合到多个电子组件，散热构件的一个表面上形成有导电层；
导电构件，设置在散热构件和引线框架之间并且将电子组件和引线框架电连接；
成型部分，封闭地密封散热构件和散热基底，
多个电子组件的上表面线性地设置。
11.如权利要求10所述的半导体封装件，其中，引线框架包括设置在引线框架的一个表面上的突起和凹进。
CN201310058833.9A 2012-10-30 2013-02-25 半导体封装件 Pending CN103794594A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120121315 2012-10-30
KR10-2012-0121315 2012-10-30

Publications (1)

Publication Number Publication Date
CN103794594A true CN103794594A (zh) 2014-05-14

Family

ID=50546274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310058833.9A Pending CN103794594A (zh) 2012-10-30 2013-02-25 半导体封装件

Country Status (2)

Country Link
US (1) US8810014B2 (zh)
CN (1) CN103794594A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017119226A1 (ja) * 2016-01-05 2017-07-13 日立オートモティブシステムズ株式会社 パワー半導体装置
JP6580015B2 (ja) * 2016-10-05 2019-09-25 三菱電機株式会社 モールド樹脂封止型パワー半導体装置
DE102019104010A1 (de) * 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
US11121094B2 (en) * 2019-06-20 2021-09-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices with shield

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050176173A1 (en) * 2000-08-29 2005-08-11 Renesas Technology Corp. Chip-on-board module, and method of manufacturing the same
US20100052121A1 (en) * 2008-08-27 2010-03-04 Manolito Galera Semiconductor system-in-a-package containing micro-layered lead frame
CN101752326A (zh) * 2008-12-17 2010-06-23 费查尔德半导体有限公司 具有隔离的散热件的功率四方平板形无引线半导体芯片封装件、使用其的系统及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226393A (ja) 1992-02-10 1993-09-03 Toshiba Corp 樹脂封止型半導体装置
JPH0817870A (ja) 1994-07-05 1996-01-19 Hitachi Ltd 半導体装置
KR100252228B1 (ko) 1997-05-13 2000-04-15 김규현 반도체 패키지 및 이것의 제조방법
KR19990081575A (ko) 1998-04-30 1999-11-15 윤종용 반도체칩을 내장한 플라스틱 패키지 및 그 제조방법
JP2004172211A (ja) 2002-11-18 2004-06-17 Yaskawa Electric Corp パワーモジュール
KR100698570B1 (ko) 2005-11-03 2007-03-21 신테크 컴퍼니, 리미티드 전자파 간섭을 감소시키는 패키지 디바이스
TWI284407B (en) 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
MY154596A (en) * 2007-07-25 2015-06-30 Carsem M Sdn Bhd Thin plastic leadless package with exposed metal die paddle
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
US8598694B2 (en) * 2011-11-22 2013-12-03 Infineon Technologies Ag Chip-package having a cavity and a manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050176173A1 (en) * 2000-08-29 2005-08-11 Renesas Technology Corp. Chip-on-board module, and method of manufacturing the same
US20100052121A1 (en) * 2008-08-27 2010-03-04 Manolito Galera Semiconductor system-in-a-package containing micro-layered lead frame
CN101752326A (zh) * 2008-12-17 2010-06-23 费查尔德半导体有限公司 具有隔离的散热件的功率四方平板形无引线半导体芯片封装件、使用其的系统及其制造方法

Also Published As

Publication number Publication date
US20140117522A1 (en) 2014-05-01
US8810014B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
CN102456652B (zh) 功率半导体装置
CN102280418B (zh) 带有散热装置的半导体封装
CN100527411C (zh) 半导体器件
CN103426873B (zh) 多芯片封装及其制造方法
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US20080105896A1 (en) Power semiconductor module
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
US10879222B2 (en) Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
CN104067387A (zh) 半导体装置及其制造方法
KR20080013864A (ko) 하나의 집적 회로를 다른 집적 회로 상에 적층하기 위한구조
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
CN111276447B (zh) 双侧冷却功率模块及其制造方法
CN103515332A (zh) 半导体封装件
JP6149932B2 (ja) 半導体装置
CN103378048A (zh) 半导体封装件、安装结构及半导体封装模块
JP7158392B2 (ja) パワー半導体モジュール
JP2008294362A (ja) パワー半導体モジュール
CN103794594A (zh) 半导体封装件
CN105814682A (zh) 半导体装置
CN103165587A (zh) 半导体封装
JP2020526930A (ja) パワー半導体モジュール
CN103426869B (zh) 层叠封装件及其制造方法
CN100583421C (zh) 用于垂直安装的半导体封装结构及方法
CN103650135B (zh) 半导体装置
WO2016117075A1 (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140514

WD01 Invention patent application deemed withdrawn after publication