CN103378048A - 半导体封装件、安装结构及半导体封装模块 - Google Patents

半导体封装件、安装结构及半导体封装模块 Download PDF

Info

Publication number
CN103378048A
CN103378048A CN2012102152226A CN201210215222A CN103378048A CN 103378048 A CN103378048 A CN 103378048A CN 2012102152226 A CN2012102152226 A CN 2012102152226A CN 201210215222 A CN201210215222 A CN 201210215222A CN 103378048 A CN103378048 A CN 103378048A
Authority
CN
China
Prior art keywords
semiconductor package
electronic device
splicing ear
package part
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102152226A
Other languages
English (en)
Inventor
金洸洙
李荣基
徐范锡
严基宙
李硕浩
郭煐熏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103378048A publication Critical patent/CN103378048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/414—Connecting portions
    • H01L2224/4141—Connecting portions the connecting portions being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装件、安装结构及半导体封装模块，所述半导体封装件能够对由于发热而难以集成的功率半导体器件进行封装并使其模块化。所述半导体封装件包括：公共连接端子，被形成为具有平板形状；第一电子器件和第二电子器件，分别结合到公共连接端子的两个表面；第一连接端子和第二连接端子，具有平板形状并结合到第一电子器件；第三连接端子，具有平板形状并结合到第二电子器件。

Description

半导体封装件、安装结构及半导体封装模块
本申请要求于2012年4月12日提交到韩国知识产权局的第10-2012-0037745号韩国专利申请的优先权，该申请公开的内容通过引用被包含于此。
技术领域
本发明涉及一种半导体封装件、使用该半导体封装件的半导体封装模块及半导体封装件的安装结构，更具体地讲，涉及一种允许将由于发热而难以集成的功率半导体器件封装和模块化的半导体封装件、一种使用该半导体封装件的半导体封装模块以及一种半导体封装件的安装结构。
背景技术
近来，消费者对便携式电子装置的需求快速增长，为了满足这种需求，要求安装在相关系统中的电子组件更小且重量更轻。
因此，除减小电子器件的尺寸的方法之外，用于在预定空间中安装尽可能多的器件和电线的方法是半导体封装件设计中的关键问题。
同时，就功率半导体器件而言，在功率半导体器件被驱动时会由此产生大量的热。如此强的热影响电子产品的操作和寿命，因此，封装件的散热也是一个重要的问题。
为此，现有技术的功率半导体封装件具有这样的结构，在该结构中，功率器件和控制器件安装在电路板的一个表面上，用于散热的散热板设置在电路板的另一表面上。
然而，现有技术的功率半导体封装件具有下述缺陷。
首先，随着封装件的尺寸的减小，设置在相同空间中的半导体器件的数量增加，从而在封装件内产生大量的热，这里，由于封装件具有散热板仅设置在封装件的下部的结构，因此，可能不能有效地执行散热。
另外，在现有技术的功率半导体封装件中，当以二维的方式将器件设置在电路板的一个表面上时，封装件的尺寸增加。
此外，在现有技术中，以引线接合方式在设置于半导体封装件内的器件之间进行布线或者在器件与外部连接端子之间进行布线。因此，在模制半导体封装件的过程中，接合线可能会由于施加到其上的压力而变形或损坏。另外，接合线和器件之间的接合部分可能会由于在半导体封装件的驱动过程中产生的热而剥离，从而在长时间使用半导体封装件的情况下使半导体封装件的可靠性降低。
因此，需要一种尺寸小且散热特性优良的半导体封装件。
[现有技术文件]
第1998-0043254号韩国专利特许公开
发明内容
本发明的一方面提供一种散热特性优良的小型半导体封装件、使用该半导体封装件的半导体封装模块以及半导体封装件的安装结构。
本发明的另一方面提供一种不具有接合线的半导体封装件、使用该半导体封装件的半导体封装模块以及半导体封装件的安装结构。
根据本发明的一方面，提供一种半导体封装件，所述半导体封装件包括：公共连接端子，被形成为具有平板形状；第一电子器件和第二电子器件，分别结合到公共连接端子的两个表面；第一连接端子和第二连接端子，具有平板形状并结合到第一电子器件；第三连接端子，具有平板形状并结合到第二电子器件。
第一电子器件可以是功率半导体器件，第二电子器件可以是二极管器件。
公共连接端子可以是集电极端子，第一连接端子可以是栅极端子，第二连接端子可以是发射极端子，第三连接端子可以是阳极端子。
公共连接端子、第一连接端子、第二连接端子和第三连接端子可被设置为彼此平行。
公共连接端子、第一连接端子、第二连接端子和第三连接端子可被设置为沿相同方向突出。
第一连接端子和第二连接端子以及第三连接端子可具有用于散热的基础基板，所述基础基板设置在第一连接端子和第二连接端子以及第三连接端子的至少一个外表面上。
在基础基板和设置有所述基础基板的连接端子之间可放置有绝缘层。
所述半导体封装件还可包括气密性地密封第一电子器件和第二电子器件的模制单元。
基础基板的至少一个表面可暴露于模制单元的外部。
根据本发明的另一方面，提供一种半导体封装件，所述半导体封装件包括：第一电子器件和第二电子器件，被设置为彼此堆叠；公共连接端子，置于第一电子器件和第二电子器件之间，并电连接到第一电子器件和第二电子器件；多个单独的连接端子，结合到第一电子器件和第二电子器件的外表面，其中，公共连接端子和所述多个单独的连接端子被形成为具有平板形状，并被设置为彼此平行。
公共连接端子和所述多个单独的连接端子可被设置为沿相同方向突出。
所述多个单独的连接端子的至少一个外表面可设置有用于散热的基础基板，所述基础基板设置在所述多个单独的连接端子的至少一个外表面上。
根据本发明的另一方面，提供一种半导体封装件，所述半导体封装件包括：第一电子器件和第二电子器件，第一电子器件和第二电子器件彼此堆叠；多个外部连接端子，结合在第一电子器件和第二电子器件之间，并结合到第一电子器件和第二电子器件的外表面，其中，所述多个外部连接端子可被形成为具有平板形状，并可结合到第一电子器件和第二电子器件，使得所述多个外部连接端子的至少一个表面与第一电子器件和第二电子器件的电极表面接触。
根据本发明的另一方面，提供一种半导体封装件的安装结构，所述安装结构包括至少一个如上所述的半导体封装件以及基板，所述基板包括第一连接端子所结合的第一电极焊盘、第二连接端子所结合的第二电极焊盘、第三连接端子所结合的第三电极焊盘、公共连接端子所结合的公共电极焊盘以及将第二电极焊盘与第三电极焊盘电连接的连接焊盘，其中，半导体封装件的第二连接端子和第三连接端子通过基板的连接焊盘电连接。
根据本发明的另一方面，提供一种半导体封装模块，所述半导体封装模块包括：至少一个如上所述的半导体封装件；散热构件，设置在半导体封装件的两个表面上，以与半导体封装件表面接触。
半导体封装件可包括用于散热的基础基板，所述基础基板设置在第一连接端子和第二连接端子以及第三连接端子的至少一个外表面上，所述散热构件可被设置为与所述基础基板表面接触。
所述散热构件可以是热沉。
所述散热构件可以是水冷式构件，所述水冷式构件包括形成于其中的流动通道。
附图说明
通过下面结合附图进行的详细描述，本发明的上述和其他方面、特点及其他优点将会被更加清楚地理解，在附图中：
图1A是示意性地示出根据本发明的实施例的半导体封装件的立体图；
图1B是图1A中示出的半导体封装件的透视立体图；
图2是沿着图1A中的A-A’线截取的剖视图；
图3是沿着图1A中的B-B’线截取的剖视图；
图4是图1B的半导体封装件的分解立体图；
图5是示意性地示出根据本发明的实施例的基板的平面图；
图6是示出根据本发明的实施例的半导体封装件和基板的立体图；
图7是示出图6中的半导体封装件和基板结合的状态的立体图；
图8是示意性地示出根据本发明的实施例的半导体封装模块的立体图。
具体实施方式
在本说明书和权利要求书中使用的术语和词语不应该被解释为局限于通常的含义或字典中的定义，而是应该基于原则被解释为具有与本发明的技术范围相关的含义和概念，根据该原则，发明人能够合适地定义术语的概念，以合适地描述用于实现本发明的方法。因此，在本发明的实施例和附图中描述的构造是实施例，而不代表本发明的总体技术精神。因此，本发明应该被解释为涵盖在提交本申请时本发明的精神和范围内所包括的所有变型、等同物和替代物。
以下，将参照附图详细描述本发明的实施例。此时，应该注意的是，在理解附图时，相同的标号指示相同的元件。此外，与公知功能或构造相关的详细描述将被省略，以免不必要地使本发明的主题变得模糊。基于相同的理由，应该注意的是，在附图中示出的一些组件被夸大、省略或示意性地示出，并且每个组件的尺寸可能未准确地反映其实际尺寸。
以下，将参照附图详细描述本发明的实施例。
图1A是示意性地示出根据本发明的实施例的半导体封装件的立体图。图1B是图1A中示出的半导体封装件的透视立体图。图2是沿着图1A中的A-A’线截取的剖视图。图3是沿着图1A中的B-B’线截取的剖视图。图4是图1B的半导体封装件的分解立体图。
参照图1A至图4，根据本发明的实施例的半导体封装件100可包括电子器件10、外部连接端子20、基础基板60和模制单元70。
电子器件10可包括各种器件，诸如，无源器件、有源器件等。具体地讲，根据本实施例的电子器件10可包括第一电子器件12（例如，功率半导体器件）和第二电子器件14（例如，二极管器件）。这里，作为第一电子器件12的功率半导体器件12可以是绝缘栅双极型晶体管（IGBT），作为第二电子器件14的二极管器件可以是快恢复二极管（FRD）。
即，根据本实施例的半导体封装件100可以是功率半导体封装件100，该功率半导体封装件100包括功率半导体器件12和连接在功率半导体器件12的电流输入电极与电流输出电极之间的二极管器件14。然而，本发明不限于此。
另外，多个电极可形成在电子器件10上。详细地讲，栅电极12a和发射电极12b可形成在功率半导体器件12的一个表面上，集电极12c可形成在功率半导体器件12的另一表面上。另外，阴极电极14a可形成在二极管器件14的一个表面上，阳极电极14b可形成在二极管器件14的另一表面上。
具体地讲，电子器件10可被设置为具有相互层叠的形式。即，在根据本实施例的半导体封装件100中，电子器件10不是设置在一平面上，而是以层叠的方式设置，从而二极管器件14的一个表面面对功率半导体器件12的另一表面。
这里，功率半导体器件12和二极管器件14分别结合到作为公共连接端子的集电极连接端子28（将在稍后描述）的两个表面，并层叠。
提供多个外部连接端子20，所述多个外部连接端子20可由平坦的金属板形成。因此，根据本实施例的外部连接端子20与各个电子器件10表面接触，并被结合到各个电子器件10的电极12a、12b、12c以及14a、14b。
根据本实施例的外部连接端子20可包括作为单独的连接端子的第一连接端子22、第二连接端子24和第三连接端子26以及公共连接端子28。这里，第一连接端子22可以是连接到栅电极12a的栅极连接端子22，第二连接端子24可以是连接到发射电极12b的发射极连接端子24，第三连接端子26可以是连接到阳极电极14b的阳极连接端子26。另外，公共连接端子28可以是连接到集电极12c的集电极连接端子28。
另外，集电极连接端子28的一个表面结合到功率半导体器件12的集电极12c，集电极连接端子28的另一表面结合到二极管器件14的阴极电极14a。即，集电极连接端子28放置并结合于功率半导体器件12和二极管器件14之间。
因此，功率半导体器件12的集电极12c与二极管器件14的阴极电极14a在共用集电极连接端子28的同时通过集电极连接端子28电连接并电连接到外部。
多个外部连接端子20可被形成为具有平板形状，并被设置为彼此平行。另外，如所示出的，在本实施例中，以公共连接端子28以及多个单独的连接端子22、24和26被设置为沿相同方向突出的情况作为示例。然而，本发明不限于此。即，多个外部连接端子20可被设置为多个外部连接端子20之间成一定角度、可被设置为沿不同方向突出等。即，根据需要，外部连接端子20可被设置为各种形式，只要外部连接端子20与电子器件10表面接触并被结合到电子器件10即可。
外部连接端子20可由诸如铜（Cu）、铝（Al）等的材料形成，但是本发明不限于此。
基础基板60设置在单独的连接端子22、24和26的外侧位置中的至少任何一个位置（即，单独的连接端子22、24和26的至少一个外表面）上，并将由电子器件10产生的热散发到外部。
为了将热有效地散发到外部，基础基板60可由金属材料形成。这里，相对廉价同时具有优良的导热特性的铝（Al）或铝合金可被容易地用作用于形成基础基板60的材料。然而，本发明不限于此，并且任何材料（诸如，石墨等，而不仅仅是金属）可被可变地使用，只要这些材料具有优良的导热特性即可。
另外，为了防止基础基板60与外部连接端子20电连接而发生短路，根据本实施例的半导体封装件100可包括置于基础基板60和外部连接端子20之间的绝缘层65。
绝缘层65可由各种材料形成，只要这些材料具有相对高的导热性即可，绝缘层65可结合外部连接端子20以牢固地固定外部连接端子20，并可使外部连接端子20电绝缘。例如，绝缘层65可由诸如环氧树脂等的绝缘粘合剂形成。然而，本发明不限于此。
模制单元70覆盖以气密性地密封电子器件10以及外部连接端子20的结合到电子器件10的部分，以保护电子器件10免受外部环境的影响。另外，模制单元70在外侧包围电子器件10，以固定电子器件10，从而稳定地保护电子器件10免受外部冲击。
根据本实施例的模制单元70被形成为使得基础基板60的至少一个表面暴露于外部。即，模制单元70可被形成为覆盖基础基板60的一部分，而不是覆盖整个基础基板60。
因此，根据本实施例的半导体封装件100由于模制单元70而具有基本上呈长方体的形状，基础基板60可从该长方体的至少两侧暴露。
模制单元70可由绝缘材料形成。具体地讲，诸如硅胶、导热环氧树脂、聚酰亚胺等具有相对高的导热性的材料可被用于形成模制单元70。
以下，将描述根据本实施例的半导体封装件100的制造方法。将基于图4中示出的方向参照图4描述根据本实施例的制造方法。
在根据本实施例的半导体封装件100的制造方法中，首先执行设置栅极连接端子22和发射极连接端子24的操作。
这里，可将栅极连接端子22和发射极连接端子24设置在单独的平坦区域（例如，夹具等）上。另外，可在基础基板60被附着到栅极连接端子22和发射极连接端子24的外侧的状态下制备栅极连接端子22和发射极连接端子24。
接着，执行以倒装芯片安装方式将功率半导体器件12设置在栅极连接端子22和发射极连接端子24上的操作。
然后，执行将集电极连接端子28设置在功率半导体器件12上的操作。
之后，执行将二极管器件14设置在集电极连接端子28上使得二极管器件14的阴极电极14a面对集电极连接端子28的操作。
接下来，执行将阳极连接端子26设置在二极管器件14的上部上的操作。这里，可在基础基板60被结合到阳极连接端子26的外侧的状态下设置阳极连接端子26。然而，当在没有基础基板60的情况下单独制备阳极连接端子26时，可进一步执行将基础基板60结合到阳极连接端子（或者栅极连接端子和发射极连接端子）的外侧的操作。
然后，可执行将电子器件10与外部连接端子20结合的操作。这里，电子器件10的各个电极与相应的外部连接端子20可通过焊料、具有导电性的环氧树脂等被物理结合并电连接。
即，在上述各个操作中，焊料或导电环氧树脂置于或施加于电子器件10的电极与相应的外部连接端子20之间，然后在该操作中共同固化，从而将电子器件10与外部连接端子20结合。
另外，可通过诸如烧结等的方法将电子器件10与外部连接端子20结合。
同时，在本实施例中，以最后执行一次结合操作来将所有的外部连接端子20共同结合到电子器件10的情况作为示例。然而，本发明不限于此。即，可在将各个外部连接端子20设置在电子器件10上时的每个操作中将各个外部连接端子20结合，或者可根据需要应用各种构造。
在以这种顺序将电子器件10、外部连接端子20和基础基板60全部结合之后，执行最终形成模制单元70的操作。
通过将与外部连接端子20和基础基板60结合的电子器件10放置在模具内，然后将模制树脂等注入到模具中，由此可形成模制单元70。
由此，完成根据本实施例的半导体封装件100。
同时，在本实施例中，以首先设置功率半导体器件12的情况作为示例，但是本发明不限于此，可首先设置二极管器件14。在这种情况下，可首先执行设置阳极连接端子26的操作。
另外，根据本发明的实施例的半导体封装件的制造方法可被可变地应用。例如，可单独地执行将栅极连接端子22和发射极连接端子24结合到功率半导体器件12的操作以及将阳极元件结合到二极管器件14的操作，然后，可将这些元件结合到集电极连接端子28的两个表面，而不是利用顺序地层叠元件的方法。
如上所述地构造的根据本实施例的半导体封装件100可在二极管器件14的阳极电极14b与功率半导体器件12的发射电极12b电连接时正常操作。
为此，在现有技术中，用于将阳极电极14b与发射电极12b电连接的元件通常被加入半导体封装件内。
然而，在根据本实施例的半导体封装件100中，当将半导体封装件100安装在基板上时，阳极电极14b和发射电极12b在基板上进行连接，而不是在半导体封装件100内进行连接。因此，总共四个外部连接端子20从外部设置在根据本实施例的半导体封装件100中。
图5是示意性地示出根据本发明的实施例的基板的平面图。图6是示出根据本发明的实施例的半导体封装件和基板的立体图。图7是示出图6中的半导体封装件和基板结合的状态的立体图。
参照图5至图7，半导体封装件100将被安装于其上的基板80包括外部连接端子20将被结合于其上的多个电极焊盘81。详细地讲，所述多个电极焊盘81可包括第一电极焊盘82、第二电极焊盘84和第三电极焊盘86以及公共电极焊盘88。
在本实施例中，第一电极焊盘82可以是作为第一连接端子22的栅极连接端子22结合于其上的栅极电极焊盘82，第二电极焊盘84可以是作为第二连接端子24的发射极连接端子24结合于其上的发射极电极焊盘84，第三电极焊盘86可以是作为第三连接端子26的阳极连接端子26结合于其上的阳极电极焊盘86。
另外，公共电极焊盘88可以是作为公共连接端子28的集电极连接端子28结合于其上的集电极电极焊盘88。
另外，根据本实施例的电极焊盘81可包括将第二电极焊盘84和第三电极焊盘86（即，发射极电极焊盘84和阳极电极焊盘86）电连接的连接图案89。
因此，当将半导体封装件100安装在基板80上时，半导体封装件100的发射极连接端子24与阳极连接端子26通过基板80的连接图案89电连接，从而完成半导体封装件100的整个电路。
因此，根据本实施例的半导体封装件100可在被安装在根据本实施例的基板80上时正常操作。
在本实施例中，以连接图案89形成在基板80的一个表面上的情况作为示例，但是本发明不限于此。即，可实现各种应用。例如，可使用多层基板，并且连接图案可通过形成于基板内的布线图案而形成，或者连接图案可穿过基板的另一表面而形成。
同时，在本实施例中，半导体封装件100安装在基板80上，并且各个外部连接端子20结合到基板80的电极焊盘81。在这种情况下，各个外部连接端子20与基板80的电极焊盘81可通过焊料等结合。然而，本发明不限于此，并且可实现各种应用。
例如，通孔或凹入部分可形成在基板80的每个电极焊盘81中，并且半导体封装件100的外部连接端子20的端部可被插入到通孔或凹入部分中以被结合。
另外，基板80的连接图案89可被省略，可通过使用单独的连接构件（导线、夹持件等）将发射极连接端子24与阳极连接端子26电连接。
在如上所述地构造的根据本实施例的半导体封装件100中，由于板式外部连接端子20与电子器件10的电极表面接触并结合，而不是利用接合线结合，因此，与使用接合线的现有技术相比，可获得结合可靠性，由于可克服诸如在形成模制单元70的过程中出现的接合线的变形等缺陷，因此可显著减少在制造过程中产生的缺陷。
另外，根据本实施例的半导体封装件100不包括如现有技术中的用于将发射极连接端子24与阳极连接端子26电连接的这种附加元件，并且根据本实施例的半导体封装件100可通过重复地层叠（或堆叠）电子器件10和外部连接端子20的工艺进行制造。因此，与现有技术相比，根据本实施例的半导体封装件100可容易地进行制造，并且可显著减少制造时间和制造成本。
此外，根据本实施例的半导体封装件100采用双面散热结构，在该双面散热结构中，基础基板60设置在层叠的电子器件10的两侧上。另外，通过利用导热性相对高的材料在电子器件10和基础基板60之间构造传热路径，并且由于基础基板60直接设置在外部连接端子20上，因此可显著减小电子器件10和基础基板60之间的距离。
因此，与现有技术相比，可获得大大提高的散热特性，并可确保半导体封装件100的长期可靠性。
此外，根据本实施例的半导体封装件100被构造成具有电子器件10被顺序地层叠而进行设置的结构，而不是具有电子器件10被设置在单个平面上的结构。另外，由于如现有技术中的用于将电子器件10与外部连接端子20电连接的这种接合线等被省略，因此可减小半导体封装件100的尺寸。
因此，可显著减小器件的安装面积，因此，半导体封装件可被容易地应用于要求紧凑和高度集成的各种类型的电子设备。
同时，根据本实施例的半导体封装件100可被单独使用，或者可将多个半导体封装件100结合，以作为单个模块使用。
图8是示意性地示出根据本发明的实施例的半导体封装模块的立体图，在图8中，同时示出了半导体封装模块200安装于其上的基板80。
参照图8，根据本实施例的半导体封装模块200可包括设置在半导体封装件100的两侧上的散热构件90。
散热构件90可被设置为与半导体封装件100表面接触。具体地讲，根据本实施例，可提供设置在半导体封装件100的两侧上的两个散热构件90。因此，一个或多个半导体封装件100可被设置在这两个散热构件90之间。
具体地讲，根据本实施例的散热构件90可被设置为与半导体封装件100的基础基板60接触。即，半导体封装件100的暴露的基础基板60与散热构件90的内表面可被表面接触地结合。
因此，从电子器件10传递到基础基板60的热可被容易地传递到散热构件90，以被排放到外部。
散热构件90可被可变地形成，只要散热构件90能够将从半导体封装件100的基础基板60传递的热容易地排放到外部即可。
例如，散热构件90可以是将热排放到周围空气的热沉。在这种情况下，散热构件90的外表面可包括多个突出部分（例如，散热引脚）、突起和凹陷等，以扩大与空气的接触面积。另外，散热构件90可以是水冷式构件，流动通道形成在该水冷式构件中，并且流经流动通道的制冷剂吸收热。另外，散热构件90可以是采用这些构件的组合的散热系统。
同时，在本实施例中，包括连接图案89的多个电极焊盘81设置在基板80的与半导体封装件100对应的位置。因此，当将半导体封装模块200安装在基板80上时，多个半导体封装件100可被共同安装在基板80上。
如上所述地构造的根据本实施例的半导体封装模块200的优势在于：半导体封装件100的热可通过散热构件90被有效地排放。另外，由于多个半导体封装件100可被模块化使用，因此可容易地制造和使用半导体封装件。
根据这些实施例的半导体封装件不限于上述实施例，并且可被可变地应用。例如，在上述实施例中，半导体封装件总体上具有长方体形状，但是本发明不限于此。即，半导体封装件可被形成为具有圆柱形状或多角柱形状，或者半导体封装件可根据需要被形成为具有各种形状。
另外，在上述实施例中，已经通过示例描述了功率半导体封装件，但是本发明不限于此，并且可被可变地应用，只要是其中封装有至少一个电子器件的电子部件即可。
如上所述，根据本发明的实施例，半导体封装件没有使用接合线，并且板式外部连接端子与电子器件的电极表面接触并结合。因此，与使用接合线的现有技术相比，可确保结合可靠性，由于可克服在形成模制单元的过程中接合线的形状发生变形的缺陷，因此可显著减少在制造过程中产生的缺陷。
另外，根据本发明的实施例的半导体封装件不包括如现有技术中的用于将发射极端子与阳极端子电连接的这种附加元件，并且根据本发明的实施例的半导体封装件可通过简单、重复地层叠电子器件和外部连接端子进行制造。因此，与现有技术相比，半导体封装件可容易地进行制造，并且可显著减少制造时间和制造成本。
另外，根据本发明的实施例的半导体封装件采用双面散热结构，在该双面散热结构中，基础基板设置在层叠的器件的两个表面上。另外，通过利用导热性相对高的材料在电子器件和基础基板之间形成传热路径。另外，由于基础基板直接设置在外部连接端子上，因此可显著减小电子器件和基础基板之间的距离。另外，多个半导体封装件可通过利用散热构件而被构造为单个模块。
因此，由于与现有技术相比，可获得相对更加提高的散热特性，因此可确保半导体封装件的长期可靠性。
此外，根据本发明的实施例的半导体封装件可被构造成具有电子器件被顺序地层叠而进行设置的结构，而不是具有电子器件被设置在单个平面上的结构。另外，由于如现有技术中的用于将电子器件与外部连接端子电连接的这种接合线等被省略，因此可减小半导体封装件的尺寸。
因此，由于可显著减小器件的安装面积，因此，半导体封装件可被容易地应用于要求紧凑和高度集成的各种类型的电子设备。
尽管已经结合实施例示出并描述了本发明，但是本领域技术人员将清楚的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可进行修改和变型。

Claims (18)

1.一种半导体封装件，所述半导体封装件包括：
公共连接端子，被形成为具有平板形状；
第一电子器件和第二电子器件，分别结合到公共连接端子的两个表面；
第一连接端子和第二连接端子，具有平板形状并结合到第一电子器件；
第三连接端子，具有平板形状并结合到第二电子器件。
2.如权利要求1所述的半导体封装件，其中，第一电子器件是功率半导体器件，第二电子器件是二极管器件。
3.如权利要求2所述的半导体封装件，其中，公共连接端子是集电极端子，第一连接端子是栅极端子，第二连接端子是发射极端子，第三连接端子是阳极端子。
4.如权利要求1所述的半导体封装件，其中，公共连接端子、第一连接端子、第二连接端子和第三连接端子被设置为彼此平行。
5.如权利要求1所述的半导体封装件，其中，公共连接端子、第一连接端子、第二连接端子和第三连接端子被设置为沿相同方向突出。
6.如权利要求1所述的半导体封装件，其中，第一连接端子和第二连接端子以及第三连接端子具有用于散热的基础基板，所述基础基板设置在第一连接端子和第二连接端子以及第三连接端子的至少一个外表面上。
7.如权利要求6所述的半导体封装件，其中，在基础基板和设置有所述基础基板的连接端子之间放置有绝缘层。
8.如权利要求6所述的半导体封装件，所述半导体封装件还包括气密性地密封第一电子器件和第二电子器件的模制单元。
9.如权利要求8所述的半导体封装件，其中，基础基板的至少一个表面暴露于模制单元的外部。
10.一种半导体封装件，所述半导体封装件包括：
第一电子器件和第二电子器件，彼此堆叠；
公共连接端子，置于第一电子器件和第二电子器件之间，并电连接到第一电子器件和第二电子器件；
多个单独的连接端子，结合到第一电子器件和第二电子器件的外表面，
所述公共连接端子和所述多个单独的连接端子被形成为具有平板形状，并被设置为彼此平行。
11.如权利要求10所述的半导体封装件，其中，所述公共连接端子和所述多个单独的连接端子被设置为沿相同方向突出。
12.如权利要求10所述的半导体封装件，其中，所述多个单独的连接端子的至少一个外表面设置有用于散热的基础基板。
13.一种半导体封装件，所述半导体封装件包括：
第一电子器件和第二电子器件，彼此堆叠；
多个外部连接端子，结合在第一电子器件和第二电子器件之间，并结合到第一电子器件和第二电子器件的外表面，
所述多个外部连接端子被形成为具有平板形状，并结合到第一电子器件和第二电子器件，使得所述多个外部连接端子的至少一个表面与第一电子器件和第二电子器件的电极表面接触。
14.一种半导体封装件的安装结构，所述结构包括：
至少一个如权利要求1所述的半导体封装件；
基板，所述基板包括第一连接端子所结合的第一电极焊盘、第二连接端子所结合的第二电极焊盘、第三连接端子所结合的第三电极焊盘、公共连接端子所结合的公共电极焊盘以及将第二电极焊盘与第三电极焊盘电连接的连接焊盘，
所述半导体封装件的第二连接端子和第三连接端子通过基板的连接焊盘电连接。
15.一种半导体封装模块，所述半导体封装模块包括：
至少一个如权利要求1所述的半导体封装件；
散热构件，设置在半导体封装件的两个表面上，以与半导体封装件表面接触。
16.如权利要求15所述的半导体封装模块，其中，半导体封装件包括用于散热的基础基板，所述基础基板设置在第一连接端子和第二连接端子以及第三连接端子的至少一个外表面上，所述散热构件被设置为与所述基础基板表面接触。
17.如权利要求15所述的半导体封装模块，其中，所述散热构件是热沉。
18.如权利要求15所述的半导体封装模块，其中，所述散热构件是水冷式构件，所述水冷式构件包括形成于其中的流动通道。
CN2012102152226A 2012-04-12 2012-06-26 半导体封装件、安装结构及半导体封装模块 Pending CN103378048A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0037745 2012-04-12
KR1020120037745A KR101388737B1 (ko) 2012-04-12 2012-04-12 반도체 패키지, 반도체 모듈, 및 그 실장 구조

Publications (1)

Publication Number Publication Date
CN103378048A true CN103378048A (zh) 2013-10-30

Family

ID=49324342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102152226A Pending CN103378048A (zh) 2012-04-12 2012-06-26 半导体封装件、安装结构及半导体封装模块

Country Status (3)

Country Link
US (1) US20130270689A1 (zh)
KR (1) KR101388737B1 (zh)
CN (1) CN103378048A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739846A (zh) * 2020-05-28 2020-10-02 佛山市国星光电股份有限公司 一种功率模块及功率器件
CN111903049A (zh) * 2018-03-20 2020-11-06 Lg电子株式会社 双面冷却式功率模块及其制造方法
CN113421862A (zh) * 2021-08-24 2021-09-21 捷捷半导体有限公司 一种芯片封装结构及其制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089150B2 (en) * 2006-11-14 2012-01-03 Rinehart Lawrence E Structurally robust power switching assembly
WO2014065099A1 (ja) * 2012-10-23 2014-05-01 オリンパス株式会社 撮像装置、内視鏡、半導体装置、及び半導体装置の製造方法
KR101890119B1 (ko) 2015-08-17 2018-08-22 주식회사 이노테크 하스트 겸용 오토클레이브 장치
KR101897639B1 (ko) * 2016-08-25 2018-09-12 현대오트론 주식회사 파워 모듈
US10373895B2 (en) 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
KR102008209B1 (ko) * 2018-01-22 2019-08-07 제엠제코(주) 가압형 반도체 패키지
KR102552077B1 (ko) * 2018-04-23 2023-07-06 현대자동차주식회사 적층형 파워 모듈 및 이의 제조 방법
EP3739624A1 (en) * 2019-05-13 2020-11-18 Infineon Technologies Austria AG Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
US11462515B2 (en) * 2019-08-02 2022-10-04 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11894347B2 (en) 2019-08-02 2024-02-06 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
KR102152014B1 (ko) 2020-03-03 2020-09-04 제엠제코(주) 가압형 반도체 패키지 및 이의 제조방법
WO2024053837A1 (ko) * 2022-09-05 2024-03-14 삼성전자주식회사 방열판을 포함하는 전자 장치 및 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043708A1 (en) * 1998-11-30 2002-04-18 Hirotaka Muto Semiconductor module
CN100347857C (zh) * 2002-07-15 2007-11-07 三菱电机株式会社 功率半导体装置
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
CN101599484A (zh) * 2008-06-05 2009-12-09 三菱电机株式会社 树脂密封型半导体装置及其制造方法
US20110096509A1 (en) * 2007-08-07 2011-04-28 Rohm Co., Ltd. High efficiency module

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
JP2005175163A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュールの冷却構造
JP4979909B2 (ja) * 2005-08-19 2012-07-18 株式会社日立製作所 電力変換装置
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US9842797B2 (en) * 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US8987777B2 (en) * 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module
WO2013021647A1 (ja) * 2011-08-10 2013-02-14 株式会社デンソー 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
KR101343199B1 (ko) * 2011-12-07 2013-12-19 삼성전기주식회사 반도체 패키지
US8883567B2 (en) * 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043708A1 (en) * 1998-11-30 2002-04-18 Hirotaka Muto Semiconductor module
CN100347857C (zh) * 2002-07-15 2007-11-07 三菱电机株式会社 功率半导体装置
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
US20110096509A1 (en) * 2007-08-07 2011-04-28 Rohm Co., Ltd. High efficiency module
CN101599484A (zh) * 2008-06-05 2009-12-09 三菱电机株式会社 树脂密封型半导体装置及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111903049A (zh) * 2018-03-20 2020-11-06 Lg电子株式会社 双面冷却式功率模块及其制造方法
US11810887B2 (en) 2018-03-20 2023-11-07 Lg Electronics Inc. Double-sided cooling type power module and manufacturing method therefor
CN111903049B (zh) * 2018-03-20 2024-04-23 Lg电子株式会社 双面冷却式功率模块及其制造方法
CN111739846A (zh) * 2020-05-28 2020-10-02 佛山市国星光电股份有限公司 一种功率模块及功率器件
CN111739846B (zh) * 2020-05-28 2021-11-16 佛山市国星光电股份有限公司 一种功率模块及功率器件
CN113421862A (zh) * 2021-08-24 2021-09-21 捷捷半导体有限公司 一种芯片封装结构及其制作方法
CN113421862B (zh) * 2021-08-24 2021-11-02 捷捷半导体有限公司 一种芯片封装结构及其制作方法

Also Published As

Publication number Publication date
KR20130115456A (ko) 2013-10-22
KR101388737B1 (ko) 2014-04-25
US20130270689A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
CN103378048A (zh) 半导体封装件、安装结构及半导体封装模块
JP6925279B2 (ja) パワーエレクトロニクスモジュール
KR101836658B1 (ko) 파워 모듈 및 그 제조 방법
JP5954410B2 (ja) 半導体装置
KR101905995B1 (ko) 양면냉각형 파워모듈
JP4886137B2 (ja) 電力半導体モジュール
KR100305251B1 (ko) 전력변환장치
WO2015151235A1 (ja) 半導体装置
KR101278393B1 (ko) 파워 패키지 모듈 및 그의 제조방법
CN104488078A (zh) 功率用半导体模块
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP6149932B2 (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
US11581230B2 (en) Power semiconductor module and a method for producing a power semiconductor module
CN108538825B (zh) 功率模块
JP2014179376A (ja) 半導体装置及びその製造方法
JP5623367B2 (ja) 半導体装置および半導体装置モジュール
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
JP5987635B2 (ja) パワー半導体モジュール
CN117397159A (zh) 逆变器电源模块
US20220352137A1 (en) High power density 3d semiconductor module packaging
CN114914234A (zh) 一种功率结构体和制备方法以及设备
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2004048084A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030