KR102152014B1 - 가압형 반도체 패키지 및 이의 제조방법 - Google Patents

가압형 반도체 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR102152014B1
KR102152014B1 KR1020200026398A KR20200026398A KR102152014B1 KR 102152014 B1 KR102152014 B1 KR 102152014B1 KR 1020200026398 A KR1020200026398 A KR 1020200026398A KR 20200026398 A KR20200026398 A KR 20200026398A KR 102152014 B1 KR102152014 B1 KR 102152014B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
terminal
pressing
pressing member
pad substrate
Prior art date
Application number
KR1020200026398A
Other languages
English (en)
Inventor
최윤화
조정훈
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020200026398A priority Critical patent/KR102152014B1/ko
Application granted granted Critical
Publication of KR102152014B1 publication Critical patent/KR102152014B1/ko
Priority to CN202011002176.2A priority patent/CN113345853B/zh
Priority to US17/068,808 priority patent/US11362021B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은, 패드기판(110)과 제1터미널단자(121)를 구비한 리드프레임(120)과, 반도체칩(130)과, 반도체칩(130)을 가압하도록 적층 형성되고 가압부재(140)와, 패키지 하우징(150)을 포함하여서, 가압부재에 의해 반도체칩을 물리적으로 가압하고 전기적으로 연결하여 반도체 패키지의 내구성을 향상시키고 제조공정을 간소화할 수 있는, 가압형 반도체 패키지를 개시한다.

Description

가압형 반도체 패키지 및 이의 제조방법{PRESSURE TYPE SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 적어도 하나 이상의 가압부재에 의해 반도체칩을 물리적으로 가압하고 전기적으로 연결하여 반도체 패키지의 내구성을 향상시키고 제조공정을 간소화할 수 있는, 가압형 반도체 패키지 및 이의 제조방법에 관한 것이다.
통상, 반도체칩 패키지는 기판에 반도체칩을 실장하여 부착하고, 클립 구조체 또는 본딩 와이어로 반도체칩과 리드프레임을 전기적으로 연결하고, 반도체칩을 열경화성소재로 몰딩하여 패키지를 형성한다.
한편, 종래의 반도체 패키지는 반도체칩의 단자와 전기적으로 연결하기 위해서 솔더의 전도성 접착제를 하는데, 전도성 접착제의 용융점에 따른 영향으로 고온의 구동환경에서 적용하기에 부적합하고, 실버 신터링 또는 카파 페이스트를 사용할 경우 고가로 인해 제조원가가 상승하는 문제점이 있다.
또한, 반도체 패키지의 조립이 완료된 후 특성검사를 수행하는데, 특성검사시 조립불량 또는 소자의 파손이 확인되면 해당 부품을 개별적으로 교체하는 것이 불가능하여 반도체 패키지 전체를 폐기해야 하는 문제점으로 인해 생산수율이 저하된다.
이러한 문제점을 해결하기 위한 선행기술로서, 한국 등록특허공보 제10-2051639호가 개시되어 있는데, 도 1에 도시된 가압형 반도체 파워 소자 패키지는, 다이오드 칩의 애노드 단자와 연결되어 애노드를 담당하는 제1금속판(300)과, 다이오드 칩의 캐소드 단자와 연결되어 캐소드를 담당하는 제2금속판(400)을 포함하고, 제1금속판(300)과 제2금속판(400) 사이에는 스페이서(500) 및 다이오드 칩(600)이 개재되어 있다. 이에, 다이오드 패키지(2)의 구조면에서의 특징은 가압부재(100)를 이용하여 제1금속판(300) 및 제2금속판(400)을 구조적으로 일체로 견고하게 연결하고, 다이오드 칩(600)의 각각의 회로 단자를 제1 및 제2금속판(300,400)에 정확하고 안정적으로 전기 연결하고 도통 상태를 유지하도록 한다.
하지만, 가압부재를 통해 상부 금속판과 하부 금속판의 모서리영역을 가압하여 사이의 반도체칩을 간접적으로 가압하여 고정시키는 구조로, 반도체칩으로 인가되는 가압력이 저하되어 내구성을 보다 향상시킬 필요성이 제기된다.
한국 등록특허공보 제10-2051639호 (가압형 반도체 파워 소자 패키지, 2019.12.04)) 한국 등록특허공보 제10-2008209호 (가압형 반도체 패키지, 2019.08.07))
본 발명의 사상이 이루고자 하는 기술적 과제는, 적어도 하나 이상의 가압부재에 의해 반도체칩을 물리적으로 가압하고 전기적으로 연결하여 반도체 패키지의 내구성을 향상시키고 제조공정을 간소화할 수 있는, 가압형 반도체 패키지 및 이의 제조방법을 제공하는 데 있다.
전술한 목적을 달성하고자, 본 발명의 일 실시예는, 하나 이상의 패드기판과 상기 패드기판 상에 형성된 하나 이상의 제1터미널단자를 구비한 리드프레임; 상기 리드프레임 상에 올려지는 적어도 하나 이상의 반도체칩; 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결하기 위해 상기 반도체칩을 가압하도록 상기 반도체칩 상에 적층 형성되는 적어도 하나 이상의 가압부재; 및 상기 패드기판 상에 형성되어 상기 반도체칩을 보호하는 패키지 하우징;을 포함하는, 가압형 반도체 패키지를 제공한다.
또한, 상기 리드프레임은 상기 패드기판과 상기 제1터미널단자를 전도성 접착제 또는 비전도성 접착제를 개재하여 부착형성하는 구조일 수 있다.
또한, 상기 제1터미널단자는 체결부재에 의해 상기 패드기판에 부착될 수 있다.
또한, 상기 리드프레임은 상기 패드기판과 상기 제1터미널단자를 초음파웰딩 또는 레이저웰딩에 의해 부착형성하는 구조일 수 있다.
또한, 상기 반도체칩은 다이오드, IGBT, MOSFET, SiC소재 반도체, 또는 GaN소재 반도체를 포함할 수 있다.
또한, 상기 반도체칩으로 상기 가압부재의 가압력을 인가하여 별도의 접착제 없이 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결하여 정상 동작이 가능하고, 상기 반도체칩으로 상기 가압부재의 가압력을 제거하여 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결 해제하여 정상 동작이 불가능하도록 할 수 있다.
또한, 상기 패키지 하우징은 EMS, PPS 또는 PBT 소재로 형성될 수 있다.
또한, 상기 가압부재는, 상기 반도체칩을 가압하도록 상기 반도체칩 상에 위치하는 제1가압부재와, 상기 제1가압부재에 가압력을 추가적으로 인가하여 상기 반도체칩과의 전기적 연결을 보완하도록 하는 하나 이상의 추가 가압부재를 포함할 수 있다.
또한, 상기 반도체칩은 상기 제1터미널단자의 일단측에 올려질 수 있다.
또한, 상기 반도체칩은 상기 리드프레임의 패드기판 상에 올려질 수 있다.
또한, 상기 반도체칩은 상기 리드프레임에 전도성 접착제 또는 비전도성 접착제를 개재하여 부착될 수 있다.
또한, 상기 반도체칩은 상기 리드프레임에 별도의 접착제를 사용하지 않고 상기 가압부재의 가압력에 의해 부착될 수 있다.
또한, 상기 패키지 하우징은 트랜스퍼 몰딩 방식에 의해 형성될 수 있다.
또한, 상기 제1터미널단자는 상기 패드기판으로부터 수직방향으로 절곡되어 형성되고, 상기 가압부재는, 상기 반도체칩의 상단을 탄성적으로 가압하는 가압구와, 상기 가압구와 연결되어 상기 패드기판 상에 고정되고 수직방향으로 절곡되어 형성된 제2터미널단자로 구성되는 제1가압부재를 포함할 수 있다.
여기서, 상기 가압부재는, 상기 제1가압부재의 가압구 상단에 적층 형성되어, 상기 패드기판 상에 고정되어 상기 가압구와 교차하는 방향으로 추가적으로 가압하는 제2가압부재를 더 포함할 수 있다.
이때, 상기 제2가압부재를 관통하여 상기 제1가압부재의 가압구를 상기 반도체칩 방향으로 추가 가압하는 제3가압부재를 더 포함할 수 있다.
한편, 본 발명의 다른 실시예는, 하나 이상의 패드기판과 상기 패드기판 상에 하나 이상의 제1터미널단자를 구비한 리드프레임을 준비하는 단계; 상기 리드프레임 상에 적어도 하나 이상의 반도체칩을 올리는 단계; 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결하기 위해 상기 반도체칩을 가압하도록 상기 반도체칩 상에 적어도 하나 이상의 가압부재를 적층 형성하는 단계; 상기 패드기판 상에 형성되어 상기 반도체칩을 보호하는 패키지 하우징을 형성하는 단계;를 포함하는, 가압형 반도체 패키지 제조방법을 제공한다.
또한, 상기 반도체칩으로 상기 가압부재의 가압력을 인가하여 별도의 접착제 없이 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결하여 정상 동작이 가능하고, 상기 반도체칩으로 상기 가압부재의 가압력을 제거하여 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결 해제하여 정상 동작이 불가능하도록 할 수 있다.
또한, 상기 가압부재는, 상기 반도체칩을 가압하도록 상기 반도체칩 상에 위치하는 제1가압부재와, 상기 제1가압부재에 가압력을 추가적으로 인가하여 상기 반도체칩과의 전기적 연결을 보완하도록 하는 하나 이상의 추가 가압부재를 포함할 수 있다.
또한, 상기 반도체칩은 상기 리드프레임에 별도의 접착제를 사용하지 않고 상기 가압부재의 가압력에 의해 부착될 수 있다.
본 발명에 의하면, 적어도 하나 이상의 가압부재에 의해 반도체칩을 물리적으로 가압하고 전기적으로 연결하여 반도체 패키지의 내구성을 향상시키고 제조공정을 간소화하며, 별도의 접착제를 사용하지 않아 접착제의 용융점과 상관없이, 반도체의 고온환경에서의 구동을 가능하게 하여 내구성을 향상시키고, 반도체 패키지 조립후의 특성검사를 통한 조립 오차나 조립 오류시 또는 반도체칩의 파손시에는 오차나 오류 교정 후 또는 반도체칩의 교체를 수행한 후 재조립을 쉽게 수행하도록 할 수 있는 효과가 있다.
도 1은 종래기술에 의한 가압형 반도체 파워 소자 패키지를 예시한 것이다.
도 2는 본 발명의 일 실시예에 의한 가압형 싱글 반도체 패키지의 사시도를 도시한 것이다.
도 3은 도 2의 가압형 싱글 반도체 패키지의 내부 구조를 도시한 것이다.
도 4는 도 2의 가압형 싱글 반도체 패키지의 분해 사시도를 도시한 것이다.
도 5는 도 2의 가압형 싱글 반도체 패키지의 단면도를 도시한 것이다.
도 6은 도 2의 가압형 싱글 반도체 패키지의 반도체칩 부착구성의 다양한 예를 각각 도시한 것이다.
도 7은 본 발명의 다른 실시예에 의한 가압형 싱글 반도체 패키지 제조방법의 순서도를 도시한 것이다.
도 8은 본 발명의 일 실시예에 의한 가압형 듀얼 반도체 패키지의 사시도를 도시한 것이다.
도 9는 도 8의 가압형 듀얼 반도체 패키지의 분해 사시도를 도시한 것이다.
도 10은 도 8의 가압형 듀얼 반도체 패키지의 제조방법의 순서도를 도시한 것이다.
도 11은 가압형 싱글 반도체 패키지 및 가압형 듀얼 반도체 패키지의 제1가압부재를 각각 분리 도시한 것이다.
도 12는 본 발명의 일 실시예에 의한 가압형 반도체 패키지를 제작한 사진이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 2 내지 도 6은 본 발명의 일 실시예에 의한 가압형 싱글 반도체 패키지의 구성을 도시한 것이며, 도 8 및 도 9는 본 발명의 다른 실시예에 의한 가압형 듀얼 반도체 패키지의 구성을 도시한 것이며, 도 7은 본 발명의 일 실시예에 의한 가압형 싱글 반도체 패키지 제조방법을 도시한 것이며, 도 10은 본 발명의 다른 실시예에 의한 가압형 듀얼 반도체 패키지 제조방법을 도시한 것이고, 도 11은 본 발명에 의한 가압형 싱글 반도체 패키지 및 가압형 듀얼 반도체 패키지의 제1가압부재(140A)의 탄성가압구조를 도시한 것이다.
도 2 내지 도 6을 참조하면, 본 발명의 일 실시예에 의한 가압형 싱글 반도체 패키지는, 전체적으로, 패드기판(110)과 제1터미널단자(121)를 구비한 리드프레임(120)과, 반도체칩(130)과, 반도체칩(130)을 가압하도록 적층 형성되는 가압부재(140)와, 반도체칩(130)을 보호하도록 형성된 패키지 하우징(150)을 포함하여서, 가압부재에 의해 반도체칩을 물리적으로 가압하고 전기적으로 연결하여 반도체 패키지의 내구성을 향상시키고 제조공정을 간소화하는 것을 요지로 한다.
우선, 리드프레임(120)에 있어 패드기판(110)은, 적어도 하나 이상으로 구성되어 제1터미널단자(121) 또는 반도체칩(130) 또는 가압부재(140)가 부착되는 공간을 제공한다.
예컨대, 도 6의 (a)에 도시된 바와 같이 패드기판(110) 상에 제1터미널단자(121)가 직접 부착 형성되고 제1터미널단자(121)의 일단측에 마련된 패드영역(122)에 반도체칩(130)이 올려지거나, 도 6의 (b)에 도시된 바와 같이 반도체칩(130)은 제1터미널단자(121)와 일정간격 이격되어 패드기판(110) 상에 올려지고 패드기판(110) 상에 형성된 금속 패턴(미도시)를 통해 제1터미널단자(121)와 반도체칩(130)을 전기적으로 연결하거나, 도 6의 (c)에 도시된 바와 같이 패드기판(110)과 제1터미널단자(121)가 일체로 연결된 리드프레임 상에 반도체칩(130)이 올려지도록 하여, 패드기판과 반도체칩과 제1터미널단자의 부착구조 및 전기적 연결구조를 다양하게 변형시켜 구성할 수도 있다.
다음, 리드프레임(120)에 있어 제1터미널단자(121)는, 패드기판(110) 상에 적어도 하나 이상으로 구비될 수 있다.
예컨대, 제1터미널단자(121)는 반도체칩(130)과 전기적으로 연결되도록 하는 적어도 하나 이상의 제1터미널단자(121)의 일단측에 반도체칩(130)이 올려지는 패드영역(122)이 마련될 수 있으나 이에 한정되지 않고, 앞서 언급한 바와 같이, 반도체칩(130)이 제1터미널단자(121)와 일정간격 이격되어 패드기판(110) 상에 올려지도록 구성되거나(도 6의 (b) 참조), 패드기판(110)과 제1터미널단자(121)가 일체로 연결되어 구성될 수도 있다(도 6의 (c) 참조).
또한, 제1터미널단자(121)는 반도체칩(130)이 올려지는 패드영역(122)이나 패드기판(110)으로부터 수직방향으로 절곡되어 종단(타단측)이 직립되어 형성될 수 있다.
한편, 제1터미널단자(121)는 패드기판(110) 상에 다양한 방식을 부착될 수 있는데, 예컨대, 리드프레임(120)은 패드기판(110) 상에 전도성 접착제 또는 비전도성 접착제를 개재하여 제1터미널단자(121)를 부착형성하거나, 초음파웰딩 또는 레이저웰딩을 통해 부착형성할 수 있다. 또는 도 4 및 도 5에 도시된 바와 같이 제1터미널단자(121)는 패드기판(110) 상에 체결부재에 의해 부착될 수 있는데, 일예로 패드기판(110)의 볼트체결홀(111)에 제1터미널단자(121)의 관통홀(124)을 통과하고 와셔링(123a)과 세라믹재질의 절연링(123b)을 개재하여 볼트(123)가 체결되어 고정 형성될 수 있다.
다음, 반도체칩(130)은 적어도 하나 이상으로 구성되어 제1터미널단자(121)의 일단측에 마련된 패드영역(122)에 올려지거나, 앞서 언급한 바와 같이 패드기판(110) 상에 직접 올려지거나, 패드기판(110)과 제1터미널단자(121)가 일체로 연결된 리드프레임 상에 올려질 수도 있다(도 6의 (b) 및 (c) 참조).
한편, 반도체칩은 리드프레임(120)에 별도의 접착제를 사용하지 않고 후술하는 가압부재(140)의 가압력에 의해 부착될 수 있으나, 이에 한정되는 것은 아니며 필요에 따라 반도체칩(130)은 리드프레임(120) 상에 전도성 접착제 또는 비전도성 접착제를 개재하여 부착될 수도 있다.
또한, 반도체칩(130)은 다이오드뿐만 아니라, IGBT, MOSFET, SiC소재 반도체, GaN소재 반도체를 포함할 수 있다.
다음, 가압부재(140)는 적어도 하나 이상으로 구성되어 반도체칩(130) 상에 적층 형성되어 반도체칩(130)을 구조적으로 탄성 가압하여 리드프레임(120), 구체적으로는 제1터미널단자(121)의 일단측에 마련된 패드영역(122)에 고정시킨다.
즉, 가압부재(140)는, 도 4 및 도 5에 도시된 바와 같이, 반도체칩(130)을 패드영역(122) 방향으로 가압하여서, 반도체칩(130)을 패드영역(122)에 고정시켜 부착하고, 제1터미널단자(121)와 반도체칩(130)을 전기적으로 연결한다.
예컨대, 반도체칩(130)으로 가압부재(140)의 가압력을 인가하여 별도의 접착제 없이도 제1터미널단자(121)와 반도체칩(130)을 전기적으로 연결하여 정상 동작이 가능하게 할 수 있고, 가압부재(140)의 가압력을 제거하여 제1터미널단자(121)와 반도체칩(130)을 전기적으로 연결 해제하여 정상 동작이 불가능하도록 할 수 있어서, 반도체 패키지 조립후의 특성검사를 통한 조립 오차나 조립 오류시 또는 반도체칩의 파손시에는 가압부재(140)를 반도체칩(130)으로부터 분해하여 오차나 오류 교정 후 또는 반도체칩의 교체를 수행한 후 재조립을 쉽게 수행하도록 할 수 있다.
한편, 도 2의 (a), 도 5 및 도 12에 도시된 바와 같이, 적어도 하나 이상의 가압부재(140)의 상단 일부가 패키지 하우징(150) 외부로 노출되도록 형성되어서 외부로부터 전기적 신호가 인가되도록 할 수 있고, 노출된 가압부재(140)의 상단 일부를 패키지 하우징(150) 내측방향 또는 외측방향으로 절곡시켜 최종 형성할 수도 있으며, 이는 제1터미널 단자(121)에도 동일하게 적용될 수 있다.
구체적으로, 도 3 내지 도 5에 도시된 바와 같이, 가압부재(140)는, 반도체칩(130)의 상단을 탄성적으로 가압하는 가압구(141)와, 가압구(141)와 연결되어 패드기판(110) 상에 볼트체결되어 고정되고 종단이 수직방향으로 절곡되어 형성된 제2터미널단자(142)로 구성되는 제1가압부재(140A)로 이루어져서, 제1가압부재(140A)에 의해 반도체칩(130)을 1차적으로 물리적으로 가압하여 고정하고 전기적으로 연결할 수 있다.
예컨대, 도 4를 참조하면, 제1가압부재(140A)는 패드기판(110)의 볼트체결홀(112)에 제2터미널단자(142)의 관통홀(142a)을 통과하여 와셔링(143a)과 세라믹재질의 절연링(143b)를 개재하여 볼트(143)가 체결되어 고정 형성될 수 있다.
또한, 제1가압부재(140A) 이외에, 가압부재(140)는, 제1가압부재(140A)의 가압구(141) 상단에 적층 형성되어, 패드기판(110) 상에 체결부재에 의해 고정되어 가압구(141)와 교차하는 방향으로 추가적으로 가압하는 제2가압부재(140B)를 더 포함하여서, 제1가압부재(140A)의 가압구(141)를 가압하여 반도체칩(130)을 2차적으로 물리적으로 가압하여 고정할 수 있다.
예컨대, 도 4를 참조하면, 제2가압부재(140B)는 패드기판(110)의 볼트체결홀(113)에 와셔링(144a)을 개재하여 볼트(144)가 체결되어 고정 형성될 수 있다.
또한, 앞선 제1가압부재(140A) 및 제2가압부재(140B) 이외에, 가압부재(140)는, 제2가압부재(140B)를 관통하여 제1가압부재(140A)의 가압구(141) 상단을 반도체칩(130) 방향으로 추가 가압하는 제3가압부재(140C)를 더 포함하여서, 제1가압부재(140A)의 가압구(141)를 가압하여 반도체칩(130)을 3차적으로 물리적으로 추가 가압하여 고정할 수 있다.
예컨대, 도 4를 참조하면, 제3가압부재(140C)는 제2가압부재(140B)의 중앙에 형성된 관통홀(145)에 인입되어 제1가압부재(140A)의 가압구(141)를 가압하는데, 스프링을 구비하여 가압구(141)를 탄성적으로 가압하는 포고핀으로 구성되거나, 관통홀(145)에 회전방식으로 가압하도록 볼트체결되는 볼트로 구성되거나, 푸시방식으로 가압하는 가압부재로 구성될 수도 있다.
또한, 제3가압부재(140C)의 상단 일부를 패키지 하우징(150) 외부로 노출되도록 형성하여서, 패키지 하우징(150) 외부로 노출된 제3가압부재(140C)를 가압하여 반도체칩(130)에 가압력을 인가하여 고정할 수 있다.
다시 말해, 가압부재(140)는 반도체칩(130)을 가압하도록 반도체칩(130) 상에 직접적으로 위치하는 제1가압부재(140A)와, 제1가압부재(140A)에 가압력을 추가적으로 인가하여 반도체칩(130)과의 전기적 연결을 보완하도록 하는 하나 이상의 추가 가압부재(140B, 140C)를 포함할 수 있다.
이에, 반도체칩(130) 상단에 앞선 제1가압부재(140A)와 제2가압부재(140B)와 제3가압부재(140C)를 순차적으로 적층 형성하여 반도체칩(130)을 가압하여 리드프레임(120)에 견고하게 고정하여서, 별도의 접착제를 사용하지 않고 가압부재의 가압력에 의해 부착고정할 수 있으므로 접착제의 용융점과 상관없이 반도체칩(130)의 고온환경에서의 구동을 가능하게 하여 내구성을 향상시킬 수 있다.
다음, 패키지 하우징(150)은 반도체 회로보호용 절연체로서, 패드기판(110) 상에 제1터미널단자(121)의 상단 일부, 제2터미널단자(142)의 상단 일부 또는 제3가압부재(140C)의 상단 일부가 노출되도록 하면서, 반도체칩(130)을 보호하도록, EMC(Epoxy Molding Compound), PPS(PolyPhenylene Sulfide) 또는 PBT(PolyButylene Terephtalate) 소재로 형성될 수 있다. 일예로, 패키지 하우징(150)은 트랜스퍼 몰딩 방식에 의해 형성될 수 있다.
도 7을 참조하면, 본 발명의 일 실시예에 의한 가압형 싱글 반도체 패키지 의 제조방법을 구체적으로 상술하면 다음과 같다.
우선적으로, 도 7의 (a)에 도시된 바와 같이, 복수의 볼트체결홀(111,112,113)이 형성된 하나 이상의 패드기판(110)을 준비하고, 도 7의 (b)에 도시된 바와 같이, 패드기판(110) 상에 하나 이상의 제1터미널단자(121)를 볼트체결하여 리드프레임(120)을 준비한다.
후속하여, 도 7의 (c)에 도시된 바와 같이, 적어도 하나 이상의 반도체칩(130)을 리드프레임(120)의 패드영역(122) 상에 올린다.
이때, 제1터미널단자(121)는 패드기판(110) 상에 다양한 방식을 부착될 수 있는데, 예컨대, 리드프레임(120)은 패드기판(110) 상에 전도성 접착제 또는 비전도성 접착제를 개재하여 제1터미널단자(121)를 부착형성하거나, 초음파웰딩 또는 레이저웰딩을 통해 부착형성할 수 있고, 혹은 도 4 및 도 5에 도시된 바와 같이 제1터미널단자(121)는 패드기판(110) 상에 체결부재에 의해 부착될 수 있는데, 일예로 패드기판(110)의 볼트체결홀(111)에 제1터미널단자(121)의 관통홀(124)을 통과하고 와셔링(123a)과 세라믹재질의 절연링(123b)을 개재하여 볼트(123)가 체결되어 고정 형성될 수 있다.
앞서 언급한 바와 같이, 도 6의 (a)에 도시된 바와 같이 패드기판(110) 상에 제1터미널단자(121)가 직접 부착 형성되고 제1터미널단자(121)의 일단측에 마련된 패드영역(122)에 반도체칩(130)이 올려지거나, 도 6의 (b)에 도시된 바와 같이 반도체칩(130)은 제1터미널단자(121)와 일정간격 이격되어 패드기판(110) 상에 올려지고 패드기판(110) 상에 형성된 금속 패턴(미도시)를 통해 제1터미널단자(121)와 반도체칩(130)을 전기적으로 연결하거나, 도 6의 (c)에 도시된 바와 같이 패드기판(110)과 제1터미널단자(121)가 일체로 연결된 리드프레임 상에 반도체칩(130)이 올려지도록 하여, 패드기판과 반도체칩과 제1터미널단자의 부착구조 및 전기적 연결구조를 다양하게 변형시켜 구성할 수도 있다.
후속하여, 도 7의 (d) 및 (e)에 도시된 바와 같이, 제1터미널단자(121)와 반도체칩(130)을 전기적으로 연결하기 위해 반도체칩(130)을 가압하도록 반도체칩(130) 상에 하나 이상의 제2터미널단자(142)를 구비한 적어도 하나 이상의 가압부재(140A,140B,140C)를 적층 형성하여서, 반도체칩(130)을 가압하여 패드기판(110)과 리드프레임(120) 사이에 견고하게 고정한다.
최종적으로, 도 7의 (f) 및 (g)에 도시된 바와 같이, 패드기판(110) 상에 형성되어 제1터미널단자(121) 타단측 일부 및/또는 제2터미널단자(142)의 종단 일부가 노출되도록 반도체칩(130)을 보호하는 패키지 하우징(150)을 형성한다.
참고로, 앞서 도 2 내지 도 7을 참조하여 본 발명의 일 실시예에 의한 가압형 싱글 반도체 패키지 및 이의 제조방법에 대해 상술하였고, 이후에는 도 8 내지 도 10을 참조하여 본 발명의 다른 실시예에 의한 가압형 듀얼 반도체 패키지 및 이의 제조방법에 대해 상술하고자 하는데, 가압형 싱글 반도체 패키지와 대비되는 가압형 듀얼 반도체 패키지의 차별적 구성만을 간략히 설명하고자 한다.
우선, 리드프레임(120)에 있어 패드기판(110)은, 적어도 하나 이상으로 구성되어 제1터미널단자(121) 또는 반도체칩(130) 또는 가압부재(140)가 부착되는 공간을 제공한다.
다음, 도 9 및 도 10의 (a)에 도시된 바와 같이, 제1터미널단자(121)는, 패드기판(110) 상에 적어도 하나 이상으로 구성되는데, 대향하는 한쌍으로 물리적으로 분리 구성되어 패드기판(110) 상에 각각 볼트체결되어 부착된다.
여기서, 제1터미널단자(121) 타단측은 반도체칩(130)이 올려지는 제1터미널단자(121)의 일단측 패드영역(122)으로부터 수직방향으로 절곡되어 종단이 직립되어 형성될 수 있다.
다음, 도 9 및 도 10의 (b)에 도시된 바와 같이, 반도체칩(130)은 각각의 패드영역(122) 상에 적어도 하나 이상 올려질 수 있고, 반도체칩(130)은 반도체칩(130)은 다이오드뿐만 아니라, IGBT, MOSFET, SiC소재 반도체, GaN소재 반도체를 포함할 수 있다.
다음, 도 9 및 도 10의 (c)에 도시된 바와 같이, 가압부재(140)는 적어도 하나 이상으로 구성되어 복수의 반도체칩(130)별로 상단에 각각 적층 형성되어서, 반도체칩(130)을 구조적으로 탄성 가압하여 패드영역(122)에 고정시킨다.
구체적으로, 가압부재(140)는 대향하는 한쌍으로 분리되어 복수로 구성되고, 반도체칩(130)의 상단을 탄성적으로 가압하는 가압구(141)와, 가압구(141)와 연결되어 패드기판(110) 상에 볼트체결되어 고정되고 종단이 수직방향으로 절곡되어 형성된 제2터미널단자(142)로 구성되는 제1가압부재(140A)로 이루어져서, 제1가압부재(140A)에 의해 반도체칩(130)을 1차적으로 물리적으로 가압하여 고정하고 전기적으로 연결할 수 있다.
또한, 도 9 및 도 10의 (d)에 도시된 바와 같이, 제1가압부재(140A) 이외에, 가압부재(140)는, 제1가압부재(140A)의 가압구(141) 상단에 적층 형성되어, 패드기판(110) 상에 체결부재에 의해 고정되어 가압구(141)와 교차하는 방향으로 추가적으로 가압하는 제2가압부재(140D)를 더 포함하여서, 양단의 제1가압부재(140A)의 가압구(141)를 각각 가압하여 반도체칩(130)을 2차적으로 물리적으로 가압하여 고정할 수 있다.
예컨대, 도 9를 참조하면, 제2가압부재(140D)는 패드기판(110)의 볼트체결홀(114)에 와셔링(146a)을 개재하여 볼트(146)가 체결되어 고정 형성되고, 제2가압부재(140D)의 양단이 제1가압부재(140A)의 가압구(141)를 각각 가압할 수 있다.
이에, 반도체칩(130) 상단에 앞선 제1가압부재(140A)와 제2가압부재(140D)를 순차적으로 적층 형성하여 반도체칩(130)을 가압하여 리드프레임(120)에 견고하게 고정하여서, 별도의 접착제를 사용하지 않고 가압부재의 가압력에 의해 부착고정할 수 있으므로 접착제의 용융점과 상관없이 반도체칩(130)의 고온환경에서의 구동을 가능하게 하여 내구성을 향상시킬 수 있다.
다음, 도 9 및 도 10의 (e,f)에 도시된 바와 같이, 패키지 하우징(150)은, 패드기판(110) 상에 제1터미널단자(121)의 타단측 일부 및/또는 제2터미널단자(142)의 종단 일부가 노출되도록 하면서, 반도체칩(130)을 보호하도록, EMS, PBT 또는 PPS 소재로 형성될 수 있다.
한편, 도 11의 (a)는 가압형 싱글 반도체 패키지의 제1가압부재(140A)를 도시한 것으로, 가압구(141)는 제2터미널단자(142)의 수평판으로부터 단차가 형성되도록 절곡 형성되어서 반도체칩(130)을 탄성적으로 가압하도록 구성되고, (b)는 가압형 듀얼 반도체 패키지의 제1가압부재(140A)를 도시한 것으로, 각각의 가압구(141)는 제2터미널단자(142)의 수평판으로부터 신축 주름구조로 연장 형성되어 반도체칩(130)을 각각 가압하도록 구성되어서, 별도의 접착제없이 반도체칩(130)을 물리적으로 고정시킬 수 있다.
따라서, 전술한 바와 같은 가압형 반도체 패키지 및 이의 제조방법의 구성에 의하면, 적어도 하나 이상의 가압부재에 의해 반도체칩을 물리적으로 가압하고 전기적으로 연결하여 반도체 패키지의 내구성을 향상시키고 제조공정을 간소화하며, 별도의 접착제를 사용하지 않아 접착제의 용융점과 상관없이, 반도체의 고온환경에서의 구동을 가능하게 하여 내구성을 향상시키고, 반도체 패키지 조립후의 특성검사를 통한 조립 오차나 조립 오류시 또는 반도체칩의 파손시에는 오차나 오류 교정 후 또는 반도체칩의 교체를 수행한 후 재조립을 쉽게 수행하도록 할 수 있다.
이상, 본 발명을 도면에 도시된 실시예를 참조하여 설명하였다. 그러나, 본 발명은 이에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명과 균등한 범위에 속하는 다양한 변형예 또는 다른 실시예가 가능하다. 따라서, 본 발명의 진정한 보호범위는 이어지는 특허청구범위에 의해 정해져야 할 것이다.
110 : 패드기판 111,112,113,114 : 볼트체결홀
120 : 리드프레임 121 : 제1터미널단자
122 : 패드영역 123 : 볼트
123a: 와셔링 123b : 절연링
124 : 관통홀 130 : 반도체칩
140 : 가압부재 140A : 제1가압부재
140B : 제2가압부재 140C : 제3가압부재
140D : 제2가압부재 141 : 가압구
142 : 제2터미널단자 143a : 와셔링
143b : 절연링 144 : 볼트
145 : 관통홀 146 : 볼트
146a : 와셔링 150 : 패키지 하우징

Claims (24)

  1. 하나 이상의 패드기판과 상기 패드기판 상에 형성된 하나 이상의 제1터미널단자를 구비한 리드프레임;
    상기 리드프레임 상에 올려지는 적어도 하나 이상의 반도체칩;
    상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결하기 위해 상기 반도체칩을 가압하도록 상기 반도체칩 상에 적층 형성되는 적어도 하나 이상의 가압부재; 및
    상기 패드기판 상에 형성되어 상기 반도체칩을 보호하는 패키지 하우징;을 포함하며,
    상기 제1터미널단자는 상기 패드기판으로부터 수직방향으로 절곡되어 형성되고,
    상기 가압부재는, 상기 반도체칩의 상단을 탄성적으로 가압하는 가압구와, 상기 가압구와 연결되어 상기 패드기판 상에 고정되고 수직방향으로 절곡되어 형성된 제2터미널단자로 구성되는 제1가압부재를 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 리드프레임은 상기 패드기판과 상기 제1터미널단자를 전도성 접착제 또는 비전도성 접착제를 개재하여 부착형성하는 구조인 것을 특징으로 하는, 가압형 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제1터미널단자는 체결부재에 의해 상기 패드기판에 부착되는 것을 특징으로 하는, 가압형 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 리드프레임은 상기 패드기판과 상기 제1터미널단자를 초음파웰딩 또는 레이저웰딩에 의해 부착형성하는 구조인 것을 특징으로 하는, 가압형 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 반도체칩은 다이오드, IGBT, MOSFET, SiC소재 반도체, 또는 GaN소재 반도체를 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 반도체칩으로 상기 가압부재의 가압력을 인가하여 별도의 접착제 없이 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결하여 정상 동작이 가능하고,
    상기 반도체칩으로 상기 가압부재의 가압력을 제거하여 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결 해제하여 정상 동작이 불가능하도록 하는 것을 특징으로 하는, 가압형 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 패키지 하우징은 EMS, PPS 또는 PBT 소재로 형성되는 것을 특징으로 하는, 가압형 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 가압부재는, 상기 반도체칩을 가압하도록 상기 반도체칩 상에 위치하는 제1가압부재와, 상기 제1가압부재에 가압력을 추가적으로 인가하여 상기 반도체칩과의 전기적 연결을 보완하도록 하는 하나 이상의 추가 가압부재를 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 반도체칩은 상기 제1터미널단자의 일단측에 올려지는 것을 특징으로 하는, 가압형 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 반도체칩은 상기 리드프레임의 패드기판 상에 올려지는 것을 특징으로 하는, 가압형 반도체 패키지.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 반도체칩은 상기 리드프레임에 전도성 접착제 또는 비전도성 접착제를 개재하여 부착되는 것을 특징으로 하는, 가압형 반도체 패키지.
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 반도체칩은 상기 리드프레임에 별도의 접착제를 사용하지 않고 상기 가압부재의 가압력에 의해 부착되는 것을 특징으로 하는, 가압형 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 패키지 하우징은 트랜스퍼 몰딩 방식에 의해 형성되는 것을 특징으로 하는, 가압형 반도체 패키지.
  14. 삭제
  15. 제 1 항에 있어서,
    상기 가압부재는, 상기 제1가압부재의 가압구 상단에 적층 형성되어, 상기 패드기판 상에 고정되어 상기 가압구와 교차하는 방향으로 추가적으로 가압하는 제2가압부재를 더 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  16. 제 15 항에 있어서,
    상기 제2가압부재를 관통하여 상기 제1가압부재의 가압구를 상기 반도체칩 방향으로 추가 가압하는 제3가압부재를 더 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  17. 하나 이상의 패드기판과 상기 패드기판 상에 하나 이상의 제1터미널단자를 구비한 리드프레임을 준비하는 단계;
    상기 리드프레임 상에 적어도 하나 이상의 반도체칩을 올리는 단계;
    상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결하기 위해 상기 반도체칩을 가압하도록 상기 반도체칩 상에 적어도 하나 이상의 가압부재를 적층 형성하는 단계;
    상기 패드기판 상에 형성되어 상기 반도체칩을 보호하는 패키지 하우징을 형성하는 단계;를 포함하며,
    상기 제1터미널단자는 상기 패드기판으로부터 수직방향으로 절곡되어 형성되고,
    상기 가압부재는, 상기 반도체칩의 상단을 탄성적으로 가압하는 가압구와, 상기 가압구와 연결되어 상기 패드기판 상에 고정되고 수직방향으로 절곡되어 형성된 제2터미널단자로 구성되는 제1가압부재를 포함하는 것을 특징으로 하는, 가압형 반도체 패키지 제조방법.
  18. 제 17 항에 있어서,
    상기 반도체칩으로 상기 가압부재의 가압력을 인가하여 별도의 접착제 없이 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결하여 정상 동작이 가능하고,
    상기 반도체칩으로 상기 가압부재의 가압력을 제거하여 상기 제1터미널단자와 상기 반도체칩을 전기적으로 연결 해제하여 정상 동작이 불가능하도록 하는 것을 특징으로 하는, 가압형 반도체 패키지 제조방법.
  19. 제 17 항에 있어서,
    상기 가압부재는, 상기 반도체칩을 가압하도록 상기 반도체칩 상에 위치하는 제1가압부재와, 상기 제1가압부재에 가압력을 추가적으로 인가하여 상기 반도체칩과의 전기적 연결을 보완하도록 하는 하나 이상의 추가 가압부재를 포함하는 것을 특징으로 하는, 가압형 반도체 패키지 제조방법.
  20. 제 17 항에 있어서,
    상기 반도체칩은 상기 리드프레임에 별도의 접착제를 사용하지 않고 상기 가압부재의 가압력에 의해 부착되는 것을 특징으로 하는, 가압형 반도체 패키지 제조방법.
  21. 제 17 항에 있어서,
    상기 가압부재는, 상기 제1가압부재의 가압구 상단에 적층 형성되어, 상기 패드기판 상에 고정되어 상기 가압구와 교차하는 방향으로 추가적으로 가압하는 제2가압부재를 더 포함하는 것을 특징으로 하는, 가압형 반도체 패키지 제조방법.
  22. 제 21 항에 있어서,
    상기 제2가압부재를 관통하여 상기 제1가압부재의 가압구를 상기 반도체칩 방향으로 추가 가압하는 제3가압부재를 더 포함하는 것을 특징으로 하는, 가압형 반도체 패키지 제조방법.
  23. 제 1 항에 있어서,
    상기 제1터미널 단자는 상기 패드기판으로부터 수직방향으로 절곡되고 상기 패키지 하우징의 내측방향 또는 외측방향으로 절곡하여 최종 형성되는 것을 특징으로 하는, 가압형 반도체 패키지.
  24. 제 17 항에 있어서,
    상기 제1터미널 단자는 상기 패드기판으로부터 수직방향으로 절곡되고 상기 패키지 하우징의 내측방향 또는 외측방향으로 절곡하여 최종 형성되는 것을 특징으로 하는, 가압형 반도체 패키지 제조방법.
KR1020200026398A 2020-03-03 2020-03-03 가압형 반도체 패키지 및 이의 제조방법 KR102152014B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200026398A KR102152014B1 (ko) 2020-03-03 2020-03-03 가압형 반도체 패키지 및 이의 제조방법
CN202011002176.2A CN113345853B (zh) 2020-03-03 2020-09-22 压力式半导体封装及其制造方法
US17/068,808 US11362021B2 (en) 2020-03-03 2020-10-12 Pressurizing members for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200026398A KR102152014B1 (ko) 2020-03-03 2020-03-03 가압형 반도체 패키지 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR102152014B1 true KR102152014B1 (ko) 2020-09-04

Family

ID=72470624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200026398A KR102152014B1 (ko) 2020-03-03 2020-03-03 가압형 반도체 패키지 및 이의 제조방법

Country Status (2)

Country Link
US (1) US11362021B2 (ko)
KR (1) KR102152014B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261942B1 (ko) * 1995-12-29 2000-07-15 로데릭 더블류 루이스 반도체 다이스를 테스팅하기 위한 방법
KR20160109573A (ko) * 2015-03-12 2016-09-21 제엠제코(주) 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법
KR102008209B1 (ko) 2018-01-22 2019-08-07 제엠제코(주) 가압형 반도체 패키지
KR102051639B1 (ko) 2018-02-19 2019-12-04 제엠제코(주) 가압형 반도체 파워 소자 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567047U (ja) 1992-02-20 1993-09-03 株式会社ピーエフユー Ｉｃ素子の実装構造
JP3651333B2 (ja) 1999-11-10 2005-05-25 日産自動車株式会社 半導体素子の実装構造
TWI447878B (zh) * 2009-08-28 2014-08-01 Great Team Backend Foundry Inc 增加通路及降低電阻之電晶體連接結構
KR101388737B1 (ko) 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP5939041B2 (ja) 2012-06-01 2016-06-22 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
EP3018712B1 (en) * 2013-07-05 2021-09-01 Renesas Electronics Corporation Semiconductor device
JP6257474B2 (ja) 2014-08-20 2018-01-10 三菱電機株式会社 電力用回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261942B1 (ko) * 1995-12-29 2000-07-15 로데릭 더블류 루이스 반도체 다이스를 테스팅하기 위한 방법
KR20160109573A (ko) * 2015-03-12 2016-09-21 제엠제코(주) 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법
KR102008209B1 (ko) 2018-01-22 2019-08-07 제엠제코(주) 가압형 반도체 패키지
KR102051639B1 (ko) 2018-02-19 2019-12-04 제엠제코(주) 가압형 반도체 파워 소자 패키지

Also Published As

Publication number Publication date
US20210280501A1 (en) 2021-09-09
CN113345853A (zh) 2021-09-03
US11362021B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
CN106328622B (zh) 半导体装置及半导体装置的制造方法
JP4459883B2 (ja) 半導体装置
CN106449613B (zh) 半导体装置
KR101650896B1 (ko) 소형화된 smd 다이오드 패키지 및 이를 생산하기 위한 공정
JP2003518733A5 (ko)
US20090014854A1 (en) Lead frame, semiconductor package including the lead frame and method of forming the lead frame
US10074598B2 (en) Semiconductor device and manufacturing method thereof
JP2019080417A (ja) パワーモジュール
KR101977956B1 (ko) 전력반도체 모듈의 제조방법
CN107004666B (zh) 用于半导体部件的引线框架及包括引线框架的电路装置
KR102152014B1 (ko) 가압형 반도체 패키지 및 이의 제조방법
US8378467B2 (en) Semiconductor device and method of manufacturing the same
CN113345853B (zh) 压力式半导体封装及其制造方法
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
US6717244B1 (en) Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips
KR102008209B1 (ko) 가압형 반도체 패키지
US11978683B2 (en) Semiconductor apparatus
CN114792671A (zh) 半导体装置、功率模块及半导体装置的制造方法
KR102216737B1 (ko) 결합 안정성이 향상된 가압형 반도체 패키지
JP4435074B2 (ja) 半導体装置およびその製造方法
KR102051639B1 (ko) 가압형 반도체 파워 소자 패키지
KR102465954B1 (ko) 가압형 반도체 패키지
JP3651333B2 (ja) 半導体素子の実装構造
CN115621232B (zh) 功率半导体器件封装结构和功率半导体器件模块
JP2003007954A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]