KR20160109573A - 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법 - Google Patents

클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법 Download PDF

Info

Publication number
KR20160109573A
KR20160109573A KR1020150034266A KR20150034266A KR20160109573A KR 20160109573 A KR20160109573 A KR 20160109573A KR 1020150034266 A KR1020150034266 A KR 1020150034266A KR 20150034266 A KR20150034266 A KR 20150034266A KR 20160109573 A KR20160109573 A KR 20160109573A
Authority
KR
South Korea
Prior art keywords
substrate
clip
chip
package
semiconductor chips
Prior art date
Application number
KR1020150034266A
Other languages
English (en)
Other versions
KR101669902B1 (ko
Inventor
최윤화
장경운
김하늘
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020150034266A priority Critical patent/KR101669902B1/ko
Publication of KR20160109573A publication Critical patent/KR20160109573A/ko
Application granted granted Critical
Publication of KR101669902B1 publication Critical patent/KR101669902B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Abstract

본 발명은 패키지 모듈을 구성하는 반도체 칩과 기판 사이의 본딩뿐만 아니라 반도체 칩들간의 본딩 역시 클립에 의해 이루어지는 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법에 관한 것이다.
또한, 본 발명은 반도체 칩이 다수개 증착되어 있는 웨이퍼상에 패드를 미리형성하여 둠으로써 패키지 조립공정시 반도체 칩 위에 바로 클립을 본딩할 수 있는 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법에 관한 것이다.

Description

클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법{Semiconductor chip package using clip and manufacturing method for the same}
본 발명은 패키지 모듈을 구성하는 반도체 칩과 기판 사이의 본딩뿐만 아니라 반도체 칩들간의 본딩 역시 클립에 의해 이루어지는 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법에 관한 것이다.
또한, 본 발명은 반도체 칩이 다수개 증착되어 있는 웨이퍼상에 패드를 미리형성하여 둠으로써 패키지 조립공정시 반도체 칩 위에 바로 클립을 본딩할 수 있는 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법에 관한 것이다.
일반적으로 반도체 칩 패키지는 반도체 칩(혹은 다이), 리드 프레임 및 케이스 바디를 포함하여 구성되며, 반도체 칩은 리드 프레임의 다이 패드 상에 부착되고, 리드 프레임의 리드와는 본딩 와이어에 의하여 전기적으로 연결된다.
한편, 여러 반도체 칩 패키지 중 IGBT나 파워모스펫(Power MOSFET) 등과 같은 전력용 반도체 소자를 구현한 반도체 패키지는 작은 스위칭 손실과 도통 손실 및 낮은 소스-드레인간 온 저항(RdsON)이 요구된다.
따라서, 최근에는 상기한 전력용 반도체 소자를 구현한 반도체 패키지와 같이 고전압 대전류 디바이스용 반도체칩 패키지의 경우에는 본딩 와이어 대신 반도체용 도전성 클립(clip)이 사용되고 있다.
예컨대, 도 1과 같이 리드 프레임 패드(10) 위에 파워 드라이버 칩(20)을 실장하고, 파워 드라이버 칩(20)과 기판에 형성된 리드(30)는 클립(40)으로 본딩한다. 따라서, 전기적 특성 열화를 줄이고 많은 수의 본딩 와이어를 사용하지 않으므로 제조공정을 쉽게 한다.
그러나, 이상과 같은 종래 기술은 오직 반도체 칩(20)과 기판(리드 프레임의 리드 등) 사이의 전기적 연결에만 클립(40)을 사용하였기 때문에, 본딩 와이어에 비해 클립(40)이 가지고 있는 장점을 최대한 이용하지 못하였다.
또한, 종래에는 패키지 제조시 기판 위에 반도체 칩(20)이 실장된 상태에서 클립용 접착재(41)를 도포하고, 그 위에 클립(40)을 본딩하기 때문에 제조에 어려움이 있고 정밀도가 떨어지며 주변부품 특성 저하 등의 원인이 되었다.
대한민국 등록특허 제10-1208332호 '반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지' 대한민국 등록번호 제10-1245383호 '반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법' 대한민국 공개특허 제2011-0094126호 '클립 배선을 가지는 반도체 다이 패키지'
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 패키지 모듈을 구성하는 반도체 칩과 기판 사이의 연결뿐만 아니라 반도체 칩들간의 연결 역시 클립에 의해 이루어지는 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법을 제공하고자 한다.
또한, 본 발명은 반도체 칩이 다수개 증착되어 있는 웨이퍼상에 패드를 미리형성하여 둠으로써 패키지 조립공정시 반도체 칩 위에 바로 클립을 부착할 수 있는 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법을 제공하고자 한다.
이를 위해, 본 발명에 따른 클립을 이용한 반도체 칩 패키지는 반도체 칩 패키지의 몸체를 구성하는 베이스판과; 상기 베이스판 위에 실장되며, 인쇄회로 패턴이 형성되어 있는 기판과; 상기 기판 위에 실장되는 다수의 반도체 칩과; 상기 다수의 반도체 칩 중 적어도 2개 이상을 서로 연결하는 전도성 재질의 클립과; 일단은 상기 기판에 연결되며, 타단은 패키지의 외부로 노출되는 터미널; 및 상기 베이스판을 덮도록 설치된 패키지용 케이스;를 포함하는 것을 특징으로 한다.
이때, 상기 기판은 절연성 재질의 세라믹층 위에 도전성 재질의 인쇄회로 패턴을 적층한 DBC(Direct Bonded Copper) 기판인 것이 바람직하다.
또한, 상기 클립은 상기 기판 및 상기 다수의 반도체 칩들 중 서로 인접하여 연속 배치된 2개 이상의 반도체 칩을 서로 연결시키는 형상으로 이루어진 것이 바람직하다.
또한, 상기 반도체 칩은 파워 드라이버 칩 및 다이오드 칩을 포함하고, 상기 클립은 상기 파워 드라이버 칩 및 다이오드 칩을 서로 연결시키는 것이 바람직하다.
또한, 상기 터미널 중 어느 하나는 피드백용 터미널을 포함하고 일단은 상기 피드백용 터미널에 접속되고, 타단은 상기 기판의 상부를 가로지른 후 상기 기판 중 상기 파워 드라이버 칩의 피드백 신호 입력단자의 접점 부분에 연결된 설치용 브릿지를 더 포함하며, 상기 설치용 브릿지에는 제어대상 목적물에 인가되는 전원을 검출하여 상기 파워 드라이버 칩의 피드백 신호 입력단자에 피드백하는 홀 센서(hole sensor)가 설치되어 있는 것이 바람직하다.
또한, 상기 패키지용 케이스의 내부에 설치되며, 상기 파워 드라이버 칩에 포함된 스위칭 소자의 게이트 단자에 연결되는 게이트 드라이버 칩용 기판을 더 포함하는 것이 바람직하다.
한편, 본 발명의 일 실시예에 따른 클립을 이용한 반도체 칩 패키지 제조방법은 베이스판 위에 인쇄회로 패턴이 형성되어 있는 기판을 실장하는 기판 조립단계와; 상기 기판 위에 다수의 반도체 칩을 실장하는 칩 실장단계와; 상기 다수의 반도체 칩 중 전도성 재질의 클립에 의해 연결되는 적어도 2개 이상의 반도체 칩에 클립용 접착재를 도포하는 접착재 도포단계와; 상기 클립을 이용하여 상기 클립용 접착재가 도포된 적어도 2개 이상의 반도체 칩을 서로 연결하는 클립 본딩단계와; 일단이 패키지의 외부로 노출되는 터미널을 상기 기판에 연결하는 터미널 실장단계; 및 패키지용 케이스를 상기 베이스판을 덮도록 설치하는 케이싱 단계;를 포함하는 것을 특징으로 한다.
반면, 본 발명의 다른 실시예에 따른 클립을 이용한 반도체 칩 패키지 제조방법은 여러 종류의 반도체 칩 웨이퍼에 각각 클립용 접착재를 도포하여 각 종류의 반도체 칩마다 패드를 미리 형성하는 접착재 선도포 단계와; 베이스판 위에 인쇄회로 패턴이 형성되어 있는 기판을 실장하는 기판 조립단계와; 상기 기판 위에 상기 클립용 접착재가 선도포된 반도체 칩을 포함한 다수의 반도체 칩을 실장하는 칩 실장단계와; 전도성 재질의 클립을 이용하여 상기 클립용 접착재가 도포된 적어도 2개 이상의 반도체 칩을 서로 연결하는 클립 본딩단계와; 일단이 패키지의 외부로 노출되는 터미널을 상기 기판에 연결하는 터미널 실장단계; 및 패키지용 케이스를 상기 베이스판을 덮도록 설치하는 케이싱 단계;를 포함하는 것을 특징으로 한다.
이때, 상술한 각 실시예들에서 상기 클립 본딩단계는 상기 클립으로 상기 기판 및 상기 다수의 반도체 칩들 중 서로 인접하여 연속 배치된 2개 이상의 반도체 칩을 서로 연결시키는 단계인 것이 바람직하다.
또한, 상기 반도체 칩은 파워 드라이버 칩 및 다이오드 칩을 포함하고, 상기 클립 본딩단계에서 상기 클립은 상기 파워 드라이버 칩 및 다이오드 칩을 서로 연결시키는 것이 바람직하다.
또한, 상기 터미널 실장단계에서 실장되는 상기 터미널 중 어느 하나는 피드백용 터미널을 포함하고, 일단은 상기 피드백용 터미널에 접속되고, 타단은 상기 기판의 상부를 가로지른 후 상기 기판 중 상기 파워 드라이버 칩의 피드백 신호 입력단자의 접점 부분에 연결되는 설치용 브릿지를 더 설치하며, 상기 설치용 브릿지에는 제어대상 목적물에 인가되는 전원을 검출하여 상기 파워 드라이버 칩의 피드백 신호 입력단자에 피드백하는 홀 센서를 설치하는 것이 바람직하다.
또한, 상기 패키지용 케이스의 내부에 설치되며, 상기 파워 드라이버 칩에 포함된 스위칭 소자의 게이트 단자에 연결되는 게이트 드라이버 칩용 기판을 설치하는 게이트 드라이버 설치단계를 더 포함하는 것이 바람직하다.
이상과 같은 본 발명은 패키지 모듈을 구성하는 반도체 칩과 기판 사이의 본딩뿐만 아니라 반도체 칩들간의 본딩 역시 클립에 의해 이루어진다. 따라서, 여러 반도체 칩을 하나의 클립으로 한번의 공정으로 쉽게 본딩한다.
또한, 본 발명은 반도체 칩이 다수개 증착되어 있는 웨이퍼상에서 클립의 부착에 사용되는 패드를 각각 형성하므로, 패키지 제조공정에서는 기판에 실장된 반도체 칩에 바로 클립을 본딩할 수 있게 한다.
도 1은 종래 기술에 따른 클립을 이용한 반도체 칩 패키지를 나타낸 부분 구성도이다.
도 2는 본 발명에 따른 클립을 이용한 반도체 칩 패키지의 반도체 칩 실장 상태를 나타낸 부분 사시도이다.
도 3은 본 발명에 따른 클립을 이용한 반도체 칩 패키지의 반도체 칩 실장 상태를 나타낸 부분 측면도이다.
도 4는 본 발명에 따른 클립을 이용한 반도체 칩 패키지의 케이스 바디 조립 상태를 나타낸 사시도이다.
도 5는 본 발명에 따른 클립을 이용한 반도체 칩 패키지의 게이트 드라이버 칩용 기판 조립 상태를 나타낸 사시도이다.
도 6은 본 발명에 따른 클립을 이용한 반도체 칩 패키지의 조립 완료 상태를 나타낸 사시도이다.
도 7은 본 발명의 제1 실시예에 따른 클립을 이용한 반도체 칩 패키지 제조방법을 나타낸 흐름도이다.
도 8은 본 발명의 제2 실시예에 따른 클립을 이용한 반도체 칩 패키지 제조방법을 나타낸 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법에 대해 상세히 설명한다.
먼저, 도 2 내지 도 5를 참조하여 본 발명에 따른 클립을 이용한 반도체 칩 패키지에 대해 설명한다.
도시된 바와 같이 본 발명은 베이스판(110), 기판(120), 다수의 반도체 칩(130, 140), 클립(clip, 150), 터미널(160), 홀 센서(hole sensor, 170), 패키지용 케이스(180a, 180b) 및 게이트 드라이버 칩용 기판(190)을 포함한다.
이때, 일 실시예로서 본 발명이 SMPS(Switching Mode Power Supply) 등과 같은 전력용 반도체 소자를 구현한 반도체 패키지인 경우 상기 다수의 반도체 칩(130, 140)은 파워 드라이버 칩(130) 및 다이오드 칩(140)을 포함한다.
따라서, 본 발명은 본딩 와이어 대신 도전성 클립(150)으로 고전압 대전류 디바이스용 파워 드라이버 칩(130)과 다이오드 칩(140)을 연결하여 전기적 특성 열화를 방지하고, 특히 반도체 칩(130, 140)들 간의 전기적 연결도 클립(150)으로 한번에 이루어진다.
좀더 구체적으로, 도 2에 도시된 바와 같이 상기 베이스판(110)은 반도체 칩 패키지의 몸체를 구성하는 것으로, 보통은 플라스틱 재질로 이루어지며 여기에 각종 연결단자 혹은 소켓 등이 추가로 설치된다.
기판(120)은 베이스판(110) 위에 실장되며, 기판(120)에는 반도체 칩(130, 140)이 실장되도록 설계 패턴에 따라 리드 프레임 패드 및 리드 등이 인쇄되어 있으며, 그 외 필요한 연결도선 및 각종 능동/수동 소자가 실장된다.
상기 기판(120)은 PCB 또는 METAL PCB 등으로 구성될 수 있으나, 특히 절연성 재질의 세라믹층 위에 도전성 재질의 인쇄회로 패턴을 적층한 DBC(Direct Bonded Copper, 혹은 'DCB'라고도 함) 기판인 것이 바람직하다.
DBC 기판은 질화알루미늄(AlN)이나 산화알루미늄(Al2O3) 등과 같은 세라믹스 재질의 절연층의 상하에 구리 등의 금속 패턴이 직접 인쇄되어 기판(120)의 역할을 하며 방열 특성이 뛰어난 장점이 있다.
도 2에서는 좌우 양측에 대등하게 배치된 한 쌍의 기판(120)이 실장되어 있는 것을 예로 들었으며, 각각의 기판(120)에는 각각 반도체 칩(130, 140)이 실장되며, 기판(120)끼리는 공통연결 클립(CC)에 의해 전기적으로 연결된다.
다수의 반도체 칩(130, 140)들은 각각 기판(120) 위에 실장되며, 상술한 바와 같이 본 발명의 패키지가 전력용 반도체 소자를 구현한 반도체 패키지인 경우에는 파워 드라이버 칩(130)과 다이오드 칩(140)을 포함한다.
이 경우 파워 드라이버 칩(130)은 일 예로 스위칭 듀레이션(duration)에 의해 제어 대상 목적물에 공급되는 전원을 제어하고, 다이오드 칩(140)은 정류나 노이즈 제거 등의 목적으로 사용된다.
클립(150)은 기판(120) 위에 실장된 다수의 반도체 칩(130, 140) 중 적어도 2개 이상을 본딩(bonding)에 의해 서로 연결하는 것으로, 골드(Au)나 알루미늄(Al)과 같은 도전성 재질로 이루어진다.
특히, 본 발명의 클립(150)은 기판(120) 및 다수의 반도체 칩(130, 140)들 중 서로 인접하여 연속 배치된 2개 이상의 반도체 칩(130, 140)을 서로 연결시키는 형상으로 이루어진다.
이를 위해 클립(150)은 일 예로 기판 본딩부, 제1 반도체 칩 연결부 및 제2 반도체 칩 연결부 등이 연속된 형상으로 이루어져 있으며, 그 형상은 반도체 칩의 개수 및 반도체 칩의 배치 패턴등을 고려하여 제조된다.
구체적으로, 도 2에서는 반도체 칩(130, 140)으로써 파워 드라이버 칩(130) 및 다이오드 칩(140)을 예로 들었으므로 이 경우 도전성 클립(150)은 파워 드라이버 칩(130) 및 다이오드 칩(140)을 서로 전기적으로 연결하는 형상을 갖는다.
또한, 파워 드라이버 칩(130)과 다이오드 칩(140)은 서로 인접하여 연속 배치되어 있으며, 기판(120)과 다이오드 칩(140)의 본딩 및 다이오드 칩(140)과 파워 드라이버 칩(130)의 본딩이 하나의 클립(150)에 의해 이루어지도록 구성된다.
이를 위해 클립(150)의 일단부는 하측으로 구부러진 접속부를 가지고 있어서 기판(120)에 본딩되고, 클립(150)은 파워 드라이버 칩(130)과 다이오드 칩(140)의 상부를 덮을 정도의 폭 및 길이를 가지며, 타단부는 포크 형상으로 이루어져 필요한 연결을 가능하게 한다.
따라서, 본 발명과 같이 클립(150)을 이용하여 반도체 칩(130, 140)을 전기적으로 연결하면 종래에 다수의 본딩 와이어를 사용한 경우에 비해 제작 공정이 쉬워지고 전기적 특성 열화를 방지한다.
나아가, 본 발명과 같이 클립(150)을 이용하여 다수의 반도체 칩(130, 140)을 한번에 연결하면 종래에는 하나의 클립(150)으로 기판(120)(예: 리드)과 하나의 반도체 칩(130, 140)을 연결하던 경우에 비해 제작공정을 단순화하고 클립(150) 고유의 장점을 더욱 잘 살리게 된다.
다만, 본 발명은 이상과 같은 클립(150)에 의한 본딩 연결 이외에 필요한 경우 또한 본딩 와이어(W)에 의한 연결이 더욱 효율적인 부분이라면 클립(150)과 함께 본딩 와이어(W)를 병행할 수 있음은 자명할 것이다.
터미널(160)은 일단은 기판(120)에 연결되며, 타단은 패키지의 외부로 노출되어 외부에 배치된 소자, 부품, 케이블 및 제어대상 목적물 등과의 연결에 사용되는 것으로 보통 다수개 구비된다.
터미널(160)의 연결방식으로는 솔더나 전도성 접착재를 이용하여 기판(120)에 접속시킬 수도 있으나, 바람직하게는 이상과 같은 접착재 없이 터미널과 기판의 금속패턴을 초음파 웰딩에 의해 직접 접합하는 것이 바람직하다.
초음파 웰딩은 전기적 에너지가 진동자를 통하여 기계적인 에너지로 변환된 후 혼(horn)을 통해 접합 대상물에 전달되고, 이 때, 접합면에서 순간적인 마찰열이 발생됨에 따라 접합면의 용해가 일어나면서 접착이 수행되는 접합 방법이다. 즉, 본 발명에서는 기판(120)과 터미널(160)을 직접 면대면으로 접촉시킨 상태에서 터미널 상면에 공구의 혼을 접촉시켜 진동을 전달함에 따라 별도의 접착재 없이 기판(120)과 터미널(160)을 직접 접합한다.
이 때, 상기 혼은 접촉면에 격자형상 패턴이 형성된 것을 사용하여, 초음파 웰딩 후 터미널(160)의 상면에도 격자형상 패턴 자국이 형성되도록 하는 것이 바람직하다. 이와 같이 터미널(160) 상면에 격자형상 패턴이 형성되면, 추후 터미널(160) 상에 실리콘이나 기타 다른 충진재가 충진될때 터미널(160)과 충진재의 결합력을 증대시킬 수 있다.
도 2에서는 제1 터미널(160-1), 제2 터미널(160-2) 및 제3 터미널(160-3)을 포함한 3개의 터미널(160)을 예로 들었으며, 제1 터미널(160-1) 및 제2 터미널(160-2)은 각각의 기판(120)에 각각 연결되어 신호를 주고 받는다.
한편, 제3 터미널(160-3)은 제어대상 목적물에 출력된 신호를 제어부로 되돌려 주는 피드백용 터미널(160)로 사용된다. 이때, 제3 터미널(160-3)에는 설치용 브릿지(B)가 전기적으로 연결 설치된다.
설치용 브릿지(B)는 일단은 피드백용 터미널(160)에 접속되고, 타단은 기판(120)의 상부를 가로지른 후 기판(120) 중 파워 드라이버 칩(130)의 피드백 신호 입력단자의 접점 부분에 연결된다.
도 3에 도시된 바와 같이 설치용 브릿지(B)는 대략 'ㄱ'자 형상으로 길게 형성되어 있으며, 설치용 브릿지(B)에는 홀 센서(170)가 설치되어 있다. 홀 센서(170)는 제어대상 목적물에 인가되는 전원을 검출하여 파워 드라이버 칩(130)의 피드백 신호 입력단자로 피드백한다.
홀 센서(170)는 일 예로 고정 클립(170a)에 의해 설치용 브릿지(B)에 고정되며, 전력 공급장치 등에서 출력중인 전원을 검출한 후 파워 드라이버 칩(130)과 같은 스위칭 제어부로 피드백한다. 이점에서 제3 터미널(160-3)을 피드백용 터미널(160)이라 한다.
따라서, 본 발명은 제3 터미널(160-3) 및 상기 제3 터미널(160-3)에 전기적으로 연결된 설치용 브릿지(B)를 이용하여 홀 센서(170)를 설치할 수 있는 공간을 효율적으로 확보하고, 반도체 패키지 설계 패턴의 자유성을 더욱 보장한다.
패키지용 케이스(180a, 180b)는 베이스판(110)을 덮도록 설치된 것으로, 베이스판(110) 위에 배치된 기판(120), 반도체 칩(130, 140) 및 홀 센서(170)를 비롯하여 패키지 내부의 각종 소켓이나 능/수동 소자 등을 보호한다.
이를 위해 패키지용 케이스(180a, 180b)는 도 4에 도시된 바와 같은 케이스 바디(180a) 및 도 6에 도시된 바와 같은 커버(180b)를 포함한다.
이때, 케이스 바디(180a)는 상하가 개방된 케이스 형상으로 이루어져 있어서 하측이 베이스판(110)위에 결합되고, 커버(180b)는 개방된 케이스 바디(180a)의 상면을 덮는다.
게이트 드라이버 칩용 기판(190)은 패키지용 케이스(180a, 180b)의 내부에 설치되며, 일 예로 파워 드라이버 칩(130)에 포함된 스위칭 소자의 게이트 단자에 연결되어 스위칭 소자의 트리거(trigger)를 제어한다.
도 5의 (a)에 도시된 바와 같이 게이트 드라이버 칩용 기판(190)은 커버(180b)를 덮기 이전에 케이스 바디(180a) 내부에 조립되며 각종 소켓을 통해 기판(120)에 실장된 파워 드라이버 칩(130)에 연결된다. 도 5의 (b)는 각종 소자가 실장된 게이트 드라이버 칩용 기판(190)의 실제 회로를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 클립을 이용한 반도체 칩 패키지 제조방법에 대해 설명한다.
도 7은 본 발명의 제1 실시예에 따른 클립을 이용한 반도체 칩 패키지 제조방법을 나타낸 흐름도이다.
도 7에 도시된 바와 같이 본 발명의 클립을 이용한 반도체 칩 패키지 제조방법은 기판 조립단계(S110), 칩 실장단계(S120), 접착재 도포단계(S130), 클립 본딩단계(S140), 터미널 실장단계(S120a), 케이싱 단계(S150a, S150b) 및 게이트 드라이버 설치단계(S160)를 포함한다.
이때, 기판 조립단계(S110)에서는 베이스판(110) 위에 인쇄회로 패턴이 형성되어 있는 기판(120)을 실장한다. 기판(120)은 베이스판(110) 위의 특정 위치에 얼라인(allign)된 후 각종 접착 방식으로 실장된다.
기판(120)은 다수의 반도체 칩(130, 140)들이 실장되도록 인쇄회로 패턴에 형성되어 있는 것으로, 바람직하게 기판(120)은 절연성 재질의 세라믹층 위에 도전성 재질의 인쇄회로 패턴을 적층한 DBC 기판이 사용된다.
다음, 칩 실장단계(S120)에서는 상기한 기판(120) 위에 다수의 반도체 칩(130, 140)을 실장한다. 각각의 반도체 칩(130, 140)들은 설계 패턴에 따라 기판(120)의 특정 위치에 실장되며 보통은 리드 프레임 패드 위에 놓인 상태에서 리드 프레임의 리드와 연결되도록 실장된다.
대표적으로 본 발명에 적용가능한 반도체 칩 패키지의 일 예로서 전력용 반도체 소자를 구현한 반도체 패키지인 경우에는 파워 드라이버 칩(130)과 다이오드 칩(140)이 실장된다.
이 경우 파워 드라이버 칩(130)은 일 예로 스위칭 듀레이션에 의해 제어 대상 목적물에 공급되는 전원을 제어하고, 다이오드 칩(140)은 정류나 노이즈 제거 등의 목적으로 사용된다.
다음, 접착재 도포단계(S130)에서는 다수의 반도체 칩(130, 140) 중 전도성 재질의 클립(150)에 의해 연결되는 적어도 2개 이상의 반도체 칩(130, 140)에 클립용 접착재를 도포한다.
물론, 그 외에 기판(120)끼리의 연결에 사용되는 공통연결 클립(CC)이나 터미널(160)을 위한 접착재 등을 비롯하여 필요한 여러 목적의 접착재 역시 도포할 수 있다.
클립용 접착재는 각각의 반도체 칩(130, 140)의 상면에 위치한 패드 부분에 도포됨에 따라 클립(150)과 반도체 칩(130, 140)이 전기적으로 연결되게 하고, 필요시 반도체 칩(130, 140)과 클립(150)간 고정을 위한 접착재 도포도 이루어진다.
특히, 본 발명은 반도체 칩(130, 140)으로써 파워 드라이버 칩(130)과 다이오드 칩(140)을 포함하므로, 서로 인접하여 연속 배치된 이들 칩(130, 140)을 기판(120)에 한번에 연결하도록, 기판(120), 파워 드라이버 칩(130) 및 다이오드 칩(140)에 각각 클립용 접착재를 도포한다.
클립용 접착재는 반도체 칩(130, 140) 및 클립(150)의 재질이나 클립(150) 부착 공정에 따라 다양한 것이 적용될 수 있으며, 보통은 솔더 페이스트(solder paste)나 전도성 접착재가 사용된다.
다음, 클립 본딩단계(S140)에서는 골드(Au)나 알루미늄(Al) 등의 도전성 재질로 이루어진 클립(150)을 이용하여 클립용 접착재가 도포된 적어도 2개 이상의 반도체 칩(130, 140)을 서로 연결한다.
반도체 칩(130, 140)들간 전기적 도통에 의해 신호 전달이 필요하다면 다수의 반도체 칩(130, 140)들을 하나의 클립(150)으로 연결할 수 있으며, 바람직하게는 인접하여 연속 배치된 반도체 칩(130, 140)들을 연결한다.
본 발명의 경우 클립(150)의 하부에 해당 클립(150)에 의해 연결되지 않는 반도체 칩(130, 140)이 위치하도록 클립(150)을 브릿지 형상으로 구부려 다수의 반도체 칩(130, 140)을 본딩할 수 있음은 자명하다.
그러나, 이 경우 상기 클립(150)에 의해 연결되지 않는 반도체 칩(130, 140)의 본딩 와이어 등을 어렵게 하므로 가급적 연속 배치된 반도체 칩(130, 140)들을 클립(150)으로 연결한다.
클립(150) 부착은 일 예로 진공 흡착식 로봇암을 이용하여 클립(150)을 가져와 얼라인 한 후 클립(150)에 열을 가하며, 그에 따라 솔더가 녹거나 접착재가 경화되는 방식으로 다수의 반도체 칩(130, 140)들이 하나의 클립(150)에 의해 한번에 본딩된다
반도체 칩(130, 140)으로써 파워 드라이버 칩(130)과 다이오드 칩(140)을 포함하는 경우라면 로봇암으로 클립(150)을 가져와 기판(120), 파워 드라이버 칩(130) 및 다이오드 칩(140)의 직상부에 얼라인시킨 상태에서 하강하여 본딩한다.
다음, 터미널 실장단계(S120a)에서는 일단이 패키지의 외부로 노출되는 터미널(160)을 기판(120)에 연결한다. 터미널(160)은 보통 다수개 연결되며, 각각은 외부에 배치된 목적물 등과의 연결에 사용된다.
터미널(160)의 연결방식으로는 솔더나 전도성 접착재를 이용하여 기판(120)에 접속시킬 수 있지만, 바람직하게는 이상과 같은 접착재 없이 초음파 웰딩 방식으로 접합하는 것이 바람직하다.
이러한 터미널(160)은 일 예로 제1 터미널(160-1), 제2 터미널(160-2) 및 제3 터미널(160-3)을 포함한 3개의 터미널(160)이 구비되며, 제1 터미널(160-1) 및 제2 터미널(160-2)은 각각의 기판(120)에 각각 연결되어 신호를 주고 받는다.
제3 터미널(160-3)은 피드백용 터미널(160)로 사용되는데, 제3 터미널(160-3)에는 설치용 브릿지(B)가 연결되고, 설치용 브릿지(B)에는 제어대상 목적물에 인가되는 전원을 검출하여 파워 드라이버 칩(130)으로 피드백하는 홀 센서(170)를 설치한다.
다음, 케이싱 단계(S150a, S150b)에서는 패키지용 케이스(180a, 180b)를 상기 베이스판(110)을 덮도록 설치한다. 패키지용 케이스(180a, 180b)는 베이스판(110)을 덮도록 설치되어 패키지 내부의 소켓이나 능/수동 소자들을 보호한다.
패키지용 케이스(180a, 180b)는 케이스 바디(180a) 및 커버(180b)를 포함한다. 케이스 바디(180a)는 베이스판(110)위에 결합되고, 커버(180b)는 개방된 케이스 바디(180a)의 상면을 덮는다.
다음, 게이트 드라이버 설치단계(S160)에서는 게이트 드라이버 칩용 기판(190)을 패키지용 케이스(180a, 180b)의 내부에 설치하며, 이때 파워 드라이버 칩(130)에 내장된 스위칭 소자의 게이트 단자에 연결되게 한다.
이와 같은 단계에서 연결 설치된 게이트 드라이버 칩용 기판(190)은 일 예로 파워 드라이버 칩(130)에 포함된 스위칭 소자의 게이트 단자에 연결되어 스위칭 소자의 트리거를 제어한다.
이하, 첨부된 도면을 참조하여 본 발명의 또 다른 실시예에 따른 클립을 이용한 반도체 칩 패키지 제조방법에 대해 설명한다.
도 8은 본 발명의 제2 실시예에 따른 클립을 이용한 반도체 칩 패키지 제조방법을 나타낸 흐름도이다.
도 8에 도시된 바와 같이 본 발명의 클립을 이용한 반도체 칩 패키지 제조방법은 접착재 선도포 단계(S210), 기판 조립단계(S220), 칩 실장단계(S230), 클립 본딩단계(S240), 터미널 실장단계(S230a), 케이싱 단계(S250a, S250b) 및 게이트 드라이버 설치단계(S260)를 포함한다.
이와 같은 본 발명의 제2 실시예는 위에서 설명한 본 발명의 제1 실시예와 비교하여 클립용 접착재를 기판(120) 위에 반도체 칩(130, 140)을 실장한 후에 실시하는 것이 아니라 웨이퍼(wafer) 상에서 미리 실시한다는 점에서 차이가 있다.
따라서, 이하에는 본 발명의 제1 실시예에 실질적으로 동일한 부분에 대해서는 가급적 중복적인 설명을 생략한다.
먼저, 접착재 선도포 단계(S210)에서는 여러 종류의 반도체 칩 웨이퍼에 각각 클립용 접착재를 도포하여 각 종류의 반도체 칩(130, 140)마다 패드를 미리 형성한다. 즉, 다수의 반도체 칩(130, 140) 중 클립(150)에 의해 연결되는 적어도 2개 이상의 반도체 칩 웨이퍼에 각각 클립용 접착재를 미리 도포한다.
예컨대, 본 발명은 반도체 칩(130, 140)으로써 파워 드라이버 칩(130)과 다이오드 칩(140)을 포함하므로, 파워 드라이버 칩 웨이퍼 상에서 각 칩(130)의 패드 영역에 각각 클립용 접착재를 도포하고, 마찬가지로 다이오드 칩 웨이퍼 상에서 각 칩(140)의 패드 영역에 클립용 접착재를 도포한다.
클립용 접착재는 웨이퍼 상에서 가공 가능한 다양한 종류의 것이 사용될 수 있으며, 바람직하게는 웨이퍼 상의 반도체 칩(130, 140)의 패드 영역에 각각 솔더(solder)를 선도금하여 이루어진다.
솔더를 도금하는 방식으로는 스퍼터링(sputtring) 방식으로 솔더를 조성하는 재질의 타겟(target)을 이용하여 기상증착하거나, 웨이퍼 상에서 무전해나 전해 도금 방식을 이용하여 도금하거나, 혹은 솔더 페이스트를 스크린 프린팅 방식으로 도포할 수 있다.
이와 같이 본 발명은 반도체 칩(130, 140)들이 동시에 증착되는 과정을 거침에 따라 하나의 웨이퍼에 다수개의 반도체 칩(130, 140)들이 형성된 웨이퍼 상에서 미리 클립용 접착재를 일시에 도포하여 생산성을 향상시킨다.
또한, 기판(120) 위에 반도체 칩(130, 140)을 실장한 이후에 클립용 접착재를 도포하면 주변 부품들에 의해 클립용 접착재의 정밀한 도포가 어렵고, 또한 불필요하게 주변 부품에까지 클립용 접착재가 부착되어 부품 성능이 저하됨에 비해 본 실시예는 이러한 문제점을 해결한다.
다음, 기판 조립단계(S220)에서는 베이스판(110) 위에 인쇄회로 패턴이 형성되어 있는 기판(120)을 실장한다. 기판(120)은 베이스판(110) 위의 특정 위치에 얼라인된 후 각종 접착 방식으로 실장된다.
기판(120)은 다수의 반도체 칩(130, 140)들이 실장되도록 인쇄회로 패턴에 형성되어 있는 것으로, 바람직하게 절연성 재질의 세라믹층 위에 도전성 재질의 인쇄회로 패턴을 적층한 DBC 기판(120)이 사용된다.
다음, 칩 실장단계(S120)에서는 기판(120) 위에 상술한 바와 같이 클립용 접착재가 선도포된 반도체 칩(130, 140) 및 그 외 필요한 여러 종류의 반도체 칩(미도시)을 포함한 다수의 반도체 칩을 실장한다.
본 발명은 반도체 칩(130, 140)에 미리 클립용 접착재가 선도포되어 있으므로 웨이퍼상에 다수개 배열된 반도체 칩(130, 140)들을 각각 단위 반도체 칩으로 잘라(sawing) 기판(120)에 실장한다.
다음, 클립 본딩단계(S140)에서는 전도성 재질의 클립(150)을 이용하여 클립용 접착재가 도포된 적어도 2개 이상의 반도체 칩(130, 140)을 서로 연결한다. 즉, 반도체 칩(130, 140)에 미리 클립용 접착재가 도포되어 있으므로 반도체 칩(130, 140)을 실장 후 바로 클립(150) 본딩 공정을 수행한다.
이러한 클립 본딩단계(S140)에서는 골드(Au)나 알루미늄(Al) 등의 도전성 재질로 이루어진 클립(150)을 이용하여 클립용 접착재가 도포된 적어도 2개 이상의 반도체 칩(130, 140)을 서로 연결한다.
클립(150) 부착은 일 예로 진공 흡착식 로봇암을 이용하여 클립(150)을 가져와 얼라인 한 후 클립(150)에 열을 가하며, 그에 따라 솔더가 녹거나 접착재가 경화되는 방식으로 다수의 반도체 칩(130, 140)을 하나의 클립(150)으로 한번에 본딩한다.
반도체 칩(130, 140)으로써 파워 드라이버 칩(130)과 다이오드 칩(140)을 포함하는 경우라면 로봇암으로 클립(150)을 가져와 기판(120), 파워 드라이버 칩(130) 및 다이오드 칩(140)의 직상부에 얼라인시킨 후 하강 및 본딩한다.
다음, 터미널 실장단계(S120a)에서는 일단이 패키지의 외부로 노출되는 터미널(160)을 기판(120)에 연결한다. 터미널(160)은 일 예로 제1 터미널(160-1), 제2 터미널(160-2) 및 제3 터미널(160-3)을 포함한 3개의 터미널(160)이 있다.
제1 터미널(160-1) 및 제2 터미널(160-2)은 각각의 기판(120)에 각각 연결되어 신호를 주고 받는다. 제3 터미널(160-3)은 피드백용 터미널(160)로 사용된다.
터미널(160)들 중 제3 터미널(160-3)에는 설치용 브릿지(B)가 추가로 설치되어 기판(120)과 연결되며, 설치용 브릿지(B)에는 검출신호를 피드백하는 홀 센서(170)를 설치한다.
다음, 케이싱 단계(S150a, S150b)에서는 패키지용 케이스(180a, 180b)를 베이스판(110)을 덮도록 설치한다. 일 예로 패키지용 케이스(180a, 180b)는 케이스 바디(180a) 및 커버(180b)를 포함한다.
다음, 게이트 드라이버 설치단계(S160)에서는 게이트 드라이버 칩용 기판(190)을 패키지용 케이스(180a, 180b)의 내부에 설치하며, 이때 파워 드라이버 칩(130)에 포함된 스위칭 소자의 게이트 단자에 연결되도록 설치한다.
이상, 본 발명의 특정 실시예에 대하여 상술하였다. 그러나, 본 발명의 사상 및 범위는 이러한 특정 실시예에 한정되는 것이 아니라, 본 발명의 요지를 변경하지 않는 범위 내에서 다양하게 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이해할 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
110: 베이스판
120: 기판(DBC 기판)
130, 140: 반도체 칩
130: 파워 드라이버 칩
140: 다이오드 칩
150: 클립(clip)
160: 터미널
170: 홀 센서(hole sensor),
180a, 180b: 패키지용 케이스
180a: 케이스 바디
180b: 커버
190: 게이트 드라이버 칩용 기판
B: 설치용 브릿지
CC: 공통연결 클립

Claims (15)

  1. 반도체 칩 패키지의 몸체를 구성하는 베이스판(110)과;
    상기 베이스판(110) 위에 실장되며, 인쇄회로 패턴이 형성되어 있는 기판(120)과;
    상기 기판(120) 위에 실장되는 다수의 반도체 칩(130, 140)과;
    상기 다수의 반도체 칩(130, 140) 중 적어도 2개 이상을 서로 연결하는 전도성 재질의 클립(150)과;
    일단은 상기 기판(120)에 연결되며, 타단은 패키지의 외부로 노출되는 터미널(160); 및
    상기 베이스판(110)을 덮도록 설치된 패키지용 케이스(180a, 180b);를 포함하는 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지.
  2. 제1항에 있어서,
    상기 기판(120)은,
    절연성 재질의 세라믹층 위에 도전성 재질의 인쇄회로 패턴을 적층한 DBC(Direct Bonded Copper) 기판인 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지.
  3. 제1항에 있어서,
    상기 클립(150)은,
    상기 기판(120) 및 상기 다수의 반도체 칩(130, 140)들 중 서로 인접하여 연속 배치된 2개 이상의 반도체 칩(130, 140)을 서로 연결시키는 형상으로 이루어진 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지.
  4. 제3항에 있어서,
    상기 반도체 칩(130, 140)은 파워 드라이버 칩(130) 및 다이오드 칩(140)을 포함하고,
    상기 클립(150)은 상기 파워 드라이버 칩(130) 및 다이오드 칩(140)을 서로 연결시키는 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지.
  5. 제4항에 있어서,
    상기 터미널(160) 중 어느 하나는 피드백용 터미널을 포함하고,
    일단은 상기 피드백용 터미널에 접속되고, 타단은 상기 기판(120)의 상부를 가로지른 후 상기 기판(120) 중 상기 파워 드라이버 칩(130)의 피드백 신호 입력단자의 접점 부분에 연결된 설치용 브릿지(B)를 더 포함하며,
    상기 설치용 브릿지(B)에는 제어대상 목적물에 인가되는 전원을 검출하여 상기 파워 드라이버 칩(130)의 피드백 신호 입력단자에 피드백하는 홀 센서(170)(hole sensor)가 설치되어 있는 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지.
  6. 제5항에 있어서,
    상기 패키지용 케이스(180a, 180b)의 내부에 설치되며, 상기 파워 드라이버 칩(130)에 포함된 스위칭 소자의 게이트 단자에 연결되는 게이트 드라이버 칩용 기판(190)을 더 포함하는 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지.
  7. 제1 항에 있어서,
    상기 터미널(160)은 기판(120)에 초음파 웰딩에 의해 접합되는 것을 특징으로 하는 반도체 칩 패키지.
  8. 제 7 항에 있어서,
    상기 초음파 웰딩에 의해 접합된 터미널(160)의 상면에는 격자형상 패턴이 형성된 것을 특징으로 하는 반도체 칩 패키지.
  9. 베이스판(110) 위에 인쇄회로 패턴이 형성되어 있는 기판(120)을 실장하는 기판 조립단계(S110)와;
    상기 기판(120) 위에 다수의 반도체 칩(130, 140)을 실장하는 칩 실장단계(S120)와;
    상기 다수의 반도체 칩(130, 140) 중 전도성 재질의 클립(150)에 의해 연결되는 적어도 2개 이상의 반도체 칩(130, 140)에 클립용 접착재를 도포하는 접착재 도포단계(S130)와;
    상기 클립(150)을 이용하여 상기 클립용 접착재가 도포된 적어도 2개 이상의 반도체 칩(130, 140)을 서로 연결하는 클립 본딩단계(S140)와;
    일단이 패키지의 외부로 노출되는 터미널(160)을 상기 기판(120)에 연결하는 터미널 실장단계(S120a); 및
    패키지용 케이스(180a, 180b)를 상기 베이스판(110)을 덮도록 설치하는 케이싱 단계(S150a, S150b);를 포함하는 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지 제조방법.
  10. 여러 종류의 반도체 칩 웨이퍼에 각각 클립용 접착재를 도포하여 각 종류의 반도체 칩(130, 140)마다 패드를 미리 형성하는 접착재 선도포 단계(S210)와;
    베이스판(110) 위에 인쇄회로 패턴이 형성되어 있는 기판(120)을 실장하는 기판 조립단계(S220)와;
    상기 기판(120) 위에 상기 클립용 접착재가 선도포된 반도체 칩(130, 140)을 포함한 다수의 반도체 칩(130, 140)을 실장하는 칩 실장단계(S230)와;
    전도성 재질의 클립(150)을 이용하여 상기 클립용 접착재가 도포된 적어도 2개 이상의 반도체 칩(130, 140)을 서로 연결하는 클립 본딩단계(S240)와;
    일단이 패키지의 외부로 노출되는 터미널(160)을 상기 기판(120)에 연결하는 터미널 실장단계(S230a); 및
    패키지용 케이스(180a, 180b)를 상기 베이스판(110)을 덮도록 설치하는 케이싱 단계(S250a, S250b);를 포함하는 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지 제조방법.
  11. 제9항 또는 제10항에 있어서,
    상기 클립 본딩단계(S140, S240)는,
    상기 클립(150)으로 상기 기판(120) 및 상기 다수의 반도체 칩(130, 140)들 중 서로 인접하여 연속 배치된 2개 이상의 반도체 칩(130, 140)을 서로 연결시키는 단계인 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지 제조방법.
  12. 제11항에 있어서,
    상기 반도체 칩(130, 140)은 파워 드라이버 칩(130) 및 다이오드 칩(140)을 포함하고,
    상기 클립 본딩단계(S140, S240)에서 상기 클립(150)은 상기 파워 드라이버 칩(130) 및 다이오드 칩(140)을 서로 연결시키는 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지.
  13. 제12항에 있어서,
    상기 터미널 실장단계(S120a, S230a)에서 실장되는 상기 터미널(160) 중 어느 하나는 피드백용 터미널(160)을 포함하고,
    일단은 상기 피드백용 터미널(160)에 접속되고, 타단은 상기 기판(120)의 상부를 가로지른 후 상기 기판(120) 중 상기 파워 드라이버 칩(130)의 피드백 신호 입력단자의 접점 부분에 연결되는 설치용 브릿지(B)를 더 설치하며,
    상기 설치용 브릿지(B)에는 제어대상 목적물에 인가되는 전원을 검출하여 상기 파워 드라이버 칩(130)의 피드백 신호 입력단자에 피드백하는 홀 센서(170)를 설치하는 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지 제조방법.
  14. 제13항에 있어서,
    상기 패키지용 케이스(180a, 180b)의 내부에 설치되며, 파워 드라이버 칩(130)에 포함된 스위칭 소자의 게이트 단자에 연결되는 게이트 드라이버 칩용 기판(190)을 설치하는 게이트 드라이버 설치단계(S160, S260)를 더 포함하는 것을 특징으로 하는 클립을 이용한 반도체 칩 패키지 제조방법.
  15. 제 9 항 또는 제 10 항에 있어서,
    상기 터미널 실장단계(S120a, S230a)에서 상기 터미널(160)은 기판(120)에 초음파 웰딩에 의해 접합되는 것을 특징으로 하는 반도체 칩 패키지.
KR1020150034266A 2015-03-12 2015-03-12 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법 KR101669902B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150034266A KR101669902B1 (ko) 2015-03-12 2015-03-12 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150034266A KR101669902B1 (ko) 2015-03-12 2015-03-12 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법

Publications (2)

Publication Number Publication Date
KR20160109573A true KR20160109573A (ko) 2016-09-21
KR101669902B1 KR101669902B1 (ko) 2016-10-28

Family

ID=57080780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150034266A KR101669902B1 (ko) 2015-03-12 2015-03-12 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법

Country Status (1)

Country Link
KR (1) KR101669902B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095882A (ko) * 2018-02-07 2019-08-16 제엠제코(주) 전도성 금속 구조체를 이용한 반도체 패키지
KR102152014B1 (ko) * 2020-03-03 2020-09-04 제엠제코(주) 가압형 반도체 패키지 및 이의 제조방법
CN112086413A (zh) * 2019-06-14 2020-12-15 Jmj韩国株式会社 半导体封装
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20200142951A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190007936A (ko) 2017-07-14 2019-01-23 제엠제코(주) 복합 클립 구조체 및 이를 이용한 반도체 패키지
US11189550B2 (en) 2018-04-10 2021-11-30 Jmj Korea Co., Ltd. Low-cost semiconductor package using conductive metal structure
KR102065765B1 (ko) 2018-07-02 2020-01-14 제엠제코(주) 솔더범프를 이용한 반도체칩의 단자 접합방법
KR101982555B1 (ko) 2018-11-27 2019-05-27 제엠제코(주) 복합 클립 구조체 및 이를 이용한 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347507A (ja) * 2002-05-27 2003-12-05 Fuji Electric Co Ltd 半導体パワーデバイス
KR20110094126A (ko) 2008-12-12 2011-08-19 페어차일드 세미컨덕터 코포레이션 클립 배선을 가지는 반도체 다이 패키지
KR20120079325A (ko) * 2011-01-04 2012-07-12 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조방법
KR101208332B1 (ko) 2010-11-15 2012-12-05 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101245383B1 (ko) 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
JP2014056917A (ja) * 2012-09-12 2014-03-27 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347507A (ja) * 2002-05-27 2003-12-05 Fuji Electric Co Ltd 半導体パワーデバイス
KR20110094126A (ko) 2008-12-12 2011-08-19 페어차일드 세미컨덕터 코포레이션 클립 배선을 가지는 반도체 다이 패키지
KR101208332B1 (ko) 2010-11-15 2012-12-05 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR20120079325A (ko) * 2011-01-04 2012-07-12 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조방법
KR101245383B1 (ko) 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
JP2014056917A (ja) * 2012-09-12 2014-03-27 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095882A (ko) * 2018-02-07 2019-08-16 제엠제코(주) 전도성 금속 구조체를 이용한 반도체 패키지
CN112086413A (zh) * 2019-06-14 2020-12-15 Jmj韩国株式会社 半导体封装
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20200142951A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
CN112086413B (zh) * 2019-06-14 2024-04-23 Jmj韩国株式会社 半导体封装
KR102152014B1 (ko) * 2020-03-03 2020-09-04 제엠제코(주) 가압형 반도체 패키지 및 이의 제조방법
CN113345853A (zh) * 2020-03-03 2021-09-03 Jmj韩国株式会社 压力式半导体封装及其制造方法
US11362021B2 (en) 2020-03-03 2022-06-14 Jmj Korea Co., Ltd. Pressurizing members for semiconductor package

Also Published As

Publication number Publication date
KR101669902B1 (ko) 2016-10-28

Similar Documents

Publication Publication Date Title
KR101669902B1 (ko) 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법
JP3773268B2 (ja) サンドイッチ構造のマイクロエレクトロニクス構成部材
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
TWI588919B (zh) 半導體封裝結構及其製造方法
US8125080B2 (en) Semiconductor power module packages with simplified structure and methods of fabricating the same
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
CN109216313B (zh) 具有包括钎焊的导电层的芯片载体的模制封装
US8198712B2 (en) Hermetically sealed semiconductor device module
US11011445B2 (en) Semiconductor package device
US20050280998A1 (en) Half-bridge power module with insert molded heatsinks
KR101519062B1 (ko) 반도체 소자 패키지
EP2871676B1 (en) Semiconductor device
JP7088132B2 (ja) 半導体装置及び電子装置
CN109427724B (zh) 具有三端子夹具的晶体管封装
CN110914975A (zh) 功率半导体模块
CN104851843A (zh) 电力用半导体装置
CN115136297A (zh) 功率模块及其制造方法
WO2020227589A1 (en) Electronic device with double-sided cooling
CN112823416A (zh) 表面安装式热缓冲器
JP4062191B2 (ja) 半導体装置及びその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP4861200B2 (ja) パワーモジュール
EP3863045A1 (en) Power semiconductor module arrangement and method for producing the same
JP3615236B2 (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 4