JP4950280B2 - 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ - Google Patents

高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ Download PDF

Info

Publication number
JP4950280B2
JP4950280B2 JP2009505480A JP2009505480A JP4950280B2 JP 4950280 B2 JP4950280 B2 JP 4950280B2 JP 2009505480 A JP2009505480 A JP 2009505480A JP 2009505480 A JP2009505480 A JP 2009505480A JP 4950280 B2 JP4950280 B2 JP 4950280B2
Authority
JP
Japan
Prior art keywords
igbt
package
die
semiconductor package
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009505480A
Other languages
English (en)
Other versions
JP2009533871A (ja
Inventor
ハウエンシュタイン，ヘニング・エム
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2009533871A publication Critical patent/JP2009533871A/ja
Application granted granted Critical
Publication of JP4950280B2 publication Critical patent/JP4950280B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

関連出願
この出願は、「高電力密度装置用、特にＩＧＢＴおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ（Low Inductance Bond- Wireless Co-package for
High Power Density Devices, Especially for IGBT's and Diodes）」と題されて２００６年４月１３日に出願された、米国仮出願連続番号第６０／７９１，８６０号に基づいてその優先権を主張し、本願明細書で優先権主張がなされ、その開示は引用により援用される。
発明の背景
近代的な用途では、非常に小さなスペースにおいて、またしばしば、たとえばパッケージ寿命期間中の大きな温度変化などの厳しい環境において、大電流に対応する性能がますます要求されている。特に自動車業界では、電化機能の増加に起因して、大電流の需要が莫大に増加してきた。たとえばハイブリッド車の用途におけるインバータおよび電動モータ駆動部、スタータジェネレータとしての用途、高出力ＤＣ−ＤＣコンバータ、または電気式パワーステアリングまたは電気ブレーキなどのエックス・バイ・ワイヤ（x-by-wire）への応用などがある。これらの用途は最小のスペース上で大電流を保つ性能を必要とし、達成可能な電力密度という意味で最先端技術のパワーモジュールに挑戦している。大電流を要する用途に対する現在の需要の大きさに応えるために、最先端技術のパワースイッチパッケージおよびパワーモジュールの熱的、電気的な限界を克服するよう、新技術を開発していく必要がある。
半導体プロセスおよび装置設計における進歩は、最先端技術のパッケージの性能を越えて半導体装置の性能限界を拡張してきた。このように、より新しい最先端技術のパワーデバイス用パッケージング技術は、ボンドワイヤレス接続技術を通じて、低誘導性およびヒートシンクに対するよりよい熱接続性を達成しようとしており、パワーデバイスのヒートシンクに対する熱接触面積を最大限にし、かつ／または、電力端子／リードフレームへのパワーデバイスの電気接続を最大限にする。
米国特許番号第６，６２４，５２２号および米国特許出願番号第１１／６４１，２７０号は双方ともこの出願の譲受人に譲渡され、ボンドワイヤレスパッケージング技術を開示する。
上記の出願に開示された概念は、類似した原理に従っている。パワーデバイスの上側（特にソースまたはエミッタコンタクト）をより大きな金属領域に接続することによって、パッケージはさらなる大電流保持性能、よりよい熱的特性およびさらなる低誘導性を同時に獲得し、高電力密度、優れた熱性能、向上した低誘導性、およびより高い信頼性を達成する。
米国特許出願番号第１１／６４１，２７０号に開示されたパッケージング概念は、熱的不整合、ボンドワイヤインダクタンス、大電流保持性能およびパッケージインダクタンスに関する主な問題を解決する。
パッケージデバイスのインダクタンスは、パワーデバイスの最終性能に対する寄与度が高い。最先端技術のパワーモジュールは、通常は、Ｃｕリードおよびさまざまな装置間の
距離を最小限にすることにより、パッケージ抵抗を減じようとする。これは、いわゆるフリーホイーリングダイオードが対応するＩＧＢＴに低インダクタンス接続を用いて接続されるパワースイッチとしてＩＧＢＴ装置を用いる応用例において、特に重要である。ダイオードはＩＧＢＴの「パートナー装置」であり、ＩＧＢＴがオフのときに誘導電流を運び、誘導電流に起因するＩＧＢＴのブレークスルーを防ぐ。ＩＧＢＴとダイオードとの典型的な組合せは図１に示される。
ダイオードとＩＧＢＴとの間の寄生インダクタンスを最小限にするために、ＤＢＣ、ＰＣＢまたはＩＭＳなどの基板上にできるだけＩＧＢＴに接近してダイオードをはんだ付けし、ワイヤボンディングするのが、従来のパッケージング技術である。
ＩＧＢＴとダイオードとを共有のリードフレーム上にはんだ付けすることにより両方の装置を１つのパッケージに共同パッケージし、ワイヤボンドを取付け、最後にこのパッケージをたとえば鋳型プラスチックで不動態化することも、従来のパッケージング技術である。
発明の簡単な説明
この発明の目的は、米国特許出願番号第１１／６４１，２７０号に記載された応力の減じられた蹄鉄形ＤＢＣ缶（ＤＢＣ-can）の利点をすべて含む、共同パッケージング概念を与えることである。
この発明の別の目的は、２つの離散的なパワーデバイス用、特にＩＧＢＴおよびアンチパラレルダイオードまたはフリーホイーリングダイオードの組合せ用の、応力の減じられたボンドワイヤレス共同パッケージの導入によって既存の最先端技術を向上させることである。
この発明によるパワー半導体パッケージは、少なくとも２つの半導体装置の活性電極に対する導電（たとえばはんだまたは導電エポキシ樹脂）接着剤を用いた電気的、機械的な結合のために構成されたウェブ部分を有する金属体と、半導体装置の活性電極に電気的に接続するためにウェブ部分の縁部から延在するコネクタ部分と、前記ウェブ部分に電気的、機械的に結合される第１の半導体ダイおよび第２の半導体ダイと、セラミック絶縁体の１つの表面で前記金属体の表面に直接接合されるセラミック絶縁体と、前記セラミック絶縁体の対向する別の表面に直接接合される別の金属体とを含む。
この発明によるパッケージは、以下に述べられた開示から明らかになるように、以下の利点を提供する。
ａ）機械的性質が向上する。
ｉ）パワーデバイスの応力の減じられた２面冷却。
ｉｉ）Ｓｉと熱的に互換性をもつハウジング（すなわち熱膨脹係数が一致）。
ｉｉｉ）熱膨脹係数が一致することにより信頼性が増大。
ｂ）電気的、熱的性質が向上する。
ｉ）ダイオードおよびＩＧＢＴが共有するコンタクトパッドに起因する低インダクタンス（装置間は最小距離かつ誘導ボンドワイヤがない）。
ｉｉ）２つの装置のすべてのパッドについてはんだ付けされた大きな接触面積を用いることにより、共同パッケージ全体が低インダクタンスである。
ｉｉｉ）はんだダイ取付けおよび大接触面積を用いることによる低電気抵抗、低熱抵抗に起因して、最先端技術と比較して電流／電力性能が増大する。
ｉｖ）（ＨＶおよび自動車に適した）電気的分離。
ｖ）利用可能なパッケージスペースの効率的な使用およびそれによる電力の最適化。
ｖｉ）ＩＧＢＴまたはダイオードのいずれかが共同パッケージの内部で電力損失を生成して全体的な温度を比較的一定に保つことにより、電力サイクル中の温度変化がより小さい（ＤＢＣ缶内部に１つの装置がありさえすれば、装置のスイッチオン状態とスイッチオフ状態との間で温度変化が生成されて、はんだ連結部の（典型的には１０−１００ｋＨｚのスイッチング周波数における）高速の温度変化に起因した、より高速のはんだの磨耗に至る。これは、ＩＧＢＴがスイッチオフのときにダイオードが伝導損を生成し、ＩＧＢＴがスイッチオンのときにその逆なので、電力損失がより均質に生成される、ダイオードとＩＧＢＴとの共同パッケージングによって、回避されるか、または最小限にされることができる。両方の装置がコンタクトパッドを共有するので、スイッチ切替操作中の温度は、単一ダイのパッケージと比較してもさほど変らない）。
ｃ）製造特性および取扱特性が向上する。
ｉ）あらかじめ組立てられて共同パッケージされた部品は取扱が容易でパワーモジュールへの組込みに適している。
ｄ）製造テストおよび製造コストが低い。
ｉ）エンドユーザが行う特定用途向けのカスタマイゼーションがなく、大量生産可能性が高い。
ｉｉ）離散的な共同パッケージ取扱って組立てる代りに、ＤＢＣカード上でＤＢＣ缶へのダイ取付けを行うことができる。
ｉｉｉ）組立て中または組立て後の電気的／パラメータの端部テストを、カードを離散的な共同パッケージに分離する前に、ＤＢＣカードレベルで行うことができる。
ｉｖ）製造工場からエンドユーザへの輸送はＤＢＣカードアセンブリを全体として用いることにより行うことができ、高度な付加的な輸送パッケージの必要なく保護を与える。
ｅ）エンドユーザのための一意の特性。
ｉ）あらかじめ組立てられた離散的な部品共同パッケージは、最先端技術のパワー基板の熱膨脹係数と一致しており、したがって、種々様々の用途に有用である。
ｉｉ）最終顧客において、ＩＧＢＴとダイオードとの共同パッケージを基本的「構成キット」として用いて特定用途向け回路に容易に組合せることができるサブアセンブリが、用途上の柔軟性を有する。
ｉｉｉ）たとえば上下逆さままたは下向きなど、ＤＢＣ缶内部でのさまざまなダイ取付けが可能なことによる用途上の柔軟性により、いくつかのＤＢＣ缶にパッケージされたダイをパワー基板上またはパワーモジュールに組合せるだけで、最適のローサイドおよびハイサイドドライバまたはハーフブリッジ／フルブリッジ構成をもたらす。
ｉｖ）ＤＢＣ缶のセラミックの種類を用途の要件に一致させることによってコスト効率良く材料を選択する（たとえばＡｌ2Ｏ3、ＡｌＮ、ＳｉＮ、…セラミック）。
ｆ）オプションの機構の実現に関係する一意の特性。
ｉ）ＤＢＣ缶の頂部のＣｕ層を用いて付加的なＥＭＩスクリーニング機能を実現することができる。
ｉｉ）ＤＢＣ缶の頂部に付加的なヒートスプレッダを装着することができる一方で、ダイの底部は応用例の冷却されたパワー基板にはんだ付けされ、最高電力密度のために非常に効率的な２面冷却を与える。
ｉｉｉ）共同パッケージのＤＢＣ缶の頂部に装着することにより、ゲートドライバなどの高性能部品（smartness）が容易に組込まれる。
この発明によるパッケージの主要な応用分野は、大電流または高圧を切替える、低インダクタンスおよびＥＭＩスクリーニングを必要とする、高出力回路およびモジュールである。さらに、この発明によるパッケージは、ＩＧＢＴおよびダイオードの組合せを用いる高圧の用途、および、高い信頼性が要求される自動車機能またはセーフティクリティカル機能などの、厳しい環境条件もしくは困難な温度サイクル要件下の用途にも好適である。
この発明の他の機能および利点は、この発明の添付の図面を参照する以下の説明から明らかになるであろう。
図面の詳細な説明
図２を参照して、この発明によるパッケージは、「高電力密度装置用パッケージ（Package for High Power Density Devices）」と題されてこの出願の譲受人に譲渡された同時係属の米国出願連続番号第１１／６４１，２７０号に記載された、基本ビルディングブロック１０を含み、その全開示が引用によって援用される。基本ビルディングブロック１０（しばしば本願明細書でＤＢＣ缶と呼ばれる）は、誘電性セラミック体１２（たとえばＡｌ2Ｏ3）、セラミック体１２の１つの表面に直接接合される金属体１４、セラミック体１２の対向する別の表面に直接接合される金属コネクタ１６を含む。金属体１４は、銅、アルミニウムなどの材料から形成される平らな金属ウェブであってもよい。金属コネクタ１６は、銅、アルミニウムなどから形成されてもよく、長方形または正方形のウェブ部分１８と、ウェブ部分１８から（好ましくは垂直方向に）延在するリード部分２０を含む。この発明の第１の実施例では、リード部分２０は蹄鉄形状であって、１つの縁部は開けたままウェブ部分１８の３つの縁部から延在する。好ましくは、ウェブ部分１８は、半導体ダイの電極に対する電気接続用のダイ接続領域２２、およびダイ接続領域２２を囲む間隔を置いた複数の円形のくぼみ２４を含む。くぼみ２４はそれぞれ、ウェブ部分１８に（エッチングなどの方法で）形成された凹部である。
この発明の第１の実施例では、ＩＧＢＴダイ２６およびダイオード２８（たとえばショットキダイオード、ＰＮダイオードなどのダイオード）は、ウェブ部分１８のダイ接続領域２２上に組立てられる。特に、ＩＧＢＴ２６のコレクタ電極（示されない）およびダイオード２８のカソード電極（示されない）は、はんだまたは導電エポキシなどの導電接着剤本体３０を用いて、電気的、機械的に接続領域２２に接続される。すなわち、導電接着剤本体３０は、ＩＧＢＴダイ２６のコレクタ電極およびダイオード２８のカソード電極と接続領域２２との間に配置され、それによってコレクタ電極およびカソード
電極は、電気的、機械的にウェブ部分１８に接続され、かつ互いに電気的に接続されて、それによって低インダクタンスが達成される。くぼみ２４は導電接着剤３０に対する（た
とえばはんだが用いられる場合、リフローにおいて）バリヤとして機能し、それによってＩＧＢＴダイ２６およびダイオード２８がリード２０およびＩＧＢＴ２６の組合せから間隔を置かれることができ、ダイオード２８が保護され得ることに注意されたい。くぼみ２４は、２つのダイス（図に示されない）の間のスペースを維持するように、ダイオード２８とＩＧＢＴ２６との間に位置することができる。コレクタ電極の反対の表面に配置されるＩＧＢＴ２６のエミッタ電極３２およびゲート電極３４、およびカソード電極の反対の表面に配置されるダイオード２８のアノード電極３６が、回路基板などの導電パッド上にフリップ装着のために準備されるのが好ましい。本願明細書で用いられる、フリップ装着する、またはフリップ装着されるとは、導電接着剤本体（たとえばはんだ、導電エポキシなど）を用いて電気的、機械的に装着することを指し、そこでは導電接着剤本体は、ダイの電極と回路基板上の導電パッドとの間、またはリードフレームなどのダイ受取り領域に配置される。リード２０は、ダイの電極２６、２８の自由表面と好ましくは面一の外部接続表面６０を含み、、フリップ装着を通して、ＩＧＢＴ２６のコレクタ電極およびダイオード２８のカソード電極を回路基板の導電パッドに接続するよう機能することに注意されたい。
第２の実施例によるパッケージは２つの開いた側面を有し、ＤＢＣ缶を基板上にはんだ付けした後に、ＤＢＣ缶の真下のスペースをアンダーフィラーまたは分離ゲルで満たすことが有利に可能となる。
同じ番号は同じ機能を特定する図３を参照して、この発明の第２の実施例によるパッケージにおいて、蹄鉄形状のリード２０は、コネクタ１６のウェブ１８のそれぞれの縁部から各々垂直に延在する、間隔を置かれ、対向して配置された、２つのリード２０と置換される。第２の実施例によるパッケージは、第１の実施例によるパッケージと他のすべての点で同一である。
同じ番号は同じ機能を特定する図４を参照して、第３の実施例によるパッケージは、間隔を置かれ、電気的に分離された２つのコネクタ４０、４２を含む。コネクタ４０は、ＩＧＢＴダイ２６のゲート電極（示されない）に（はんだまたは導電エポキシなどの導電接着剤を用いて）電気接続するためのダイ接続領域２２を含む一方で、コネクタ４２は、ＩＧＢＴダイ２６のエミッタ電極（示されない）に（はんだまたは導電エポキシなどの導電接着剤を用いて）電気接続するためのダイ接続領域２２を含む。ダイの電極は表面２２への接続のために突出していてもよいことに注意される。ＩＧＢＴダイ２６のコレクタ電極４４はリード４２の接続表面４６と好ましくは面一であって、回路基板などの基板の導電パッド上に、フリップ装着されるよう準備されることにさらに注意される。さらに第３の実施例によるパッケージでは、コネクタ４２は第１の実施例のリード２０に類似の蹄鉄形状のリード２０を含む一方で、コネクタ４０は、第２の実施例のリード２０と同様にウェブの対向縁部から延在する２つの対向するリード２０を含むことに注意される。さらに、第３の実施例によるパッケージにおいて、示されないが、ダイオード２８は金属体１４上に電気的に装着されてもよく、次に、モジュールなどの集積装置におけるパッケージの組立て中に、図１に示される回路を形成するように接続されてもよいことに注意される。そのような接続を達成するためにクリップ、またはワイヤボンド（好ましくない）を用いることができる。代替的には、ダイオード２８のアノード電極がコネクタ４２の接続領域２２に結合され、それによってコネクタ４２を通してアノード電極とＩＧＢＴ２６のエミッタ電極とが電気的に結合され得ることに注意する。
同じ番号は同じ機能を特定する図５を参照して、第４の実施例によるパッケージでは、セラミック体１２を通して延在する導電部で満たされたビア４８を介して、ウェブ１８が金属体１４に電気的に接続される。たとえば、ウェブ１８を金属体１４に接続する、銅で満たされたビアである。次いで、ダイオード２８のカソード電極が導電接着剤３０を用い
て電気的、機械的に金属体１４に接続され、ＩＧＢＴダイ２６のコレクタ電極は、導電接着剤本体３０を通してウェブ１８に電気的、機械的に結合される。次いで、モジュールまたは集積装置における回路基板などの基板上にパッケージが組立てられると、ＩＧＢＴダイ２６のエミッタ電極がダイオード２８のアノード電極に接続することができる。その接触を形成するために、Ｃｕストライプ／クリップ、リードフレームまたは（好ましいオプションではないが）ボンドワイヤさえも用いることができる。パッケージのフリップ装着を容易にするために、エミッタ電極およびゲート電極がそれぞれはんだバンプ５０を含むことに注意されたい。
同じ番号は同じ機能を特定する図６を参照して、第５の実施例によるパッケージでは、ダイオード２８のアノード電極は導電接着剤本体３０を用いてウェブ１８´に電気的に接続される。ウェブ３０はリード２０´を含んでおり、金属体１４に接合されるセラミック体１２に接合される。ウェブ１８´およびリード２０´を形成するために銅、アルミニウムなどの材料を用いることができる。リード２０´は、導電接着剤本体３０を用いて電気的、機械的にパッド４９に接続される。パッド４９はそれぞれ、導電性の満たされたビア４８を通してそれぞれの導電（たとえば銅）リード５２に電気的に接続される。導電リード５２はそれぞれ、好ましくは、フリップ装着を通した外部接続６０のための表面を含み、それはリード２０の接続表面と面一であって、それによってアセンブリ全体がフリップ装着可能となる。第５の実施例によるパッケージでは１つのリード５２だけが必要で、第２のリードは任意で対称に与えられることに注意されたい。
ここで同じ番号は同じ機能を特定する図７を参照して、この発明の第６の実施例によるパッケージでは、ダイオード２８のアノード電極は、導電接着剤３０を用いて、金属クリップ５４の内部表面に電気的、機械的に結合される。金属クリップ５４は銅などの材料から形成され、ウェブ部分５８の縁部または側から各々延在する脚部５６を含む。各脚部は、リード２０の外部接続表面６０と面一である外部接続のための表面６０を含む。この出願の譲受人が譲受した米国特第６，６２４，５２２号にその例を見つけることができるように、クリップ５４が銅であってもよいことに注意されたい。用途が厳しい温度要件を有しない場合、外部金属缶を外部パッケージとして、およびダイオードから共同パッケージの正面側までの電気接点として用いることは、コスト効率の良い解決策となり得る。
ここで同じ番号は同じ機能を特定する図８を参照すると、第７の実施例によるパッケージでは、ダイオード２８のアノード電極はウェブ部分１８に電気的、機械的に接続される一方、そのカソード電極は銅クリップ５４の後部表面に電気的、機械的に接続される。銅クリップ５４は、ウェブ部分５８、およびウェブ５８の対向縁部から延在する２つの脚部を含む。ＩＧＢＴダイ２６のコレクタ電極は、ウェブ５８の内部表面に電気的、機械的に結合され、リード２０の接続表面６０および脚部５６は面一であって、それによってパッケージ全体がフリップ装着可能となる。用途が厳しい温度要件を有しない場合、米国特許第６，６２４，５２２号に開示された缶に類似の金属缶を内部パッケージとして、またＩＧＢＴから金属の背面に接合されたダイオードまでの電気接点として用いることは、コスト効率の良い解決策となり得る。ＤＢＣ缶１０は積層構造を覆う外部パッケージとして用いられる。
ここで同じ番号は同じ機能を特定する図９を参照すると、第８の実施例によるパッケージでは、２つのコネクタ６２、６４が与えられる。第１のコネクタ６２は、セラミック体１２に接合されるウェブ部分６６、およびその縁部から延在する少なくとも１つのリード２０を含む。ウェブ部分３０はダイオード２８のアノード電極に電気的、機械的に接続される一方、ダイオード２８のカソード電極はＩＧＢＴダイ２６のコレクタ電極の一部に電気的、機械的に結合されている。第２のコネクタ６４はさらに、セラミック体１２に接合されるウェブ部分６８を含み、ＩＧＢＴダイ２６のコレクタ電極の別の一部に電気的、機
械的に接続される。ウェブ部分６８はウェブ部分６６から分離されて間隔を置かれ、ウェブ部分６６より厚い（少なくともダイオード２８およびウェブ６６の組合せより厚い）ことに注意されたい。コネクタ６４はさらに、ウェブ６８の縁部から延在するリード２０と、コネクタ６２のリード２０の外部接続表面６０に面一である外部接続表面とを含む。
パッケージコストを最小限にするために、この発明によるパッケージはＤＢＣカード上に同時に形成され、次に、カードから単離されることがきる。したがって、ＤＢＣカード９０は図１０に示される。そのようなカードは、５インチ×７インチまたは４インチ×６インチなどのサイズに生成され、頂部および底部に銅層を有する連続的な中央セラミック層４１を有する。これらの層は同時にマスキングされ、エッチングされ得、個別のビルディングブロック（ＤＢＣ缶）１０を規定する。特に、銅層がパターニングされ、ストリート９５によって隔てられたコネクタ１６および金属体１４が得られ、その後、各ＤＢＣ缶１０の接続表面２２にダイが搭載され得る。単離の前にコネクタ１６をテストしてもよいことに注意されたい。
歩どまり損失を減じるために、ダイが装着される前にコネクタ１６をテストすることが非常に望ましい。テストが行われ、ダイが適所に組立てられた後ＤＢＣ缶１０をストリート９５で切断、ダイシング、または物理的に壊すことにより単離することができる。
有利には、出荷のために適切なフォイルでカード９０を保護することができ、エンドユーザが容易にパッケージを切離しまたは単離するために、あらかじめ刻みをつけることができる。
生産直後にＤＢＣ缶１０を分離し、単一のＤＢＣ缶においてＳｉデバイスを組立てるかわりに、ＤＢＣカード全体を用いてＳｉダイの取付を実行することができる。このように、ダイの配置、はんだ付け、およびパッケージされたダイスの端部テスト／パラメータテストをＤＢＣカード上でよりコスト効率良く行うことができ、個別の素子を扱うよりも、より高速、容易、正確である。
はんだは、パッケージ性能を最適化するために、大電流を保ち、かつ熱抵抗が低い導電接着剤として好ましい。
装置の缶へのはんだ付けは、パッケージ装置の信頼性のための重要なステップである。正確に規定された厚さの平らで均質なはんだ層が、はんだ継手の信頼性のために重要である。はんだ厚さは、はんだの磨耗、疲労、磨耗および層間剥離の発生を決定する主要なパラメータである。さらに、Ｃｕフレームとダイ表面とを同じ高さにするために、はんだ厚さを制御する必要がある。
はんだ付けプロセス中にダイが動いてコネクタ１６と接し得る。そのような接触は以下のように回避することができる。
・コネクタの内部に分離ラッカーまたははんだストップを置くことによる。
・リード２０に向かって縁部の分離を与えるのに十分であるべき分離用縁終端部／不動態化部をダイ上に与えることによる。（ウェーハプロセスレベルでのこの技術は、ラッカーを用いる機械的な分離手段よりもよりコスト効率が良い。）
「滑らかなはんだプロセス」、たとえばフラックスフリーはんだ（たとえば、フラックスのあるはんだペーストの代りの、はんだのプリフォーム）によって、また、ＤＢＣ缶内でのダイスの大きな動きを回避し、正しいダイ配向を維持することを助ける、蟻酸ガス雰囲気下で真空はんだプロセスを用いることによる。
はんだ付け中にダイを固定するように働くＤＢＣ缶の内部のくぼみ構造を設計することによる。さらに、くぼみは、Ｃｕとセラミックスとの間の接合力に対して缶の内部で応力解除するように働く。
ＤＢＣカード９０上のＤＢＣ缶１０のすべてのダイスは、缶が互いから電気的に分離されているので、非常に効率的に並行してテストすることができる。たとえば、パラメータ試験機の特別なプローブカードがＤＢＣカード９０上のすべてのダイスを同時にテストして、テスト時間を大きく減じ、高い生産速度を確立して、製造コストを減じる。
カードレベルでの各ダイ装着後の電気的なテストに加えて、カード全体の自動目視検査でも、ダイスがＤＢＣフレームに接近しすぎているか（漏れ電流）否かを容易に判断することができる。したがって、潜在的に誤って組立てられるダイスは、現場に出る危険性なく、見つけて消すことができる。
この発明は特定の実施例に関して記載されたが、他の多くの変形および修正、および他の用途が当業者には明らかになるであろう。したがって、この発明が本願明細書の具体的な開示によって限定されるのではなく、添付の請求項によってのみ限定されることが好ましい。
先行技術によるＩＧＢＴおよびアンチパラレルダイオードの回路図である。 この発明の第１の実施例によるパッケージを示す図である。 この発明の第２の実施例によるパッケージを示す図である。 この発明の第３の実施例によるパッケージを示す図である。 この発明の第４の実施例によるパッケージを示す図である。 この発明の第５の実施例によるパッケージを示す図である。 この発明の第６の実施例によるパッケージを示す図である。 この発明の第７の実施例によるパッケージを示す図である。 この発明の第８の実施例によるパッケージを示す図である。 この発明によるパッケージの製造に用いられるＤＢＣカードを示す図である。

Claims (9)

  1. 少なくとも２つの半導体装置の活性電極に対する導電接着剤を用いた電気的、機械的な結合のために構成されたウェブ部分を有する金属体と、
    前記ウェブ部分の縁部から延在して、前記半導体装置の前記活性電極をフリップ装着を通じて外部導電体に電気的に接続するための接続表面を含むコネクタ部分であって、前記接続表面が、前記活性電極とは反対側の前記少なくとも２つの半導体装置の表面と略面一である、コネクタ部分と、
    前記ウェブ部分に電気的、機械的に結合される第１の半導体ダイおよび第２の半導体ダイと、
    セラミック絶縁体の１つの表面で前記金属体の表面に直接接合されるセラミック絶縁体と、
    前記セラミック絶縁体の対向する別の表面に直接接合される別の金属体とを含む、パワー半導体パッケージ。
  2. 前記金属体および前記別の金属体は銅で構成される、請求項１に記載のパワー半導体パッケージ。
  3. 前記セラミック絶縁体は酸化アルミニウムで構成される、請求項２に記載のパワー半導体パッケージ。
  4. 前記コネクタは蹄鉄形状である、請求項１に記載のパワー半導体パッケージ。
  5. 前記ウェブ部分の前記コネクタに対向する別の縁部から延在する別のコネクタをさらに含む、請求項１に記載のパワー半導体パッケージ。
  6. 前記第１の半導体装置はＩＧＢＴであって、前記第２の半導体装置がダイオードである、請求項１に記載のパワー半導体パッケージ。
  7. 前記ウェブ部分が、別の半導体装置の活性電極に対する導電接着剤を用いた電気的、機械的な接続のために構成される、請求項１に記載のパワー半導体パッケージ。
  8. 前記別の金属体は、別の半導体装置の活性電極に対する導電接着剤を用いた電気的、機械的な接続のために構成される、請求項１に記載のパワー半導体パッケージ。
  9. 前記活性電極は、ＩＧＢＴのエミッタ電極、ＩＧＢＴのコレクタ電極、およびゲート電極のうちの１つである、請求項１に記載のパワー半導体パッケージ。
JP2009505480A 2006-04-13 2007-04-13 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ Expired - Fee Related JP4950280B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US79186006P 2006-04-13 2006-04-13
US60/791,860 2006-04-13
US11/786,388 US7554188B2 (en) 2006-04-13 2007-04-11 Low inductance bond-wireless co-package for high power density devices, especially for IGBTs and diodes
US11/786,388 2007-04-11
PCT/US2007/009037 WO2007120769A2 (en) 2006-04-13 2007-04-13 Low inductance bond-wireless co-package for high power density devices, especially for igbts and diodes

Publications (2)

Publication Number Publication Date
JP2009533871A JP2009533871A (ja) 2009-09-17
JP4950280B2 true JP4950280B2 (ja) 2012-06-13

Family

ID=38604039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009505480A Expired - Fee Related JP4950280B2 (ja) 2006-04-13 2007-04-13 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ

Country Status (4)

Country Link
US (1) US7554188B2 (ja)
JP (1) JP4950280B2 (ja)
DE (1) DE112007000919B4 (ja)
WO (1) WO2007120769A2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7648482B2 (en) 2004-11-22 2010-01-19 Intelliject, Inc. Devices, systems, and methods for medicament delivery
US7648483B2 (en) 2004-11-22 2010-01-19 Intelliject, Inc. Devices, systems and methods for medicament delivery
AU2004325202B2 (en) 2004-11-22 2009-02-19 Kaleo, Inc. Devices, systems, and methods for medicament delivery
US20080054496A1 (en) * 2006-08-30 2008-03-06 Neill Thornton High temperature operating package and circuit design
US8525334B2 (en) * 2010-04-27 2013-09-03 International Rectifier Corporation Semiconductor on semiconductor substrate multi-chip-scale package
JP5756911B2 (ja) * 2010-06-03 2015-07-29 パナソニックＩｐマネジメント株式会社 半導体装置およびこれを用いた半導体リレー
US9088226B2 (en) 2010-10-19 2015-07-21 Electronics Motion Systems Holding Limited Power module for converting DC to AC
US8350376B2 (en) 2011-04-18 2013-01-08 International Rectifier Corporation Bondwireless power module with three-dimensional current routing
US9001518B2 (en) 2011-04-26 2015-04-07 International Rectifier Corporation Power module with press-fit clamps
US8804340B2 (en) 2011-06-08 2014-08-12 International Rectifier Corporation Power semiconductor package with double-sided cooling
US8987777B2 (en) 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module
RU2497319C1 (ru) * 2012-02-28 2013-10-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "Высшая школа экономики" Печатная плата для бортовой радиоэлектронной аппаратуры космических аппаратов
JP5357315B1 (ja) * 2012-09-19 2013-12-04 マイクロモジュールテクノロジー株式会社 半導体装置
CN103022022A (zh) * 2012-12-25 2013-04-03 浙江大学 一种低寄生电感的igbt功率模块
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
WO2016081535A1 (en) 2014-11-18 2016-05-26 General Electric Company Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector
FR3054929A1 (fr) * 2016-08-05 2018-02-09 Commissariat Energie Atomique Procede d'encapsulation d'un circuit integre avec une puce a transistor a heterojonction horizontal
US9972607B2 (en) 2016-08-08 2018-05-15 Semiconductor Components Industries, Llc Semiconductor device and method of integrating power module with interposer and opposing substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998015005A1 (de) * 1996-09-30 1998-04-09 Siemens Aktiengesellschaft Mikroelektronisches bauteil in sandwich-bauweise
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
DE19950026B4 (de) * 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP3923258B2 (ja) * 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
JP4016384B2 (ja) * 2002-06-17 2007-12-05 株式会社安川電機 パワーモジュールおよびこれを用いたモータ制御装置
JP3847676B2 (ja) * 2002-07-15 2006-11-22 三菱電機株式会社 パワー半導体装置

Also Published As

Publication number Publication date
WO2007120769B1 (en) 2008-09-12
WO2007120769A2 (en) 2007-10-25
DE112007000919B4 (de) 2021-01-28
WO2007120769A3 (en) 2008-07-31
JP2009533871A (ja) 2009-09-17
US7554188B2 (en) 2009-06-30
US20070241393A1 (en) 2007-10-18
DE112007000919T5 (de) 2009-04-23

Similar Documents

Publication Publication Date Title
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
US9559068B2 (en) Wafer scale package for high power devices
CN107170718B (zh) 半导体模块
TWI588919B (zh) 半導體封裝結構及其製造方法
US20180122720A1 (en) Package with vertically spaced partially encapsulated contact structures
KR100430772B1 (ko) 반도체장치
US9468087B1 (en) Power module with improved cooling and method for making
JP2007234690A (ja) パワー半導体モジュール
US20080136015A1 (en) High power semiconductor device
US20090243079A1 (en) Semiconductor device package
US11908760B2 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
US20180211917A1 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
CN109427724B (zh) 具有三端子夹具的晶体管封装
JP2004221381A (ja) 半導体装置
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
EP4270477A2 (en) Power module and method for manufacturing a power module
US12027436B2 (en) Package with clip having through hole accommodating component-related structure
US20240030122A1 (en) Dual side cooled power module with three-dimensional direct bonded metal substrates
JP2001168277A (ja) 半導体装置およびそれを用いた電力変換装置
JP2023118481A (ja) 半導体装置及び車両
CN114823575A (zh) 一种灌胶型碳化硅智能功率模组
CN117913064A (zh) 全桥封装功率模块
CN113471157A (zh) 在电子部件上方具有夹和连接器的封装体
CN114914209A (zh) 具有包含容纳与部件相关的结构的通孔的夹的封装体

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110311

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110318

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4950280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees