CN114914209A - 具有包含容纳与部件相关的结构的通孔的夹的封装体 - Google Patents

具有包含容纳与部件相关的结构的通孔的夹的封装体 Download PDF

Info

Publication number
CN114914209A
CN114914209A CN202210123760.6A CN202210123760A CN114914209A CN 114914209 A CN114914209 A CN 114914209A CN 202210123760 A CN202210123760 A CN 202210123760A CN 114914209 A CN114914209 A CN 114914209A
Authority
CN
China
Prior art keywords
component
package
clip
carrier
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210123760.6A
Other languages
English (en)
Inventor
A·凯斯勒
蔡国耀
J·霍格劳尔
林佳均
郑美淇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114914209A publication Critical patent/CN114914209A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73271—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/8482—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

一种封装体(100)包括载体(102)、安装在所述载体(102)上的至少一个部件(104)以及布置在所述载体(102)上方并具有通孔(108)的夹(106)，其中，所述至少一个部件(104)中的至少一个的至少一部分和/或电连接所述至少一个部件(104)的导电连接元件(110)的至少一部分至少部分地定位在所述通孔(108)内。

Description

具有包含容纳与部件相关的结构的通孔的夹的封装体
技术领域
各种实施例总体上涉及一种封装体、一种电子装置和一种制造封装体的方法。
背景技术
封装体可以称为具有延伸出包封材料的电连接的通常被包封的电子部件。例如，封装体可以连接到外围电子设备，例如安装在印刷电路板上和/或与散热器连接，并且可以经由连接器连接到更大的系统。
封装成本是该行业的一个重要驱动因素。与此相关的是性能、尺寸和可靠性。不同的封装解决方案多种多样，必须满足特定应用的需求。
发明内容
可能需要一种具有高可靠性和高性能的紧凑型封装体。
根据一个示例性实施例，提供了一种封装体，所述封装体包括：载体、安装在所述载体上的至少一个部件、以及布置在所述载体上方并具有通孔的夹，其中，所述至少一个部件中的至少一个的至少一部分和/或电连接所述至少一个部件的导电连接元件的至少一部分至少部分地定位在所述通孔内。
根据另一个示例性实施例，提供了一种电子装置，所述电子装置包括具有上述特征的封装体以及之上安装所述封装体的安装基座。
根据又一示例性实施例，提供了一种制造封装体的方法，其中，所述方法包括：将至少一个部件安装在载体上，将具有通孔的夹布置在所述载体上方，以及将所述至少一个部件中的至少一个的至少一部分和/或电连接所述至少一个部件的导电连接元件的至少一部分至少部分地定位在所述通孔内。
根据一个示例性实施例，提供了一种具有包含通孔的夹的封装体，所述通孔用于容纳所述封装体的另一个组成部分，更具体地，用于容纳所述封装体的与部件相关的结构。特别地，这种与部件相关的结构可以是部件本身的一部分，即这种部件的一部分。附加性地或替代性地，这种至少部分地位于夹的通孔内的组成部分或与部件相关的结构可以是导电连接元件或其一部分，例如连接导线或另外的夹。这种导电连接元件可以被配置用于电互连所述封装体的不同组成部分、包括部件。虽然通孔的一部分可以填充有至少一个与部件相关的结构(其可以是至少部分导电的)，但开口或通孔的其余部分可以填充有电介质包封材料。通过提供具有通孔的夹，可以增加用于布置所述封装体的各种组成部分的设计自由度，因为夹部分可以设有用于以节省空间的方式容纳所提到的组成部分或与部件相关的结构的至少一部分。特别地，将这样的组成部分布置在夹的通孔中可以使封装体变得紧凑，并且仍然可以确保夹与延伸到通孔中或甚至通过通孔的与部件相关的结构之间的正确的电解耦。替代性地，也可以通过通孔、例如用夹电耦合所述组成部分。鉴于封装体的紧凑设计，也可以使电信号路径的长度变小。进而，这可以使得具有小的能量消耗，因此使得封装体能够节能地操作。此外，信号损失可以很小。提供用于实现封装体的组成部分的电耦合的夹(即，具有明显厚度的块体金属结构)可以确保直接和/或间接的低欧姆连接、特别是封装体的一个或多个功率器件的低欧姆连接。可选地但有利地，这样的夹还可以执行再分配层的任务，即可以在封装体的不同组成部分之间再分配电信号。有利地，夹中的一个或多个开口可以提供用于容纳封装体的一个或多个组成部分的容纳空间，并且可以避免夹在设计封装体时形成机械障碍。
其它示例性实施例的描述
在下面，将解释封装体、电子装置和方法的其它示例性实施例。
在本申请的上下文中，术语“封装体”可以特别地表示可以包括安装在载体上的一个或多个部件的电子构件。封装体的所述组成部分可以可选地至少部分地由包封材料包封。例如，许多封装体可以在被分成单独的封装体之前作为一个批次同时制造。
在本申请的上下文中，术语“载体”可以特别地表示支撑结构，所述支撑结构用作用于待安装在其上的一个或多个部件的机械支撑结构。换句话说，载体可以实现机械支撑功能。附加性地或替代性地，载体也可以实现电连接功能。载体可以包括或由单个部件、经由包封材料或其它封装体部件连接的多个部件、或载体的子组件组成。
在本申请的上下文中，术语“部件”可以特别地包括集成在封装体内并形成其组成部分的结构体或嵌体。例如，这样的部件可以是电子部件或没有电子功能的部件，例如冷却体(例如由金属制成)或者甚至是电绝缘体(例如由陶瓷制成)。
在本申请的上下文中，术语“电子部件”可以特别地包括半导体芯片(特别是功率半导体芯片)、有源电子装置(例如晶体管)、无源电子装置(例如电容或电感或欧姆电阻)、传感器(例如麦克风、光传感器或气体传感器)、致动器(例如扬声器)和微机电系统(MEMS)。特别地，电子部件可以是在其表面部分中具有至少一个集成电路元件(例如二极管或晶体管)的半导体芯片。电子部件可以是裸露的裸片或者可以已经被封装或包封。根据示例性实施例实施的半导体芯片可以例如以硅技术、氮化镓技术、碳化硅技术等形成。
在本申请的上下文中，术语“夹”可以特别地表示三维弯曲的板状连接元件，所述连接元件包括导电材料(例如铜)并且可以是具有待连接到一个或多个电子部件端子和载体的区段的整体结构体。特别地，这种夹可以具有待连接到相应的电子部件的上主表面和载体的上主表面的两个区段，其中，所提到的两个区段例如通过倾斜、阶梯或垂直连接区段互连。
在本申请的上下文中，术语“通孔”可以特别地表示形成在夹中并且完全延伸穿过夹的开口或凹部。特别地，这种通孔可以沿着其整个周边被夹材料包围。例如，夹的至少一个通孔可以通过冲压或蚀刻来制造。
在本申请的上下文中，术语“导电连接元件”可以特别地表示除夹之外的例如将安装的电子部件彼此电连接和/或与载体电连接的至少一个另外的导电连接结构。例如，导电连接元件可以包括由另外的夹和连接导线(例如成形为连接带)组成的组中的至少一个。特别地，可以使用为柔性导电导线或带状体的连接导线或连接带，其一个端部部分连接到相应的(特别是电子)部件的上主表面并且其相反的另一端部部分电连接到载体或连接到另一个部件。
在本申请的上下文中，术语“安装基座”可以特别地表示可以在其上组装封装体的支撑体，所述封装体例如与一个或多个另外的封装体一起组装。特别地，这种支撑体可以与封装体机械耦合和电耦合。特别地，安装基座可以是板状电子安装基座，例如印刷电路板(PCB)。安装基座与封装体之间的电连接可以通过诸如焊料或烧结材料的连接介质来建立。
在一个实施例中，夹安装在载体上并与载体电连接。例如，夹的区段的底部表面可以与载体的顶部表面电连接和机械连接，以用于在载体与夹之间建立导电连接。
在一个实施例中，夹安装在所述至少一个部件中的至少一个上并且与所述至少一个部件中的所述至少一个电连接。特别地，夹的另一区段的底部表面可以与部件(例如半导体芯片)的上主表面电连接和机械连接，以用于在载体与部件之间建立导电连接。
参考先前描述的实施例，夹可以在(特别是导电的)部件与(特别是导电的)载体之间形成导电连接。
在一个实施例中，所述至少一个部件包括由至少一个电子部件、至少一个有源部件、至少一个无源部件、至少一个半导体芯片、至少一个功率部件、至少一个驱动器部件、至少一个导热和/或导电块或条以及柱组成的组中的至少一个。也可以在封装体中存在多个部件，例如一个部件使用夹互连，另一个部件至少部分地布置在夹的通孔内。
在一个实施例中，所述至少一个部件在操作期间经历垂直电流流动。这可以使得电连接路径较短。对于场效应晶体管芯片的示例，电流可以通过功率部件的半导体材料在功率部件的一个主表面上的漏极焊盘与功率部件的相反的另一主表面处的另一个焊盘之间流动。在功率部件的所述相反的主表面处，可以形成源极焊盘和栅极焊盘。
在一个实施例中，所述封装体包括至少部分地包封所述至少一个部件、载体、导电连接元件(如果存在)和夹中的至少一个的包封材料。在本申请的上下文中，术语“包封材料”可以特别地表示包围部件的至少一部分和载体的至少一部分以及夹的一部分的基本上电绝缘的并且优选地导热的材料。例如，包封材料可以是模制化合物并且可以例如通过传递模制来产生。替代性地，包封材料可以是通过浇铸形成的浇铸化合物。
在一个实施例中，夹的表面部分相对于包封材料暴露。这可以允许例如通过焊接或烧结将导电夹与封装体的外围电子设备或封装体的另外的部件电耦合。附加性地或替代性地，暴露夹表面可以提高封装体的热量去除能力，因为这种暴露的表面可以高效地将热量从封装体朝向外部引导。因此，封装体的热性能可以显著提高。
在一个实施例中，所述封装体包括安装在夹的顶部上的另外的部件、特别是无源部件、更特别是电感器部件。因此，所述夹可以执行多种功能。除了将封装体的不同组成部分电互连并通过其通孔用作用于封装体的组成部分或与部件相关的结构的容纳空间之外，所述夹还可以形成用于诸如封装体的无源部件的另外的部件的安装表面。这种多功能夹可以允许提高封装体的电性能，同时保持其紧凑。例如，就体积和/或重量而言，这种电感器型无源部件可能是封装体的最大的组成部分或构件。通过将这种笨重的电感器型无源部件安装在封装体的其余部分的顶部上，可以获得高度的紧凑性，特别是可使封装体在水平平面上具有小占地面积。
在一个实施例中，另外的部件安装在夹的相对于包封材料暴露的表面部分上。因此，封装体的内部和外部都可以用于表面安装和/或嵌入部件。
在一个实施例中，封装体包括安装在载体上的金属块。这样的金属块或替代性的陶瓷块可以促进从封装体中的热量去除。当被实施为金属块时，所述金属块还可以有助于封装体的电子功能。
在一个实施例中，另外的部件安装在金属块的相对于包封材料暴露的表面部分上。因此，金属块可以建立安装在所述金属块上的部件的导电连接。
特别地，另外的部件的第一端子安装在夹的暴露表面上，而所述部件的第二端子安装在金属块的暴露表面上。通过采取这种措施，另外的部件可以电连接在金属块与夹之间，同时由金属块与夹的暴露表面部分之间的包封材料承载。
在一个实施例中，所述至少一个部件包括第一功率部件、第二功率部件和驱动器部件。例如，所述功率部件可以是半导体功率部件，例如晶体管芯片(其例如可以是场效应晶体管芯片和/或双极晶体管芯片)或二极管芯片。所述驱动器部件可以是用于控制功率部件的逻辑芯片或控制器芯片。所提到的部件中的至少一部分可以是有源芯片。
在一个实施例中，所述至少一个部件包括至少一个无源部件。因此，除了所述至少一个有源芯片之外，还可以提供一个或多个无源部件，例如电容、欧姆电阻、电感等。
有源部件可以是能够向电路提供或给予能量的元件或装置(例如晶体管)。无源部件可以是不需要任何外部电源来操作并且能够在电路中以电压或电流(例如电容)的形式存储能量的装置。
在一个实施例中，至少部分地位于夹的通孔中的导电连接元件包括由至少一个连接导线或连接带以及至少一个另外的夹组成的组中的至少一个。这种至少一个导电连接元件、特别是至少一个连接导线或至少一个夹，可以将(特别是电子)部件彼此电耦合和/或与载体电耦合，并且可以至少部分地由包封材料包封。所描述的实施例能够实现封装体内的不同导电连接元件的紧凑设计。
在一个实施例中，所述至少一个部件中的至少一个的至少一部分和/或所述导电连接元件的至少一部分垂直地突出到通孔中、特别是突出到通孔上方。因此，封装体的至少部分地容纳在夹的通孔中的导电组成部分或与部件相关的结构甚至可以垂直延伸到夹上方。例如，这样的组成部分或与部件相关的结构可以部分地位于夹下方、部分地位于夹上方、以及部分地位于夹的通孔内。这可以使引导这种导电组成部分完全穿过通孔成为可能，这也可以使所述导电组成部分能够在夹上方连接。
在一个实施例中，导电连接元件将所述至少一个部件中的至少一个与所述载体和/或与所述至少一个部件中的另一个电连接。通过夹电连接的电子部件可以不同于至少部分地位于夹的通孔内的电子部件或可以是至少部分地位于夹的通孔内的同一电子部件。
在一个实施例中，夹空间上在所述至少一个部件中的至少一个的整个区域之上跨越或延伸。例如，在俯视图中，安装在载体上的部件可以完全位于夹的轮廓内。特别地，三维弯曲的夹可以在水平平面中在如此大的尺寸之上延伸而使得所提到的部件完全容纳在所述夹下方。
在一个实施例中，夹包括容纳所述至少一个部件中的至少一个的至少一部分的至少一个侧向凹部。这种侧向凹部可以延伸到夹的边缘(如例如图6中)和/或延伸到夹的拐角中(如例如图11中)。虽然通孔可以沿着通孔的整个周边被夹材料包围，但是在夹的外部边缘区域中可以形成凹部。例如，这样的凹部可以是凹口。因此，夹的侧面部分也可以用于容纳封装体的一个或多个其它组成部分。
在一个实施例中，夹包括至少一个另外的通孔。换句话说，可以在夹中形成多个通孔，其中，所述通孔中的至少两个可以至少部分地填充有封装体的相应组成部分或与部件相关的结构或其一部分。这可以进一步降低封装体的空间消耗。
在一个实施例中，所述至少一个部件中的至少一个是裸露的裸片。通过将所述至少一个部件实施为非包封的芯片，即没有附加电介质包封材料的纯半导体芯片，可以进一步提高封装体的紧凑性。
在一个实施例中，载体与(特别是电子)部件电耦合。因此，除了用作机械载体之外，载体还可以与电子部件建立电连接。这可以允许将载体的延伸超出包封材料的一部分与安装基座的焊盘直接电连接。例如，载体可以是金属的。
在一个实施例中，封装体包括导电连接介质，通过所述导电连接介质，夹、载体和/或部件互连。连接介质例如可以是焊料结构(特别是用于扩散焊接)、烧结结构(例如包括银烧结材料)或粘附剂(特别是导电胶)。
在一个实施例中，封装体包括安装在所述载体上或不同的载体上的多个(特别是电子)部件。因此，封装体可以包括一个或多个电子部件(例如至少一个无源部件、如电容器，和至少一个有源部件、如半导体芯片)。
例如，封装体可以包括两个半导体功率芯片(例如两个场效应晶体管芯片)、一个驱动器芯片(或逻辑芯片)和四个无源部件(其可以包括至少一个电感器)。例如，驱动器芯片可以以翻转芯片配置布置。可以将半导体功率芯片中的一个面朝上布置而另一个面朝下布置。各种芯片的焊盘可以通过载体、通过夹和/或通过一个或多个附加的导电连接元件(例如一个或多个附加的夹、连接导线等)互连。
在一个实施例中，电子装置包括安装基座(例如印刷电路板，PCB)，封装体安装在所述安装基座上并且与封装体的引线和/或载体电耦合。这样的安装基座可以是用作用于封装体的机械基座并且可与封装体电耦合的电子板。
优选地，载体是印刷电路板。在其它实施例中，载体形成金属板的一部分或形成引线框架的一部分。然而，载体也可包括由中央电绝缘导热层(例如陶瓷层)以及覆盖在其两个相反的主表面上的相应的导电层(例如铜层或铝层，其中，所述相应的导电层可以是连续的或图案化的层)组成的堆叠。特别地，所述载体可以是直接铜接合(DCB：Direct CopperBonding)衬底或直接铝接合(DAB：Direct Aluminium Bonding)衬底。然而，所述载体也可以被配置为活性金属钎焊(AMB：Active Metal Brazing)衬底，或者被配置为图案化金属板(例如引线框架)。
优选地，至少一个电子部件是功率半导体芯片。例如，相应的功率半导体应用可以由芯片实现，其中，这种功率半导体芯片的集成电路元件可以包括至少一个晶体管(特别是场效应晶体管，如MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)或双极晶体管，如IGBT(Insulated Gate BipolarTransistor：绝缘栅双极晶体管))、至少一个二极管等。所述至少一个电子部件还可以包括控制器电路、驱动器电路等。这些电路和/或其它电路中的一个或多个可以集成到一个半导体芯片中，或单独集成在不同的芯片中。特别地，可以制造实现半桥功能、全桥功能等的封装体。在另一个实施例中，所述至少一个电子部件可以是逻辑裸片。
在一个实施例中，封装体被配置为功率转换器、特别是AC/DC功率转换器和DC/DC功率转换器中的一个。然而，诸如逆变器等的其它的电子应用也是可能的。
作为用于半导体芯片的衬底或晶片，可以使用半导体衬底、特别是硅衬底。替代性地，可以提供硅氧化物或另一个绝缘体衬底。也可以实现锗衬底或III-V-半导体材料。例如，示例性实施例可以以GaN或SiC技术实现。
此外，示例性实施例可以利用标准半导体加工技术，例如适当的蚀刻技术(包括各向同性和各向异性蚀刻技术、特别是等离子体蚀刻、干法蚀刻、湿法蚀刻、激光去除)、图案化技术(其可能涉及光刻掩模)、沉积技术(如化学气相沉积(CVD：Chemical VaporDeposition)、等离子体增强化学气相沉积(PECVD：Plasma Enhanced Chemical VaporDeposition)、原子层沉积(ALD：Atomic Layer Deposition)、溅射等)。
结合附图，上述和其它目的、特征和优点将从以下描述和所附权利要求中变得显而易见，在附图中，相似或相同的部件或元件由相似或相同的附图标记表示。
附图说明
所包括的附图示出了示例性实施例，用以提供对示例性实施例的进一步理解并构成该说明书的一部分。
在图中：
图1示出了根据一个示例性实施例的具有封装体的电子装置的示意性剖视图。
图2示出了根据一个示例性实施例的制造封装体的方法的流程图。
图3示出了根据一个示例性实施例的具有表面安装的无源部件的被包封的封装体的三维视图。
图4示出了没有包封材料和没有表面安装的无源部件的根据图3的封装体的侧视图。
图5示出了没有表面安装的无源部件的根据图3的封装体的分解视图。
图6示出了根据图4的封装体的三维视图。
图7示出了根据图4的封装体的俯视图。
图8示出了具有包封材料的根据图7的封装体的俯视图。
图9示出了根据另一个示例性实施例的封装体的三维视图。
图10示出了没有包封材料和没有表面安装的无源部件的根据图9的封装体的三维视图。
图11示出了根据图10的封装体的俯视图。
图12示出了具有包封材料的根据图11的封装体的俯视图。
具体实施方式
图中的图示是示意性的而不是按比例的。
在将参考附图更详细地描述示例性实施例之前，将基于已经开发了哪些示例性实施例来总结一些一般性考虑。
在功率级或芯片组旁边具有无源部件(例如电感器)的常规模块的缺点是大的轮廓和长的电流路径，这会使得效率较低。
根据一个示例性实施例，提供了一种具有小轮廓的封装体或模块，这是由于夹设有通孔并且封装体的至少一个组成部分或部件相关的结构至少部分地位于通孔内。例如在功率级或芯片组旁边具有无源部件(例如电感器)的这种封装体的优点是更小的轮廓和更短的电流路径，从而提高了效率。
可选地，诸如电感器的无源部件可以布置在封装体的顶部上，优选地不增加封装体轮廓在水平平面上的尺寸。
例如，根据一个示例性实施例的封装体可以实施为电压转换器。更特别地，用于DC/DC转换的封装体可以以有利的小形状因数和高效率提供。有利地，这可以进一步与一个或多个无源部件的集成相结合，以获得在安装基座(例如板)上附加的空间好处。这种实施例的效率的改进可以提供非常有利的封装体。
根据一个示例性实施例的封装体架构可以允许给功率级和无源部件可以组合到一个封装体或模块的模块提供高的峰值效率和高的负载效率。有利地，一个示例性实施例允许实现具有小宽度的模块构造，这使得安装基座上具有小间距。
更具体地说，一个示例性实施例在PCB上安装芯片组(例如具有MOSFET和驱动器、无源器件(如电容器、电阻器和/或其它))和铜块。这些组成部分可以被包覆成型，并且电感器可以可选地安装在顶部上。这可以使得能够在功率级中堆叠无源部件，从而可以实现小轮廓。
此外，根据一个示例性实施例的封装体可以使用裸片，其中，夹可以安装在其顶部上。所获得的结构可以被包覆成型、被磨削，并且诸如电感器的无源部件可以安装在顶部上。
这使得能够将无源部件(例如电感器)堆叠在封装体的顶部上，以便实现小轮廓。此外，可以使用裸片代替预包封芯片，以便进一步减少空间并再次保持小的轮廓。
非常有利地，具有至少一个通孔的夹可以形成封装体的一部分，其中，所述通孔可以用于容纳一个或多个其它封装体组成部分(例如部件的至少一部分、诸如连接导线等导电连接元件的至少一部分等)。通过采取这种措施，可以进一步实现封装体设计的小型化，可以降低能量消耗，并且可以由于短的电连接而抑制信号损失。
根据示例性实施例的封装体或模块设计的另一优点是模块的优异电性能，尤其是在较高负载下，特别是由于所描述的夹的构造及其与其它封装体组成部分的相互作用。夹区域可以优选地尽可能大并且可以例如具有至少200μm(例如大约250μm)的厚度，因此可以为了实现低电阻和热阻而提供大的铜体积。当该大的夹区域在电子部件(例如高侧半导体晶体管芯片)的焊盘和相应的驱动器焊盘上方实现有开口以便在两个裸片之间进行导线连接时，可以特别有利地使用该大的夹区域。由于使用裸片(比在芯片组装时已经包封的实施的封装型电子部件更小)，可以实现小轮廓。另外的部件、特别是电子部件、更特别是无源部件(例如线圈型电感器)可安装在封装体或模块的顶部上。优选地，可使用印刷电路板作为载体，所述载体可以允许实现对电子部件的安装基座的占地面积的改进。然而，在其它实施例中，诸如引线框架的其它载体也是可能的。然而，选择印刷电路板作为封装体的载体可以允许封装体实现特别有利的尺寸。
此外，还可以在载体上安装各种电子部件，例如无源部件、MOSFET和驱动器。此外，还可以在载体上安装金属块(例如铜块)。上述驱动器可以面朝下安装在PCB型载体上，例如使用铜柱安装。高侧MOSFET可以以其漏极焊盘安装在PCB型载体上，而源极焊盘和栅极焊盘可以面向顶侧。低侧MOSFET可以面朝下安装在PCB型载体上。低侧MOSFET的栅极焊盘和源极焊盘可面向PCB型载体，而漏极焊盘可面朝上布置。此外，还可以在高侧漏极焊盘和低侧源极焊盘的顶部上附接夹。夹区域可以选择大于MOSFET上方的区域，并且夹也可以放置在PCB区域的其余区域上方。由此产生的优势是更低的电阻和更均匀的电流流动。有利地，夹可以具有用于容纳至少一个封装体组成部分、优选地用于高侧芯片与驱动器芯片之间的导线连接的开口或通孔。所获得的临时构造可以被包封、特别是通过模制化合物包覆成型。有利地，夹可以构造成通过对模制化合物进行磨削或开槽而使夹的表面可以在顶侧处暴露。这可以提供可能需要用于开关的电感器焊盘的区域。金属块可以构造成通过对模制化合物进行磨削或开槽而使金属块可以在顶侧处暴露，从而提供可以布置用于出口电压的电感器焊盘的区域。这些暴露区域可以大于电感器的焊盘尺寸。优选地，可以以减小电感器的旋转的方式进行开槽。电感器可以安装在所获得的封装体的顶部上。
有利地，相应制造的封装体的高效率与小封装体轮廓相结合可以给特定应用的电子装置带来益处。特别地，可以将具有更好电性能的装置放置在更靠近电子装置的中央处理单元(CPU)的位置。
一个示例性实施例的要点是模块的整体构造。尤其是使用部分翻转的裸片、具有开口的大开关夹以及在顶部上堆叠有电感器是这种封装体的有利特征。有利地，一个示例性实施例可以实现具有用于容纳电子部件(特别是无源部件)和/或导电接触元件(例如一个或多个连接导线)的至少一部分的开口的夹几何结构。
图1示出了根据一个示例性实施例的包括封装体100的电子装置130的剖视图。
所示的封装体100包括载体102和安装在载体102上的部件104。夹106布置在载体102上方并且具有通孔108。
部件104的一部分定位在通孔108内。
此外，图1示出了包括所描述的封装体100和之上安装封装体100的安装基座132的电子装置130。
图2示出了根据一个示例性实施例的制造封装体100的方法的流程图200。用于下面描述所述制造方法的附图标记涉及图1的实施例。
参考框202，该方法包括将部件104安装在载体102上。
参考框204，该方法进一步包括在载体102上方布置具有通孔108的夹106。
参考框206，该方法附加性地包括将部件104部分地定位在通孔108内。
图3示出了根据一个示例性实施例的具有表面安装的无源部件118的被包封的半导体功率封装体100的三维视图。图4示出了没有包封材料112和没有表面安装的无源部件118的根据图3的封装体100的侧视图。图5示出了没有表面安装的无源部件118的根据图3的封装体100的分解视图。图6示出了没有包封材料112和没有表面安装的无源部件118的根据图4的封装体100的三维视图。图7示出了没有包封材料112和没有表面安装的无源部件118的根据图4的封装体100的俯视图。图8示出了具有包封材料112并且没有表面安装的无源部件118的根据图7的封装体100的俯视图。
现在更详细地参考图3至图8，将描述半导体封装体100的构造。封装体100的底部由载体102构成，载体102可以是印刷电路板(PCB)。PCB型载体102包括电介质FR4材料以及水平和垂直铜结构。尽管PCB型载体102可以是优选的，但是也可以使用其它载体，例如引线框架或两个相反的主表面上用相应的金属层覆盖的陶瓷板。
多个电子部件104安装在载体102上。如图5所示，这些电子部件104包括成驱动器芯片104a(其可以被翻转)、作为第一功率部件104b的高侧晶体管芯片以及作为第二功率部件104c的低侧晶体管芯片(其可以被翻转)的形式的半导体芯片。有源部件104a、104b、104c中的每一个都可以实施为半导体裸片。这可以有助于封装体100的紧凑性。
如图5中的附图标记152所示，焊料可以印刷在相应的电子部件104上以用于创建相应的焊料连接。
除了所描述的有源部件104a、104b、104c之外，无源部件104d也表面安装在载体102上。所有电子部件104可以例如通过焊接以导电方式安装在载体102上。
此外，可以在载体102上方布置弯曲的板状金属夹106(例如由铜材料制成)。夹106可以实施为弯曲且结构化的金属板并且具有中央开口或通孔108。例如，通孔108可以通过冲压或蚀刻形成。夹106可以例如通过焊接以导电方式安装在载体102上。因此，夹106机械地安装在载体102上并与载体102电连接。
导电连接元件110，在这里实施为由金制成的并具有25μm粗度的连接导线，可以在封装体100的各种组成部分之间、特别是在电子部件104a与104b之间建立导电连接。为此目的，可以将导电连接元件110焊接在相应的电子部件104a和104b的焊盘(参见图6和图7中的附图标记156)之间。导电连接元件110也可以将相应的电子部件104与载体102电连接。
如图4、图6和图7中最佳地所示，导电连接元件110的中央部分或区段位于或定位在夹106的开口或通孔108内。通过采取这种措施，与夹106的通孔108相关的开口空间可以用于容纳导电连接元件110的相应部分。此外，无源部件104d中的一个部分地延伸到通孔108中(比较图4)。这附加地有助于实现一种节省空间的配置，从而有助于实现封装体100的紧凑设计。此外，采取该措施可以使封装体100内的电路径较短，这减少了能量消耗、寄生加热和信号质量的劣化。
尽管未示出，但是可选地可以在夹106中不是仅提供一个通孔108，而且提供多个通孔108，其中，每个通孔可以至少部分地填充有封装体100的金属组成部分。附加性地或替代性地，夹106中的一个或多个通孔108也可以至少部分地填充有封装体100的一个或多个其它导电组成部分、例如至少一个另外的夹(未示出)和/或有源部件104a、104b、104c或其一部分中的任何一个。
此外，夹106可以安装在电子部件104中的一个或多个上和/或与电子部件104中的一个或多个电连接。如图4至图7所示，夹106在侧向方向上或在水平平面上跨越多个电子部件104。除此之外，夹106包括容纳无源部件104d中的一些的部分的侧向凹部116(参见图6和图7)。这也有助于实现封装体100的紧凑设计。
从图4到图8可以看出，封装体100附加性地包括例如通过焊接安装在PCB型载体102上的金属条或块114(例如铜块或替代性地一个或多个铜柱)。金属块114可以用于在封装体100内建立附加的导电连接。
如图3、图5和图8中最佳地所示，封装体100由用作包封材料112的模制化合物包覆成型，所述包封材料112包封载体102的一部分、电子部件104、导电连接元件110以及夹106的一部分和金属块114的一部分。然而，夹106和金属块114的相应的上主表面的一部分暴露于环境中，参见图8。夹106和金属块114的暴露表面以及包封材料112的上主表面可以对准，即可以形成共同的平坦上表面。这简化了另外的部件118在其顶部上的组装。夹106和/或金属块114的暴露部分也可以垂直突出超过包封材料112。
从包封材料112延伸出来的夹106和金属块114的暴露导电表面可以用作用于表面安装的另外的部件118的连接表面，另外的部件118在这里实施为诸如电感器部件的无源部件。因此，另外的部件118可以例如通过焊接安装在夹106的顶部和金属块114的顶部上并且与夹106的顶部和金属块114的顶部电耦合。此外，另外的部件118搁置在包封材料112的顶部表面上。如图3中所见，导电引线结构150可以用于将另外的部件118与夹106和金属块114的暴露表面连接。例如，这可以通过创建焊接连接来实现。如图所示，另外的部件118安装在夹106相对于包封材料112暴露的表面部分上。此外，另外的部件118安装在金属块114相对于包封材料112暴露的表面部分上。因此，另外的部件118可以电连接在夹106与金属块114之间。从图3中可以看出，就体积和/或重量而言，另外的部件118可以是封装体100的最大的组成部分。然而，另外的部件118的水平轮廓可以完全在载体102和包封材料112的水平轮廓内。因此，另外的部件118不会增加封装体100的任何占地面积(即其在水平平面的区域消耗)。
图9示出了根据另一个示例性实施例的封装体100的三维视图。图10示出了没有包封材料112和没有表面安装的无源部件118的根据图9的封装体100的三维视图。图11示出了没有包封材料112和没有表面安装的无源部件118的根据图10的封装体100的俯视图。图12示出了具有包封材料112和没有表面安装的无源部件118的根据图11的封装体100的俯视图。
图9至图12的实施例示出了具有与图3至图8中的设计类似的设计的封装体，从而提供了相应的技术优势。然而，虽然图3至图8的实施例具有矩形封装体几何形状(特别参见图3)，但是图9至图12的实施例具有方形封装体尺寸。此外，图9至图12的实施例在夹106的拐角具有凹部116，其中，电子部件104中的一个布置在该凹部116中(比较图11)。
应当注意，术语“包括”不排除其它元件或特征，并且“一”或“一个”不排除多个。此外，可以组合结合不同实施例描述的元件。还应当注意，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。因此，所附权利要求旨在将这些过程、机器、制造、物质组成、手段、方法或步骤包括在它们的范围内。

Claims (20)

1.一种封装体(100)，其中，所述封装体(100)包括：
·载体(102)；
·安装在所述载体(102)上的至少一个部件(104)；以及
·布置在所述载体(102)上方并具有通孔(108)的夹(106)；
·其中，所述至少一个部件(104)中的至少一个的至少一部分至少部分地定位在所述通孔(108)内。
2.根据权利要求1所述的封装体(100)，其中，所述夹(106)安装在所述载体(102)上并与所述载体(102)电连接，和/或所述夹(106)安装在所述至少一个部件(104)中的至少一个上并与所述至少一个部件(104)中的所述至少一个电连接。
3.根据权利要求1或2所述的封装体(100)，其中，所述至少一个部件(104)包括由至少一个电子部件、至少一个有源部件、至少一个无源部件、至少一个半导体芯片、在操作期间经历垂直电流流动的至少一个部件、至少一个功率部件、至少一个驱动器部件、至少一个导热和/或导电块以及柱组成的组中的至少一个。
4.根据权利要求1至3中任一项所述的封装体(100)，其中，所述封装体(100)包括至少部分地包封所述至少一个部件(104)、所述载体(102)、电连接所述至少一个部件(104)的导电连接元件(110)和所述夹(106)中的至少一个的包封材料(112)。
5.根据权利要求4所述的封装体(100)，其中，所述夹(106)的表面部分相对于所述包封材料(112)暴露。
6.根据权利要求1至5中任一项所述的封装体(100)，其中，所述封装体(100)包括安装在所述夹(106)的顶部上的另外的部件(118)、特别是无源部件、更特别是电感器部件。
7.根据权利要求5和6所述的封装体(100)，其中，所述另外的部件(118)安装在所述夹(106)的相对于所述包封材料(112)暴露的表面部分上。
8.根据权利要求1至7中任一项所述的封装体(100)，其中，所述封装体(100)包括安装在所述载体(102)上的金属块(114)。
9.根据权利要求7和8所述的封装体(100)，其中，所述另外的部件(118)安装在所述金属块(114)的相对于所述包封材料(112)暴露的表面部分上。
10.根据权利要求1至9中任一项所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
所述至少一个部件(104)包括第一功率部件(104b)、第二功率部件(104c)和驱动器部件(104a)；
所述至少一个部件(104)包括至少一个无源部件(104d)。
11.根据权利要求1至10中任一项所述的封装体(100)，其中，所述至少一个部件(104)中的所述至少一个的所述至少一部分和/或电连接所述至少一个部件(104)的所述导电连接元件(110)的至少一部分垂直地突出到所述通孔(108)中、特别是垂直地突出到所述通孔(108)上方。
12.根据权利要求1至11中任一项所述的封装体(100)，其中，电连接所述至少一个部件(104)的导电连接元件(110)包括由至少一个连接导线和至少一个另外的夹组成的组中的至少一个。
13.根据权利要求1至12中任一项所述的封装体(100)，其中，导电连接元件(110)将所述至少一个部件(104)中的至少一个与所述载体(102) 和/或与所述至少一个部件(104)中的另一个电连接。
14.根据权利要求1至13中任一项所述的封装体(100)，其中，所述夹(106)空间上在所述至少一个部件(104)中的至少一个的整个区域之上延伸。
15.根据权利要求1至14中任一项所述的封装体(100)，其中，所述夹(106)包括容纳所述至少一个部件(104)中的至少一个的至少一部分的至少一个侧向凹部(116)，所述侧向凹部特别是延伸到所述夹(106)的边缘和/或拐角中。
16.根据权利要求1至15中任一项所述的封装体(100)，其中，所述夹(106)包括至少一个另外的通孔。
17.根据权利要求1至16中任一项所述的封装体(100)，其中，所述至少一个部件(104)中的至少一个是裸片。
18.根据权利要求1至17中任一项所述的封装体(100)，其中，电连接所述至少一个部件(104)的导电连接元件(110)的至少一部分至少部分地定位在所述通孔(108)内。
19.一种电子装置(130)，包括：
·根据权利要求1至18中任一项所述的封装体(100)；以及
·安装基座(132)，所述封装体(100)安装在所述安装基座(132)上。
20.一种制造封装体(100)的方法，其中，所述方法包括：
·将至少一个部件(104)安装在载体(102)上；
·将具有通孔(108)的夹(106)布置在所述载体(102)上方；以及
·将所述至少一个部件(104)中的至少一个的至少一部分至少部分地定位在实施通孔(108)内。
CN202210123760.6A 2021-02-10 2022-02-10 具有包含容纳与部件相关的结构的通孔的夹的封装体 Pending CN114914209A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021103050.1 2021-02-10
DE102021103050.1A DE102021103050A1 (de) 2021-02-10 2021-02-10 Package mit einem Clip mit einem Durchgangsloch zur Aufnahme einer bauteilbezogenen Struktur

Publications (1)

Publication Number Publication Date
CN114914209A true CN114914209A (zh) 2022-08-16

Family

ID=82493754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210123760.6A Pending CN114914209A (zh) 2021-02-10 2022-02-10 具有包含容纳与部件相关的结构的通孔的夹的封装体

Country Status (2)

Country Link
CN (1) CN114914209A (zh)
DE (1) DE102021103050A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1900022B1 (en) 2005-07-01 2015-10-07 Vishay-Siliconix Complete power management system implemented in a single surface mount package
US20140001480A1 (en) 2012-07-02 2014-01-02 Infineon Technologies Ag Lead Frame Packages and Methods of Formation Thereof
EP3389090A1 (en) 2017-04-11 2018-10-17 ABB Schweiz AG Power electronics module

Also Published As

Publication number Publication date
US20220254696A1 (en) 2022-08-11
DE102021103050A1 (de) 2022-08-11

Similar Documents

Publication Publication Date Title
US9159720B2 (en) Semiconductor module with a semiconductor chip and a passive component and method for producing the same
JP5290963B2 (ja) 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
KR100566046B1 (ko) 파워 반도체장치
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
US11908760B2 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
US10964642B2 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
CN112368830A (zh) 电力组件、功率模块、用于制造功率模块和电力组件的方法
US20070145576A1 (en) Power Semiconductor Circuit And Method Of Manufacturing A Power Semiconductor Circuit
JPH08306856A (ja) マルチチップ・パッケージの作成方法
EP3852138B1 (en) An electronic module comprising a semiconductor package connected to a fluid heatsink
US12027436B2 (en) Package with clip having through hole accommodating component-related structure
US20220254696A1 (en) Package with clip having through hole accommodating component-related structure
CN115642151A (zh) 具有至无源器件的低寄生连接的半导体封装
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
US20220377901A1 (en) Electronic device with castellated board
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
US20220102299A1 (en) Package with pad having open notch
US11756859B2 (en) Package with clip and connector above electronic components
US11862582B2 (en) Package with elevated lead and structure extending vertically from encapsulant bottom
CN219917172U (zh) 电子器件和功率电子模块
EP4310906A1 (en) Semiconductor package and method
US20220173023A1 (en) Package with load terminals on which coupled power component and logic component are mounted

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination