JP4016384B2 - パワーモジュールおよびこれを用いたモータ制御装置 - Google Patents

パワーモジュールおよびこれを用いたモータ制御装置 Download PDF

Info

Publication number
JP4016384B2
JP4016384B2 JP2002176367A JP2002176367A JP4016384B2 JP 4016384 B2 JP4016384 B2 JP 4016384B2 JP 2002176367 A JP2002176367 A JP 2002176367A JP 2002176367 A JP2002176367 A JP 2002176367A JP 4016384 B2 JP4016384 B2 JP 4016384B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal wiring
power module
lower arm
arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002176367A
Other languages
English (en)
Other versions
JP2004022844A (ja
JP2004022844A5 (ja
Inventor
国浩 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2002176367A priority Critical patent/JP4016384B2/ja
Publication of JP2004022844A publication Critical patent/JP2004022844A/ja
Publication of JP2004022844A5 publication Critical patent/JP2004022844A5/ja
Application granted granted Critical
Publication of JP4016384B2 publication Critical patent/JP4016384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、パワーエレクトロニクスの分野に関し、特にモータドライブ用インバータやサーボパックに使用する半導体チップと、還流ダイオードとを内蔵したパワーモジュールに関するものである。
【0002】
【従来の技術】
従来のパワーモジュールにおいては、6つの半導体チップ及び6つの還流ダイオードを内蔵し、特にIGBTチップを内蔵したIGBTモジュールと呼ばれるものや、前記IGBTモジュールにゲートドライブ回路や保護回路を付加しインテリジェント化させたインテリジェントパワーモジュールが一般的である。以下、例としてIGBTモジュールを図を用いて簡単に説明する。
【0003】
図2は従来のIGBTモジュールの内部構造図である。図2において、(a)はIGBTモジュールの上面図、(b) はIGBTモジュール (a)の等価回路、(c)はIGBTモジュール(a)のA−A’における断面図、(d)はパッケージの側面図である。また、図2(d)に示すパッケージの中に図2(a)のIGBTモジュールが内蔵されるものとする。
【0004】
図2において、101は半導体チップ(IGBTチップ)、111は半導体チップに付属する還流ダイオード、203はセラミック基板、301は出力端子用金属配線(例えば銅配線)、311は上アームゲート信号用金属配線(例えば銅配線)、312は下アーム用ゲート信号用金属配線(例えば銅配線)、321はP側端子用金属配線(例えば銅配線)、322はN側端子用金属配線(例えば銅配線)、341は配線と半導体チップ冷却を兼ねた銅ヒートシンク、351はU相分の上下アーム、352はV相分の上下アーム、353はW相分の上下アーム、401ははんだ層、403はアルミワイヤである。これらの回路のパッケージについて説明する。501はパッケージ(例えばエポキシ系樹脂)、503は放熱板、504は外部端子(例えば銅配線)である。これらを以下に示すように構成する。
【0005】
図2(c)の半導体チップ101と半導体チップに付属する還流ダイオード111とを各種の金属配線(301、311、312、321、322など)及びアルミワイヤ403を用いて、図2(b)の等価回路としたものが図2(a)である。また、図2(c)に示すように、半導体チップ101ははんだ層401を介して銅ヒートシンク341にダイボンディングされる。銅ヒートシンク341ははんだ層401を介してセラミック基板203に接続され、セラミック基板203は放熱板(銅ベース)503へはんだ付けされる。この放熱板へのはんだ付けの際に、セラミック基板に銅もしくはアルミをロウ付けしておく。また、これらはエポキシ樹脂などによりモジュールとしてパッケージされる。パッケージ内部の空間には、冷却及び絶縁のためにシリコン樹脂やエポキシ樹脂が充填される。
【0006】
このIGBTモジュールがモータドライブ用インバータやサーボパックに使用される際は、セラミック基板により絶縁されているため、そのまま冷却用ヒートシンクにネジ止めされる。
【0007】
動作としては、ゲート信号がゲート信号用金属配線311及び312に入力され、それにより半導体チップ101がスイッチングし、出力用金属配線301において任意の周波数の交流電圧を得ることができる。
【0008】
また、半導体チップの冷却を高効率化したパワー半導体モジュールが提案されている(特開平11−121691号公報)。
【0009】
図3はそのパワー半導体モジュールの構成を示す簡略図である。図3において、131はパワー半導体モジュール、132はサブモジュール、101は半導体チップ、401ははんだ層、361はメタライズ領域(配線)、203はセラミック基板、505はヒートシンク(505aは冷却体、505Bは冷却構造)、506はハウジング、507は窪み、508は冷却媒体、509はシールである。以上の構成において、一つの半導体チップ101、セラミック基板203、ヒートシンク505から構成されるヒートシンクが一体化されたサブモジュール132を組み合わせ、前述のIGBTモジュールと同様な回路を組み、パワー半導体モジュール131としている。また、前記半導体パワーモジュールは、冷却効率を高めるために冷却媒体508を使用する例もあげられている。また、パワー半導体モジュールとしての機能は、前述したIGBTモジュールと同等であり、全体をパッケージングしているため冷却用のヒートシンクを外部に装着する場合もネジ止めされる。
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来の技術において、図2(a)のIGBTモジュールを構成する半導体チップ101やそれらに付属する還流用ダイオード111は、金属配線301、311及び312やアルミワイヤ403を用いてセラミック基板上で平面的に回路を構成しているので、セラミック基板のスペースは各半導体チップの実装スペースの合計分を必要とし、半導体チップの発熱の問題から実装スペースを縮小できないため、モジュールとして平面的な実装スペースが大きいという問題があった。
【0011】
また、他のパワー半導体モジュールにおいては、半導体チップ冷却用のヒートシンクを一体化したサブモジュールを製作し、そのサブモジュールを組み合わせて半導体モジュールとする構成となっているが、モータドライブ用インバータやサーボパックに使用する際は、冷却用ヒートシンクが必要となり、モータドライブ用インバータやサーボパックとしてはさほど小型化できず、また、冷却媒体を使用した場合にシーリング、組立工数の増加などコストアップにつながる要因が多いという問題点があった。
【0012】
そこで、本発明の目的は、パワーモジュールの小型化であり、フィン状ヒートシンクや冷却媒体なしに小型化できる構造のパワーモジュールを提供するものである。
【0013】
【課題を解決するための手段】
請求項1記載のパワーモジュールは、セラミック基板と、
前記セラミック基板上に設けられ半導体チップと還流ダイオードとで構成した上アームと、前記セラミック基板上に設けられ半導体チップと還流ダイオードとで構成した下アームとからなる上下アームをU相、V相、W相の3相分備えた回路と、
前記上アームと下アームとの接続部から出力を取り出す出力端子用金属配線、前記上下アームの各半導体チップにゲート信号を送る上アームゲート信号用金属配線と下アーム用ゲート信号用金属配線、前記上アームのP側端子を共通化するP側端子用金属配線、前記下アームのN側端子を共通化するN側端子用金属配線とを備えたモータドライブ用パワーモジュールにおいて、
前記セラミック基板は、前記上アームを一方の面に設けた上アーム用セラミック両面基板と、前記上アーム用セラミック両面基板の他方の面側に、前記下アームを設けた下アーム用セラッミク基板との2枚を積層した構成とし、
前記上アームと下アームとを接続する出力端子用金属配線が前記上アーム用セラミック両面基板に設けられたスルーホールにより接続されているものである。
請求項1記載のパワーモジュールによれば、パワーモジュールにおける半導体チップの実装面積を約半分にすることができる。
【0014】
請求項2記載の発明は、請求項1に記載のモータドライブ用パワーモジュールを用いて構成されたモータ制御装置である。
請求項2記載の発明によれば、モータ制御装置を小型化できる。
【0015】
【発明の実施の形態】
以下、本発明の実施例を図に基づいて説明する。
【0016】
図1は本発明の実施形態を示す。図1において、(a)はパワーモジュールの上面図、(b)はパワーモジュール(a)の等価回路、(c)はパワーモジュール(a)のA−A’における断面図、(d)はパッケージの側面図、(e)はパッケージの上面図、(f)はパッケージ(d)のB−B’における断面図である。また、図1(d)、(e)に示すパッケージの中に、図1(a)のパワーモジュールが内蔵されるものとする。図1において、101は半導体チップ(IGBTチップ)、111は半導体チップに付属する還流ダイオード、201は上アーム用セラミック両面基板、202は下アーム用セラッミク基板、301は出力端子用金属配線(例えば銅配線)、311は上アームゲート信号用金属配線、312は下アーム用ゲート信号用金属配線、321はP側端子用金属配線(例えば銅ブスバ)、322はN側端子用金属配線(例えば、銅配線)、331はセラミック基板のスルーホール、341は配線と半導体チップ冷却を兼ねた銅ヒートシンク、351はU相分の上下アーム、352はV相分の上下アーム、353はW相分の上下アーム、401ははんだ層、402ははんだボール、501はパッケージ(例えばエポキシ系樹脂)、502は高熱伝導絶縁シート、503は放熱板、504は外部端子(例えば銅配線)である。これらを以下に示すように構成する。ここでは、P側端子用金属配線321に接続される半導体チップを上アーム半導体チップ、N側端子用金属配線に接続される半導体チップを下アーム半導体チップとする。
上アーム用セラミック両面基板201には、図1(b)の等価回路の出力端子用金属配線301及び上アームゲート信号用金属配線311に相当する配線が、3相インバータ回路における上アームを構成するために3相分形成されている。同様に下アーム用セラッミク基板202には、N側端子用金属配線322及びは下アーム用ゲート信号用金属配線312に相当する配線が3相インバータ回路における下アームを構成するために3相分形成されている。
【0017】
図1(c)に示すように、セラミック基板201には、上アーム半導体チップ101がはんだボール402を介して接続される。図1(b)の等価回路のP端子に相当する銅配線321に、上アーム半導体チップ101がはんだ層401を介してダイボンディングされる。セラミック基板201には、図1(b)の等価回路の出力端子用金属配線301及び上アームゲート信号用金属配線311に相当する配線に接続するようにスルーホール331が設けられており、これを介して上アームと下アームが接続され、さらに下アーム半導体チップ101がはんだ層401を介してセラミック基板201にダイボンディングされる。さらに、下アーム半導体チップ101からはんだボール402を介してセラミック基板202へ接続される。ここでも、セラッミク基板202には、図1(b)の等価回路のN側端子用金属配線322及び下アーム用ゲート信号用金属配線312に相当する配線が形成されている。また、上下アーム半導体チップに付属する還流ダイオード111は、上アーム半導体チップ及び下アーム半導体チップとの高さ調整及び冷却のために銅ヒートシンク341を有する。また、上アームに付属する還流ダイオード111はP端子用金属配線321と、そして下アームに付属する還流ダイオード111はセラミック基板202と、それぞれはんだ層401を介して接続される。
これにより、半導体チップ101と還流ダイオード111は、図1(b)の等価回路の半導体チップ101と還流ダイオード111のように接続されることになる。この構造を1アームとし、U相分の上下アーム351とする。同様の構造でV及びW相分の上下アームを構成すると、図1(b)の等価回路となる。
【0018】
また、本発明によるパワーモジュールはパッケージ501によってパッケージングされる。パッケージ501はエポキシ系樹脂で構成される。また、パッケージ501はハウジング構造とし、内部にシリコーン樹脂を充填することにより、絶縁と放熱を兼ねることが望ましい。このとき、本発明のパワーモジュールのパッケージの厚みとしては、ワイヤボンディングのループの高さを必要としないため、従来と同等もしくはそれ以下となる。また、上アーム半導体チップ101及び下アーム半導体チップ101の放熱のため、パッケージ501の外側に放熱板503が装着される。図1(d)に示すように、放熱板503は上下アーム半導体チップ101をサンドイッチするように装着される。放熱板503の装着の際は、上アーム半導体チップ101が接続されているP端子用金属配線321とは、高熱伝導を有する絶縁シート502を介して接続される。つまり、パッケージ501はP端子用金属配線321の部分だけむき出し、もしくは薄い樹脂で構成されることになる。
【0019】
また、下アーム半導体チップ101が接続されているセラミック基板202と放熱板503の接続は、セラミック基板202にロウづけされた銅にはんだ付けされるかもしくは直接ロウ付けされる。また、放熱板503はコの字型の一体構造のものが望ましい。また、パッケージ外部への端子の取り出しには外部端子504を使用する。外部端子504は図1(b)の等価回路の端子数だけ取り出される。例えば等価回路中では、301、311、312のU、V、W相分が当てはまる。また、外部端子504と基板上の配線301、311、312などとの接続は、はんだによる接続が望ましい。例えば、図1(f)に示すように、出力用端子301を例として説明する。外部端子504は基板上の配線(ここでは、301)とはんだ層401を介して接続される。また、外部端子のパッケージ外部への取り出しは、図1(e)に示すようにパッケージ側面から取り出し、L字型に曲げて取り出す構成とする例を示す。その際、外部端子は小型化のため一般的なピン端子によるものが望ましいが、これ以外に種々の取り出し方法や取り出し位置としてもよい。
【0020】
このように、セラミック基板を2枚使用し、そのセラッミック基板に半導体チップをはんだボール及びダイボンディングにより立体的に接続し、パワーモジュールを形成する。
【0021】
この実施形態によれば、モジュール内部で半導体チップが立体的な3次元構造をとるため、従来のパワーモジュールと比較して実装面積を約半分にできる。また、放熱板が半導体チップの上下に配置されるため、放熱が上下方向に分散され、半導体チップの温度を従来のパワーモジュールと同等もしくはそれ以下の温度にすることが可能である。
【0022】
また、半導体チップへの接続は従来のアルミワイヤから、断面積が大きく接続距離が短いはんだボールを使用していることも放熱効果を上げる重要な要因となる。このとき、使用する半導体チップははんだボールにより立体的に接続されるが、はんだボール以外にマイクロ接続可能な接続方法が適用可能である。
【0023】
また、モータドライブ用インバータやサーボパック用のヒートシンクへの実装は、パワーモジュールが完全に絶縁されているため、従来通りネジ止めで行うことができ、そのときの熱容量を基本的に変える必要はない。つまり、モータドライブ用インバータやサーボパックに使用する際は、単純にはパワーモジュールが縮小した分の小型化が可能となる。
【0024】
これらの構成のパワーモジュールに、ゲート信号用金属配線を介してゲート信号を入力することで、従来のパワーモジュールと同様の動作が可能となる。
【0025】
本発明の実施形態によれば、2枚のセラッミク基板を立体的に接続することで実装スペースを約1/2に縮小できる。これにより、モータドライブ用インバータやサーボパックに使用する際のヒートシンクの容量及びパワーモジュールのヒートシンクへの実装方法を従来と変えることなく使用することができる。さらに、半導体チップへの接続面積が従来のワイヤボンディングによる接続よりも増加しているため、放熱の面でも有利である。
【0026】
なお、本発明によるパワーモジュールは、ゲートドライブ回路や保護回路を付加しインテリジェント化させたインテリジェントパワーモジュールとしてもよい。
【0027】
【発明の効果】
以上述べたように、請求項1記載のパワーモジュールによれば、モジュール内部で半導体チップが立体的な3次元構造をとるため、従来のパワーモジュールと比較して実装面積を約半分にできる。また、パワーモジュールが絶縁されているため、ヒートシンクへの実装方法を従来と変えることなく使用することができる。
【0028】
さらに、半導体チップへの接続面積が従来のワイヤボンディングによる接続よりも増加しているため、放熱の面でも有利である。つまり、モータドライブ用インバータやサーボパックの小型化が可能となる。
【0029】
請求項2記載のパワーモジュールによれば、そのパッケージングにおいて、半導体チップの放熱板をパワーモジュールの側面から見て上下方向に実装するため、半導体チップ温度を従来と同等もしくはそれ以下にすることが可能で、モータドライブ用インバータやサーボパックを小型化できる。また、モータドライブ用インバータやサーボパックに使用する際のヒートシンクの容量を従来と変えることなく使用することができる。つまり、モータドライブ用インバータやサーボパックの小型化が可能となる。
【図面の簡単な説明】
【図1】本発明におけるパワーモジュールの構成図である。
【図2】従来のIGBTモジュールの構成図である。
【図3】従来の他のパワーモジュールの構成図である。
【符号の説明】
101 半導体チップ
111 還流ダイオード
131 パワー半導体モジュール
132 サブモジュール
201 上アーム用セラミック両面基板
202 下アーム用セラミック基板
203 セラミック基板
301 出力端子用金属配線
311 上アームゲート信号用金属配線
312 下アーム用ゲート信号用金属配線
321 P側端子用金属配線
322 N側端子用金属配線
331 スルーホール
341 銅ヒートシンク
351 U相分の上下アーム
352 V相分の上下アーム
353 W相分の上下アーム
361 メタライズ領域
401 はんだ層
402 はんだボール
403 アルミワイヤ
501 パッケージ
502 高熱伝導絶縁シート
503 放熱板
504 外部端子
505 ヒートシンク(505Aは冷却体、505Bは冷却構造)
506 ハウジング
507 窪み
508 冷却媒体
509 シール

Claims (2)

  1. セラミック基板と、
    前記セラミック基板上に設けられ半導体チップと還流ダイオードとで構成した上アームと、前記セラミック基板上に設けられ半導体チップと還流ダイオードとで構成した下アームとからなる上下アームを、U相、V相、W相の3相分備えた回路と、
    前記上アームと下アームとの接続部から出力を取り出す出力端子用金属配線、前記上下アームの各半導体チップにゲート信号を送る上アームゲート信号用金属配線と下アーム用ゲート信号用金属配線、前記上アームのP側端子用金属配線、前記下アームのN側端子用金属配線とを備えたモータドライブ用パワーモジュールにおいて、
    前記セラミック基板は、前記上アームを一方の面に設けた上アーム用セラミック両面基板と、前記上アーム用セラミック両面基板の他方の面側に、前記下アームを設けた下アーム用セラッミク基板との2枚を積層した構成とし、
    前記上アームと下アームとを接続する出力端子用金属配線が、前記上アーム用セラミック両面基板に設けられたスルーホールにより接続されていることを特徴とするモータドライブ用パワーモジュール。
  2. 請求項1記載のモータドライブ用パワーモジュールを用いて構成されたことを特徴とするモータ制御装置。
JP2002176367A 2002-06-17 2002-06-17 パワーモジュールおよびこれを用いたモータ制御装置 Expired - Fee Related JP4016384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002176367A JP4016384B2 (ja) 2002-06-17 2002-06-17 パワーモジュールおよびこれを用いたモータ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002176367A JP4016384B2 (ja) 2002-06-17 2002-06-17 パワーモジュールおよびこれを用いたモータ制御装置

Publications (3)

Publication Number Publication Date
JP2004022844A JP2004022844A (ja) 2004-01-22
JP2004022844A5 JP2004022844A5 (ja) 2005-10-06
JP4016384B2 true JP4016384B2 (ja) 2007-12-05

Family

ID=31174726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002176367A Expired - Fee Related JP4016384B2 (ja) 2002-06-17 2002-06-17 パワーモジュールおよびこれを用いたモータ制御装置

Country Status (1)

Country Link
JP (1) JP4016384B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004032371A1 (de) 2004-06-30 2006-01-26 Robert Bosch Gmbh Elektronische Schaltungseinheit
JP4583191B2 (ja) 2005-01-28 2010-11-17 三菱電機株式会社 回転電機
US7554188B2 (en) * 2006-04-13 2009-06-30 International Rectifier Corporation Low inductance bond-wireless co-package for high power density devices, especially for IGBTs and diodes
DE112009000447B4 (de) 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2009150875A1 (ja) * 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
CN102906874B (zh) 2010-05-21 2015-11-25 三菱电机株式会社 功率半导体模块
KR101343199B1 (ko) 2011-12-07 2013-12-19 삼성전기주식회사 반도체 패키지
JPWO2015005181A1 (ja) * 2013-07-08 2017-03-02 株式会社村田製作所 電力変換部品
JP6417947B2 (ja) * 2015-01-09 2018-11-07 株式会社デンソー 三相インバータ回路の実装構造
JP6497286B2 (ja) 2015-09-18 2019-04-10 株式会社デンソー 半導体モジュール
JP6972686B2 (ja) 2017-06-15 2021-11-24 株式会社ジェイテクト 半導体装置
WO2018235484A1 (ja) * 2017-06-21 2018-12-27 住友電気工業株式会社 電子回路装置

Also Published As

Publication number Publication date
JP2004022844A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
US7045884B2 (en) Semiconductor device package
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US10636732B2 (en) Power module based on multi-layer circuit board
US5767573A (en) Semiconductor device
US8115294B2 (en) Multichip module with improved system carrier
US8796831B2 (en) Complex semiconductor packages and methods of fabricating the same
US11823996B2 (en) Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US9468087B1 (en) Power module with improved cooling and method for making
JP2000164800A (ja) 半導体モジュール
JP3643525B2 (ja) インバータ装置
JP4016384B2 (ja) パワーモジュールおよびこれを用いたモータ制御装置
WO2005119896A1 (ja) インバータ装置
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
CN116325135A (zh) 半导体封装、半导体装置以及电力变换装置
US20240194566A1 (en) An electronic module including a semiconductor package disposed on an interposer layer
CN113903728A (zh) 功率半导体模块
JP7428019B2 (ja) 半導体モジュール
JP6891904B2 (ja) 半導体モジュール、電気自動車およびパワーコントロールユニット
US20220352137A1 (en) High power density 3d semiconductor module packaging
JP2010225952A (ja) 半導体モジュール
US20210175149A1 (en) Thermally conductive electronic packaging
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2003133514A (ja) パワーモジュール
KR102484544B1 (ko) 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
US20230335460A1 (en) Semiconductor module

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees