JP6497286B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6497286B2
JP6497286B2 JP2015185802A JP2015185802A JP6497286B2 JP 6497286 B2 JP6497286 B2 JP 6497286B2 JP 2015185802 A JP2015185802 A JP 2015185802A JP 2015185802 A JP2015185802 A JP 2015185802A JP 6497286 B2 JP6497286 B2 JP 6497286B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
semiconductor
pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015185802A
Other languages
English (en)
Other versions
JP2017059778A (ja
Inventor
晃弘 山口
晃弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015185802A priority Critical patent/JP6497286B2/ja
Priority to PCT/JP2016/074729 priority patent/WO2017047345A1/ja
Priority to US15/748,210 priority patent/US10283488B2/en
Publication of JP2017059778A publication Critical patent/JP2017059778A/ja
Application granted granted Critical
Publication of JP6497286B2 publication Critical patent/JP6497286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15333—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Description

本発明は、横型構造の半導体素子を備える半導体モジュールに関するものである。
三相交流モータ等の駆動を行うインバータ回路では、上下アームのスイッチング素子および整流素子等を備える半導体モジュールが用いられている。スイッチング素子としては、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が用いられ、整流素子としては、例えばＦＷＤ（フライホイールダイオード）素子が用いられる。
インバータ回路では、上下アームのスイッチング素子のオン、オフを切り替えることによりモータが備える複数のコイルに流す電流の向きを制御し、モータを駆動する。このオン、オフの切り替えの際、配線等が構成する寄生インダクタンスにより、サージ電圧が発生する。特に半導体モジュールに大電流が流れる場合、このサージ電圧により、半導体モジュールが備える各素子が破壊されるおそれがある。
これに対し、半導体モジュールにコンデンサを設置することによりサージ電圧を抑制する方法が提案されている。しかし、コンデンサの設置に伴い新たな配線が必要となるため、コンデンサを接続するための配線と、他の配線とで新たに寄生インダクタンスが構成される。
これらの配線のループ面積はコンデンサの位置に応じて変化するため、コンデンサの位置により、この寄生インダクタンスが大きくなる場合がある。この場合、寄生インダクタンスの増加によりサージ電圧が大きくなるため、サージ電圧を十分に低減できない。
そこで、例えば特許文献１に記載の半導体モジュールでは、金属製のミドルサイド板の表面に上下アームの半導体素子と絶縁部材とを配置し、絶縁部材の上に導電板を配置し、導電板の上にコンデンサを配置している。そして、上アームの半導体素子の上に金属製のハイサイド板を配置し、下アームの半導体素子の上に金属製のローサイド板を配置し、ハイサイド板とローサイド板とを、導電板およびコンデンサにより接続している。
このような構成では、導電板に流れる電流と、ミドルサイド板に流れる電流とが互いに逆向きになるため、導電板に流れる電流により発生する磁界と、ミドルサイド板に流れる電流により発生する磁界とが互いに打ち消し合う。これにより、実効インダクタンスを低減し、サージ電圧を抑制することができる。
特開２０１０−２０５９６０号公報
しかしながら、特許文献１に記載の半導体モジュールは、ＩＧＢＴ素子やＳｉＣ素子等の縦型構造の半導体素子には適用できるものの、次世代デバイスとして期待されるＧａＮ等の横型構造の半導体素子には適用できない。
ＧａＮは高速スイッチング性能を有するため、ＧａＮを用いた半導体モジュールではサージ電圧が大きくなりやすい。また、ＧａＮはアバランシェ耐量が小さいため、サージ電圧により破壊されやすい。そのため、ＧａＮを用いた半導体モジュールでは、インダクタンスを低減し、サージ電圧を抑制することが重要である。
本発明は上記点に鑑みて、横型構造の半導体素子を備える半導体モジュールにおいて、サージ電圧を抑制することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、絶縁層（１１）を備えるとともに、絶縁層の表面と裏面とを接続する接続部（１２、１３）が形成された基板（１０）と、基板の表面に形成された配線パターンである第１パターン（２０）と、基板の裏面に形成された配線パターンである第２パターン（３０）と、基板の表面側に配置されるとともに、横型構造の第１スイッチング素子（５１、７１、９１）を備える第１半導体素子（５０、７０、９０）と、基板の裏面側に配置されるとともに、横型構造の第２スイッチング素子（６１、８１、１０１）を備える第２半導体素子（６０、８０、１００）と、コンデンサ（４０）と、を備え、第１スイッチング素子は、第１ドレイン電極（５１ｄ）および第１ソース電極（５１ｆ）を備え、第２スイッチング素子は、第２ドレイン電極（６１ｄ）および第２ソース電極（６１ｆ）を備え、第１パターン、第２パターン、および接続部は、第１半導体素子、第２半導体素子、およびコンデンサを電気的に接続するループ経路（Ｐａ１）を構成し、第１ソース電極は第２ドレイン電極に接続され、第１ドレイン電極はコンデンサを通して第２ソース電極に接続され、ループ経路において、第１パターンおよび第１半導体素子が構成する経路と、第２パターンおよび第２半導体素子が構成する経路とは、基板を挟んで対向しており、かつ、互いに逆の向きに電流を流し、ループ経路は、第１パターン、第２パターン、接続部、第１半導体素子、第２半導体素子、コンデンサのみを通る経路とされており、基板は、絶縁層を複数備え、複数の絶縁層が配線層（１４）を介して積層された多層基板とされ、絶縁層および配線層により、第１半導体素子および第２半導体素子を制御するための制御回路（５）が構成されており、基板のうち第１半導体素子および第２半導体素子が配置される部分の配線層の数は、制御回路を構成する部分の配線層の数以下とされていることを特徴としている。
これによれば、第１パターンおよび第１半導体素子が構成する経路と、第２パターンおよび第２半導体素子が構成する経路とが基板を挟んで対向しており、かつ、これらの２つの経路において互いに逆の向きに電流が流れる。したがって、２つの経路それぞれを流れる電流により発生する磁界が互いに打ち消し合い、実効インダクタンスが小さくなるため、横型構造の半導体素子を備える半導体モジュールにおいて、サージ電圧を抑制することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第１実施形態にかかる半導体モジュールが適用されるインバータ回路の回路図である。 第１実施形態にかかる半導体モジュールの斜視図である。 第１実施形態にかかる半導体モジュールの上面図である。 図３のIV矢視図である。 第１実施形態にかかる半導体モジュールの底面図である。 半導体素子の断面図である。 図６のVII矢視図である。 図４に相当する図であって、第２実施形態にかかる半導体モジュールを示した図である。 図４に相当する図であって、第３実施形態にかかる半導体モジュールを示した図である。 図４に相当する図であって、第４実施形態にかかる半導体モジュールを示した図である。 第５実施形態にかかる半導体モジュールの分解斜視図である。 第５実施形態にかかる半導体モジュールの斜視図である。 第５実施形態にかかる半導体モジュールの上面図である。 図１３のXIV矢視図である。 図１３のXV矢視図である。 図１３のXVI−XVI線における断面図である。 熱交換器の斜視図である。 基板の断面図である。 基板の断面図である。 他の実施形態にかかる半導体モジュールの回路図である。 他の実施形態にかかる半導体モジュールが適用されるインバータ回路の回路図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。ここでは、本実施形態にかかる半導体モジュール１を、車両用の三相交流モータなどの駆動を行うインバータ回路に適用した例について説明する。
まず、図１を参照して、半導体モジュール１が備えられるインバータ回路の構成について説明する。図１に示すように、インバータ回路は、電源２に基づいて三相交流モータなどの負荷３を駆動するためのものである。電源２は、後述する第１半導体素子５０、７０、９０、第２半導体素子６０、８０、１００に電力を供給する直流電源である。
インバータ回路には平滑コンデンサ４が並列接続されており、スイッチング時のリプルの低減やノイズの影響を抑制して一定な電源電圧が形成できるようにしてある。また、インバータ回路には後述する第１半導体素子５０、７０、９０および第２半導体素子６０、８０、１００を制御するための制御回路５が接続されており、制御回路５により後述するトランジスタ５１〜１０１のスイッチングが行われる。
インバータ回路は、直列接続した上下アームの半導体素子が三相分並列接続された構成とされる。上アーム（ハイサイド）の３つの半導体素子をそれぞれ第１半導体素子５０、７０、９０とし、下アーム（ローサイド）の３つの半導体素子をそれぞれ第２半導体素子６０、８０、１００とする。
インバータ回路では、第１半導体素子５０、７０、９０と第２半導体素子６０、８０、１００との各中間電位を負荷３となる三相交流モータのＵ相、Ｖ相、Ｗ相の各相に順番に入れ替えながら印加する。
具体的には、第１半導体素子５０、７０、９０、第２半導体素子６０、８０、１００は、それぞれ、ＧａＮ等で構成される横型構造のスイッチング素子であるトランジスタ５１、７１、９１、６１、８１、１０１を備えている。トランジスタ５１〜１０１は、それぞれ、ゲート電極が制御回路５に接続されており、制御回路５からの信号に基づいてオン、オフが切り替えられる。
なお、トランジスタ５１〜１０１は、ローレベルのゲート電圧が印加され、オフ状態とされている場合にも、ソース電極からドレイン電極へは電流を流す。
なお、後述する図６、図７に示すように、トランジスタ５１のドレイン電極、ゲート電極、ソース電極を、それぞれ、ドレイン電極５１ｄ、ゲート電極５１ｅ、ソース電極５１ｆとする。また、トランジスタ６１のドレイン電極、ゲート電極、ソース電極を、それぞれ、ドレイン電極６１ｄ、ゲート電極６１ｅ、ソース電極６１ｆとする。また、図７に示すように、トランジスタ５１、６１のＳＳ電極をそれぞれＳＳ電極５１ｇ、６１ｇとする。なお、図６では、ＳＳ電極５１ｇ、６１ｇの図示を省略している。
図１に示すインバータ回路では、トランジスタ５１〜１０１をオンオフ制御することで、三相交流モータに対して周期の異なる三相の交流電流を供給する。これにより、三相交流モータの駆動を可能としている。
トランジスタ５１、７１、９１は、それぞれ、本発明の第１スイッチング素子に相当する。また、トランジスタ６１、８１、１０１は、それぞれ、本発明の第２スイッチング素子に相当する。
本実施形態では、第１半導体素子５０が形成された半導体チップと、第２半導体素子６０が形成された半導体チップとをモジュール化して一体化している。つまり、２つのアームを一体化した２ｉｎ１構造の半導体モジュール１を用いてインバータ回路を構成している。なお、本実施形態では、第１半導体素子７０および第２半導体素子８０を備え、三相交流モータのＶ相に電圧を印加する半導体モジュールについても、半導体モジュール１と同様に構成されている。また、第１半導体素子９０および第２半導体素子１００を備え、三相交流モータのＷ相に電圧を印加する半導体モジュールについても、半導体モジュール１と同様に構成されている。
続いて、半導体モジュール１の詳細構造について、図１〜図７を参照して説明する。図２に示す半導体モジュール１は、図３〜図５に示すように、基板１０と、第１パターン２０と、第２パターン３０と、コンデンサ４０と、第１半導体素子５０と、第２半導体素子６０とを備えている。図２〜図５に示すように、基板１０の表面側に配置されたコンデンサ４０および第１半導体素子５０と、基板１０の裏面側に配置された第２半導体素子６０とは、第１パターン２０、第２パターン３０および基板１０に形成されたビア１２、１３により接続されている。
図４に示すように、基板１０は、絶縁層１１によって構成されている。絶縁層１１は、例えば樹脂により構成される。基板１０には、絶縁層１１の表面と裏面とを接続するビアが形成されている。本実施形態では、基板１０には、複数のビア１２および複数のビア１３が形成されている。
複数のビア１２および複数のビア１３は、内部にＣｕ等の導電材料が埋め込まれた貫通ビアであり、本発明の接続部に相当する。複数のビア１２は、図１のインバータ回路において、第２半導体素子６０とコンデンサ４０との接続点に相当する部分に配置されており、後述するＮ配線２３とＮ配線３２とを接続している。複数のビア１３は、図１のインバータ回路において、第１半導体素子５０と第２半導体素子６０との接続点に相当する部分に配置されており、後述するＯ配線２２とＯ配線３１とを接続している。図３、図５に示すように、複数のビア１２および複数のビア１３は、それぞれ、基板１０の上面から見て、格子状に並んでいる。
基板１０の表面および裏面には、Ｃｕ等で構成された配線パターンが形成されている。基板１０の表面に形成された配線パターンを第１パターン２０とし、基板１０の裏面に形成された配線パターンを第２パターン３０とする。
図３に示すように、第１パターン２０は、Ｐ配線２１と、Ｏ配線２２と、Ｎ配線２３と、Ｇ配線２４と、ＳＳ配線２５とを備えている。
Ｐ配線２１は、コンデンサ４０と第１半導体素子５０とを接続する配線である。具体的には、Ｐ配線２１の両端部のうち一方の上面にはレジストが塗布されていない部分が存在し、この部分と、コンデンサ４０が備える２つの電極のうち一方とが、はんだにより接合されている。そして、Ｐ配線２１の両端部のうちコンデンサ４０とは反対側の端部は、トランジスタ５１のドレイン電極５１ｄに接続されている。また、図示しないが、Ｐ配線２１は、電源２、平滑コンデンサ４、第１半導体素子７０および第１半導体素子９０に接続されている。
Ｏ配線２２は、ビア１３と第１半導体素子５０とを接続する配線である。具体的には、図３に示すように、Ｏ配線２２はビア１３の一方の端部および周辺に形成され、ビア１３と電気的に接続されている。また、Ｏ配線２２はトランジスタ５１のソース電極５１ｆに接続されている。また、図示しないが、Ｏ配線２２は、負荷３に接続されている。
Ｎ配線２３は、ビア１２とコンデンサ４０とを接続する配線である。具体的には、図３に示すように、Ｎ配線２３は、ビア１２の一方の端部および周辺に形成され、ビア１２と電気的に接続されている。また、Ｎ配線２３の端部の上面にはレジストが塗布されていない部分が存在し、この部分と、コンデンサ４０が備える２つの電極のうちの一方とが、はんだにより接合されている。これにより、Ｐ配線２１とＮ配線２３とがコンデンサ４０を介して接続されている。Ｇ配線２４は、トランジスタ５１のゲート電極５１ｅと制御回路５とを接続する配線である。
ＳＳ配線２５は、ゲート駆動用に設けられた専用のソース配線であり、ＳＳ電極５１ｇを介して、ソース電極５１ｆと電気的に接続されている。ソース配線と比べ、ＳＳ配線２５は小さな電流が流れるようになっているため、ゲート−ソース間の駆動電圧にスイッチング時のノイズが乗りづらくなっている。なお、ソース電極５１ｆとＳＳ電極５１ｇとは、第１半導体素子５０の内部で電気的に接続されている。
図５に示すように、第２パターン３０は、Ｏ配線３１と、Ｎ配線３２と、Ｇ配線３３と、ＳＳ配線３４とを備えている。Ｏ配線３１は、ビア１３と第２半導体素子６０とを接続する配線である。具体的には、図５に示すように、Ｏ配線３１はビア１３のうちＯ配線２２とは反対側の端部と、ビア１３の周辺とに形成され、ビア１３と電気的に接続されている。また、Ｏ配線３１は、トランジスタ６１のドレイン電極６１ｄに接続されている。
Ｎ配線３２は、ビア１２と第２半導体素子６０とを接続する配線である。具体的には、図５に示すように、Ｎ配線３２はビア１２のうちＮ配線２３とは反対側の端部と、ビア１２の周辺とに形成され、ビア１２と電気的に接続されている。また、Ｎ配線３２は、トランジスタ６１のソース電極６１ｆに接続されている。また、図示しないが、Ｎ配線３２は、電源２、平滑コンデンサ４、第２半導体素子８０および第２半導体素子１００に接続されている。Ｇ配線３３は、トランジスタ６１のゲート電極６１ｅと制御回路５とを接続する配線である。
ＳＳ配線３４は、ゲート駆動用に設けられた専用のソース配線であり、ＳＳ電極６１ｇを介して、ソース電極６１ｆと電気的に接続されている。ソース配線と比べ、ＳＳ配線３４は小さな電流が流れるようになっているため、ゲート−ソース間の駆動電圧にスイッチング時のノイズが乗りづらくなっている。なお、ソース電極６１ｆとＳＳ電極６１ｇとは、第２半導体素子６０の内部で電気的に接続されている。
コンデンサ４０は、サージ電圧を低減するためのコンデンサである。図２〜図４に示すように、本実施形態では、コンデンサ４０は、基板１０の表面側に配置されている。また、前述したように、コンデンサ４０が備える２つの電極のうちの一方はＰ配線２１に接続され、他方はＮ配線２３に接続されている。本実施形態では、半導体モジュール１は、コンデンサ４０を複数備えており、複数のコンデンサ４０は、Ｐ配線２１とＮ配線２３との間で並列に接続されている。
基板１０の表面側には、上アーム（ハイサイド）の第１半導体素子５０が配置されている。前述したように、第１半導体素子５０は、トランジスタ５１を備えている。図６に示すように、トランジスタ５１は、横型構造の半導体素子であり、基板５１ａと、積層体５１ｂと、絶縁層５１ｃと、ドレイン電極５１ｄと、ゲート電極５１ｅと、ソース電極５１ｆとを備えている。また、図７に示すように、トランジスタ５１は、ＳＳ電極５１ｇを備えている。
なお、図６は半導体素子の断面図であるが、第１半導体素子５０および第２半導体素子６０は同じ断面形状であるため、図６を用いて第１半導体素子５０および第２半導体素子６０について説明する。
基板５１ａは、例えばＳｉ等で構成されており、本発明の第１基板に相当する。積層体５１ｂは、基板５１ａの上面に、図示しないバッファ層、ＧａＮ層、ＡｌＧａＮ層を順に積層することにより形成されており、本発明の第１積層体に相当する。
図６に示すように、積層体５１ｂの上面に、ドレイン電極５１ｄおよびソース電極５１ｆが互いに離されて形成されている。ドレイン電極５１ｄ、ソース電極５１ｆは、それぞれ、本発明の第１ドレイン電極、第１ソース電極に相当する。
また、図６に示すように、積層体５１ｂの上面のうち、ドレイン電極５１ｄとソース電極５１ｆとで挟まれた部分には、絶縁層５１ｃが形成されている。そして、図６、図７に示すように、絶縁層５１ｃの上面において、ドレイン電極５１ｄおよびソース電極５１ｆから離れた位置にゲート電極５１ｅが形成されている。
また、図７に示すように、絶縁層５１ｃの上面のうち、ゲート電極５１ｅとソース電極５１ｆとの間に位置する領域の一部には、ＳＳ電極５１ｇが形成されている。ＳＳ電極５１ｇは、ゲート電極５１ｅおよびソース電極５１ｆから離れた位置に形成されているが、上述したように、第１半導体素子５０の内部でソース電極５１ｆと電気的に接続されている。
このような構成のトランジスタ５１では、ゲート電極５１ｅに電圧を印加することにより、積層体５１ｂに形成される二次元電子ガス（２ＤＥＧ）およびチャネルを通って、ドレイン電極５１ｄからソース電極５１ｆへ電流が流れる。
なお、第１半導体素子５０は、このように形成されたトランジスタ５１を図示しない樹脂により封止したパッケージとされている。
基板１０の裏面側には、下アーム（ローサイド）の第２半導体素子６０が配置されている。前述したように、第２半導体素子６０は、トランジスタ６１を備えている。図６に示すように、トランジスタ６１は、横型構造の半導体素子であり、基板６１ａと、積層体６１ｂと、絶縁層６１ｃと、ドレイン電極６１ｄと、ゲート電極６１ｅと、ソース電極６１ｆとを備えている。また、図７に示すように、トランジスタ６１は、ＳＳ電極６１ｇを備えている。
基板６１ａは、例えばＳｉ等で構成されており、本発明の第２基板に相当する。積層体６１ｂは、基板６１ａの上面に、図示しないバッファ層、ＧａＮ層、ＡｌＧａＮ層を順に積層することにより形成されており、本発明の第２積層体に相当する。
図６に示すように、積層体６１ｂの上面に、ドレイン電極６１ｄおよびソース電極６１ｆが互いに離されて形成されている。ドレイン電極６１ｄ、ソース電極６１ｆは、それぞれ、本発明の第２ドレイン電極、第２ソース電極に相当する。
また、図６に示すように、積層体６１ｂの上面のうち、ドレイン電極６１ｄとソース電極６１ｆとで挟まれた部分には、絶縁層６１ｃが形成されている。そして、図６、図７に示すように、絶縁層６１ｃの上面において、ドレイン電極６１ｄおよびソース電極６１ｆから離れた位置にゲート電極６１ｅが形成されている。
また、図７に示すように、絶縁層６１ｃの上面のうち、ゲート電極６１ｅとソース電極６１ｆとの間に位置する領域の一部には、ＳＳ電極６１ｇが形成されている。ＳＳ電極６１ｇは、ゲート電極６１ｅおよびソース電極６１ｆから離れた位置に形成されているが、上述したように、第２半導体素子６０の内部でソース電極６１ｆと電気的に接続されている。
このような構成のトランジスタ６１では、ゲート電極６１ｅに電圧を印加することにより、積層体６１ｂに形成される二次元電子ガス（２ＤＥＧ）およびチャネルを通って、ドレイン電極６１ｄからソース電極６１ｆへ電流が流れる。
なお、第２半導体素子６０は、このように形成されたトランジスタ６１を図示しない樹脂により封止したパッケージとされている。
図２、図４に示すように、第１半導体素子５０および第２半導体素子６０は、基板１０を挟んで対向するように配置されている。
また、図４に示すように、第１パターン２０、第２パターン３０、ビア１２、ビア１３は、第１半導体素子５０、第２半導体素子６０、およびコンデンサ４０を電気的に接続するループ経路Ｐａ１を構成している。
具体的には、トランジスタ５１のソース電極５１ｆは、Ｏ配線２２、ビア１３、Ｏ配線３１を介して、トランジスタ６１のドレイン電極６１ｄに接続されている。また、トランジスタ５１のドレイン電極５１ｄは、Ｐ配線２１、コンデンサ４０、Ｎ配線２３、ビア１２、Ｎ配線３２を介して、トランジスタ６１のソース電極６１ｆに接続されている。
図４に示すように、ループ経路Ｐａ１において、第１パターン２０および第１半導体素子５０が構成する経路と、第２パターン３０および第２半導体素子６０が構成する経路とは、基板１０を挟んで対向している。そして、これら２つの経路において、互いに逆の向きに電流が流れる。したがって、２つの経路それぞれを流れる電流により発生する磁界が互いに打ち消し合い、実効インダクタンスが小さくなるため、サージ電圧を抑制することができる。
このように、本実施形態では、横型構造の半導体素子であるトランジスタ５１、６１を備える半導体モジュール１において、サージ電圧を抑制することができる。
また、本実施形態では、電流経路が簡素であり、ループ経路Ｐａ１のうち、第１パターン２０および第１半導体素子５０とで構成される経路と、第２パターン３０および第２半導体素子６０とで構成される経路とが、基板１０を挟んで配置されている。そのため、これら２つの経路の距離が短い。これにより、２つの経路それぞれを流れる電流により発生する磁界が互いに打ち消し合う効果が向上し、実効インダクタンスがさらに小さくなるため、サージ電圧をさらに抑制することができる。また、本実施形態では、電流経路が簡素であるため、ループ面積が小さい。そのため、本実施形態では、寄生インダクタンスを低減し、サージ電圧をさらに抑制することができる。
また、本実施形態では、第１半導体素子５０と第２半導体素子６０とが、基板１０を挟んで対向するように配置されている。そのため、第１半導体素子５０と第２半導体素子６０とを、基板１０の表面に対する法線方向から見て互いに離間して配置する場合に比べて、この方向から見た第１半導体素子５０と第２半導体素子６０とで構成される部分の面積が小さくなる。これにより、半導体モジュール１を小型化することができる。
また、本実施形態では、コンデンサ４０、第１半導体素子５０、第２半導体素子６０を基板１０に実装するのみでよく、他の部品が必要とされないため、部品の実装が容易であり、半導体モジュール１を容易に製造することができる。また、半導体モジュール１の製造コストを低減することができる。
なお、ループ経路Ｐａ１のループ面積を小さくして配線インダクタンスをさらに低減するため、ビア１２およびビア１３をコンデンサ４０、第１半導体素子５０および第２半導体素子６０の付近に形成することが好ましい。また、配線インダクタンスをさらに低減するため、ビア１２およびビア１３を多く形成することが好ましい。
また、Ｇ配線２４、３３、ＳＳ配線２５、３４を流れる電流がループ経路Ｐａ１を流れる電流により発生する磁界の影響を受け、誤動作が生じるおそれがある。そのため、誤動作が生じることを抑制するために、Ｇ配線２４、３３、ＳＳ配線２５、３４をループ経路Ｐａ１を構成する配線に対して垂直に配置し、磁界の影響を低減することが好ましい。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してコンデンサ４０の数を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本実施形態では、複数のコンデンサ４０が直列に接続されている。具体的には、コンデンサ４０は、図８に示すように基板１０の表面側に加えて裏面側にも配置されており、基板１０の表面側のコンデンサ４０と、基板１０の裏面側のコンデンサ４０とは、ループ経路Ｐａ１において直列に接続されている。
また、本実施形態のＮ配線３２は、第１実施形態のＮ配線３２を２つに分けたものであり、基板１０の裏面側のコンデンサ４０は、２つに分かれたＮ配線３２のうちの一方によりビア１２と接続されており、他方により第２半導体素子６０と接続されている。
また、本実施形態では、基板１０の裏面側に複数のコンデンサ４０が配置されており、基板１０の裏面側に配置された複数のコンデンサ４０は、ループ経路Ｐａ１において並列に接続されている。
このように複数のコンデンサ４０を直列に接続した構成では、例えば基板１０の表面側のコンデンサ４０が破壊されてショートした場合でも、基板１０の裏面側のコンデンサ４０が破壊されていなければ半導体モジュール１全体としては短絡が生じない。したがって、このような構成の半導体モジュール１では、半導体モジュール１の故障が抑制されるため、半導体モジュール１の信頼性を高めることができる。
また、本実施形態では、複数のコンデンサ４０を直列に接続することにより、複数のコンデンサ４０それぞれに加わる電圧が低くなるので、耐圧の低い小型のコンデンサを使用することが可能となる。したがって、半導体モジュール１をさらに小型化することができる。また、半導体モジュール１の製造コストをさらに低減することができる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対してコンデンサ４０の配置と、基板１０、第１パターン２０および第２パターン３０の構成とを変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図９に示すように、本実施形態では、コンデンサ４０は、コンデンサ４０を流れる電流の向きが基板１０に対し垂直となるように配置されている。また、コンデンサ４０は、基板１０の表面に平行な一方向から見て少なくとも一部が基板１０と重なるように配置されている。
また、本実施形態では、基板１０はビア１２を備えておらず、第１パターン２０はＮ配線２３を備えていない。そして、Ｐ配線２１は、第１半導体素子５０とは反対側の端部においてコンデンサ４０が備える２つの電極のうちの一方に接続されている。また、Ｎ配線３２は、第２半導体素子６０とは反対側の端部において、コンデンサ４０が備える２つの電極のうちＰ配線２１とは反対側の電極に接続されている。これにより、Ｐ配線２１とＮ配線３２とがコンデンサ４０を介して接続される。
コンデンサ４０をこのように配置することにより、ループ経路Ｐａ１のループ面積がさらに小さくなるため、本実施形態では、インダクタンスをさらに低減し、サージ電圧をさらに抑制することができる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第３実施形態に対してコンデンサ４０の構成を変更したものであり、その他に関しては第３実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１０に示すように、本実施形態では、絶縁層１１を挟んで対向させられた第１パターン２０と第２パターン３０とによってコンデンサ４０が構成されている。つまり、本実施形態では、第１パターン２０のＰ配線２１と、第２パターン３０のＮ配線３２との間の寄生容量を、サージ電圧の抑制のために使用している。
上記のようにコンデンサ４０を構成した本実施形態では、第１パターン２０と、基板１０の絶縁層１１と、第２パターン３０とがコンデンサ４０の構成要素を兼ねているため、半導体モジュール１の製造コストをさらに低減することができる。また、ループ経路Ｐａ１のループ面積を小さくして、インダクタンスをさらに低減し、サージ電圧をさらに抑制することができる。
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１実施形態に対して放熱板を追加したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１１〜図１６に示すように、本実施形態の半導体モジュール１は、第１実施形態の半導体モジュール１が備える構成に加えて、第１放熱板１１０と、第２放熱板１２０と、第３放熱板１３０とを備えている。また、本実施形態の第１半導体素子５０および第２半導体素子６０は、樹脂で封止されておらず、ベアチップとされている。
第１放熱板１１０は、第１半導体素子５０を冷却する導電性の放熱板である。また、第１放熱板１１０は、第１パターン２０と接続され、第１半導体素子５０の基板５１ａの電位を固定している。具体的には、第１放熱板１１０は、Ｏ配線２２および基板５１ａと接続され、基板５１ａとＯ配線２２およびソース電極５１ｆとを電気的に接続している。
第２放熱板１２０は、第２半導体素子６０を冷却する導電性の放熱板である。また、第２放熱板１２０は、第２パターン３０と接続され、第２半導体素子６０の基板６１ａの電位を固定している。具体的には、第２放熱板１２０は、Ｎ配線３２および基板６１ａと接続され、基板６１ａとＮ配線３２およびソース電極６１ｆとを電気的に接続している。
第３放熱板１３０は、基板１０を冷却する導電性の放熱板であり、Ｐ配線２１上に配置され、Ｐ配線２１と電気的に接続されている。
第１放熱板１１０、第２放熱板１２０、第３放熱板１３０は、それぞれ、熱交換器１５０に配置された半導体モジュール１を外部の配線と接続するためのＯ端子１１１、Ｎ端子１２１、Ｐ端子１３１を備えている。
また、本実施形態の半導体モジュール１は、第１半導体素子５０を制御するための制御端子であるＧ端子１４１およびＳＳ端子１４２と、第２半導体素子６０を制御するための制御端子であるＧ端子１４３およびＳＳ端子１４４とを備えている。Ｇ端子１４１、ＳＳ端子１４２、Ｇ端子１４３、ＳＳ端子１４４は、それぞれ直線状とされ、一端がＧ配線２４、ＳＳ配線２５、Ｇ配線３３、ＳＳ配線３４に接続されており、他端が制御回路５に接続されている。Ｇ端子１４１、ＳＳ端子１４２、Ｇ端子１４３、ＳＳ端子１４４は、それぞれ、本発明の制御端子に相当する。
Ｏ端子１１１、Ｎ端子１２１、Ｐ端子１３１、Ｇ端子１４１、ＳＳ端子１４２、Ｇ端子１４３、ＳＳ端子１４４は、ループ経路Ｐａ１を流れる電流の方向に対して垂直に延設されている。
このような構成の半導体モジュール１を図１７に示す熱交換器１５０に配置することで、半導体モジュール１を冷却することができる。熱交換器１５０は、流路管１５１と、突出管部１５２と、媒体導入部１５３と、媒体導出部１５４とを備えている。
流路管１５１は、内部に熱媒体が流通する媒体流路が形成された扁平形状の配管である。図１７に示すように、熱交換器１５０は、流路管１５１を複数積層することにより構成されている。
半導体モジュール１は、隣り合う２つの流路管１５１の間に配置されている。具体的には、半導体モジュール１は、両側に置かれた流路管１５１のうち一方に第１放熱板１１０および第３放熱板１３０が接し、他方に第２放熱板１２０が接するように配置されている。なお、第１放熱板１１０、第２放熱板１２０、第３放熱板１３０の表面のうち流路管１５１に接する部分には、図示しない絶縁層が形成されており、第１放熱板１１０、第２放熱板１２０、および第３放熱板１３０と、流路管１５１とは、電気的に絶縁されている。
Ｇ端子１４１、ＳＳ端子１４２、Ｇ端子１４３、ＳＳ端子１４４は、半導体モジュール１が流路管１５１の間に配置されたときに一端が熱交換器１５０の外側に位置するように延設されており、図示しない配線により制御回路５に接続されている。
また、同様に、Ｏ端子１１１、Ｎ端子１２１、Ｐ端子１３１は、半導体モジュール１が流路管１５１の間に配置されたときに一端が熱交換器１５０の外側に位置するように延設されている。そして、図示しない配線により、Ｏ端子１１１は負荷３に接続されており、Ｎ端子１２１およびＰ端子１３１は電源２に接続されている。
本実施形態では、三相交流モータのＶ相、Ｗ相にそれぞれ電圧を印加する２つの半導体モジュールと半導体モジュール１とが流路管１５１の間に配置されている。具体的には、三相交流モータのＵ相に電圧を印加する半導体モジュール１と、Ｖ相に電圧を印加する半導体モジュールと、Ｗ相に電圧を印加する半導体モジュールとが、間に流路管１５１を挟んで順に積層されている。また、本実施形態では、これらの半導体モジュールがそれぞれ複数用意され、３つの半導体モジュールと流路管１５１の積層構造が複数構成されている。
また、各半導体モジュールは、各半導体モジュールが備えるＧ端子、ＳＳ端子が同じ向きに延設され、かつ、各半導体モジュールが備えるＯ端子、Ｎ端子、Ｐ端子が同じ向きに延設されるように配置されている。そして、図示しない配線により、各Ｇ端子および各ＳＳ端子は制御回路５に接続されており、各Ｏ端子は負荷３に接続されており、各Ｎ端子および各Ｐ端子は電源２に接続されている。
流路管１５１の長手方向の両側には、突出管部１５２が設けられている。突出管部１５２は、隣り合う流路管１５１を連結する配管であり、流路管１５１の積層方向に開口すると共に、流路管１５１の積層方向に突出した円筒状とされている。
複数の流路管１５１のうち、積層方向の最も外側に位置する一対の流路管１５１以外の流路管１５１には、積層方向の両側に突出管部１５２が設けられている。一方、複数の流路管１５１のうち、積層方向の最も外側に位置する一対の流路管１５１には、隣り合う流路管１５１に対向する一面にだけ突出管部１５２が設けられている。
複数の流路管１５１は、突出管部１５２同士を嵌合させると共に、突出管部１５２の側壁同士を接合することにより連結されている。これにより、隣り合う流路管１５１は、互いの媒体流路が連通している。
図１７に示すように、複数の流路管１５１のうち、積層方向の最も外側に配置される一対の流路管１５１の一方には、媒体導入部１５３および媒体導出部１５４が接続されている。媒体導入部１５３は、熱媒体を熱交換器１５０に導入するための配管であり、媒体導出部１５４は、熱媒体を熱交換器１５０から導出するための配管である。媒体導入部１５３および媒体導出部１５４は、ろう付け等の接合技術により流路管１５１に接合されている。
本実施形態では、熱交換器１５０において、熱媒体は、図示しないポンプにより媒体導入部１５３を通して熱交換器１５０へ供給され、各流路管１５１の内部を通り、媒体導出部１５４を通して熱交換器１５０から排出される。このとき、半導体モジュール１が備える第１放熱板１１０、第２放熱板１２０、第３放熱板１３０と熱媒体との熱交換により、半導体モジュール１が冷却される。
半導体モジュール１に大電流が流れると、半導体モジュール１の発熱量が大きくなる。このとき、本実施形態のように半導体モジュール１に放熱板を設置し、半導体モジュール１を熱交換器１５０に配置することにより、半導体モジュール１を冷却し、半導体モジュール１が高温により破壊されることを抑制することができる。
また、本実施形態では、樹脂モールドを省略している。これにより、半導体モジュール１を冷却して半導体モジュール１の高温による破壊を抑制しつつ、モジュール体格を小型化することができる。
また、本実施形態では、第１半導体素子５０がベアチップとされており、第１半導体素子５０のトランジスタ５１が備える基板５１ａと、Ｏ配線２２およびソース電極５１ｆとが、第１放熱板１１０を介して電気的に接続されている。これにより、トランジスタ５１の基板５１ａの電位を固定することができる。
また、本実施形態では、第２放熱板１２０は、トランジスタ６１の基板６１ａと、Ｎ配線３２およびソース電極６１ｆとを電気的に接続している。これにより、トランジスタ６１の基板６１ａの電位を固定することができる。
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第１実施形態では、コンデンサ４０を基板１０の表面側に配置したが、コンデンサ４０を基板１０の裏面側に配置してもよい。
また、上記第１実施形態では、半導体モジュール１を、２つのアームを一体化した２ｉｎ１構造の半導体モジュールとしたが、半導体モジュール１が、第１半導体素子および第２半導体素子をそれぞれ複数備えていてもよい。例えば、半導体モジュール１を、４つのアームを一体化した４ｉｎ１構造の半導体モジュールとし、半導体モジュール１が、第１半導体素子５０、７０および第２半導体素子６０、８０を備えていてもよい。この場合、複数の第１半導体素子および第２半導体素子によりループ経路が複数構成され、ループ経路を含む回路が複数構成され、ループ経路を含む複数の回路が電源２に対してそれぞれ並列に接続されていてもよい。また、半導体モジュール１が、第１半導体素子５０、９０および第２半導体素子６０、１００を備えていてもよい。また、半導体モジュール１が、第１半導体素子７０、９０および第２半導体素子８０、１００を備えていてもよい。また、半導体モジュール１が、第１半導体素子５０、７０、９０および第２半導体素子６０、８０、１００を備え、６つのアームを一体化した６ｉｎ１構造の半導体モジュールとされていてもよい。
また、上記第１〜第５実施形態では、制御回路５は基板１０とは別に配置されているが、制御回路５を基板１０上に形成してもよい。このとき、基板１０が、図１８に示すように絶縁層１１を複数備え、複数の絶縁層１１が例えばＣｕ等により構成される配線層１４を介して積層された多層基板とされ、制御回路５が、絶縁層１１および配線層１４により構成されていてもよい。制御回路５を基板１０に形成することにより、インバータ回路のうち、半導体モジュール１と制御回路５とで構成される部分を小型化することができる。
また、このとき、図１９に示すように、基板１０のうち第１半導体素子５０および第２半導体素子６０が配置される部分を、１つの絶縁層１１の表面に第１パターン２０が形成され、裏面に第２パターン３０が形成された２層構造としてもよい。これにより、インバータ回路のうち半導体モジュール１と制御回路５とで構成される部分を小型化しつつ、ループ経路Ｐａ１のループ面積を小さいまま保持して、上記第１〜第５実施形態と同様にサージ電圧を抑制することができる。
また、上記第１〜第４実施形態では、第１半導体素子５０および第２半導体素子６０をそれぞれ樹脂により封止したが、第１半導体素子５０および第２半導体素子６０を樹脂により封止せず、ベアチップとしてもよい。ただし、実用上、第１半導体素子５０および第２半導体素子６０をそれぞれ樹脂により封止することが好ましい。
また、上記第１〜第５実施形態において、図２０に示すように、コンデンサ４０に対して直列に抵抗体１５を接続し、ＲＣ回路を構成してもよい。これにより、インバータ回路の共振を抑制することができる。
また、上記第５実施形態では、基板５１ａとＯ配線２２およびソース電極５１ｆとを第１放熱板１１０により接続したが、基板５１ａとＰ配線２１およびドレイン電極５１ｄとを第３放熱板１３０により接続し、基板５１ａの電位をドレイン電極５１ｄの電位に固定してもよい。
また、上記第５実施形態では、基板６１ａとＮ配線３２およびソース電極６１ｆとを第２放熱板１２０により電気的に接続したが、基板６１ａとＯ配線３１およびドレイン電極６１ｄとを電気的に接続してもよい。
また、第１半導体素子５０および第２半導体素子６０が、温度測定用のダイオードを備えていてもよい。この場合、温度測定用のダイオードを他の装置と接続するための配線を、各Ｇ配線、各ＳＳ配線と同様に、ループ経路Ｐａ１に対して垂直に延設することが好ましい。
また、第１半導体素子５０、７０、９０が、それぞれ、トランジスタ５１、７１、９１を複数備えていてもよい。また、第２半導体素子６０、８０、１００が、それぞれ、トランジスタ６１、８１、１０１を複数備えていてもよい。
また、図２１に示すように、第１半導体素子５０、７０、９０、第２半導体素子６０、８０、１００が、それぞれ、ＦＷＤなどの還流を目的とした整流素子であるダイオード５２、７２、９２、６２、８２、１０２を備えていてもよい。この場合、ダイオード５２、７２、９２、６２、８２、１０２のカソード電極は、それぞれ対応するトランジスタ５１、７１、９１、６１、８１、１０１のドレイン電極に接続される。また、ダイオード５２、７２、９２、６２、８２、１０２のアノード電極は、それぞれ対応するトランジスタ５１、７１、９１、６１、８１、１０１のソース電極に接続される。なお、ダイオード５２、７２、９２は、それぞれ、本発明の第１整流素子に相当する。また、ダイオード６２、８２、１０２は、それぞれ、本発明の第２整流素子に相当する。
また、トランジスタ５１〜１０１を、ダイオード５２〜１０２と同様の向きの整流作用を有する内蔵ダイオードが形成された横型のＳｉＣ−ＭＯＳＦＥＴで構成してもよい。
また、上記第１〜第５実施形態では、半導体モジュール１を車両用の三相交流モータなどの駆動を行うインバータ回路に適用した例について説明したが、本発明をインバータ以外の電力変換器に適用してもよい。例えば、本発明をＤＣ／ＤＣコンバータ、充電器等に適用してもよい。
１０ 基板
１２ ビア
１３ ビア
２０ 第１パターン
３０ 第２パターン
４０ コンデンサ
５０ 第１半導体素子
６０ 第２半導体素子

Claims (14)

  1. 絶縁層（１１）を備えるとともに、前記絶縁層の表面と裏面とを接続する接続部（１２、１３）が形成された基板（１０）と、
    前記基板の表面に形成された配線パターンである第１パターン（２０）と、
    前記基板の裏面に形成された配線パターンである第２パターン（３０）と、
    前記基板の表面側に配置されるとともに、横型構造の第１スイッチング素子（５１、７１、９１）を備える第１半導体素子（５０、７０、９０）と、
    前記基板の裏面側に配置されるとともに、横型構造の第２スイッチング素子（６１、８１、１０１）を備える第２半導体素子（６０、８０、１００）と、
    コンデンサ（４０）と、を備え、
    前記第１スイッチング素子は、第１ドレイン電極（５１ｄ）および第１ソース電極（５１ｆ）を備え、
    前記第２スイッチング素子は、第２ドレイン電極（６１ｄ）および第２ソース電極（６１ｆ）を備え、
    前記第１パターン、前記第２パターン、および前記接続部は、前記第１半導体素子、前記第２半導体素子、および前記コンデンサを電気的に接続するループ経路（Ｐａ１）を構成し、
    前記第１ソース電極は前記第２ドレイン電極に接続され、
    前記第１ドレイン電極は前記コンデンサを通して前記第２ソース電極に接続され、
    前記ループ経路において、前記第１パターンおよび前記第１半導体素子が構成する経路と、前記第２パターンおよび前記第２半導体素子が構成する経路とは、前記基板を挟んで対向しており、かつ、互いに逆の向きに電流を流し、
    前記ループ経路は、前記第１パターン、前記第２パターン、前記接続部、前記第１半導体素子、前記第２半導体素子、前記コンデンサのみを通る経路とされており、
    前記基板は、前記絶縁層を複数備え、複数の前記絶縁層が配線層（１４）を介して積層された多層基板とされ、
    前記絶縁層および前記配線層により、前記第１半導体素子および前記第２半導体素子を制御するための制御回路（５）が構成されており、
    前記基板のうち前記第１半導体素子および前記第２半導体素子が配置される部分の前記配線層の数は、前記制御回路を構成する部分の前記配線層の数以下とされていることを特徴とする半導体モジュール。
  2. 絶縁層（１１）を備えるとともに、前記絶縁層の表面と裏面とを接続する接続部（１２、１３）が形成された基板（１０）と、
    前記基板の表面に形成された配線パターンである第１パターン（２０）と、
    前記基板の裏面に形成された配線パターンである第２パターン（３０）と、
    前記基板の表面側に配置されるとともに、横型構造の第１スイッチング素子（５１、７１、９１）を備える第１半導体素子（５０、７０、９０）と、
    前記基板の裏面側に配置されるとともに、横型構造の第２スイッチング素子（６１、８１、１０１）を備える第２半導体素子（６０、８０、１００）と、
    コンデンサ（４０）と、
    前記コンデンサに対して直列に接続された抵抗体（１５）と、を備え、
    前記第１スイッチング素子は、第１ドレイン電極（５１ｄ）および第１ソース電極（５１ｆ）を備え、
    前記第２スイッチング素子は、第２ドレイン電極（６１ｄ）および第２ソース電極（６１ｆ）を備え、
    前記第１パターン、前記第２パターン、および前記接続部は、前記第１半導体素子、前記第２半導体素子、および前記コンデンサを電気的に接続するループ経路（Ｐａ１）を構成し、
    前記第１ソース電極は前記第２ドレイン電極に接続され、
    前記第１ドレイン電極は前記コンデンサを通して前記第２ソース電極に接続され、
    前記ループ経路において、前記第１パターンおよび前記第１半導体素子が構成する経路と、前記第２パターンおよび前記第２半導体素子が構成する経路とは、前記基板を挟んで対向しており、かつ、互いに逆の向きに電流を流し、
    前記ループ経路は、前記第１パターン、前記第２パターン、前記接続部、前記第１半導体素子、前記第２半導体素子、前記コンデンサ、前記抵抗体のみを通る経路とされており、
    前記基板は、前記絶縁層を複数備え、複数の前記絶縁層が配線層（１４）を介して積層された多層基板とされ、
    前記絶縁層および前記配線層により、前記第１半導体素子および前記第２半導体素子を制御するための制御回路（５）が構成されており、
    前記基板のうち前記第１半導体素子および前記第２半導体素子が配置される部分の前記配線層の数は、前記制御回路を構成する部分の前記配線層の数以下とされていることを特徴とする半導体モジュール。
  3. 前記第１半導体素子および前記第２半導体素子は、前記基板を挟んで対向するように配置されていることを特徴とする請求項１または２に記載の半導体モジュール。
  4. 前記コンデンサを複数備え、
    複数の前記コンデンサは、前記ループ経路において直列に接続されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体モジュール。
  5. 前記コンデンサは、前記基板の表面に平行な一方向から見て少なくとも一部が前記基板と重なるように配置されており、かつ、２つの電極のうちの一方が前記第１パターンと接続され、他方が前記第２パターンと接続されていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体モジュール。
  6. 前記絶縁層を挟んで対向させられた前記第１パターンと前記第２パターンとによって前記コンデンサが構成されていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体モジュール。
  7. 前記第１半導体素子を冷却する導電性の第１放熱板（１１０）と、
    前記第２半導体素子を冷却する導電性の第２放熱板（１２０）と、を備えることを特徴とする請求項１ないし６のいずれか１つに記載の半導体モジュール。
  8. 前記第１スイッチング素子は、第１基板（５１ａ）と、前記第１基板の表面に形成された第１積層体（５１ｂ）とを備え、
    前記第１ドレイン電極および前記第１ソース電極は、前記第１積層体の表面に形成され、
    前記第１放熱板は、前記第１パターンおよび前記第１基板と接続されていることを特徴とする請求項７に記載の半導体モジュール。
  9. 前記第２スイッチング素子は、第２基板（６１ａ）と、前記第２基板の表面に形成された第２積層体（６１ｂ）とを備え、
    前記第２ドレイン電極および前記第２ソース電極は、前記第２積層体の表面に形成され、
    前記第２放熱板は、前記第２パターンおよび前記第２基板と接続されていることを特徴とする請求項７または８に記載の半導体モジュール。
  10. 前記第１半導体素子または前記第２半導体素子を制御するための制御端子（１４１、１４２、１４３、１４４）を備え、
    前記制御端子は、前記ループ経路を流れる電流の方向に対して垂直に延設されていることを特徴とする請求項１ないし９のいずれか１つに記載の半導体モジュール。
  11. 前記基板のうち前記第１半導体素子および前記第２半導体素子が配置される部分は、１つの前記絶縁層の表面に前記第１パターンが形成され、裏面に前記第２パターンが形成された構造とされていることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体モジュール。
  12. 前記第１半導体素子は、前記第１スイッチング素子を複数備え、
    前記第２半導体素子は、前記第２スイッチング素子を複数備えることを特徴とする請求項１ないし１１のいずれか１つに記載の半導体モジュール。
  13. 前記第１半導体素子は、前記第１スイッチング素子と並列に接続された第１整流素子（５２、７２、９２）を備え、
    前記第２半導体素子は、前記第２スイッチング素子と並列に接続された第２整流素子（６２、８２、１０２）を備えることを特徴とする請求項１ないし１２のいずれか１つに記載の半導体モジュール。
  14. 前記第１半導体素子および前記第２半導体素子をそれぞれ複数備え、
    前記ループ経路は、複数の前記第１半導体素子および複数の前記第２半導体素子により複数構成され、
    前記ループ経路を含む回路が複数構成され、
    前記ループ経路を含む回路は、前記第１半導体素子および前記第２半導体素子に電力を供給する電源（２）に対してそれぞれ並列に接続されていることを特徴とする請求項１ないし１３のいずれか１つに記載の半導体モジュール。
JP2015185802A 2015-09-18 2015-09-18 半導体モジュール Active JP6497286B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015185802A JP6497286B2 (ja) 2015-09-18 2015-09-18 半導体モジュール
PCT/JP2016/074729 WO2017047345A1 (ja) 2015-09-18 2016-08-25 半導体モジュール
US15/748,210 US10283488B2 (en) 2015-09-18 2016-08-25 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015185802A JP6497286B2 (ja) 2015-09-18 2015-09-18 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2017059778A JP2017059778A (ja) 2017-03-23
JP6497286B2 true JP6497286B2 (ja) 2019-04-10

Family

ID=58288822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015185802A Active JP6497286B2 (ja) 2015-09-18 2015-09-18 半導体モジュール

Country Status (3)

Country Link
US (1) US10283488B2 (ja)
JP (1) JP6497286B2 (ja)
WO (1) WO2017047345A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015223599A1 (de) * 2015-11-27 2017-06-01 Robert Bosch Gmbh Leistungsmodul für einen Elektromotor
JP6972686B2 (ja) * 2017-06-15 2021-11-24 株式会社ジェイテクト 半導体装置
WO2018235484A1 (ja) * 2017-06-21 2018-12-27 住友電気工業株式会社 電子回路装置
US11107761B2 (en) 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP2019186403A (ja) * 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
JP7091954B2 (ja) * 2018-09-06 2022-06-28 株式会社デンソー 電子装置
WO2020059880A1 (ja) * 2018-09-21 2020-03-26 国立大学法人東北大学 交流電圧出力システム、電力系統制御システム、電力系統、直流送電システム、発電システム及びバッテリシステム
JP7215194B2 (ja) * 2019-01-30 2023-01-31 富士電機株式会社 スナバ装置および電力変換装置
DE102021214906A1 (de) 2021-10-14 2023-04-20 Vitesco Technologies Germany Gmbh Elektronische Baugruppe
WO2023175675A1 (ja) * 2022-03-14 2023-09-21 三菱電機株式会社 パワーモジュール半導体パッケージおよび半導体装置
WO2023243418A1 (ja) * 2022-06-15 2023-12-21 ローム株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0359513A3 (en) 1988-09-14 1990-12-19 Hitachi, Ltd. Semiconductor chip carrier and method of making it
JP2776909B2 (ja) * 1988-09-14 1998-07-16 株式会社日立製作所 キヤリア基板
JPH07273276A (ja) * 1994-03-28 1995-10-20 Nissan Motor Co Ltd パワー素子とスナバ素子の接続構造及びその実装構造
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP3723869B2 (ja) * 2001-03-30 2005-12-07 株式会社日立製作所 半導体装置
JP4016384B2 (ja) * 2002-06-17 2007-12-05 株式会社安川電機 パワーモジュールおよびこれを用いたモータ制御装置
JP4424918B2 (ja) * 2003-03-24 2010-03-03 東芝エレベータ株式会社 電力変換装置
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP5103927B2 (ja) * 2007-02-12 2012-12-19 株式会社デンソー 電力変換装置
JP5287359B2 (ja) * 2009-03-04 2013-09-11 株式会社デンソー 半導体モジュール
JP5253430B2 (ja) * 2009-03-23 2013-07-31 株式会社豊田中央研究所 パワーモジュール
JP5581724B2 (ja) 2010-02-22 2014-09-03 ダイキン工業株式会社 電力変換装置
JP5655339B2 (ja) * 2010-03-26 2015-01-21 サンケン電気株式会社 半導体装置
JP5259016B2 (ja) * 2010-05-21 2013-08-07 三菱電機株式会社 パワー半導体モジュール
EP2811642A4 (en) * 2012-01-31 2015-10-07 Yaskawa Denki Seisakusho Kk ELECTRIC POWER CONVERTING DEVICE AND METHOD FOR MANUFACTURING ELECTRIC POWER CONVERTING DEVICE
JP2014038982A (ja) * 2012-08-20 2014-02-27 Ihi Corp 半導体パワーモジュール
JP6386746B2 (ja) * 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
JP6179476B2 (ja) * 2014-07-31 2017-08-16 株式会社デンソー 駆動装置、および、これを用いた電動パワーステアリング装置

Also Published As

Publication number Publication date
US10283488B2 (en) 2019-05-07
US20180226383A1 (en) 2018-08-09
WO2017047345A1 (ja) 2017-03-23
JP2017059778A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6497286B2 (ja) 半導体モジュール
JP6188902B2 (ja) 電力用半導体モジュール及び電力変換装置
JP6865838B2 (ja) 半導体モジュール及び電力変換装置
JP5447453B2 (ja) スイッチングモジュール
JP5798412B2 (ja) 半導体モジュール
JP5259016B2 (ja) パワー半導体モジュール
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5218541B2 (ja) スイッチングモジュール
KR101998424B1 (ko) 반도체 모듈
JP6709810B2 (ja) 低誘導性ハーフブリッジ装置
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2015211524A (ja) 半導体モジュール
JP6256419B2 (ja) 半導体チップおよびそれを用いた半導体モジュール
JP6318563B2 (ja) バスバー、およびそれを用いた電力変換装置
JP2009272482A (ja) 半導体装置
JP6206338B2 (ja) スイッチングモジュール
JP2019029457A (ja) 半導体モジュール
JP2019110228A (ja) 電力変換装置
JP2021177519A (ja) 半導体装置
JP4356434B2 (ja) ３レベルインバータ回路
JP2022050887A (ja) 半導体装置
JP2015053410A (ja) 半導体モジュール
JP5171199B2 (ja) パワーモジュール
US11251162B2 (en) Semiconductor device with reduced thermal resistance
JP5737622B2 (ja) 直流電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190225

R151 Written notification of patent or utility model registration

Ref document number: 6497286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250