JP5171199B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP5171199B2
JP5171199B2 JP2007267787A JP2007267787A JP5171199B2 JP 5171199 B2 JP5171199 B2 JP 5171199B2 JP 2007267787 A JP2007267787 A JP 2007267787A JP 2007267787 A JP2007267787 A JP 2007267787A JP 5171199 B2 JP5171199 B2 JP 5171199B2
Authority
JP
Japan
Prior art keywords
electrode
switching element
switching
rectifying
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007267787A
Other languages
English (en)
Other versions
JP2009099663A (ja
Inventor
啓樹 奥村
拓一 大塚
匡男 濟藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007267787A priority Critical patent/JP5171199B2/ja
Publication of JP2009099663A publication Critical patent/JP2009099663A/ja
Application granted granted Critical
Publication of JP5171199B2 publication Critical patent/JP5171199B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

本発明は、インテリジェントパワーモジュール等のパワーモジュールに関する。
従来、スイッチング素子や整流素子を備えたインテリジェントパワーモジュール等のパワーモジュールが知られている。
例えば、特許文献１には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を備えたインテリジェントパワーモジュール（以下、ＩＰＭ）が開示されている。このようなＩＰＭの場合、ＩＧＢＴに電流が逆流することを防止するために、転流ダイオードが各ＩＧＢＴにワイヤーを介して接続されることが多い。
特開２００５−１４２２２８号公報
しかしながら、上述したＩＰＭでは、ＩＧＢＴと転流ダイオードとを同じ基板の異なる位置に配置するため、ＩＰＭの平面積が大きくなるといった課題があった。
また、上述したＩＰＭでは、ワイヤを介してＩＧＢＴと転流ダイオードとを接続するため、寄生インダクタンスが発生するといった課題があった。
本発明は、上述した課題を解決するために創案されたものであり、平面積を小さくするとともに、不要なインダクタンスを低減することができるパワーモジュールを提供することを目的としている。
上記目的を達成するために、請求項１に記載の発明は、電極を有する第１スイッチング素子と、前記第１スイッチング素子に積層されるとともに、前記第１スイッチング素子の電極と接合材を介して接合された電極を有する第１整流素子とを有する第１素子群と、電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを有する第２素子群を備え、前記第１素子群と前記第２素子群は、接合材を介して電気的に接続された状態で積層されていることを特徴とするパワーモジュールである。
また、請求項２に記載の発明は、前記第１素子群が複数並列接続されるとともに、電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを備えた複数の第２素子群が並列接続されていることを特徴とする請求項１に記載のパワーモジュールである。
また、請求項３に記載の発明は、電極を有する第１スイッチング素子と、前記第１スイッチング素子に積層されるとともに、前記第１スイッチング素子の電極と接合材を介して接合された電極を有する第１整流素子とを有する第１素子群を備えた、前記第１素子群が接合材を介して電気的に接続される金属配線と、前記金属配線上に形成されるとともに、前記第１素子群が配置される領域に開口部が形成された絶縁膜とを備え、前記絶縁膜の厚みが、前記第１素子群と前記金属配線とを接合する前記接合材の厚みよりも大きく、前記絶縁膜により、前記第１素子と前記金属配線の間の接合材料を全て覆っていることを特徴とするパワーモジュールである。
また、請求項４に記載の発明は、前記第１スイッチング素子および前記第２スイッチング素子の矩形状に形成されたソース電極の端部に、前記第１整流素子および前記第２整流素子が接続されていることを特徴とする請求項３に記載のパワーモジュールである。
また、請求項５に記載の発明は、前記第１素子群が複数並列接続されるとともに、電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを備えた複数の第２素子群が並列接続され、前記第１スイッチング素子、前記第２スイッチング素子、前記第１整流素子および前記第２整流素子は、ＳｉＣからなる半導体素子で構成されていることを特徴とする請求項３または請求項４に記載のパワーモジュールである。
本発明によれば、スイッチング素子と整流素子とを接合材を介して積層することにより平面積を小さくすることができるとともに、寄生インダクタンスを低減できる。
（第１実施形態）
以下、図面を参照して本発明を三相式のインテリジェントパワーモジュール（以下、ＩＰＭ）に適用した第１実施形態を説明する。図１は、第１実施形態によるＩＰＭの平面図である。図２は、第１実施形態によるＩＰＭの回路図である。図３は、高圧部の側面図である。図４は、スイッチング素子の平面図である。図５は、図４のＶ−Ｖ線に沿った、ＭＯＳＦＥＴセルの断面図である。図６は、電極を省略したＭＯＳＦＥＴセルの平面図である。図７は、整流素子の平面図である。図８は、図７におけるＶＩＩＩ−ＶＩＩＩ線に沿った、整流素子の断面図である。尚、図７は、図８における矢印ＶＩＩ方向から見た平面図である。
図１及び図２に示すように、ＩＰＭ１は、Ｕ相出力部２と、Ｖ相出力部３と、Ｗ相出力部４と、ゲートドライブ部５と、基板６と、放熱板７と、ケース８と、複数のＡｌワイヤ９とを備えている。尚、Ｕ相出力部２、Ｖ相出力部３及びＷ相出力部４は、それぞれ異なる位相の電圧を出力するものであり、互いに並列接続されている。
Ｕ相出力部２は、Ｐ側電力供給部６１から正の電圧を有する電力が供給される高圧部１１と、Ｎ側電力供給部６２から負の電圧を有する電力が供給される低圧部１２とを備えている。
図１及び図３に示すように、高圧部１１は、Ａｌ配線（請求項の金属配線に相当）２１と、絶縁膜（請求項の絶縁膜に相当）２２と、スイッチング素子２３と、整流素子２４とを備えている。尚、スイッチング素子２３と整流素子２４とが請求項の第１素子群に相当する。
Ａｌ配線２１は、基板６上に形成されている。Ａｌ配線２１の端部は、絶縁膜２２から露出されている。Ａｌ配線２１の端部は、正の電圧を有するＰ側電力を供給するＰ側電力供給部６１に接続されている。
絶縁膜２２は、ＳｉＯ２やＳｉ３Ｎ４等からなる。絶縁膜２２の中央部には、スイッチング素子２３が配置される領域に、Ａｌ配線２１の一部を露出させるための開口部２２ａが形成されている。絶縁膜２２の開口部２２ａには、接合材２５を介してスイッチング素子２３が設置される。これにより、スイッチング素子２３とＡｌ配線２１とが接続される。ここで、開口部２２ａの深さは、スイッチング素子２３の位置ズレを抑制するために、接合材２５の厚みよりも大きい方が好ましい。
図４に示すように、スイッチング素子２３は、複数のＭＯＳＦＥＴセル４１を含む。尚、スイッチング素子２３としてＩＧＢＴ等の他の半導体素子を適用してもよい。
図５及び図６に示すように、ＭＯＳＦＥＴセル４１は、ｎ＋型ＳｉＣからなる基板４３と、基板４３上に成長させたｎ−型ＳｉＣからなる半導体素子層４４と、ソース電極４５と、ゲート電極４６と、ドレイン電極４７と、絶縁層４８とを備えている。半導体素子層４４の上面には、正方形状のｐ−型ｗｅｌｌ領域４４ａと、ｎ＋型領域４４ｂと、ｐ＋型領域４４ｃとが形成されている。ｎ＋型領域４４ｂ上には、金属層からなるソース電極４５が形成されている。ｐ−型ｗｅｌｌ領域４４ａ上には、絶縁層４８及び金属層からなるゲート電極４６が順に積層されている。尚、ゲート電極４６の一端部４６ａは絶縁層４８から露出している。ソース電極４５とゲート電極４６は、絶縁層４８により絶縁されている。ドレイン電極４７は、基板４３の裏面側に形成された金属層からなる。図３に示すように、ドレイン電極４７は、絶縁膜２２の開口部２２ａから露出されたＡｌ配線２１に半田からなる接合材２５を介して電気的に接続されている。
整流素子２４は、スイッチング素子２３に逆方向の電流が流れるのを防ぐためのものである。整流素子２４は、転流ダイオードからなる。図７及び図８に示すように、整流素子２４は、ｎ＋型ＳｉＣからなる基板５１と、基板５１上に成長させたｎ−型ＳｉＣからなる半導体素子層５２と、アノード電極５３と、カソード電極５４と、絶縁層５５とを備えている。半導体素子層５２には、ｐ型領域５２ａが形成されている。半導体素子層５２の下面には、一部がｐ型領域５２ａと重なるように金属層からなるアノード電極５３が形成されている。アノード電極５３の外周を囲むように絶縁層５５が形成されている。基板５１の裏面には、金属層からなるカソード電極５４が形成されている。カソード電極５４は、Ａｌ配線３１を介してＰ側電力供給部６１に接続されている。
図３に示すように、スイッチング素子２３のソース電極４５と整流素子２４のアノード電極５３は、導電性の半田からなる接合材２５により接合されている。即ち、整流素子２４は、スイッチング素子２３上に積層されている。スイッチング素子２３のソース電極４５は、低圧部１２のＡｌ配線３１を介してＵ相出力線６３に接続されている。
低圧部１２は、Ａｌ配線３１と、開口部３２ａが形成された絶縁膜３２と、スイッチング素子３３と、整流素子３４とを備えている。低圧部１２の構成３１〜３４は、高圧部１１の構成２１〜２４と同じであるので説明を省略する。尚、スイッチング素子３３及び整流素子３４の内部の構成に関しては、スイッチング素子２３及び整流素子２４と同じ符号を付与する。低圧部１２のスイッチング素子３３と整流素子３４とが請求項の第２素子群に相当する。
低圧部１２のＡｌ配線３１は、Ａｌワイヤ９によりＵ相出力線６３に接続されている。スイッチング素子３３のソース電極４５は、Ａｌワイヤ９によりＮ側電力供給部６２に接続されている。整流素子３４のカソード電極５４は、Ａｌ配線３１に接続されている。
Ｖ相出力部３及びＷ相出力部４は、Ａｌ配線３１がＶ相出力線６４及びＷ相出力線６５に接続される以外はＵ相出力部２と同じ構成であるので説明を省略する。尚、上述したように各出力部２〜４は、互いに並列接続されている。即ち、各出力部２〜４に設けられたスイッチング素子２３及び整流素子２４（第１素子群）を有する高圧部１１は、互いに並列接続されている。また、同様に、各出力部２〜４に設けられたスイッチング素子３３及び整流素子３４（第２素子群）を有する低圧部１２は、互いに並列接続されている。
ゲートドライブ部５は、各スイッチング素子２３、３３のゲート電極４６を制御するためのゲートドライブ（図示略）を備えている。
基板６は、絶縁性のＡｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４またはＳｉＯ２からなる。基板６は、出力部２〜４の全てに共通して使用されている。尚、ＩＰＭ１では、基板６上にＡｌ配線２１、３１を形成するＤＢＡ（Direct Brazed Aluminum）構造を採用したが、Ａｌ配線２１、３１の代わりにＣｕ配線を形成するＤＢＣ（Direct Bonding Copper）構造を採用してもよい。
放熱板７は、ＡｌやＣｕ等の熱伝導性の高い材料からなる。放熱板７は、基板６の裏面側に絶縁性の接着剤１４を介して接着されている。また、放熱板７の外周部は、ケース８に接着されている。尚、熱に弱いゲートドライブ部５が配置された方向とは異なる方向に熱を伝導可能な熱伝導異方性材料により放熱板７を構成してもよい。尚、熱伝導異方性材料として、長さ方向が揃えられた炭素繊維をアルミニウムに埋設させたもの等を適用することができる。
ケース８は、合成樹脂からなる。ケース８は、平面視において、中央部が開口された長方形の枠状に形成されている。
次に、上述したＩＰＭ１の動作説明を行う。
ＩＰＭ１では、ゲートドライブ部５により各スイッチング素子２３、３３のゲート電極４６が、制御されつつ、Ｐ側電力供給部６１及びＮ側電力供給部６２から電力が供給されると、各相の出力部２〜４により異なる位相を有する三相の交流電力が出力される。
次に、上述したＩＰＭ１の組立工程について説明する。
まず、基板６上に、フォトリソグラフィー技術及びリフトオフ法等の技術によりパターニングされたＡｌ配線２１、３１を形成する。その後、開口部２２ａ、３２ａが形成された絶縁膜２２、３２をＡｌ配線２１、３１上に形成する次に、接合材２５を介して開口部２２ａ、３２ａ内にスイッチング素子２３、３３を設置する。その後、スイッチング素子２３、３３上に接合材２５を介して整流素子２４、３４を設置する。
次に、リフロー工程を行うことによって、接合材２５によりＡｌ配線２１、３１、スイッチング素子２３、３３及び整流素子２４、３４を接合する。その後、放熱板７を基板６の裏面に取り付けた後、放熱板７をケース８に接着する。最後に、Ａｌワイヤ９をボンディングしてＩＰＭ１が完成する。
上述したように、ＩＰＭ１では、スイッチング素子２３、３３と整流素子２４、３４とを接合材２５を介して接合している。これにより、平面視において、スイッチング素子２３、３３と整流素子２４、３４とが同じ位置に配置されることになるので、ＩＰＭ１の平面積を小さくすることができる。
また、ＩＰＭ１では、スイッチング素子２３、３３と整流素子２４、３４とをワイヤではなく接合材２５により接合することにより、寄生インダクタンスを抑制することができる。
また、ＩＰＭ１では、スイッチング素子２３、３３の設置位置に対応させて絶縁膜２２、３２に開口部２２ａ、３２ａを形成している。これにより、絶縁膜２２、３２から露出したＡｌ配線２１、３１上に、スイッチング素子２３、３３を容易に位置決めすることができる。また、接合後の、スイッチング素子２３、３３の位置ズレを抑制することができる。
（第２実施形態）
次に、第１実施形態の一部を変更した第２実施形態について説明する。尚、第１実施形態と同じ構成には、同じ符号をつけて説明を省略する。図９は、第２実施形態による高圧部の側面図である。図１０は、スイッチング素子の平面図である。図１１は、電極を省略したＭＯＳＦＥＴセルの平面図である。
図９に示すように、第２実施形態によるＩＰＭの高圧部１１Ａでは、整流素子２４は、スイッチング素子２３Ａの一端部に接合されている。ここで、図１０に示すように、スイッチング素子２３Ａのソース電極４５Ａ及びゲート電極４６Ａの一部はストライプ状に形成されている。尚、図１１に示すように、各ＭＯＳＦＥＴセル４１Ａでは、ｐ−ｗｅｌｌ領域４４Ａａ、ｎ＋領域４４Ａｂ及びｐ＋領域４４Ａｃがストライプ状に形成されている。整流素子２４は、ソース電極４５Ａの櫛歯状に形成されている部分ではなく、矩形状に形成されたソース電極４５Ａの端部４５Ａａに接続されている。尚、低圧部を同様に構成してもよい。
（第３実施形態）
次に、第１実施形態の一部を変更した第３実施形態について説明する。尚、第１実施形態と同じ構成には、同じ符号をつけて説明を省略する。図１２は、第３実施形態による高圧部及び低圧部の側面図である。
図１２に示す第３実施形態のＩＰＭでは、高圧部１１Ｂのスイッチング素子２３と低圧部１２Ｂのスイッチング素子３３とが接合材２５を介して電気的に接続されている。これにより、高圧部１１Ｂの素子２３、２４と低圧部１２Ｂの素子３３、３４とが積層されている。このように構成することによって、平面積をより小さくすることができる。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
例えば、上述した数値、材料、形状等は適宜変更可能である。
また、上述した実施形態では、三相式のパワーモジュール（ＩＰＭ）に本発明を適用した例を示したが、二相式、または、四相式以上のパワーモジュール（ＩＰＭ）に本発明を適用してもよい。更に、ゲートドライブ部を備えていない、パワーモジュールに本発明を適用してもよい。
また、上述した実施形態では、基板側からスイッチング素子、整流素子の順で積層したが、基板側から整流素子、スイッチング素子の順に積層してもよい。
第１実施形態によるＩＰＭの平面図である。 第１実施形態によるＩＰＭの回路図である。 高圧部の側面図である。 スイッチング素子の平面図である。 図４のＶ−Ｖ線に沿った、ＭＯＳＦＥＴセルの断面図である。 電極を省略したＭＯＳＦＥＴセルの平面図である。 整流素子の平面図である。 図７におけるＶＩＩＩ−ＶＩＩＩ線に沿った、整流素子の断面図である。 第２実施形態による高圧部の側面図である。 スイッチング素子の平面図である。 電極を省略したＭＯＳＦＥＴセルの平面図である。 第３実施形態による高圧部及び低圧部の側面図である。
符号の説明
１ ＩＰＭ
２ Ｕ相出力部
３ Ｖ相出力部
４ Ｗ相出力部
５ ゲートドライブ部
６ 基板
１１、１１Ａ、１１Ｂ 高圧部
１２、１２Ｂ 低圧部
２１ Ａｌ配線
２２ 絶縁膜
２２ａ 開口部
２３、２３Ａ スイッチング素子
２４ 整流素子
２５ 接合材
３１ Ａｌ配線
３２ 絶縁膜
３２ａ 開口部
３３ スイッチング素子
３４ 整流素子
４１、４１Ａ ＭＯＳＦＥＴセル
４３ 基板
４４ 半導体素子層
４４ａ、４４Ａａ ｐ−型ｗｅｌｌ領域
４４ｂ、４４Ａｂ ｎ＋型型領域
４４ｃ、４４Ａｃ ｐ＋型領域
４５、４５Ａ ソース電極
４６、４６Ａ ゲート電極
４７ ドレイン電極
４８ 絶縁層
５１ 基板
５２ 半導体素子層
５２ａ ｐ型領域
５３ アノード電極
５４ カソード電極
５５ 絶縁層

Claims (5)

  1. 電極を有する第１スイッチング素子と、前記第１スイッチング素子に積層されるとともに、前記第１スイッチング素子の電極と接合材を介して接合された電極を有する第１整流素子とを有する第１素子群と、
    電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを有する第２素子群を備え、
    前記第１素子群と前記第２素子群は、接合材を介して電気的に接続された状態で積層されていることを特徴とするパワーモジュール。
  2. 前記第１素子群が複数並列接続されるとともに、
    電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを備えた複数の第２素子群が並列接続されていることを特徴とする請求項１に記載のパワーモジュール。
  3. 電極を有する第１スイッチング素子と、前記第１スイッチング素子に積層されるとともに、前記第１スイッチング素子の電極と接合材を介して接合された電極を有する第１整流素子とを有する第１素子群を備えた、
    前記第１素子群が接合材を介して電気的に接続される金属配線と、
    前記金属配線上に形成されるとともに、前記第１素子群が配置される領域に開口部が形成された絶縁膜とを備え、
    前記絶縁膜の厚みが、前記第１素子群と前記金属配線とを接合する前記接合材の厚みよりも大きく、
    前記絶縁膜により、前記第１素子と前記金属配線の間の接合材料を全て覆っていることを特徴とするパワーモジュール。
  4. 前記第１スイッチング素子および前記第２スイッチング素子の矩形状に形成されたソース電極の端部に、前記第１整流素子および前記第２整流素子が接続されていることを特徴とする請求項３に記載のパワーモジュール。
  5. 前記第１素子群が複数並列接続されるとともに、
    電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを備えた複数の第２素子群が並列接続され、
    前記第１スイッチング素子、前記第２スイッチング素子、前記第１整流素子および前記第２整流素子は、ＳｉＣからなる半導体素子で構成されていることを特徴とする請求項３または請求項４に記載のパワーモジュール。
JP2007267787A 2007-10-15 2007-10-15 パワーモジュール Expired - Fee Related JP5171199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007267787A JP5171199B2 (ja) 2007-10-15 2007-10-15 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007267787A JP5171199B2 (ja) 2007-10-15 2007-10-15 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2009099663A JP2009099663A (ja) 2009-05-07
JP5171199B2 true JP5171199B2 (ja) 2013-03-27

Family

ID=40702414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007267787A Expired - Fee Related JP5171199B2 (ja) 2007-10-15 2007-10-15 パワーモジュール

Country Status (1)

Country Link
JP (1) JP5171199B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803241B2 (ja) * 2008-11-27 2011-10-26 三菱電機株式会社 半導体モジュール
JP2013045882A (ja) * 2011-08-24 2013-03-04 Mitsubishi Electric Corp 半導体装置
JP6148549B2 (ja) * 2013-06-19 2017-06-14 京セラ株式会社 パワー半導体モジュールおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185664A (ja) * 1999-12-24 2001-07-06 Toshiba Corp セラミックス回路基板
JP2002208673A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置およびパワーモジュール
JP4140238B2 (ja) * 2001-12-26 2008-08-27 トヨタ自動車株式会社 半導体モジュールの接合構造
JP3850739B2 (ja) * 2002-02-21 2006-11-29 三菱電機株式会社 半導体装置
JP3941728B2 (ja) * 2003-04-07 2007-07-04 富士電機ホールディングス株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP2009099663A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US9905541B2 (en) Semiconductor module with bus bar including stacked wiring layers
EP3107120B1 (en) Power semiconductor module
US7773381B2 (en) Semiconductor device
JP6047423B2 (ja) 半導体モジュール
KR102055458B1 (ko) 전력반도체 모듈
US20100127371A1 (en) Power semiconductor module with segmented base plate
US20110062491A1 (en) Power semiconductor module
EP3104412B1 (en) Power semiconductor module
WO2017175686A1 (ja) パワーモジュールおよびその製造方法
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP5357315B1 (ja) 半導体装置
JP2008166461A (ja) 双方向スイッチモジュール
WO2012039114A1 (ja) 回路装置
JP2019029457A (ja) 半導体モジュール
JP2004140068A (ja) 積層型半導体装置およびその組み立て方法
KR101946074B1 (ko) 3 레벨 컨버터 하프 브리지
JP2017059778A (ja) 半導体モジュール
JP4844591B2 (ja) 半導体装置
JP2014093421A (ja) パワーモジュール
JP5171199B2 (ja) パワーモジュール
JP2005236108A (ja) 半導体装置
JP7069358B2 (ja) 半導体装置および電力変換装置
JP5230213B2 (ja) 半導体装置
WO2018066496A1 (ja) パワーモジュールおよび電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees