JP5230213B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5230213B2
JP5230213B2 JP2008021859A JP2008021859A JP5230213B2 JP 5230213 B2 JP5230213 B2 JP 5230213B2 JP 2008021859 A JP2008021859 A JP 2008021859A JP 2008021859 A JP2008021859 A JP 2008021859A JP 5230213 B2 JP5230213 B2 JP 5230213B2
Authority
JP
Japan
Prior art keywords
voltage
unit
output
semiconductor device
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008021859A
Other languages
English (en)
Other versions
JP2009099927A (ja
Inventor
啓樹 奥村
拓一 大塚
匡男 濟藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008021859A priority Critical patent/JP5230213B2/ja
Priority to US12/234,761 priority patent/US7773381B2/en
Publication of JP2009099927A publication Critical patent/JP2009099927A/ja
Priority to US12/826,334 priority patent/US7864533B2/en
Priority to US12/954,451 priority patent/US8208260B2/en
Priority to US13/479,032 priority patent/US8971044B2/en
Application granted granted Critical
Publication of JP5230213B2 publication Critical patent/JP5230213B2/ja
Priority to US14/607,138 priority patent/US9379634B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

本発明は、パワーデバイスと制御回路とを備えたインテリジェントパワーモジュールである半導体装置に関する。
従来、IGBT等を含み複数の異なる位相を出力可能な出力部とIGBTのゲート等を制御するための制御回路とが一体的に設けられたパワーモジュールであるIPMが知られている。
特許文献1には、一枚の平面状の板部材にU相、V相、W相を出力するためのパワーデバイス(出力部)が配置されたIPMが開示されている。
特開2005−142228号公報
しかしながら、特許文献1のIPMでは、パワーデバイスが一枚の平面状の板部材に設置されているため、平面積が大きくなるといった課題がある。
本発明は、上述した課題を解決するために創案されたものであり、平面積を小さくできる半導体装置を提供することを目的としている。
上記目的を達成するために、請求項1に記載の発明は、第1相を出力する第1出力部と、前記第1出力部に積層されるように配置され、第1相と異なる位相の第2相を出力する第2出力部と、前記出力部を制御する制御部と、外部から供給される電圧を調節する電圧調節部とを備え、前記各出力部は、高圧部と、前記高圧部よりも低い電圧を有する電力が供給される低圧部とを備え、前記高圧部と前記低圧部は、積層されており、前記各出力部及び前記電圧調節部は、オン・オフ切り換え可能なスイッチングデバイスを有し、前記各出力部及び前記電圧調節部のうち、前記スイッチングデバイスのオン・オフ切り換えの周波数の最も大きいものが積層方向の外側に配置されている特徴とする半導体装置である。尚、ここでいう「積層」とは、第1出力部と第2出力部との間の間隔の有無に関係なく、積まれている状態をいう。
また、請求項2に記載の発明は、前記高圧部と前記低圧部は、半導体素子を含み、前記高圧部と前記低圧部は、互いの半導体素子が対向するように積層されていることを特徴とする請求項1に記載の半導体装置である。
また、請求項3に記載の発明は、前記高圧部と前記低圧部は、電流が流れる配線及びバスバーを備え、前記高圧部の配線及びバスバーと、前記高圧部の配線及びバスバーとは電流が逆方向に流れる前記低圧部の配線及びバスバーの何れかが並行に配置されていることを特徴とする請求項1または請求項2のいずれか1項に記載の半導体装置である。
また、請求項4に記載の発明は、前記第1出力部と前記第2出力部は、前記制御部に立設されていることを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体装置である。
また、請求項5に記載の発明は、前記第1出力部及び前記第2出力部は、前記制御部と接続するための制御用のバスバーを備え、前記制御用のバスバーは、前記制御部に形成された穴に挿通されていることを特徴とする請求項4に記載の半導体装置である。
また、請求項6に記載の発明は、前記第1出力部及び前記第2出力部は、前記制御部が配置された方向とは異なる方向に熱を伝導させる放熱板を備えていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置である。
また、請求項7に記載の発明は、前記出力部は、複数の半導体素子と、半導体素子が設けられる配線基板とを備え、前記複数の半導体素子は、基板の両面に配置されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置である。
また、請求項8に記載の発明は、前記電圧調節部は、前記各出力部よりも前記周波数が大きいことを特徴とする請求項1に記載の半導体装置である。
また、請求項9に記載の発明は、前記電圧調節部は、前記各出力部よりも空気の上流側に配置されていることを特徴とする請求項8に記載の半導体装置である。
また、請求項10に記載の発明は、前記電圧調節部は、スイッチングデバイスを有する高圧部と、スイッチングデバイスを有し、前記高圧部に印加される電圧よりも低い電圧が印加される低圧部とを備え、前記電圧調節部の低圧部のスイッチングデバイスのオン・オフ切り換えの周波数は、前記電圧調節部の高圧部のスイッチングデバイスのオン・オフ切り換えの周波数よりも大きく、前記電圧調節部の低圧部は、積層方向の外側に配置されていることを特徴とする請求項1、8または請求項9のいずれか1項に記載の半導体装である。
また、請求項11に記載の発明は、前記電圧調節部の低圧部は、前記電圧調節部の高圧部よりも空気の流れの上流側に配置されていることを特徴とする請求項10に記載の半導体装置である。
また、請求項12に記載の発明は、前記高圧部と前記低圧部は、それぞれ個別の部品により構成され、前記高圧部と前記低圧部は、前記制御部に対して並列に配置されており、前記各部品は、合成樹脂により被覆されていることを特徴とする請求項1に記載の半導体装置である。
また、請求項13に記載の発明は、前記第1出力部及び前記第2出力部は、前記制御部と接続するための制御用のバスバーを備え、前記制御用のバスバーは、前記第1出力部及び前記第2出力部から前記制御部に垂直方向に延伸して接続されることを特徴とする請求項12に記載の半導体装置である。
本発明の半導体装置によれば、異なる位相を出力する出力部を積層することにより、平面積を小さくすることができる。
(第1実施形態)
以下、図面を参照して、本発明を三相式のインテリジェントパワーモジュール(以下、IPM)に適用した第1実施形態について説明する。図1は、第1実施形態によるIPMの全体斜視図である。図2は、図1におけるII−II線に沿った断面図である。図3は、U相出力部の平面図である。図4は、図3におけるIV−IV線に沿った断面図である。図5は、スイッチングデバイスを説明するための斜視図である。図6は、ダイオードを説明するための斜視図である。図7は、IPMの概略回路図である。尚、以下の説明において、図2に示す上下を上下方向とする。
図1及び図2に示すように、第1実施形態によるIPM1は、U相出力部2と、V相出力部3と、W相出力部4と、制御部5と、昇圧部6とを備えている。異なる位相を出力する出力部2〜4及び昇圧部6は、積層されている。また、出力部2〜4及び昇圧部6は、制御部5に垂直に立設された状態でネジ(図示略)により一定の間隔を開けて固定されている。
図3及び図4に示すように、U相出力部2は、高圧部11と、低圧部12と、配線基板13と、放熱板14と、7つのバスバー15〜21と、複数のAlワイヤ22と、ケース23とを備えている。
高圧部11には、P側電力供給部から高電圧(正の電圧)を有する直流の電力が供給される。高圧部11は、npn型のIGBT(Insulated Gate Bipolar Transistor)またはMOS(Metal Oxide Semiconductor)トランジスタ等からなるスイッチングデバイス32と、逆流防止用の転流ダイオード(以下、ダイオード)33と、配線基板13上に形成されたAl配線34とを備えている。
図5に示すように、スイッチングデバイス32の上面には、ゲート32gと、ソース32sが形成されている。スイッチングデバイス32の下面には、半田を介してAl配線34に接続されるドレイン32dが形成されている。尚、以下の説明において、他のスイッチングデバイスのドレイン、ゲート、ソースを説明する際にも、当該スイッチングデバイスの番号に符号d、g、sを付与して説明する。図3及び図7に示すように、スイッチングデバイス32のドレイン32dは、Al配線34とAlワイヤ22を介してP側電力供給用のバスバー16に接続されている。スイッチングデバイス32のソース32sは、Alワイヤ22を介してU相出力用のバスバー15に接続されている。また、スイッチングデバイス32のソース32sは、昇圧部6へ接続するためのバスバー19にもAlワイヤ22を介して接続されている。スイッチングデバイス32のゲート32gは、Alワイヤ22を介してゲートドライバ接続用のバスバー18に接続されている。
また、スイッチングデバイス32を構成する材料は、特に限定されるものではなく、Si、SiC、GaN、AlN、ダイヤモンド等を用途や目的に応じて適宜変更可能である。例えば、スイッチング損失や電力損失を抑制したい場合には、SiCやGaNが好ましい。尚、SiCは高温(約300℃)で動作させる場合にも有効である。また、高周波で駆動させたい場合には、GaNが好ましい。尚、GaNを採用した場合には、更に、インダクタンス成分(L成分)及び容量成分(C成分)を抑制でき、小型化も可能となる。また、絶縁破壊係数を上げて耐圧を向上させたい場合には、AlNが好ましい。尚、AlNを採用し、配線基板13を同じAlNにより構成した場合には、熱膨張係数の違いに起因する熱応力の発生を抑制できる。また、ダイヤモンドを採用する場合には、上述した材料の物性値を全て越えており、IPM1の小型化を実現し、電力損失やスイッチング損失を大幅に低減することができる。
ダイオード33は、スイッチングデバイス32に電流が逆流することを防ぐためのものである。図6に示すように、ダイオード33の上面には、アノード33aが形成されている。ダイオード33の下面には、半田を介してAl配線34と接続されるカソード33kが形成されている。尚、以下の説明において、他のダイオードのアノード、カソードを説明する際にも、当該ダイオードの番号に符号a、kを付与して説明する。図3及び図7に示すように、ダイオード33のアノード33aは、Alワイヤ22を介してU相出力用のバスバー15に接続されている。ダイオード33のカソード33kは、Al配線34とAlワイヤ22とを介してP側電力供給用のバスバー16に接続されている。即ち、ダイオード33は、スイッチングデバイス32のソース32sからドレイン32d方向が順方向となるように接続されている。また、ダイオード33を構成する材料は、特に限定されるものではなく、スイッチングデバイス32と同様に、Si、SiC、GaN、AlN、ダイヤモンド等を用途や目的に応じて適宜変更可能である。
低圧部12には、P側電力供給部から供給される電力よりも低い電圧(負の電圧)を有する直流の電力がN側電力供給部から供給される。低圧部12は、npn型のIGBTまたはMOS(Metal Oxide Semiconductor)トランジスタ等からなるスイッチングデバイス36と逆流防止用の転流ダイオード(以下、ダイオード)37と、配線基板13上に形成されたAl配線38とを備えている。
スイッチングデバイス36のドレイン36dは、Al配線38及びAlワイヤ22を介してU相出力用のバスバー15に接続されている。スイッチングデバイス36のソース36sは、Alワイヤ22を介してN側電力供給用のバスバー17に接続されている。また、スイッチングデバイス36のソース36sは、Alワイヤ22を介して昇圧部6に接続するためのバスバー20にも接続されている。スイッチングデバイス36のゲート36gは、ゲートドライバ接続用のバスバー21に接続されている。
ダイオード37のアノード37aは、Alワイヤ22を介してN側電力供給用のバスバー17に接続されている。ダイオード37のカソード37kは、Al配線38及びAlワイヤ22を介してU相出力用のバスバー15に接続されている。
配線基板13は、絶縁性のAl、AlN、SiまたはSiOからなる。配線基板13の上面には、Al配線34、38が形成される(DBA(Direct Brazed Aluminum))。Al配線34、38の代わりに、Cu配線を形成してもよい(DBC(Direct Bonding Copper))。一方、配線基板13の下面には、熱伝導性の良い金属(例えば、AlまたはCu等)からなる接合剤(図示略)により放熱板14が接合されている。
放熱板14は、配線基板13を介して伝導する高圧部11及び低圧部12から発生した熱を外部へ放熱するためのものである。放熱板14は、絶縁性の配線基板13により高圧部11及び低圧部12と絶縁されている。図2に示すように、放熱板14は、面に垂直な方向S1、即ち、制御部5が配置された方向とは異なる方向S1への熱伝導率が高い熱伝導異方性材料により構成されている。熱伝導異方性材料とは、例えば、方向が揃えられた炭素繊維をアルミニウムに埋設させたもの等を適用することができる。放熱板14の外周部は、接着剤によりケース23の下面に接着される。
バスバー15〜21は、ケース23に中央部が埋設されて固定されている。これにより、バスバー15〜21の一端部はケース23の凹部23d側に、他端部がケース23の外側に配置される。バスバー15〜21は、導電性のCuまたはAlにより板状に形成されている。バスバー15は、U相を出力するためのものである。バスバー16は、P側電力を供給するためのものである。バスバー17は、N側電力を供給するためのものである。即ち、バスバー16には、バスバー17とは逆方向の電流が流れる。バスバー18、21は、後述する制御部5のゲートドライブ43、44に接続されている。また、バスバー19、20は、ゲートドライブ43、44を介して昇圧部6に接続されている。
ケース23は、合成樹脂からなり、長方形の板状に形成されている。ケース23の中央部には、窓23aが形成されている。窓23aには、配線基板13が嵌め込まれる。ケース23には、窓23aよりも一回り大きい凹部23dが形成されている。凹部23dには、高圧部11及び低圧部12等を保護及び絶縁するための保護ゲル24が充填されている。保護ゲル24は、約180℃程度の熱に耐えることができる軟性のシリコン樹脂またはエポキシ樹脂からなる。また、保護ゲル24の上面には、保護ゲル24の漏れを防止するとともに、高圧部11及び低圧部12への熱の伝導を抑制する蓋25が被せられている。
V相出力部3及びW相出力部4は、U相出力部2と略同じ構成を有するので異なる点のみ説明する。V相出力部3は、出力用のバスバー15からU相と位相が異なるV相を出力する。W相出力部4は、出力用のバスバー15からU相及びV相と位相が異なるV相を出力する。V相出力部3のバスバー18、21は、制御部5のゲートドライブ45、46に接続されている。また、V相出力部3のバスバー19、20は、ゲートドライブ45、46を介して昇圧部6に接続されている。W相出力部4のバスバー18、21は、制御部5のゲートドライブ47、48に接続されている。また、W相出力部4のバスバー19、20は、ゲートドライブ47、48を介して昇圧部6に接続されている。
制御部5は、断熱材41と、配線基板42と、6個のゲートドライブ43〜48と、Al配線50とを備えている。尚、Al配線50は、一部のみ図示している。断熱材41は、熱に弱いゲートドライブ43〜48に各相出力部2〜4からの熱が伝導されることを抑制するためのものである。断熱材41は、約350℃の熱に耐えることが可能な絶縁性のポリイミド系樹脂からなり、配線基板42と各相出力部2〜4との間に配置されている。断熱材41及び配線基板42の外周部には、制御用のバスバー15〜21及びバスバー55〜60を挿通させるための穴49(図10参照)が形成されている。各穴49からは、バスバー18〜21、各ゲートドライブ43〜48及びバスバー55〜60を接続するためのAl配線50が延びている。バスバー18〜21及びバスバー55〜60と、Al配線50は、半田により接続されている。
各ゲートドライブ43〜48は、配線基板42上に設けられている。ゲートドライブ43(44)は、U相出力部2に設けられたスイッチングデバイス32(36)のゲート32g(36g)を制御するためのものである。ゲートドライブ45(46)は、V相出力部3に設けられたスイッチングデバイス32(36)のゲート32g(36g)を制御するためのものである。ゲートドライブ47(48)は、W相出力部4に設けられたスイッチングデバイス32(36)のゲート32g(36g)を制御するためのものである。
図2に示すように、昇圧部6は、昇圧回路部51と、Al配線52と、配線基板53と、放熱板54と、ゲートドライブ43〜48に接続される6つのバスバー55〜60と、ケース23とを備えている。昇圧部6は、ゲートドライブ43〜48、バスバー19、20及びバスバー55〜60を介して接続されている各出力部2〜4のスイッチングデバイス32、36のソース32s、36sの電圧を制御する。これにより、スイッチングデバイス32、36のゲート32g、36gの電圧を安定させて、ゲート32g、36gに高い電圧が印加されることを抑制する。
次に、上述したIPM1の動作説明を行う。
ゲートドライブ43〜48により各スイッチングデバイス32、36のゲート32g、36gが制御されつつ、P側電力供給用のバスバー16及びN側電力供給用のバスバー17から電力が供給されると、各相の出力部2〜4により異なる位相を有する三相の交流電力が出力される。また、動作中には、各出力部2〜4の放熱板14から方向S1に熱が放熱される。そして、各出力部2〜4の間を通る空気により、熱が外部へと放出される。
次に、上述したIPM1の組立工程について説明する。図8〜図10は、IPMの組立工程を説明するための斜視図である。
まず、図8に示すように、バスバー15〜21を金型に入れた状態で、ケース23を射出成型により作製する。次に、図9に示すように、高圧部11、低圧部12及び配線基板13が接合された放熱板14をケース23に接着する。その後、図3に示すように、Alワイヤ22を配線する。次に、図10に示すように、バスバー15〜21及びバスバー55〜60が、制御部5の穴49と一致するように位置決めを行う。その後、制御部5に出力部2〜4及び昇圧部6を挿入して、ネジ(図示略)により固定する。この後、バスバー15〜21及びバスバー55〜60とAl配線50とを半田により電気的に接続する。これにより、IPM1が完成する。
上述したように、第1実施形態によるIPM1では、出力部2〜4及び昇圧部6を積層している。これにより、全てを同一平面状に配置した場合に比べて、平面視における平面積を小さくすることができる。出力部2〜4及び昇圧部6を積層することにより、整流回路等を新たに設ける場合でも、平面積の増加を抑制することができる。
また、一般には、出力部上にゲートドライブを構成する場合が多く、ゲートドライブに出力部からの熱が伝達され易いが、IPM1では、制御部5に対して出力部2〜4を垂直に立設させることにより、出力部2〜4からの熱の伝達を抑制できる。更に、ゲートドライブ43〜48と出力部2〜4との間に断熱材41を設けることにより、熱の伝達をより抑制できる。これらにより、各出力部2〜4を高温(例えば、約200℃)で動作させても、熱に弱いゲートドライブ43〜48の破損を抑制することができる。この結果、IPM1の寿命を延ばすことができる。
また、IPM1では、出力部2〜4及び昇圧部6の間に一定の間隔ができるように積層しているので、通気性が高い。これにより、冷却機能を向上させることができるので、熱に弱いゲートドライブ43〜48の破損を抑制できる。更に、一定の間隔を開けることにより、出力部2〜4間の熱の伝達を抑制できるので、出力部2〜4のスイッチングデバイス32、36及びダイオード33、37の破損を抑制できる。この結果、IPM1の寿命を延ばすことができる。更に、IPM1では、出力部2〜4及び昇圧部6を積層しているので、スイッチングデバイス32、36及びダイオード33、37のそれぞれが隣接することを低減できるので、熱の集中を抑制できる。
また、制御用のバスバー15〜21及びバスバー55〜60を制御部5の穴49に挿通させた状態で、Al配線50と接続しているので、位置決めと接続とを容易に行うことができる。
(第2実施形態)
次に、上述した第1実施形態を部分的に変更した第2実施形態について説明する。尚、第1実施形態と同様の構成には、同じ符号を付けて説明を省略する。図11は、第2実施形態によるIPMの図2相当図である。図12は、高圧部側の出力部の平面図である。図13は、低圧部側の出力部の平面図である。
図11に示すように、第2実施形態によるIPM1Aでは、高圧部11を有する出力部2A〜4A及び低圧部12を有する出力部2B〜4Bが、別々の部品により構成されている。そして、高圧部11側の出力部2A〜4Aと低圧部12側の出力部2B〜4Bとが積層されるように、制御部5Aに固定される。
図12に示すように、出力部2Aは、第1実施形態による出力部2を半分に分割した部分のうち、高圧部11側と略同じ構成を有する。また、図13に示すように、出力部2Bは、第1実施形態による出力部2を半分に分割した部分のうち、低圧部12側と略同じ構成を有する。図12及び図13に示すように、出力部2A及び出力部2Bは、それぞれ、出力用のバスバー15A及びバスバー15Bを備えている。また、電流の流れる方向が反対側のバスバー16及びバスバー17が並行になるように積層される。尚、出力部3A、4Aは、出力部2Aと同じ構成を有し、出力部3B、4Bは、出力部2Bと同じ構成を有する。
第2実施形態によるIPM1Aでは、高圧部11側の出力部2A〜4Aと低圧部12側の出力部2B〜2Bとを別々に構成して、積層することにより、より平面積を小さくすることができる。また、バスバー16及びバスバー17が並行になるように配置することにより、バスバー16及びバスバー17に生じる寄生インダクタンスを相殺できる。尚、他のバスバーやAl配線のうち、逆方向に電流が流れるバスバーやAl配線を並行に構成することがより好ましい。
(第3実施形態)
次に、上述した第2実施形態を部分的に変更した第3実施形態について説明する。尚、第1及び第2実施形態と同様の構成には、同じ符号を付けて説明を省略する。図14は、第3実施形態によるIPMの図2相当図である。
図14に示すように、第3実施形態によるIPM1Bでは、第2実施形態のIPM1Aにおける高圧部11側の各出力部2A〜4Aを上下逆にして、制御部5Aに設置している即ち、高圧部11のスイッチングデバイス32及びダイオード33と、低圧部12のスイッチングデバイス36及びダイオード37とが互いに対向するように配置されている。
このように構成することにより、相殺される寄生インダクタンスを増加させることができる。
(第4実施形態)
次に、上述した第1実施形態を部分的に変更した第4実施形態について説明する。尚、上述した実施形態と同様の構成には同じ符号を付けて説明を省略する。図15は、第4実施形態によるIPMの全体斜視図である。図16は、第4実施形態によるIPMの昇圧部の平面図である。図17は、第4実施形態によるIPMの概略回路図である。尚、図15に示す上下を上下方向とする。また、上述した実施形態と同じ構成には、同じ符号を付けて説明を省略する。
図15に示すように、第4実施形態によるIPM1Cは、U相出力部2と、V相出力部3と、W相出力部4と、制御部5Cと、昇圧部(請求項9の電圧調節部に相当)6Cとを備えている。異なる位相を出力する出力部2〜4及び昇圧部6Cは、積層されている。また、出力部2〜4及び昇圧部6Cは、制御部5に垂直に立設された状態でネジ(図示略)により一定の間隔を開けて固定されている。
昇圧部6Cは、外部の電源200から200Vの供給された電圧を600Vに昇圧する。そして、昇圧部6Cは、昇圧した電力をバスバー16、17を介して各出力部2〜4に電力を供給するためのものである。昇圧部6Cは、積層方向において、最下層(即ち、積層方向の外側)に配置されている。尚、上述した電圧値は、適宜変更可能である。
図16に示すように、昇圧部6Cは、高圧部71と、低圧部72と、コイル73と、コンデンサ74と、基板75と、放熱板76と、4つのバスバー77〜81と、複数のAlワイヤ82と、ケース83と、Al配線84、85とを備えている。
図16及び図17に示すように、高圧部71は、オン・オフ切り換え可能なトランジスタからなるスイッチングデバイス92と、逆流防止用のダイオード93と、Al配線94とを備えている。スイッチングデバイス92のソース92sは、Al配線84を介してコイル73に接続されている。スイッチングデバイス92のドレイン92dは、Al配線94を介してコンデンサ74の一端が接続されるP側電力供給用のバスバー78に接続されている。スイッチングデバイス92のゲート92gは、バスバー80を介して制御部5Cのゲートドライバ56に接続されている。ダイオード93のアノード93aは、Al配線84を介してコイル73の一端及びスイッチングデバイス92のソース92sに接続されている。ダイオード93のカソード93kは、Al配線94を介してコンデンサ74の一端が接続されるバスバー78に接続されている。
低圧部72は、オン・オフ切り換え可能なトランジスタからなるスイッチングデバイス96と、逆流防止用のダイオード97と、Al配線98とを備えている。尚、低圧部72には、高圧部71に印加される電圧よりも低い電圧が外部の電源200により印加される。スイッチングデバイス96のソース96sは、電源200の負極及びコンデンサ74の一端に接続されているN側電力供給用のバスバー79に接続されている。スイッチングデバイス96のドレイン96dは、Al配線98を介してコイル73の一端に接続されている。スイッチングデバイス96のゲート96gは、バスバー81を介して制御部5Cのゲートドライバ57に接続されている。ダイオード97のアノード97aは、N側電力供給用のバスバー79に接続されている。ダイオード97のカソード97kは、Al配線98を介してコイル73の一端に接続されている。
コイル73の一端は、Al配線84を介して、スイッチングデバイス92のソース92s、ダイオード93のアノード93a、スイッチングデバイス96のドレイン96d、及び、ダイオード97のカソード97kに接続されている。コイル73の他端は、バスバー77を介して電源200の正極に接続されている。
コンデンサ74の一端は、各出力部2〜4にP側電力を供給するためのバスバー78に接続されている。コンデンサ74の他端は、Al配線85を介して各出力部2〜4にN側電力を供給するためのバスバー79に接続されている。
次に、昇圧部6Cの動作説明を行う。
低圧部72のスイッチングデバイス96がオンのときは、コイル73及びスイッチングデバイス96に電流が流れる。この状態から、低圧部72のスイッチングデバイス96がオフに切り換わると、コイル73では流れる電流が遮断されて起電力が生じる。このコイル73に起電力が生じている状態で、高圧部71のスイッチングデバイス92がオフになると、コイル73から高圧部71を介してコンデンサ74に電荷が供給される。これにより、コンデンサ74には、電源200の電圧とコイル73の起電力による電荷が蓄えられる。この結果、電源200の電圧がコンデンサ74により昇圧されて、各出力部2〜4に印加される。
ここで、昇圧部6Cの各スイッチングデバイス92、96のオン・オフ切り換えの周波数は、各出力部2〜4のスイッチングデバイス32、36のオン・オフ切り換えの周波数に比べて大きい。更に、昇圧部6Cの低圧部72のスイッチングデバイス96のオン・オフ切り換えの周波数は、昇圧部6Cの高圧部71のスイッチングデバイス92のオン・オフ切り換えの周波数よりも大きい。
即ち、各出力部2〜4よりも昇圧部6Cの方が高温になる。更に、昇圧部6Cでも、高圧部71よりも低圧部72の方が高温になる。
上述したように、第4実施形態によるIPM1Cでは、出力部2〜4よりも高温になる昇圧部6Cを積層方向において外側の層になるように配置している。これにより、昇圧部6Cの放熱性を向上させることができる。更に、昇圧部6Cを最下層にすることにより、空気の流れの最上流側に昇圧部6Cが位置することになる。これにより、各出力部2〜4からの熱が昇圧部6Cに作用することがないので、昇圧部6Cの高温化をより抑制できる。
また、従来、昇圧部の高温化を抑制するために、出力部ごとに昇圧部を設けていたが、IPM1Cでは、昇圧部6Cの高温化を抑制することができるので、昇圧部6Cを出力部2〜4で兼用することができる。これにより、IPM1Cの小型化をより促進できる。
(第5実施形態)
次に、上述した第3実施形態を部分的に変更した第5実施形態について説明する。尚、上述した実施形態と同様の構成には同じ符号を付けて説明を省略する。図18は、第5実施形態によるIPMの断面図である。
図18に示すように、第5実施形態によるIPM1Dでは、第3実施形態と同様に、高圧部11を有する出力部2A〜4A及び低圧部12を有する出力部2B〜4Bが、別々の部品により構成されている。そして、高圧部11側の出力部2A〜4Aと低圧部12側の出力部2B〜4Bとが交互に積層されるように、制御部5Aに固定される。
更に、第5実施形態によるIPM1Dでは、高圧部71を有する昇圧部6Dと、低圧部72を有する昇圧部6Eとが、別々の部品により構成されている。低圧部72を有する昇圧部6Eが、積層方向の最下層に配置されている。また、高圧部71を有する昇圧部6Dが、積層方向の最上層に配置されている。各出力部2A〜4A、2B〜4Bが、低圧部72を有する昇圧部6Eと高圧部71を有する昇圧部6Dとの間に積層されている。即ち、高温になる昇圧部6Eと昇圧部6Dが、積層方向の一番外側である最下層と最上層に配置されている。更に、高温側から低温側に空気が流れることを考慮すると、空気の流れの最上流側に低圧部72を有する昇圧部6Eが配置されている。
上述したように第5実施形態によるIPM1Dでは、昇圧部6Dの高圧部71及び昇圧部6Eの低圧部72を積層方向の最も外側の層に配置しているので、高温になる昇圧部6Dの高圧部71及び昇圧部6Eの低圧部72の放熱性を向上させることができる。更に、昇圧部6Eの低圧部72を空気の流れの最上流に配置することによって、昇圧部6Eの低圧部72の高温化をより抑制できる。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
例えば、上述した実施形態では、三相式のIPMに本発明を適用した例を示したが、二相式、または、四相式以上のIPMに本発明を適用してもよい。
また、上述した実施形態で適用した材料、数値、形状等は一例であり、適宜変更可能である。
また、上述した実施形態では、各出力部の半導体素子であるスイッチングデバイス及びダイオードを配線基板の同じ面に配置したが、配線基板の表面及び裏面の両面に配置してもよい。これにより、平面積をより低減することができる。
また、上述した実施形態では、各出力部の間に一定の間隔を開けて積層する例を示したが、各出力部の間隔を省略してもよい。尚、このように構成する場合には、ケースに送風用の穴を開けることが好ましい。
また、上述した実施形態では、各出力部の高圧部及び低圧部にスイッチングデバイスを1つずつ設けたが、各出力部の高圧部及び低圧部に複数のスイッチングデバイスを並列に接続してもよい。
また、上述した実施形態では、電圧調節部の一例として昇圧部を例に挙げたが、外部から供給された電圧を下げるための降圧部等の電圧を調節可能なものに適用してもよい。
第1実施形態によるIPMの全体斜視図である。 図1におけるII−II線に沿った断面図である。 U相出力部の平面図である。 図3におけるIV−IV線に沿った断面図である。 スイッチングデバイスを説明するための斜視図である。 ダイオードを説明するための斜視図である。 IPMの概略回路図である。 IPMの組立工程を説明するための斜視図である。 IPMの組立工程を説明するための斜視図である。 IPMの組立工程を説明するための斜視図である。 第2実施形態によるIPMの図2相当図である。 高圧部側の出力部の平面図である。 低圧部側の出力部の平面図である。 第3実施形態によるIPMの図2相当図である。 第4実施形態によるIPMの全体斜視図である。 第4実施形態によるIPMの昇圧部の平面図である。 第4実施形態によるIPMの概略回路図である。 第5実施形態によるIPMの断面図である。
符号の説明
1、1A、1B IPM
2、2A、2B U相出力部
3、3A、3B V相出力部
4、4A、4B W相出力部
5、5A 制御部
6、6C、6E 昇圧部
11 高圧部
12 低圧部
13 配線基板
14 放熱板
15〜21、15A、15B バスバー
22 Alワイヤ
23 ケース
23a 窓
23d 凹部
24 保護ゲル
25 蓋
32、36 スイッチングデバイス
32g、36g ゲート
32s、36s ソース
32d、36d ドレイン
33、37 ダイオード
33a、37a アノード
33k、37k カソード
34、38 Al配線
41 断熱材
42 配線基板
43〜48 ゲートドライブ
49 穴
50 配線
51 昇圧回路部
52 配線
53 配線基板
54 放熱板
71 高圧部
72 低圧部
73 コイル
74 コンデンサ
75 配線基板
76 放熱板
77〜81 バスバー
82 Alワイヤ
83 ケース
84、85 Al配線
92、96 スイッチングデバイス
93、97 ダイオード

Claims (13)

  1. 第1相を出力する第1出力部と、
    前記第1出力部に積層されるように配置され、第1相と異なる位相の第2相を出力する第2出力部と、
    前記出力部を制御する制御部と
    外部から供給される電圧を調節する電圧調節部とを備え
    前記各出力部は、高圧部と、前記高圧部よりも低い電圧を有する電力が供給される低圧部とを備え、前記高圧部と前記低圧部は、積層されており、
    前記各出力部及び前記電圧調節部は、オン・オフ切り換え可能なスイッチングデバイスを有し、前記各出力部及び前記電圧調節部のうち、前記スイッチングデバイスのオン・オフ切り換えの周波数の最も大きいものが積層方向の外側に配置されていることを特徴とする半導体装置。
  2. 前記高圧部と前記低圧部は、半導体素子を含み、
    前記高圧部と前記低圧部は、互いの半導体素子が対向するように積層されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記高圧部と前記低圧部は、電流が流れる配線及びバスバーを備え、
    前記高圧部の配線及びバスバーと、前記高圧部の配線及びバスバーとは電流が逆方向に流れる前記低圧部の配線及びバスバーの何れかが並行に配置されていることを特徴とする請求項1または請求項2のいずれか1項に記載の半導体装置。
  4. 前記第1出力部と前記第2出力部は、前記制御部に立設されていることを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体装置。
  5. 前記第1出力部及び前記第2出力部は、前記制御部と接続するための制御用のバスバーを備え、
    前記制御用のバスバーは、前記制御部に形成された穴に挿通されていることを特徴とする請求項4に記載の半導体装置。
  6. 前記第1出力部及び前記第2出力部は、前記制御部が配置された方向とは異なる方向に熱を伝導させる放熱板を備えていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置。
  7. 前記出力部は、複数の半導体素子と、半導体素子が設けられる配線基板とを備え、
    前記複数の半導体素子は、基板の両面に配置されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置。
  8. 前記電圧調節部は、前記各出力部よりも前記周波数が大きいことを特徴とする請求項1に記載の半導体装置。
  9. 前記電圧調節部は、前記各出力部よりも空気の上流側に配置されていることを特徴とする請求項8に記載の半導体装置。
  10. 前記電圧調節部は、スイッチングデバイスを有する高圧部と、スイッチングデバイスを有し、前記高圧部に印加される電圧よりも低い電圧が印加される低圧部とを備え、
    前記電圧調節部の低圧部のスイッチングデバイスのオン・オフ切り換えの周波数は、前記電圧調節部の高圧部のスイッチングデバイスのオン・オフ切り換えの周波数よりも大きく、
    前記電圧調節部の低圧部は、積層方向の外側に配置されていることを特徴とする請求項1、8または請求項9のいずれか1項に記載の半導体装置。
  11. 前記電圧調節部の低圧部は、前記電圧調節部の高圧部よりも空気の流れの上流側に配置されていることを特徴とする請求項10に記載の半導体装置。
  12. 前記高圧部と前記低圧部は、それぞれ個別の部品により構成され、前記高圧部と前記低圧部は、前記制御部に対して並列に配置されており、前記各部品は、合成樹脂により被覆されていることを特徴とする請求項1に記載の半導体装置。
  13. 前記第1出力部及び前記第2出力部は、前記制御部と接続するための制御用のバスバーを備え、
    前記制御用のバスバーは、前記第1出力部及び前記第2出力部から前記制御部に垂直方向に延伸して接続されることを特徴とする請求項12に記載の半導体装置。
JP2008021859A 2007-09-26 2008-01-31 半導体装置 Active JP5230213B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008021859A JP5230213B2 (ja) 2007-09-26 2008-01-31 半導体装置
US12/234,761 US7773381B2 (en) 2007-09-26 2008-09-22 Semiconductor device
US12/826,334 US7864533B2 (en) 2007-09-26 2010-06-29 Semiconductor device
US12/954,451 US8208260B2 (en) 2007-09-26 2010-11-24 Semiconductor device
US13/479,032 US8971044B2 (en) 2007-09-26 2012-05-23 Semiconductor device
US14/607,138 US9379634B2 (en) 2007-09-26 2015-01-28 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007249498 2007-09-26
JP2007249498 2007-09-26
JP2008021859A JP5230213B2 (ja) 2007-09-26 2008-01-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2009099927A JP2009099927A (ja) 2009-05-07
JP5230213B2 true JP5230213B2 (ja) 2013-07-10

Family

ID=40702605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008021859A Active JP5230213B2 (ja) 2007-09-26 2008-01-31 半導体装置

Country Status (1)

Country Link
JP (1) JP5230213B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5851599B2 (ja) * 2012-05-18 2016-02-03 三菱電機株式会社 パワーモジュール
JP6408857B2 (ja) * 2014-10-20 2018-10-17 ローム株式会社 ゲートドライバユニットおよびパワーモジュール
JP6851300B2 (ja) * 2017-12-20 2021-03-31 株式会社日立製作所 電力変換器の制御装置
JP6670353B2 (ja) * 2018-09-21 2020-03-18 ローム株式会社 ゲートドライバユニットおよびパワーモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4259185B2 (ja) * 2003-06-03 2009-04-30 日産自動車株式会社 積層型半導体装置
JP4491244B2 (ja) * 2004-01-07 2010-06-30 三菱電機株式会社 電力半導体装置
JP3903994B2 (ja) * 2004-02-24 2007-04-11 株式会社デンソー 電力変換装置及び、その製造方法。
JP4452605B2 (ja) * 2004-11-10 2010-04-21 トヨタ自動車株式会社 半導体装置
JP4466558B2 (ja) * 2005-12-20 2010-05-26 株式会社デンソー 電力変換装置

Also Published As

Publication number Publication date
JP2009099927A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
US9379634B2 (en) Semiconductor device
US20090091892A1 (en) Semiconductor Device
US10720378B2 (en) Component structure, power module and power module assembly structure
JP5407198B2 (ja) 電力変換装置のパワーモジュール
US20120106220A1 (en) Switching module
JP5893369B2 (ja) 半導体装置
JP6705393B2 (ja) 半導体装置及び電力変換装置
JP5169764B2 (ja) 電力変換装置
WO2016027557A1 (ja) 電力変換装置
US8493762B2 (en) Power semiconductor module and semiconductor power converter provided with the same
JP2009512994A (ja) 低インダクタンスの半導体ハーフブリッジモジュール
KR101642754B1 (ko) 반도체장치
JP2009105389A (ja) パワーモジュール
JP2013222885A (ja) インバータモジュール
JP5230213B2 (ja) 半導体装置
JP2008295139A (ja) 駆動装置一体型電力変換装置
WO2008001413A1 (en) Power converter
JP2007042796A (ja) 電力用半導体素子及びインバータ装置
US9373560B2 (en) Drive circuit device
JP2015053410A (ja) 半導体モジュール
JP2018037545A (ja) 半導体モジュール
JP5171199B2 (ja) パワーモジュール
JP2009081273A (ja) 半導体装置
JP2009182261A (ja) 半導体装置
JP2016149836A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5230213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250