JP2005236108A - 半導体装置 - Google Patents

Abstract

【課題】 半導体装置に用いられている配線の寄生インダクタンスの低減化。
【解決手段】 絶縁基板２６上に形成されている導電層２８と、導電層２８に形成されているＩＧＢＴチップ３４と、導電層２８に形成されているダイオードチップ３８と、それらを包囲するケース４２と、導電層２８に接続されているとともにケース４２外へ伸びているコレクタ電極端子５４と、ＩＧＢＴチップ３４とダイオードチップ３８に接続されているとともにケース４２外へ伸びているエミッタ電極端子６６を備えている。エミッタ電極端子６６は、ＩＧＢＴチップ３４とダイオードチップ３８との間を平板で架橋するとともに、その平板と導電層２８が平行な位置関係で形成されている。
【選択図】 図２

Description

本発明は、半導体装置の寄生インダクタンスを低減する技術に関する。

主電流が流れる半導体チップ(典型的にはＩＧＢＴ(Insulated Gate Bipolar Transistor)で構成されている)と、その半導体チップがターンオフする過渡的なタイミングに、その半導体チップを逆方向へ流れようとする電流をバイパスするバイパス用半導体チップ(典型的にはダイオードで構成されている)が並列に接続された構成を備える半導体装置が知られている。この種の半導体装置は、例えば３相インバータ回路等に利用されている。その３相インバータ回路では、Ｕ相、Ｖ相、Ｗ相へ電流を出力する回路のアッパー側部とロー側部のそれぞれに半導体装置が組み込まれ、合計６個の半導体装置が利用されている。
近年、電気自動車等に利用される３相インバータ回路を大電流で扱いたいという要望が強くなってきている。この３相インバータ回路を大電流で動作させると、そのスイッチング時の電流変化率に半導体装置の配線等に起因する寄生のインダクタンスが乗じて、スパイク状のサージ電圧が大きくなるという問題が生じてくる。そこで、この半導体装置の配線に起因する寄生のインダクタンスを低減する重要性が増しており、その技術の一例が特許文献１と特許文献２に記載されている。
特開平６−４５５０９号公報（その公報の図１参照） 特開平９−１０２５７８号公報（その公報の図１参照）

特許文献１と特許文献２の半導体装置は、半導体チップの一方の主電極に至る配線の一部と、他方の主電極に至る配線の一部とを平行に相対向して形成し、それぞれの配線内を互いに逆方向へ電流を流すことで、その電流によって発生する磁束を相殺して寄生インダクタンスを低減する技術を利用したものである。

しかしながら、特許文献１と特許文献２のいずれの半導体装置でも、配線と半導体チップを電気的に接続するために配線の一部にアルミワイヤが用いられている。このアルミワイヤの寄生のインダクタンスの低減を図るために、特許文献１ではアルミワイヤ同士を平行に形成し、そのアルミワイヤ内を互いに逆方向の電流を流すことで対処している。しかしながら、アルミワイヤのような細線同士を平行に形成することは非常に困難であり、そのため寄生のインダクタンスの低減が十分とは言えない。また、特許文献２では平板形状の配線に対してアルミワイヤを平行に配置し、この平板内を流れる電流とアルミワイヤ内を流れる電流を互いに逆方向に流すことで寄生のインダクタンスの低減化を図っている。しかしながらアルミワイヤは所定の形状でカーブしており、平板に対して完全に平行な位置関係とはならず、寄生のインダクタンスの低減が十分とは言えない。
本発明の目的は、アルミワイヤを利用せずに、寄生インダクタンスが低減された半導体装置を提供することを目的とする。

本発明の半導体装置は絶縁基板を備えている。その絶縁基板上に導電層が形成されている。その導電層に半導体チップの一方の主電極が接続されている。さらにその導電層にバイパス用半導体チップの一方の主電極が接続されている。絶縁基板と導電層と半導体チップとバイパス用半導体チップとはケースによって包囲されている。
導通確保用に第１端子部材と第２端子部材が用意されている。第１端子部材は、導電層に接続されておりケース外へ伸びている。第２端子部材は、半導体チップの他方の主電極とバイパス用の半導体チップの他方の主電極に接続されており、ケース外へと伸びている。
本発明の半導体装置の一つの特徴は、第２端子部材が半導体チップとバイパス用半導体チップとの間を平板で架橋するとともに、その平板と導電層が平行な位置関係で形成されていることである。換言すると、第２端子部材の一部を利用して、半導体チップとバイパス用半導体チップとの間を平板で架橋することで、この平板と導電層が平行な位置関係で容易に構成されることを実現している。

上記の半導体装置の半導体チップに電流が流れる場合(オン状態)を説明する。電源の正側に第１端子部材を接続し、負側に第２端子部を接続する場合を例として説明する。半導体チップがオンすると、ケース外からケース内に向かって第１端子部材を亘って電流が流れ込む。その電流は導電層を経由して半導体チップに供給される。半導体チップを通過した電流は、第２端子部材を流れてケース外に向かって流れる。
導電層と第２端子部材が平行な位置関係に形成されており、それぞれを流れる電流もまた逆方向へ向かって流れている。したがって、この箇所で寄生のインダクタンスが低減されている。また、バイパス用半導体チップに電流が流れる場合でも、導電層と第２端子部材を逆方向へ電流が流れるために寄生のインダクタンスが低減される。

第１端子部材と第２端子部材がケース外へ対向して平行に伸びていることが好ましい。
ケース内外に亘って伸びている第１端子部材と第２端子部材が、対向して平行に伸びている。このため、それぞれの端子部材を流れる電流は互いに逆方向へ向かって流れる。そのため、それぞれの電流によって発生する磁束が相殺され、この端子部材の間の寄生のインダクタンスが低減されている
特許文献２に記載されている半導体装置では、ケース外の配線に関してまで寄生インダクタンスの低減化を考慮した設計がされておらず、そのためサージ電圧を低減する効果は十分とは言えない。本発明の半導体装置では、従来構造に比して、ケース内とケース外のいずれの配線に関しても寄生のインダクタンスを低減しているために、サージ電圧の低減効果が大きい。

第１端子部材と第２端子部材が略矩形の平板であることが好ましい。
半導体チップとバイパス用半導体チップとを結ぶ方向に沿って第１端子部材の長手方向を配置することができる。また、それと平行に第２端子部材を配置することによって、第２端子部材により半導体チップとバイパス用半導体チップを架橋することができる。したがって、第１端子部材と第２端子部材とがケース内とケース外のいずれにおいても対向するとともに平行に伸びている。また、その第２端子部材は導電層に対しても平行な位置関係に形成されることになる。
上記の半導体装置では、第２端子部材の全領域が、第１端子部材あるいは導電層に対して平行な位置関係で対向しているために、その寄生のインダクタンスの低減効果は極めて大きい。さらに、第１端子部材と第２端子部材が直線的に形成されており、そのため半導体チップとバイパス用半導体チップに電流を供給するためのケース外からケース内に至る導通経路が、最短の距離で構成されている。導通経路が最短化されることで寄生のインダクタンスの低減に効果があるとともに、半導体装置の小型化という点でも極めて有効である。

本発明によれば、アルミワイヤを利用することなく、寄生のインダクタンスが低減された半導体装置を提供することができる。

最初に実施例の主要な特徴を列記する。
(第１実施形態) 半導体チップはＩＧＢＴで構成されるものに限らず、ＭＯＳＦＥＴ、サイリスタなどのスイッチング素子を適用してもよい。
(第２実施形態) 第１電極端子と第２電極端子の形状は、矩形、Ｌ字状の平板に限定されず、要はその第１電極端子と第２電極端子が平行な位置関係で対向してればよい。所定の角度でカーブしていても、屈曲していても構わない。半導体装置が使用される状況に合わせてその形状は適宜設計すればよい。なお、対向する箇所の第１電極端子と第２電極端子の幅は同一であるのが好ましい。寄生のインダクタンスの低減効果が大きくなる。さらに、その対向する距離は小さい方が好ましい。寄生のインダクタンスの低減効果がさらに大きくなる。

図面を参照して以下に各実施例を詳細に説明する。
（第１実施例） 図１に第１実施例の半導体装置の模式的な水平断面図を示し、その図１中のII−II線断面図を図２に示す。図１は図２のI−I線断面に相当する。
まず、図２の断面図を参照してその構成を説明する。
図示４２はプラスチック等の樹脂からなるケースであり、後述する各構成要素を包囲している。このケース４２は、底面に位置する放熱板４４の周縁から上方に向けて側壁が伸びるとともに、その上面を塞ぐ格好で形成されている。放熱板４４は熱伝導度の大きい材料で形成されており、半導体装置を動作させたときに発生する熱をケース４２の外へ逃がし易いように作用している。放熱板４４は金属で構成するのが好ましい。

図中２６は絶縁層であり、裏面には裏面側導電層２４が蒸着されており、表面の一部にも導電層２８が形成されている。絶縁層２６は、裏面側導電層２４が放熱板４４に半田２２によって接続固定され、ケース４２に位置決めされる。
導電層２８上の一部に半田３２を介してＩＧＢＴチップ３４(半導体チップの一例)が固定されている。このＩＧＢＴチップ３４のコレクタ電極は図面下側であり、したがって、導電層２８と電気的に接続している。
導電層２８上の一部には、半田３６を介してダイオードチップ３８(バイパス用半導体チップの一例)も固定されている。このダイオードチップ３８は、ＩＧＢＴチップ３４をターンオフした過渡的なタイミングで、そのＩＧＢＴチップ３４を逆方向へ流れようとする電流をバイパスして流すように作用する。したがって、このダイオードチップ３８はＩＧＢＴチップ３４に対して逆並列に形成されている。したがって、ダイオードチップ３８のカソードが図面下側であり、導電層２８に電気的に接続している。

半田５２を介してコレクタ電極端子５４の一端が導電層２８に接続している。このコレクタ電極端子５４はケース４２外へ伸びている。
ＩＧＢＴチップ３４のエミッタ電極に半田６２を介してエミッタ電極端子６６が接続している。このエミッタ電極端子６６は半田６４を介してダイオードチップ３８のアノード電極にも接続している。さらにこのエミッタ電極端子６６はケース外へと伸びている。
コレクタ電極端子５４とエミッタ電極端子６６は矩形の形状を有し、その短辺方向の幅は等しい。エミッタ電極端子６６は、ＩＧＢＴチップ３４のエミッタ電極とダイオードチップ３８のアノード電極を架橋するように形成されている。ＩＧＢＴチップ３４とダイオードチップ３８の高さは半田３２、３６で等しく調整される。そのため、エミッタ電極端子６６をＩＧＢＴチップ３４とダイオードチップ３８に接続すると、エミッタ電極端子６６は導電層２８の面に対して平行な位置関係に置かれ、コレクタ電極端子５４に対向して平行に伸びる位置関係に調整される。したがって、コレクタ電極端子５４とエミッタ電極端子６６は、ケース４２の外へ向けて対向するとともに平行な位置関係で形成されている。
コレクタ電極端子５４とエミッタ電極端子６６は、図示しないバスバーなどを介して外部の回路に接続して用いられる。コレクタ電極端子５４は主電源に対して正側に接続し、エミッタ電極端子６６は主電源に対して負側に接続して用いられる。

図１の水平断面図に示すように、ＩＧＢＴチップ３４とダイオードチップ３８と半田５２が直線上の位置関係に配置されている。この位置関係に配置されることで、エミッタ電極端子６６がＩＧＢＴチップ３４とダイオードチップ３８に電気的に接続するとともに、コレクタ電極端子５４に対して平行な位置関係で対向することを可能にしている。また、コレクタ電極端子５４とエミッタ電極端子６６が、ケース４２の外からケース４２の内に至るまで直線に沿って形成されるために、その距離が最短となっている。半導体装置をコンパクトに構成することができる。

この半導体装置は、ＩＧＢＴチップ３４のオン・オフを制御するゲート電位を供給するゲート部をさらに備えている。絶縁層２６上の一部にゲート用導電層７２が形成されており、そのゲート用導電層７２に半田７４を介してゲート電極端子７６の一端が接続している。このゲート電極端子７６はケース４２の外まで伸びており、このゲート電極端子７６を介してケース４２の外のゲート用電源(図示しない)からゲート電位が供給される。アルミワイヤ８２はゲート用導電層７２とＩＧＢＴチップ３４のゲート電極を電気的に結線しており、このアルミワイヤ８２を介してゲート電位はＩＧＢＴチップ３４のゲート電極に供給される。
本実施例では、ゲート部は図面右側に配置されているが、このゲート部の配置位置は特に限定されず、ケース４２内のどの位置に配置されていてもよい。例えば、図１に示す平面図の図面上側、あるいは図面の下側に配置されていてもよい。
図５に変形例の一例として水平断面図を示す。この半導体装置は、ＩＧＢＴチップ３４とダイオードチップ３８の図面左右の配置位置が、図１の半導体装置とは逆に配置されている。そのため、ＩＧＢＴチップ３８にゲート電位を供給し易いように、ゲート部は図面上側に配置されている。このように、半導体装置の構成や半導体装置が用いられる状況に合わせて適宜設計すればよい。

次に、図１の半導体装置の動作について説明する。
ゲート電極端子７６を介してＩＧＢＴチップ３４にゲート電位がゲート用電源から供給されると、ＩＧＢＴチップ３４はオン状態となる。すると主電源の正側からコレクタ電極端子５４を亘って電流が供給される(図２の矢印参照)。この供給電流は半田５２を通過して導電層２８を図面左から図面右に向かって流れ、半田３２を介してＩＧＢＴチップ３４に供給される。このＩＧＢＴチップ３４を通過した供給電流は、半田６２を通って図面右から図面左に亘ってエミッタ電極端子６６内を流れ、主電源の負側へと流れる(図２の矢印参照)。
本実施例ではまず、コレクタ電極端子５４のケース４２の外から内に至る箇所と、それに対応してエミッタ電極端子６６がケース４２の内から外に至る箇所が平行な位置関係で対向しており、さらにこの箇所を流れる電流は互いに逆方向へ流れているので、この電流によって発生する磁束は相殺される。したがって、この間の寄生のインダクタンスが低減されている。
さらに、導電層２８とエミッタ電極端子６６を流れる電流も、それぞれが逆方向へ向かって流れており、この箇所でも寄生のインダクタンスが低減されている。
また、このＩＧＢＴチップ３４をターンオフした過渡的なタイミングで流れる逆回復電流は、ダイオードチップ３８を介して上記とは逆の方向へ電流が流れるが、この場合もコレクタ電極端子５４とエミッタ電極端子６６との間、さらにエミッタ電極端子６６と導電層２８との間で寄生のインダクタンスの低減効果がある。この逆回復電流の変化率はリカバリーサージ電圧の原因となるために、この逆回復電流が流れる場合に寄生のインダクタンスが小さくなるということは、半導体装置の破壊を抑制するのに極めて有効である。
このように、本実施例の半導体装置では、エミッタ電極端子６６と、コレクタ電極端子５４あるいは導電層２８が、全領域に亘って平行な位置関係で対向するために、その寄生のインダクタンスの低減効果は極めて大きい。さらに、ＩＧＢＴチップ３４あるいはダイオードチップ３８のいずれを電流が流れたとしても、寄生のインダクタンスを低減することができる。
また、従来の構造のように、アルミワイヤを多く用いる必要がなく、構成が簡単化されており、製造プロセスの面でも有利である。

(第２実施例) 図３に第２実施例の半導体装置の模式的な水平断面図を示し、その図３中のIV−IV線断面図を図４に示す。図３は図４のIII−III線断面に相当する。なお、第１実施例と同一の構成要素に関しては、同一符号を付してその説明を省略する。
本実施例は、コレクタ電極端子５５とエミッタ電極端子６５とゲート電極端子７５が、ケース４２の上面側へ向けて伸びている例である。それぞれの端子をケース４２の上面から引き出したい場合には、本実施例のような構成を適用すればよい。
図４に示すように、エミッタ電極端子５５とコレクタ電極端子６５は、ケース４２の上面からケース４２の外へ向かって伸びている箇所で平行な位置関係で対向しており、さらにそれぞれの電極端子を流れる電流は逆方向へ流れているために、発生する磁束は相殺されて寄生のインダクタンスが低減されている。
さらに、ＩＧＢＴチップ３４とダイオードチップ３８を架橋する領域に対応するエミッタ電極端子６５は平板で構成されており、導電層２８と平行な位置関係で対向している。したがって、この箇所も寄生のインダクタンスが低減されることになる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本発明では、アルミワイヤを多用しないことから、次のような効果が期待できる。まず、構成が簡単となり製造プロセスが容易である。また部品点数が低減されるために、コストの面でも効果がある。さらに、アルミワイヤを利用する従来技術では、超音波接合を利用してボンディングさせるために、半導体チップなどに損傷が生じる場合がある。本発明ではそのような問題が生じないために、半導体装置の特性の安定や歩留まりの向上という点でも効果が期待できる。

第１実施例の半導体装置の模式的な水平断面図を示す。 第１実施例の半導体装置の模式的な線断面図を示す。 第２実施例の半導体装置の模式的な水平断面図を示す。 第２実施例の半導体装置の模式的な線断面図を示す。 第１実施例の変形例の模式的な水平断面図を示す。

符号の説明

２２、３２、３６、５２、６２、６４、７４：半田
２４：裏面側導電層
２６：絶縁層
２８：導電層
３４：ＩＧＢＴチップ
３８：ダイオードチップ
４２：ケース
４４：放熱板
５４：コレクタ電極端子
６６：エミッタ電極端子
７２：ゲート用導電層
７６：ゲート電極端子
８２：アルミワイヤ

Claims (3)

1. 絶縁基板と、
   絶縁基板上に形成されている導電層と、
   導電層に一方の主電極が接続されている半導体チップと、
   導電層に一方の主電極が接続されているバイパス用半導体チップと、
   絶縁基板と導電層と半導体チップとバイパス用半導体チップとを包囲するケースと、
   導電層に接続されているとともに、ケース外へ伸びている第１端子部材と、
   半導体チップの他方の主電極とバイパス用半導体チップの他方の主電極に接続されているとともに、ケース外へ伸びている第２端子部材とを備え、
   第２端子部材は、半導体チップとバイパス用半導体チップとの間を平板で架橋するとともに、その平板と導電層が平行な位置関係で形成されていることを特徴とする半導体装置。
2. 前記第１端子部材と前記第２端子部材がケース外へ対向して平行に伸びていることを特徴とする請求項１の半導体装置。
3. 前記第１端子部材と前記第２端子部材が略矩形の平板であることを特徴とする請求項２の半導体装置。
   

Images