JP6320433B2 - 電力用半導体モジュール - Google Patents

電力用半導体モジュール Download PDF

Info

Publication number
JP6320433B2
JP6320433B2 JP2015562569A JP2015562569A JP6320433B2 JP 6320433 B2 JP6320433 B2 JP 6320433B2 JP 2015562569 A JP2015562569 A JP 2015562569A JP 2015562569 A JP2015562569 A JP 2015562569A JP 6320433 B2 JP6320433 B2 JP 6320433B2
Authority
JP
Japan
Prior art keywords
electrode
positive
negative
power semiconductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015562569A
Other languages
English (en)
Other versions
JPWO2015121900A1 (ja
Inventor
純一 中嶋
純一 中嶋
美子 玉田
美子 玉田
中山　靖
靖 中山
林田　幸昌
幸昌 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015121900A1 publication Critical patent/JPWO2015121900A1/ja
Application granted granted Critical
Publication of JP6320433B2 publication Critical patent/JP6320433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)

Description

この発明は、電力用半導体モジュールのインダクタンス低減構造に関するものである。
インバータなどの電力変換装置に使用される絶縁型の電力用半導体モジュールは、放熱板となる金属板に絶縁基板を介して配線パターンが形成され、その上に電力用半導体素子が設けられ、電極端子とワイヤボンドなどにより接続され、この電力用半導体素子は樹脂にて封止されている。
大電流、高電圧でスイッチング動作する電力用半導体モジュールは、電力用半導体素子がオフする際の電流の時間変化率ｄｉ/ｄｔと電力変換装置に含まれる配線インダクタンスＬとによりサージ電圧ΔＶ＝Ｌ・ｄｉ/ｄｔが電力用半導体素子に印加される。配線インダクタンスが大きいと電力用半導体素子の耐圧を超えるサージ電圧が発生し、電力用半導体素子の破壊の原因となることがある。そのため、電力変換装置として低インダクタンス化が求められ、電力用半導体モジュールにも低インダクタンス化が求められている。
パッケージ内に正、負アームを備える電力用半導体モジュール内のインダクタンスの大きな要素は外部回路と接続される正極電極、負極電極、および出力（交流）電極である。
そこで、近年、モジュール内の電極を積層することにより、電流が流れる時に電極間で磁束がキャンセルされることによって低インダクタンス化が図られている（例えば、特許文献１）。
特許公報第３６９２９０６号（第４頁、第１図）
しかしながら、従来の電力用半導体モジュールにおいては、正極電極であるＰ電力線と負極電極であるＮ電力線と出力電極である出力線ＵがＰ−Ｕ−Ｎの順に積層された構造をとっており、出力線Ｕに流れる電流により発生する磁束の向きとＰ電力線またはＮ電力線のどちらかに出力線Ｕと反対方向に流れる電流により発生する磁束の向きが逆であるため、それぞれの磁束が相殺されて減少するため、インダクタンスが低減されている。しかし、Ｐ−Ｕ間、Ｕ−Ｎ間では効果的に磁束がキャンセルされインダクタンスの低減が可能であるが、Ｐ−Ｎ間では出力線ＵがＰ−Ｎ間に存在するため、磁束のキャンセル効果が小さくなり、インダクタンスの低減効果が薄れるという問題点があった。
本発明は、上記の問題点を解決するためになされたもので、すべての配線間でのインダクタンスを低減することで、サージ電圧による電力用半導体素子の破壊が抑制可能な電力用半導体モジュールを得るものである。
この発明に係る電力用半導体モジュールは、自己消弧型半導体素子を直列接続して構成され、自己消弧型半導体素子の直列接続点を有する正アームおよび負アームとしての正負アームと、正負アームに接続される正極側電極、負極側電極、および交流電極と、正負アームの自己消弧型半導体素子と正極側電極、負極側電極、および交流電極とを接続する配線パターンが形成された基板とを備え、正極側電極、負極側電極、および交流電極のそれぞれは、基板の配線パターンが形成された面に対して平行に配置された平行面部を含み、正極側電極、負極側電極、および交流電極の平行面部は、基板の上において基板から離間して配置され、基板と、正極側電極、負極側電極、および交流電極の平行面部とは、封止材を介して互いに絶縁され、正極側電極、負極側電極、および交流電極は互いに絶縁され、正極側電極、負極側電極、および交流電極のうち任意の２つが互いに間隔をあけて対向するように配置されたものである。
この発明によれば、正極側電極、負極側電極、および交流電極をそれぞれが対向するように配置したので、対向した正極側電極と交流電極間、交流電極と負極側電極間、および正極側電極と負極側電極間において互いにｄｉ／ｄｔの向きが逆になり磁束のキャンセルが行われ、対向した各電極間でインダクタンスを低減することができる。
この発明の実施の形態１の電力用半導体モジュールの上面模式図、および概略側面図である。 この発明の実施の形態１の電力用半導体モジュールの電極を取り除いた場合の上面図である。 この発明の実施の形態１の電力用半導体モジュールの上面外観図である。 この本発明の実施の形態１の電力用半導体モジュールの等価回路図である。 この発明の実施の形態１の電力用半導体モジュールの２レベル回路における正アーム側自己消弧型半導体素子のスイッチング動作回路図である。 この発明の実施の形態１の電力用半導体モジュールの正アーム側自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。 図６で示した転流ループ発生時の対向しあう電極間の磁束キャンセルの様子を表す模式図である。 この発明の実施の形態２の電力用半導体モジュールの上面模式図、および概略側面図である。 この発明の実施の形態２の電力用半導体モジュールの正負アームとして絶縁基板を２枚備える場合の電力用半導体モジュールの等価回路図である。 この発明の実施の形態２の２レベル回路における正アーム側自己消弧型半導体素子のスイッチング動作回路図である。 この発明の実施の形態２の電力用半導体モジュールの正アーム側自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。 図１1で示した転流ループ発生時の対向しあう電極間の磁束キャンセルの様子を表す模式図である。 この発明の実施の形態３の電力用半導体モジュールの電力用半導体モジュールの上面図、および概略側面図である。 この発明の実施の形態３の電力用半導体モジュールの電力用半導体モジュールの電極を取り除いた場合の上面図である。 この発明の実施の形態３の電力用半導体モジュールの電力用半導体モジュールの上面外観図である。 この発明の実施の形態３の電力用半導体モジュールの電力用半導体モジュールにおける分岐電極部分にスリットを入れた場合の上面模式図である。 この発明の実施の形態４の電力用半導体モジュールの３レベル回路における自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。 図１７に示した転流ループ発生時の電力用半導体モジュール４００（ｃ）の対向しあう電極間の磁束キャンセルの様子を表す模式図である。 図１７に示した転流ループ発生時の別の電力用半導体モジュール４００（ｃ）の対向しあう電極間の磁束キャンセルの様子を表す模式図である。 図１７に示した転流ループ発生時のさらに別の電力用半導体モジュール４００（ａ）の対向しあう電極間の磁束キャンセルの様子を表す模式図である。 図１７に示した転流ループ発生時のさらに別の電力用半導体モジュール４００（ａ）の対向しあう電極間の磁束キャンセルの様子を表す模式図である。
実施の形態１．
図１は、この発明の実施の形態１の電力用半導体モジュールの上面模式図、および概略側面図である。図１（ａ）には、電力用半導体モジュール１００の上面模式図を示す。図１（ｂ）には、図１（ａ）におけるＢ側から見た場合の、図１（ｃ）には、図１（ａ）におけるＡ側から見た場合の概略側面図を示す。また、図２は、この発明の実施の形態１の電力用半導体モジュールの電極を取り除いた場合の上面図である。さらに、図３は、この発明の実施の形態１の電力用半導体モジュールの上面外観図である。ここで、Ｂ側から見た方向をＢ方向、Ａ側から見た方向をＡ方向とする。
図１、図２、および図３において、本実施の形態１の電力用半導体モジュール１００は、ベース板１、コレクタ（ドレイン）配線パターン３、エミッタ（ソース）配線パターン４、セラミクス絶縁基板５、自己消弧型半導体素子６、還流ダイオード７、はんだ９、正極側電極である正極電極１０、負極側電極である負極電極１１、交流電極１２、ボンディングワイヤ２１、正極電極１０の端子部である正極端子４０、負極電極１１の端子部である負極端子４１、交流電極１２の端子部である交流端子４２、封止材５０、ケース５１、蓋５２、ナット５３を備える。
本実施の形態１の電力用半導体モジュール１００は、電力用半導体モジュール１００を構成する自己消弧型半導体素子６と還流ダイオード７との発熱を放熱する金属放熱体であるベース板１の一方の面に、金属箔がロウ付けなどで接合された絶縁材であるセラミクス絶縁基板５が、はんだ９により接合されている。一方、セラミクス絶縁基板５のベース板１と接合された面と対向する面には、金属箔により配線パターン３，４がロウ付けなどにより接合されている。金属箔が接合されたセラミクス絶縁基板５と配線パターン３，４とにより絶縁基板２が構成されている。ただし、絶縁基板の材料としては、セラミクスに限定されるものではなく、樹脂絶縁材を用いた金属基板であっても良い。
また、コレクタ（ドレイン）配線パターン３とエミッタ（ソース）配線パターン４とのセラミクス絶縁基板５が接合された面と対向する面には、自己消弧型半導体素子６と還流ダイオード７がはんだ９により接合されている。さらに、コレクタ（ドレイン）配線パターン３、エミッタ（ソース）配線パターン４に正極電極１０、負極電極１１、および交流電極１２が接合されている。ただし、接合材としては、はんだ９を用いているが、はんだ９に限定されるものではなく、その他の接合方法によるものでも良い。
正極電極１０、負極電極１１、および交流電極１２には、それぞれに大電流が流れるため、外部回路と接続するためにネジを使用するのが一般的である。しかし、ネジに限定されるものではなく、大電流を流すことが可能であればその他の接合方法であっても良い。本実施の形態１では、正極電極１０、負極電極１１、および交流電極１２は、それぞれモジュール上面に外部回路と接続するための、正極端子４０、負極端子４１、交流端子４２を備えている。そして、これら正極端子４０、負極端子４１、および交流端子４２にはネジ挿入用の穴があり、これらの端子の下にはナットの埋め込まれたケースが設置されている。また、電力用半導体モジュール１００は、ケース５１で周囲を囲われており、ケース５１内部を絶縁するためにケース５１内部に封止材５０が注入される。その後、ケース５１に蓋５２を嵌合し、接着剤などで接着させる。
自己消弧型半導体素子６と還流ダイオード７のエミッタ（ソース）配線パターン４と、はんだ接合されていない面は、ボンディングワイヤ２１により配線パターン等に接合される。
ここで、本実施の形態１の電力用半導体モジュール１００の等価回路を図４に示す。自己消弧型半導体素子６をＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）として図示したが、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やバイポーラトランジスタなどのその他の自己消弧型半導体素子であっても、本発明の効果は得られる。また、半導体素子の材料として、Ｓｉ（Ｓｉｌｉｃｏｎ）だけでなく、ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）やＧａＮ（Ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ）やダイヤモンドが原料となる半導体素子でも効果は得られる。特に、高速動作が可能なＳｉＣやＧａＮなどを用いた場合は、より顕著な効果を得ることが可能である。
電力用半導体モジュール１００は、一般的に「２ｉｎ１」と呼ばれる同一ケース（同一パッケージ）内に電力変換回路の正アーム、負アームを備えるモジュールである。アームの構成要素としては自己消弧型半導体素子６と還流ダイオード７が逆並列に接続された回路である。また、自己消弧型半導体素子６に内蔵ダイオードがある場合、別途還流ダイオード７を配置する必要はなく、ダイオード内蔵自己消弧型半導体素子のみで、アームを構成することができる。絶縁基板１０１は正アームを構成しており、絶縁基板１１１は負アームを構成している。自己消弧型半導体素子の直列接続点は、正アームと負アームとが接続される部分である。
図１における電力用半導体モジュール１００では、各アームを構成する絶縁基板２は１枚ずつであるが、電力用半導体モジュールの電流容量によって自己消弧型半導体素子６や還流ダイオード７の数は異なるため、絶縁基板１枚に多数のチップを配置すると、絶縁基板自体のサイズが大きくなる。その場合、ベース板１やはんだ９などの電力用半導体モジュールの構成部材との熱膨張率の違いから絶縁基板２にクラックが入るなどの信頼性の問題が発生する。従って、素子数の多い場合など、電流容量に応じて絶縁基板２の分割（複数枚化）を考慮すると良い。
正アームに配置されている絶縁基板１０１のコレクタ（ドレイン）配線パターン３に接続しているのが正極電極１０であり、エミッタ（ソース）配線パターン４に接続しているのが交流電極１２である。また、負アームに配置されている絶縁基板１１１のコレクタ（ドレイン）配線パターン３に接続しているのが交流電極１２であり、エミッタ（ソース）配線パターン４に接続しているのが負極電極１１である。
交流電極１２は絶縁基板２の配線パターン３，４が形成された面に対して、平行面部である平行面と垂直面部である垂直面とを備えており、平行面は正負アームの各絶縁基板２との絶縁距離を確保した位置に配置されている。また、正極電極１０は絶縁基板２の配線パターン３，４が形成された面に対して、平行面部である平行面と垂直面部である垂直面を備えており、平行面は交流電極と絶縁された状態で交流電極の平行面上部に平行に配置されている。さらに、負極電極１１は絶縁基板２の配線パターン３，４が形成された面に対して、平行面部である平行面と垂直面部である垂直面を備えており、平行面は交流電極と絶縁された状態で交流電極の平行面上部に平行に配置されている。正極電極の垂直面と負極電極の垂直面とは、絶縁された状態で対向させて平行に配置されている。
以後、平行面とは絶縁基板２の配線パターン３，４が形成された面に対して電極の平行な部分を示し、垂直面は絶縁基板２の配線パターン３，４が形成された面に対して電極の垂直な部分を示す。
次に、２ｉｎ１の電力用半導体モジュール１００を用いた２レベル回路について説明する。図４は、この本発明の実施の形態１の電力用半導体モジュールの等価回路図である。図４において、電力用半導体モジュール１００は、自己消弧型半導体素子６、還流ダイオード７、ゲート抵抗８、正極端子４０、負極端子４１、交流端子４２、正アーム側絶縁基板１０１、負アーム側絶縁基板１１１を備える。正アーム側絶縁基板１０１、負アーム側絶縁基板１１１は、それぞれ複数の、自己消弧型半導体素子６、還流ダイオード７、ゲート抵抗８を備える。図４では自己消弧型半導体素子６を例としてＭＯＳＦＥＴとして表記しており、以降の図においても自己消弧型半導体素子６をＭＯＳＦＥＴとして表記する。
ただし、図４の等価回路中には自己消弧型半導体素子６のゲート制御回路を記載し、端子として正極側ゲート１３Ｇ、正極側制御ソース１３Ｅ、負極側ゲート１４Ｇ、負極側制御ソース１４Ｅを示したが、モジュール内部構造に関する図１〜３においては、主回路の回路に関する構造のみ図示し制御回路に関する構造は省略し簡素化して図示している。実際には、絶縁基板２上に自己消弧型半導体素子６の制御用の配線パターンが構成され、自己消弧型半導体素子６上のゲートまたは制御ソース電極と外部との接続のためのゲートまたは制御ソース電極とが電気的に接続され、電力用半導体モジュールの上面などに露出し、外部導体と接続できるような機構を備える。これらは、その他の実施例においても同じであり、本発明の効果には影響を及ぼさない。ただし、制御回路の配線パターンは自己消弧型半導体素子６の主回路電流つまり配線パターン３，４に流れる電流による誘導を受けやすいので、電流アンバランスを抑制するには、制御回路の配線パターンの形状はゲートと制御ソースとが平行であることが望ましい。
図５は、この発明の実施の形態１の電力用半導体モジュールの２レベル回路における正アーム側自己消弧型半導体素子のスイッチング動作回路図である。図６は、この発明の実施の形態１の電力用半導体モジュールの正アーム側自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。図５（ａ）、図５（ｂ）および図６に示した動作回路図を用いて、自己消弧型半導体素子６がＭＯＳＦＥＴである場合を例として正アーム側のＭＯＳＦＥＴがスイッチングするモードについて説明する。また、図５、図６中では、各アームにおける複数ある自己消弧型半導体素子６、還流ダイオード７、およびゲート抵抗８をひとつとしてまとめて記載している。
図５（ａ）に示すように、正側直流母線Ｐと負側直流母線Ｎとの間にコンデンサ３２の両端が接続されており、電力用半導体モジュール１００の正極端子４０を正側直流母線Ｐに、負極端子４１を負側直流母線Ｎに接続して、２レベル回路を構成している。図５（ａ）中の点線で囲まれた部分は電力用半導体モジュール１００を示しており、白丸は電力用半導体モジュール１００の表面に露出している正極端子４０、負極端子４１、および交流端子４２を示している。また、図５には、正アーム側ＭＯＳＦＥＴ６Ｐがスイッチングする場合の電流経路を矢印で回路に重ねて示している。
図５（ａ）において、正アーム側ＭＯＳＦＥＴ６Ｐがオンしている場合、電流はコンデンサ３２の正極から正アーム側ＭＯＳＦＥＴ６Ｐを通り、交流端子４２を通り、モーターなどの負荷３１を経由して他相の負アーム２５Ｎを通り、コンデンサ３２の負極に電流が流れる。図５、図６中では負荷３１をインダクタンスとして表記した。また以降の図においても負荷３１はインダクタンスとして表記する。一方、正アーム側ＭＯＳＦＥＴ６Ｐがオンからオフにスイッチングする時は、図５（ｂ）に示すように、負荷３１に流れていた電流が負アーム側還流ダイオード７Ｎに還流する。このとき、正アーム側ＭＯＳＦＥＴ６Ｐのターンオフ時の転流ループは、図６に示すように、コンデンサ３２の正極から正アーム側ＭＯＳＦＥＴ６Ｐ、負アーム側還流ダイオード７Ｎを通り、コンデンサ３２の負極に戻るというループとなる。図５（ａ）、図５（ｂ）、および図６にはＭＯＳＦＥＴと還流ダイオードとコンデンサのみを記載しているが、実際には半導体素子同士が接続される配線のインダクタンスや抵抗成分が回路に含まれ、この転流ループにはその配線インダクタンスや抵抗成分が含まれる。
一方、負アーム側ＭＯＳＦＥＴ６Ｎがスイッチングする場合の転流ループは、コンデンサ３２の正極から正アーム側還流ダイオード７Ｐ、負アーム側ＭＯＳＦＥＴ６Ｎを通り、コンデンサ３２の負極に戻るというループとなる。電力用半導体モジュール１００の正極端子４０と負極端子４１を通るループという点で、正アーム側ＭＯＳＦＥＴ６Ｐがスイッチングする場合と負アーム側ＭＯＳＦＥＴ６Ｎがスイッチングする場合はほぼ同じと言える。自己消弧型半導体素子６のターンオフ時に印加されるサージ電圧は転流ループのインダクタンスに比例する。したがって、２レベル回路では図６に記載の転流ループのインダクタンスを低減させることが必要となる。転流ループのインダクタンス要因としては、電力用半導体モジュールとコンデンサを接続するブスバーのインダクタンス、コンデンサ自体のインダクタンス、電力用半導体モジュール内部のインダクタンスの３つの要素に分けられるが、本発明は３つめの電力用半導体モジュール内部の配線インダクタンスの低減に関する発明である。
図７は、図６で示した転流ループ発生時の対向しあう電極間の磁束キャンセルの様子を表す模式図である。図７において、正極電極１０は、平行面部である平行面１０Ｌと垂直面部である垂直面１０Ｖとを備え、負極電極１１は、平行面部である平行面１１Ｌと垂直面部である垂直面１１Ｖとを備え、交流電極１２は、平行面部である平行面１２Ｌを備える。また、模式的に電流の流れる方向を矢印で、各配線部分をインダクタンスとして表記している。さらに、各配線部分の磁束キャンセルが発生する箇所には両矢印で対応箇所を明記した。上記転流ループ発生時の電流経路は次の様になる。
図７には、図６で示した転流ループのうち、電力用半導体モジュール内部のループの一部を示しており、正極端子４０（図示せず）→正極電極１０の垂直面１０Ｖ→正極電極１０の平行面１０Ｌ→正アーム側絶縁基板１０１→交流電極１２の平行面１２Ｌ→負アーム側絶縁基板１１１→負極電極１１の平行面１１Ｌ→負極電極１１の垂直面１１Ｖ→負極端子４１（図示せず）を通る。この過程において、対向して配置された正極電極１０の垂直面１０Ｖと負極電極１１の垂直面１１Ｖと、正極電極１０の平行面１０Ｌと交流電極１２の平行面１２Ｌと、負極電極１１の平行面１１Ｌと交流電極１２の平行面１２Ｌとにおいて互いにｄｉ／ｄｔの向きが逆になり磁束のキャンセルが行われ、インダクタンスの低減が可能となる。
以上のように構成された電力用半導体モジュールにおいては、正極電極１０、負極電極１１、および交流電極１２を、それぞれが対向するように配置したので、各電極に電流が流れる時の電極間に発生する磁束をキャンセルすることができる。その結果、正極電極１０、負極電極１１、および交流電極１２によるインダクタンスが低減され、半導体素子に印加されるサージ電圧が低減されるため、電力用半導体モジュールの信頼性を向上することが可能となる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いた１枚の絶縁基板を複数枚の絶縁基板として回路を構成した点が異なる。このように複数枚の絶縁基板を用いた回路においても、正極電極１０、負極電極１１、および交流電極１２をそれぞれが対向するように配置したのでインダクタンスを低減することができる。
図８は、この発明の実施の形態２の電力用半導体モジュールの上面図、および概略側面図である。図８（ａ）には、電力用半導体モジュール２００の上面図を示す。図８（ｂ）には、図８（ａ）におけるＢ側から見た場合の、図８（ｃ）には、図８（ａ）におけるＡ側から見た場合の概略側面図を示す。図９は、この発明の実施の形態２の正負アームとして絶縁基板を複数備える場合の電力用半導体モジュールの等価回路図である。ここで、Ｂ側から見た方向をＢ方向、Ａ側から見た方向をＡ方向とする。
図８において、本実施の形態２の電力用半導体モジュール２００は、ベース板１、絶縁基板２、コレクタ（ドレイン）配線パターン３、エミッタ（ソース）配線パターン４、自己消弧型半導体素子６、還流ダイオード７、はんだ９、正極側電極である正極電極１０、負極側電極である負極電極１１、交流電極１２、ボンディングワイヤ２１、正極電極１０の端子部である正極端子４０、負極電極１１の端子部である負極端子４１、交流電極１２の端子部である交流端子４２、正極電極１０の分岐電極部である正極分岐電極６０、負極電極１１の分岐電極部である負極分岐電極６１、交流電極１２の分岐電極部である交流分岐電極６２、封止材５０、ケース５１、蓋５２、ナット５３を備える。
図８に示すように、正極電極１０、負極電極１１、および交流電極１２は、複数枚の絶縁基板２を接続するために、複数枚の絶縁基板２に跨って配置される。正極電極１０、負極電極１１は、複数枚の絶縁基板２を並列に接続する方向（Ａ方向）を長辺とした略長方形を平行面として有している。また、交流電極１２は、正負アームを直列に接続するために、正負アームを跨ぐ方向（Ｂ方向）を短辺とし、複数枚の絶縁基板２を並列に接続する方向（Ａ方向）を長辺とした略長方形を平行面として有している。さらに各電極は、各電極の平行面から配線パターン３，４へ向かって分岐し、各絶縁基板１０１，１０２，１１１，１１２それぞれに接続している。この分岐において、正極電極１０の分岐電極を正極分岐電極６０、負極電極１１の分岐電極を負極分岐電極６１、交流電極１２の分岐電極を交流分岐電極６２とする。
正極分岐電極６０と交流分岐電極６２は絶縁され、平行に配置されている。また平行に配置されている部分は同形状となっている。また、負極分岐電極６１と交流分岐電極６２は絶縁され、平行に配置されている。また平行に配置されている部分は同形状となっている。
このように絶縁基板２が複数枚の場合でも、正アーム、負アームとしてそれぞれ絶縁基板２が１枚の場合と同様にインダクタンスの低減が可能である。
次に、２ｉｎ１の電力用半導体モジュール２００を用いた２レベル回路におけるスイッチング動作について説明する。例として、正アーム側のＭＯＳＦＥＴがスイッチング動作するモードについて説明する。図９は、この発明の実施の形態２の電力用半導体モジュールの正、負アームとして絶縁基板を２枚備える場合の電力用半導体モジュールの等価回路図である。実施の形態１の電力用半導体モジュール１００を電力用半導体モジュール２００に置き換えたことが異なる。図９において、電力用半導体モジュール２００は、自己消弧型半導体素子６、還流ダイオード７、ゲート抵抗８、正極電極１０、負極電極１１、出力電極１２、正アーム側絶縁基板１０１，１０２、負アーム側絶縁基板１１１，１１２を備える。正アーム側絶縁基板１０１，１０２、負アーム側絶縁基板１１１，１１２は、それぞれ複数の、自己消弧型半導体素子６、還流ダイオード７、ゲート抵抗８を備える。
ただし、図９の等価回路中には自己消弧型半導体素子６のゲート制御回路を記載し、端子として正極側ゲート１３Ｇ、正極側制御ソース１３Ｅ、負極側ゲート１４Ｇ、負極側制御ソース１４Ｅを示したが、モジュール内部構造に関する図８においては、主回路の回路に関する構造のみ図示し制御回路に関する構造は省略し簡素化して図示している。実際には絶縁基板２上に自己消弧型半導体素子６の制御用の配線パターンが構成され、自己消弧型半導体素子６上のゲートまたは制御ソース電極と外部との接続のためのゲートまたは制御ソース電極とが電気的に接続され、電力用半導体モジュールの上面などに露出し、外部導体と接続できるような機構を備える。これらは、その他の実施例においても同じであり、本発明の効果には影響を及ぼさない。ただし、制御回路の配線パターンは自己消弧型半導体素子６の主回路電流つまり配線パターン３，４に流れる電流による誘導を受けやすいので、電流のアンバランスを抑制するには、制御回路の配線パターンの形状はゲートと制御ソースとが平行であることが望ましい。
図１０は、この発明の実施の形態２の２レベル回路における正アーム側自己消弧型半導体素子のスイッチング動作回路図である。図１１は、この発明の実施の形態２の電力用半導体モジュールの正アーム側自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。図１０（ａ）、図１０（ｂ）および図１１に示した動作回路図を用いて、自己消弧型半導体素子６がＭＯＳＦＥＴである場合を例として正アーム側のＭＯＳＦＥＴ６Ｐがスイッチングするモードについて説明する。図１０、図１１中では、各アームにおける複数ある自己消弧型半導体素子６、還流ダイオード７、およびゲート抵抗８をひとつとしてまとめて記載している。
図１０（ａ）に示すように、正側直流母線Ｐと負側直流母線Ｎとの間にコンデンサ３２の両端が接続されており、電力用半導体モジュール２００の正極端子４０を正側直流母線Ｐに、負極端子４１を負側直流母線Ｎに接続して、２レベル回路を構成している。図１０（ａ）の点線で囲まれた部分は電力用半導体モジュール２００を示しおり、白丸は正極端子４０、負極端子４１、および出力端子４２の電力用半導体モジュール１００の表面に露出する外部端子を示している。また、図１０には、正アーム側ＭＯＳＦＥＴ６Ｐがスイッチングする場合の電流経路を矢印で回路に重ねて示している。
図１０（ａ）において、正アーム側ＭＯＳＦＥＴ６Ｐがオンしている場合、電流はコンデンサ３２の正極から正アーム側ＭＯＳＦＥＴ６Ｐを通り、出力端子４２を通り、モーターなどの負荷３１を経由して他相の負アーム２５Ｎを通り、コンデンサ３２の負極に電流が流れる。ＭＯＳＦＥＴのスイッチング時には負荷に対してインダクタンス成分が影響するため、図１０中では負荷３１をインダクタンスとして表記した。一方、正アーム側ＭＯＳＦＥＴ６Ｐがオンからオフにスイッチングする時は、図１０（ｂ）に示すように、負荷３１に流れていた電流が負アーム側還流ダイオード７Ｎに還流する。したがって、正アーム側ＭＯＳＦＥＴ６Ｐのターンオフ時の転流ループは、図１５に示すように、コンデンサ３２の正極から正アーム側ＭＯＳＦＥＴ６Ｐ、負アーム側還流ダイオード７Ｎを通り、コンデンサ３２の負極に戻るというループとなる。図１０（ａ）、図１０（ｂ）、および図１１にはＭＯＳＦＥＴと還流ダイオードとコンデンサのみを記載しているが、実際には半導体同士が接続される配線のインダクタンスや抵抗成分が回路に含まれ、この転流ループにはその配線インダクタンスや抵抗成分が含まれる。
一方、負アーム側ＭＯＳＦＥＴ６Ｎがスイッチングする場合は、上記と同様に転流ループは、コンデンサ３２の正極から正アーム側還流ダイオード７Ｐ、負アーム側ＭＯＳＦＥＴ６Ｎを通り、コンデンサ３２の負極に戻るというループとなる。前述したように、自己消弧型半導体素子６のターンオフ時に印加されるサージ電圧は転流ループのインダクタンスに比例する。したがって、２レベル回路では、図１１に記載の転流ループのインダクタンスを低減させることが必要となる。転流ループのインダクタンス要因としては、電力用半導体モジュールとコンデンサを接続するブスバーのインダクタンス、コンデンサ自体のインダクタンス、電力用半導体モジュール内部のインダクタンスの３つの要素に分けられるが、本発明は３つめの電力用半導体モジュール内部の配線インダクタンスの低減に関する発明である。
図１２は、図１１で示した転流ループ発生時の対向しあう電極間の磁束キャンセルの様子を表す模式図である。図１２において、正極電極１０は、平行面部である平行面１０Ｌ、垂直面部である垂直面１０Ｖ、および正極電極１０の分岐電極部である正極分岐電極６０ａ，６０ｂとを備え、負極電極１１は、平行面部である平行面１１Ｌ、垂直面部である垂直面１１Ｖ、および負極電極１１の分岐電極部である負極分岐電極６１ａ，６１ｂとを備え、交流電極１２は、平行面部である平行面１２Ｌと交流電極１２の分岐電極部である交流分岐電極６２ａ，６２ｂ，６２ｃ，６２ｄとを備える。また、模式的に電流の流れる方向を矢印で、各配線部分をインダクタンスとして表記している。さらに、各配線部分の磁束キャンセルが発生する箇所には両矢印で対応箇所を明記した。上記転流ループ発生時の電流経路は次の様になる。
図１２には、図１１で示した転流ループのうち、電力用半導体モジュール内部のループの一部を示しており、正極端子４０（図示せず）→正極電極１０の垂直面１０Ｖ→正極電極１０の平行面１０Ｌ→正極分岐電極６０ａ，６０ｂ→正アーム側絶縁基板１０１（図示せず）→交流分岐電極６２ａ，６２ｂ→交流電極１２の平行面１２Ｌ→交流分岐電極６２ｃ，６２ｄ→負アーム側絶縁基板１１１（図示せず）→負極分岐電極６１ａ，６１ｂ→負極電極１１の平行面１１Ｌ→負極電極１１の垂直面１１Ｖ→負極端子４１（図示せず）を通る。この過程において、正極電極１０の垂直面１０Ｖと負極電極１１の垂直面１１Ｖと、正極電極１０の平行面１０Ｌと交流電極１２の平行面１２Ｌと、正極分岐電極６０ａ，６０ｂと交流分岐電極６２ａ，６２ｂと、負極電極の平行面１１Ｌと交流電極の平行面１２Ｌと、および負極分岐電極６１ａ，６１ｂと交流分岐電極６２ｃ，６２ｄとにおいて互いにｄｉ／ｄｔの向きが逆になり磁束のキャンセルが行われ、対向して配置された正極電極１０、負極電極１１、および交流電極１２との間のそれぞれの対向部分でインダクタンスの低減が可能となる。
ここで、正極電極１０の垂直面１０Ｖと負極電極１１の垂直面１１Ｖは長手方向に長い面を有しているため、正極電極１０の垂直面１０Ｖにおいて電流は長手方向に広がって流れる。一方、負極電極１１の垂直面１１Ｖでは長手方向に広がった電流が負極端子４１に集まる様に流れる。よって、正極電極１０の垂直面１０Ｖと負極電極１１の垂直面１１Ｖとでは垂直面全体で磁束のキャンセルが発生し、効果的にインダクタンスの低減が可能となる。
また、正極電極１０の平行面１０Ｌと交流電極１２の平行面１２Ｌと、および負極電極１１の平行面１１Ｌと交流電極１２の平行面１２Ｌとにおいても同様に電流の長手方向への広がりがあるため、平行面全体で磁束のキャンセルが発生し、効果的にインダクタンスの低減が可能となる。
上記のように、電力用半導体モジュール２００は、正アーム、負アームとして、絶縁基板２を複数備える場合においても、正極端子１０から負極端子１１を通るループでインダクタンスの低減が可能となる。また、電流が長手方向に広がることによってもインダクタンスの低減が可能となる。
以上のように構成された電力用半導体モジュールにおいては、正極電極１０、負極電極１１、および交流電極１２を、それぞれが対向するように配置したので、各電極に電流が流れる時の電極間に発生する磁束をキャンセルすることができる。その結果、正極電極１０、負極電極１１、および交流電極１２によるインダクタンスが低減され、電力用半導体素子に印加されるサージ電圧が低減されるため、電力用半導体モジュールの信頼性を向上することが可能となる。
また、本実施の形態では、絶縁基板２が正負アームにそれぞれ２枚配置された場合について説明したが、それ以上の枚数配置された場合においても本発明の効果は得られる。絶縁基板２が各アームに複数枚配置されたモジュール構造においても、自己消弧型半導体素子６のスイッチング時の転流ループは電極の分岐電極の並列数が増えただけで、２枚配置の場合と同様である。
実施の形態３．
本実施の形態３においては、実施の形態２で用いた正極端子４０と負極端子４１を電力用半導体モジュールの中央部に配置した点が異なる。このように、正極端子と負極端子を電力用半導体モジュールの中央部に配置することで、正極端子４０から負極端子４１を通る転流ループ発生時に、電力用半導体モジュールに搭載される複数の絶縁基板２に対して電流の経路長を均等化し、配線インダクタンス、及び配線抵抗の均等化が図れる。これにより、各絶縁基板２の配線パターン３，４に流れる電流のばらつきを抑制することができ、各絶縁基板２に搭載された自己消弧型半導体素子や還流ダイオードなど半導体素子の電流ばらつきを抑制することが可能となる。また、電流ばらつきを抑制することで、半導体素子の温度ばらつきを抑制することができ、熱サイクル寿命の向上が可能となる。
図１３は、この発明の実施の形態３の電力用半導体モジュールの上面模式図、および概略側面図である。図１３（ａ）には、電力用半導体モジュール３００の上面模式図を示す。図１３（ｂ）には、図１３（ａ）のＢ側から見た場合の概略側面図を示す。図１３（ｃ）には、図１３（ａ）のＡ側から見た場合の概略側面図を示す。ここで、Ｂ側から見た方向をＢ方向、Ａ側から見た方向をＡ方向とする。図１４は、この発明の実施の形態３の電力用半導体モジュールの電極を取り除いた場合の上面模式図である。図１５は、この発明の実施の形態３の電力用半導体モジュールの上面外観図である。正負アームともに４枚の絶縁基板２を備えている。正極端子４０と負極端子４１とがモジュール中央付近に配置されている。また、交流端子４１が正極端子４０、負極端子４１の配置されていない箇所に配置されているのが特徴である。本実施の形態では、絶縁基板２が正負アームにそれぞれ４枚備わっている例を示しているが、特に枚数に限定はなく、本発明の効果をわかりやすく説明するために、本実施の形態では図１３〜図１６を元に以下に説明する。
図１３において、本実施の形態３の電力用半導体モジュール３００は、ベース板１、絶縁基板２、コレクタ（ドレイン）配線パターン３、エミッタ（ソース）配線パターン４、自己消弧型半導体素子６、還流ダイオード７、はんだ９、正極側電極である正極電極１０、負極側電極である負極電極１１、交流電極１２、ボンディングワイヤ２１、正極電極１０の端子部である正極端子４０、負極電極１１の端子部である負極端子４１、交流電極１２の端子部である交流端子４２、正極電極１０の分岐電極部である正極分岐電極６０、負極電極１１の分岐電極部である負極分岐電極６１、交流電極１２の分岐電極部である交流分岐電極６２、封止材５０、ケース５１、蓋５２、ナット５３を備える。
図１３において、正極端子４０と負極端子４１を電力用半導体モジュール３００の中央付近に配置し、正極端子４０、負極端子４１から配線パターン３，４までの距離（電極長さ）が等距離、または電極の構成により厳密に等距離とならない場合も、配線インダクタンス、および配線抵抗が均等化されるように正極分岐電極６０、負極分岐電極６１が構成され、正極分岐電極６０および負極分岐電極６１と同形状で、平行を成すように交流分岐電極６２が構成される。また、配線パターン３，４の正極分岐電極６０、負極分岐電極６１、および交流分岐電極６２との接続部分の位置を調整することで、配線インダクタンスや配線抵抗を均等化することができる。
正極端子４０、負極端子４１から配線パターン３，４までの距離（電極長さ）が等距離、または電極の構成により厳密に等距離とならない場合においても、各電極の長辺の両端から分岐される分岐電極が、電極の長辺を起点としたＶ字形状とすることにより、電流の経路長を均等化することができる。
図１６は、この発明の実施の形態３の電力用半導体モジュールの電力用半導体モジュールにおける分岐電極部分にスリットを入れた場合の上面模式図である。図１６において、正極電極１０と負極電極１１とに、点線で囲んだようなスリット６００を備える。図１３では、ほぼ同位置より電極が２分割されているが、図１６に示すように、分岐位置が異なる場合でも、電極の平行面または垂直面にスリット６００を入れることにより正極端子４０、負極端子４１から配線パターン３，４までの距離（電極長さ）が等距離、または電極の構成により厳密に等距離とならない場合も、配線インダクタンス、及び配線抵抗が均等化される。また、図１６の正極電極１０、負極電極１１の各平面部と対向する交流電極１２の平面部にも正極電極１０、負極電極１１と同じ形状のスリットを設けている。これにより、正極電極１０と交流電極１２、負極電極１１と交流電極１２を通る転流ループの経路が重なることにより、より効率的にインダクタンスの低減が可能となる。上記のようにスリットによって、正極端子４０、負極端子４１から配線パターン３，４までの距離（電極長さ）が等距離、または電極の構成により厳密に等距離とならない場合も、配線インダクタンス、及び配線抵抗が均等化することが可能ではあるが、正極端子４０・負極端子４１を電力用半導体モジュールの中央部に配置することにより、各絶縁基板までの距離もしくは配線インダクタンス、及び配線抵抗を均等化しやすい効果がある。
以上のように構成された電力用半導体モジュールにおいては、正極電極１０、負極電極１１、および交流電極１２を、それぞれが対向するように配置したので、各電極に電流が流れる時の電極間に発生する磁束をキャンセルすることができる。その結果、正極電極１０、負極電極１１、および交流電極１２によるインダクタンスが低減され、半導体素子に印加されるサージ電圧が低減されるため、電力用半導体モジュールの信頼性を向上することが可能となる。なお、本実施の形態では、絶縁基板２が正負アームにそれぞれ４枚備わっている例を示しているが、特に枚数に限定はなく、正負アームにそれぞれ２枚以上の絶縁基板が備わったような電力用半導体モジュールであれば、本発明と同等の効果は得られる。
実施の形態４．
本実施の形態４においては、実施の形態１〜３で用いた２ｉｎ１モジュールを用いて３レベル回路を構成した点が異なる。このように、３レベル回路を構成した場合でも、正極電極１０、負極電極１１、および交流電極１２を、それぞれが対向するように配置したので、３レベル回路の動作時に、正極電極１０、負極電極１１、および交流電極１２との間のそれぞれの対向部分で互いにｄｉ／ｄｔの向きが逆になり磁束のキャンセルが行われ、正極電極１０、負極電極１１、および交流電極１２のそれぞれの対向部分でインダクタンスの低減が可能となる。
図１７は、この発明の実施の形態４の電力用半導体モジュールの３レベル回路における自己消弧型半導体素子のスイッチング動作時の転流ループを示す回路図である。図１７は３レベル回路の一例を示している。図１７において、回路構成としては、電力用半導体モジュール４００を３個（４００（ａ），４００（ｂ），４００（ｃ））用いて３レベル回路を構成している。この電力用半導体モジュール４００（４００（ａ），４００（ｂ），４００（ｃ））は実施の形態１〜３の電力用半導体モジュール１００，２００，３００のいずれを用いても良い。
図１７において、正側直流母線Ｐに接続されているものを、電力用半導体モジュール４００（ａ）、負側直流母線Ｎに接続されているものを、電力用半導体モジュール４００（ｂ）、またクランプダイオードとして電力用半導体モジュール４００（ｃ）を用いて構成している。クランプダイオードとしてダイオードを用いる以外に、図１７の電力用半導体モジュール４００（ｃ）に示すように、並列配置されているＭＯＳＦＥＴを同期整流として用いることもできる。なお、同期整流として用いることができるのは、電力用半導体モジュール４００（ｃ）内に配置されたＭＯＳＦＥＴに限らず、電力用半導体モジュール４００（ａ）、電力用半導体モジュール４００（ｂ）内のＭＯＳＦＥＴでも可能である。
図１７には、３レベル回路動作時の転流ループの一例を示す。図１７に示した転流ループは、電力用半導体モジュール４００（ａ）の正アームＭＯＳＦＥＴ６Ｐがオフ、負アームＭＯＳＦＥＴ６Ｎがオン状態から、電力用半導体モジュール４００（ａ）の負アームＭＯＳＦＥＴ６Ｎがオフとなった場合に発生する。ここで、図１７に示した３レベル回路の電力用半導体モジュール４００を実施の形態１の電力用半導体モジュール１００とした場合、この転流ループは電力用半導体モジュール４００(ｃ)の位置に配置された電力用半導体モジュール１００の交流端子４２から正アームＭＯＳＦＥＴ６Ｐ、正極端子４０を通り、次に、電力用半導体モジュール４００（ａ）の位置に配置された電力用半導体モジュール１００の交流端子４２から負アームＭＯＳＦＥＴ６Ｎ、負極端子４１を通り、次に、電力用半導体モジュール４００（ｂ）の位置に配置された電力用半導体モジュール１００の正極端子４０から正アーム還流ダイオード７Ｐ、負アーム還流ダイドード７Ｎ、負極端子４１を通る。
図１８は、図１７に示した転流ループ発生時の電力用半導体モジュール４００（ｃ）の対向しあう電極間の磁束キャンセルの様子を表す模式図である。図１８には、電力用半導体モジュール４００（ｃ）が、実施の形態１の電力用半導体モジュール１００の場合を示す。図１８において、正極電極１０は、平行面部である平行面１０Ｌと垂直面部である垂直面１０Ｖとを備え、負極電極１１は、平行面部である平行面１１Ｌと垂直面部である垂直面１１Ｖとを備え、交流電極１２は、平行面部である平行面１２Ｌを備える。また、模式的に電流の流れる方向を矢印で、各配線部分をインダクタンスとして表記している。さらに、各配線部分の磁束キャンセルが発生する箇所には両矢印で対応箇所を明記した。上記転流ループ発生時の電流経路は次の様になる。
図１８には、図１７で示した転流ループのうち、電力用半導体モジュール内部のループの一部を示しており、交流端子４２（図示せず）交流電極１２の平行面１２Ｌ→正アーム側絶縁基板１０１（図示せず）→正極電極１０の平行面１０Ｌ→正極電極１０の垂直面１０Ｖ→正極端子４０（図示せず）を通る。
この過程において、正極電極１０の垂直面１０Ｖで発生するｄｉ／ｄｔにより、負極電極１１の垂直面１１Ｖに渦電流が発生し、対向して配置された正極電極１０と負極電極１１との間で磁束のキャンセルが発生し、インダクタンスの低減が可能となる。また、正極電極１０の平行面１０Ｌと交流電極１２の平行面１２Ｌにおいて互いにｄｉ／ｄｔの向きが逆になり磁束のキャンセルが行われ、対向して配置された正極電極１０と交流電極１２との間でインダクタンスの低減が可能となる。
図１９は、図１７に示した転流ループ発生時の別の電力用半導体モジュール４００（ｃ）の対向しあう電極間の磁束キャンセルの様子を表す模式図である。図１９には、電力用半導体モジュール４００（ｃ）が、実施の形態１の電力用半導体モジュール２００の場合を示す。図１９において、正極電極１０は、平行面部である平行面１０Ｌ、垂直面部である垂直面１０Ｖ、および正極電極１０の分岐電極部である正極分岐電極６０ａ，６０ｂとを備え、負極電極１１は、平行面部である平行面１１Ｌ、垂直面部である垂直面１１Ｖ、および負極電極１１の分岐電極部である負極分岐電極６１ａ，６１ｂとを備え、交流電極１２は、平行面部である平行面１２Ｌと交流電極１２の分岐電極部である交流分岐電極６２ａ，６２ｂ，６２ｃ，６２ｄとを備える。また、模式的に電流の流れる方向を矢印で、各配線部分をインダクタンスとして表記している。さらに、各配線部分の磁束キャンセルが発生する箇所には両矢印で対応箇所を明記した。上記転流ループ発生時の電流経路は次の様になる。
図１９には、図１７で示した転流ループのうち、電力用半導体モジュール内部のループの一部を示しており、交流端子４２（図示せず）→交流電極１２の平行面１２Ｌ→交流分岐電極６２ａ，６２ｂ→正アーム側絶縁基板１０１（図示せず）→正極分岐電極６０ａ，６０ｂ→極電極１０の平行面１０Ｌ→正極電極１０の垂直面１０Ｖ→正極端子４０（図示せず）を通る。
この過程において、正極電極１０の垂直面１０Ｖで発生するｄｉ／ｄｔにより、負極電極１１の垂直面１１Ｖに渦電流が発生し、対向して配置された正極電極１０と負極電極１１との間で磁束のキャンセルが発生し、インダクタンスの低減が可能となる。また、正極電極１０の平行面１０Ｌと交流電極１２の平行面１２Ｌ、および正極分岐電極６０ａ，６０ｂと交流分岐電極６２ａ，６２ｂにおいて互いにｄｉ／ｄｔの向きが逆になり磁束のキャンセルが行われ、対向して配置された正極電極１０と交流電極１２との間でインダクタンスの低減が可能となる。
ここで、正極電極１０の垂直面１０Ｖと負極電極１１の垂直面１１Ｖとは長手方向に長い面を有しているため、正極電極１０の垂直面１０Ｖにおいて電流は長手方向に広がって流れるため、負極電極１１の垂直面１１Ｖ全面に渦電流が発生し、正極電極１０と負極電極１１との垂直面全体で磁束のキャンセルが発生し、効果的にインダクタンスの低減が可能となる。
また、正極電極１０の平行面１０Ｌと交流電極１２の平行面１２Ｌとにおいても同様に電流の長手方向への広がりがあるため、正極電極１０と交流電極１２との平行面全体で磁束のキャンセルが発生し、効果的にインダクタンスの低減が可能となる。
図２０は、図１７に示した転流ループ発生時のさらに別の電力用半導体モジュール４００（ａ）の対向しあう電極間の磁束キャンセルの様子を表す模式図である。図２０には、電力用半導体モジュール４００（ａ）が、実施の形態１の電力用半導体モジュール１００の場合を示す。図２０において、正極電極１０は、平行面部である平行面１０Ｌと垂直面部である垂直面１０Ｖとを備え、負極電極１１は、平行面部である平行面１１Ｌと垂直面部である垂直面１１Ｖとを備え、交流電極１２は、平行面部である平行面１２Ｌを備える。また、模式的に電流の時間変化の向きを矢印で、各配線部分をインダクタンスとして表記している。さらに、各配線部分の磁束キャンセルが発生する箇所には両矢印で対応箇所を明記した。上記転流ループ発生時の電流経路は次の様になる。
図２０には、図１７で示した転流ループのうち、電力用半導体モジュール内部のループの一部を示しており、交流端子４２（図示せず）→交流電極１２の平行面１２Ｌ→負アーム側絶縁基板１１１（図示せず）→負極電極１１の平行面１１Ｌ→負極電極１１の垂直面１１Ｖ→負極端子４１（図示せず）を通る。
この過程において、負極電極１１の垂直面１１Ｖで発生するｄｉ／ｄｔにより、正極電極１０の垂直面１０Ｖに渦電流が発生し、対向して配置された正極電極１０と負極電極１１との間で磁束のキャンセルが発生し、インダクタンスの低減が可能である。また、負極電極１１の平行面１１Ｌと交流電極１２の平行面１２Ｌにおいて互いにｄｉ／ｄｔの向きが逆になり磁束のキャンセルが行われ、対向して配置された負極電極１１と交流電極１２との間でインダクタンスの低減が可能となる。
図２１は、図１７に示した転流ループ発生時のさらに別の電力用半導体モジュール４００（ａ）の対向しあう電極間の磁束キャンセルの様子を表す模式図である。図２１には、電力用半導体モジュール４００（ａ）が、実施の形態２の電力用半導体モジュール２００の場合を示す。図２１において、正極電極１０は、平行面部である平行面１０Ｌ、垂直面部である垂直面１０Ｖ、および正極電極１０の分岐電極部である正極分岐電極６０ａ，６０ｂとを備え、負極電極１１は、平行面部である平行面１１Ｌ、垂直面部である垂直面１１Ｖ、および負極電極１１の分岐電極部である負極分岐電極６１ａ，６１ｂとを備え、交流電極１２は、平行面部である平行面１２Ｌと交流電極１２の分岐電極部である交流分岐電極６２ａ，６２ｂ，６２ｃ，６２ｄとを備える。また、模式的に電流の流れる方向を矢印で、各配線部分をインダクタンスとして表記している。さらに、各配線部分の磁束キャンセルが発生する箇所には両矢印で対応箇所を明記した。上記転流ループ発生時の電流経路は次の様になる。
図２１には、図１７で示した転流ループのうち、電力用半導体モジュール内部のループの一部を示しており、交流端子４２（図示せず）→交流電極１２の平行面１２Ｌ→交流分岐電極６２ｃ，６２ｄ→負アーム側絶縁基板１１１（図示せず）→負極分岐電極６１ａ，６１ｂ→負極電極１１の平行面１１Ｌ→負極電極１１の垂直面１１Ｖ→負極端子４１（図示せず）を通る。
この過程において、負極電極１１の垂直面１１Ｖで発生するｄｉ／ｄｔにより、正極電極１０の垂直面１０Ｖに渦電流が発生し、対向して配置された正極電極１０と負極電極１１との間で磁束のキャンセルが発生し、インダクタンスの低減が可能である。また、負極電極１１の平行面１１Ｌと交流電極１２の平行面１２Ｌ、および負極分岐電極６１ａ，６１ｂと交流分岐電極６２ｃ，６２ｄにおいて互いにｄｉ／ｄｔの向きが逆になり磁束のキャンセルが行われ、対向して配置された負極電極１１と交流電極１２との間でインダクタンスの低減が可能となる。
ここで、正極電極１０の垂直面１０Ｖと負極電極１１の垂直面１１Ｖは長手方向に長い面を有しているため、負極電極１１の垂直面１１Ｖにおいて電流は長手方向に広がって流れるため、正極電極１０の垂直面１０Ｖ全面に渦電流が発生し、正極電極１０と負極電極１１との垂直面全体で磁束のキャンセルが発生し、効果的にインダクタンスの低減が可能となる。
また、負極電極１１の平行面１１Ｌと交流電極１２の平行面１２Ｌとにおいても同様に電流の長手方向への広がりがあるため、負極電極１１と交流電極１２との平行面全体で磁束のキャンセルが発生し、効果的にインダクタンスの低減が可能となる。
さらに、正極端子４０から交流端子４２を通るループ、および負極端子４１から交流端子４２を通るループにおいてインダクタンスを低減したことで、各絶縁基板２の配線パターン３，４に流れる電流のばらつきを抑制することができ、各絶縁基板２に搭載された自己消弧型半導体素子６や還流ダイオード７など電力用半導体素子の電流ばらつきを抑制することが可能となる。また、電力用半導体素子の電流ばらつきを抑制することで、電力用半導体素子の温度ばらつきを抑制することができ、熱サイクル寿命の向上が可能となる。
また、図１７で示した転流ループ発生時の電力用半導体モジュール４００（ｂ）の位置に実施の形態１の電力用半導体モジュール１００が配置された場合は、実施の形態１の図７で説明したインダクタンスの低減と同様の効果が得られ、また、実施の形態２の電力用半導体モジュール２００が配置された場合は、実施の形態２の図１２で説明したインダクタンスの低減と同様の効果が得られる。また、今回は図１７で示す転流ループについてのみ説明をしたが、電力用半導体モジュール４００（ｂ）の負アームＭＯＳＦＥＴ６Ｎがオフ、正アームＭＯＳＦＥＴ６Ｐがオン状態から、電力用半導体モジュール４００（ｂ）の正アームＭＯＳＦＥＴ６Ｐがオフとなった場合に発生する転流ループについても同様に考えることができるので、本発明の効果が得られる。
本実施の形態４において、３レベル回路を構成したときには、上記で説明したように正極端子４０と交流端子４２と、負極端子４１と交流端子４２とを通る転流ループが発生する。回路動作時に、正極端子４０と交流端子４２と、負極端子４１と交流端子４２とを通るループでの配線インダクタンスおよび配線抵抗に差があると、電力用半導体モジュール４００内で正アームが動作する場合と、負アームが動作する場合で、電流のばらつきが発生しやすい。実施の形態１〜３の電力用半導体モジュール１００、２００、３００で示したようなモジュールにおいて、特に正極端子４０と交流端子４２間、負極端子４１と交流端子４２間の距離をほぼ等しくなるように配置することで、正極端子４０と交流端子４２と、負極端子４１と交流端子４２とを通るループでの配線インダクタンスおよび配線抵抗のばらつきを抑制することができ、各絶縁基板２に搭載された自己消弧型半導体素子６や還流ダイオード７など電力用半導体素子の電流ばらつきを抑制することが可能となる。さらに、この電流ばらつきを抑制することで、半導体素子の温度ばらつきを抑制することができ、熱サイクル寿命の向上が可能となる。
また、電力用半導体モジュール１００〜３００において交流端子４２を正極端子４０と負極端子４１に近づくように配置するほど、正極端子４０と交流端子４２、負極端子４１と交流端子４２を通るループが小さくなり、配線インダクタンス及び配線抵抗を低減することができる。例えば、実施の形態１の電力用半導体モジュール１００で示したような正極端子４０と負極端子４１に対して、交流端子４２を近接して配置すると、この効果をより得ることが可能となる。ただし、各端子間の絶縁距離は確保して配置する必要がある。
以上のように構成された電力用半導体モジュール１００〜３００においては、正極電極１０、負極電極１１、および交流電極１２を、それぞれが対向するように配置し交流端子４２を正極端子４０と負極 端子４１に近づくように配置したためたので、どのような転流ループが発生した場合でも各電極に電流が流れる時の電極間に発生する磁束をキャンセルすることができる。その結果、正極電極１０、負極電極１１、および交流電極１２によるインダクタンスが低減され、半導体素子に印加されるサージ電圧が低減されるため、電力用半導体モジュールの信頼性を向上することが可能となる。
また、対向された電極の一方だけに電流が流れた場合においても、もう一方の電極に渦電流が発生し、磁束のキャンセルが行われ、電極間でインダクタンスを低減することができる。
また実施の形態３における正極端子４０と負極端子４１をモジュール中央付近に配置し、正極端子４０、負極端子４１から配線パターン３，４までの距離（電極長さ）が等距離、または電極の構成により厳密に等距離とならない場合も、配線インダクタンス、及び配線抵抗が均等化されるように正極分岐電極６０、負極分岐電極６１が構成され、正極分岐電極６０及び負極分岐電極６１と同形状で、平行を成すように交流分岐電極６２が構成されているため、３レベル回路構成図においても正極端子４０から負極端子４１を通る転流ループ発生時に、モジュールに搭載される複数の絶縁基板に対して経路長を均等化し、配線インダクタンス、及び配線抵抗の均等化が図れる。これにより各絶縁基板の配線パターンに流れる電流のばらつきを抑制することができ、各絶縁基板に搭載された自己消弧型半導体素子や還流ダイオードなど半導体素子の電流ばらつきを抑制することができる。電流ばらつきを抑制することは、半導体素子の温度ばらつきを抑制することに繋がり、熱サイクル寿命の向上に繋がるといった効果も得られる。
なお、図１７の電力用半導体モジュール４００（ｃ）としては、ＭＯＳＦＥＴの搭載されていないクランプダイオードのみのモジュールを用いても、本実施の形態４の効果を得ることができる。また、電力用半導体モジュール内にＭＯＳＦＥＴを搭載した場合は、ＭＯＳＦＥＴを同期整流して用いた場合でも、本実施の形態４の効果を得ることができる。さらに、図１７においてＭＯＳＦＥＴとして記載している部分は、ＩＧＢＴやバイポーラトランジスタなどのその他の自己消弧型半導体素子であっても、同様の効果を得ることができる。
１ ベース板、２ 絶縁基板、３，４ 配線パターン、５ セラミクス絶縁基板、６，６Ｐ，６Ｎ 自己消弧型半導体素子、７，７Ｐ，７Ｎ 還流ダイオード、８，８Ｐ，８Ｎ ゲート抵抗、９ はんだ、１０ 正極電極、１１ 負極電極、１２ 交流電極、１３Ｅ，１３Ｇ 正アーム側制御端子、１４Ｅ，１４Ｇ 負アーム側制御端子、２１ ボンディングワイヤ、２２ 制御用ワイヤボンド、２５Ｐ 他相の正アーム、２５Ｎ 他相の負アーム、３１ 負荷、３２ コンデンサ、４０ 正極端子、４１ 負極端子、４２ 交流端子、５０ 封止材、５１ケース、５２ 蓋、５３ ナット、６０ 正極分岐電極、６１ 負極分岐電極、６２ 交流分岐電極、１００，２００，３００，４００（ａ），４００（ｂ），４００（ｃ）,５００ 電力用半導体モジュール、１０１，１０２，１０３，１０４ 正アーム側絶縁基板、１１１，１１２，１１３，１１４ 負アーム側絶縁基板、６００ スリット。

Claims (17)

  1. 自己消弧型半導体素子を直列接続して構成され、前記自己消弧型半導体素子の直列接続点を有する正アームおよび負アームとしての正負アームと、
    前記正負アームに接続される正極側電極、負極側電極、および交流電極と、
    前記正負アームの前記自己消弧型半導体素子と前記正極側電極、前記負極側電極、および前記交流電極とを接続する配線パターンが形成された基板とを備え、
    前記正極側電極、前記負極側電極、および前記交流電極のそれぞれは、前記基板の前記配線パターンが形成された面に対して平行に配置された平行面部を含み、
    前記正極側電極、前記負極側電極、および前記交流電極の前記平行面部は、前記基板の上において前記基板から離間して配置され、
    前記基板と、前記正極側電極、前記負極側電極、および前記交流電極の前記平行面部とは、封止材を介して互いに絶縁され、
    前記正極側電極、前記負極側電極、および前記交流電極は互いに絶縁され、前記正極側電極、前記負極側電極、および前記交流電極のうち任意の２つが互いに間隔をあけて対向するように配置されたことを特徴とする電力用半導体モジュール。
  2. 前記正極側電極および前記負極側電極のそれぞれは、前記基板の前記配線パターンが形成された面に対して垂直に配置された垂直面部を含み、
    前記正極側電極の前記垂直面部は、前記負極側電極の前記垂直面部と対向して平行に配置され、
    前記交流電極の前記平行面部は、前記正極側電極の前記平行面部と前記負極側電極の前記平行面部とのそれぞれと互いに対向して平行に配置されたことを特徴とする請求項１に記載の電力用半導体モジュール。
  3. 前記正極側電極、前記負極側電極、および前記交流電極のそれぞれは、外部回路に接続される端子部と、前記配線パターンに接続し前記平行面部から分岐された複数の分岐電極部とを含み、
    前記分岐電極部は前記平行面部と同一の平面部を有し、
    前記基板と前記分岐電極部の前記平行面部とは絶縁され、
    前記分岐電極部の前記平行面部は前記基板の上に配置され、
    前記正極側電極の前記分岐電極部と前記交流電極の前記分岐電極部とは互いに絶縁され、かつ前記正極側電極の前記分岐電極部の少なくとも一部と前記交流電極の前記分岐電極部の少なくとも一部とは同一形状で対向するように配置され、
    前記負極側電極の前記分岐電極部と前記交流電極の前記分岐電極部とは互いに絶縁され、かつ前記負極側電極の前記分岐電極部の少なくとも一部と前記交流電極の前記分岐電極部の少なくとも一部とは同一形状で対向するように配置されることを特徴とする請求項１または２に記載の電力用半導体モジュール。
  4. 前記基板は、複数であり、
    前記分岐電極部は、前記複数の基板に対応して複数設けられ、
    前記正極側電極の前記端子部から前記正極側電極の前記分岐電極部を経由した前記配線パターンまでの距離と、前記負極側電極の前記端子部から前記負極側電極の前記分岐電極部を経由した前記配線パターンまでの距離とは等距離であることを特徴とする請求項３に記載の電力用半導体モジュール。
  5. 前記正極側電極、前記負極側電極、および前記交流電極のそれぞれに含まれる前記複数の分岐電極部は、前記正極側電極、前記負極側電極、および前記交流電極のそれぞれの長辺を起点としたＶ字形状であることを特徴とする請求項３または請求項４に記載の電力用半導体モジュール。
  6. 前記平行面部は長方形の形状であり、前記長方形の長辺部に前記分岐電極部が配置されたことを特徴とする請求項３〜５のいずれか１項に記載の電力用半導体モジュール。
  7. 前記交流電極の前記端子部は、前記正極側電極の前記端子部と前記負極側電極の前記端子部とに前記交流電極の前記端子部の同一辺側で対向して配置されたことを特徴とする請求項３〜６のいずれか１項に記載の電力用半導体モジュール。
  8. 前記正極側電極および前記負極側電極は、スリットを有し、前記正極側電極の前記端子部および前記負極側電極の前記端子部から前記配線パターンまでの距離が等距離であり、前記配線パターンを並列接続したことを特徴とする請求項７に記載の電力用半導体モジュール。
  9. 前記交流電極の前記端子部は、前記正アームおよび前記負アームに跨って配置されたことを特徴とする請求項７または請求項８に記載の電力用半導体モジュール。
  10. 前記電力用半導体モジュールの外形に四角形の面を有し、
    前記正極側電極の前記端子部と前記負極側電極の前記端子部とが、前記四角形の面内の中央部に配置されたことを特徴とする請求項３〜９のいずれか１項に記載の電力用半導体モジュール。
  11. 自己消弧型半導体素子を直列接続して構成され、前記自己消弧型半導体素子の直列接続点を有する正アームおよび負アームとしての正負アームと、
    前記正負アームに接続される正極側電極、負極側電極、および交流電極と、
    前記正負アームの前記自己消弧型半導体素子と前記正極側電極、前記負極側電極、および前記交流電極とを接続する配線パターンが形成された基板と、
    前記正極側電極、前記負極側電極、および前記交流電極のそれぞれに含まれ、外部回路に接続される端子部とを備え、
    電力用半導体モジュールの外形に四角形の面を有し、
    前記正アーム上に配置された前記正極側電極の前記端子部と前記負アーム上に配置された前記負極側電極の前記端子部とが、前記四角形の面内の中央部に配置され、前記交流電極の前記端子部は、前記四角形の面内で前記正アーム上および前記負アーム上に跨って配置されたことを特徴とする電力用半導体モジュール。
  12. 前記正極側電極の前記端子部と前記交流電極の前記端子部との距離と、前記負極側電極の前記端子部と前記交流電極の前記端子部との距離が等距離であることを特徴とする請求項８〜１１のいずれか１項に記載の電力用半導体モジュール。
  13. 前記正負アームとして前記基板を複数備えたことを特徴とする請求項１〜１２のいずれか１項に記載の電力用半導体モジュール。
  14. 前記自己消弧型半導体素子に対して逆並列に接続されるように前記配線パターンに接合されるダイオードを有し、
    前記正負アームは、前記自己消弧型半導体素子と前記ダイオードとの並列回路を直列接続して構成されることを特徴とする請求項１〜１３のいずれか１項に記載の電力用半導体モジュール。
  15. 前記ダイオードが珪素よりバンドギャップが広いワイドギャップ半導体で形成されることを特徴とする請求項１４に記載の電力用半導体モジュール。
  16. 前記自己消弧型半導体素子が珪素よりバンドギャップの広いワイドギャップ半導体で形成されることを特徴とする請求項１〜１５のいずれか１項に記載の電力用半導体モジュール。
  17. 前記ワイドギャップ半導体は、炭化珪素、窒化ガリウム材料、およびダイヤモンドのうちのいずれか１つであることを特徴とする請求項１５または請求項１６に記載の電力用半導体モジュール。
JP2015562569A 2014-02-11 2014-06-30 電力用半導体モジュール Active JP6320433B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014023923 2014-02-11
JP2014023923 2014-02-11
PCT/JP2014/003465 WO2015121900A1 (ja) 2014-02-11 2014-06-30 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2015121900A1 JPWO2015121900A1 (ja) 2017-03-30
JP6320433B2 true JP6320433B2 (ja) 2018-05-09

Family

ID=53799672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015562569A Active JP6320433B2 (ja) 2014-02-11 2014-06-30 電力用半導体モジュール

Country Status (5)

Country Link
US (1) US9941255B2 (ja)
JP (1) JP6320433B2 (ja)
CN (1) CN106030796B (ja)
DE (1) DE112014006353B4 (ja)
WO (1) WO2015121900A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102162361B1 (ko) * 2020-05-28 2020-10-07 에이펙스인텍 주식회사 직병렬 호환형 다회로 다채널 분배기

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107155387B (zh) * 2014-09-11 2019-08-23 三菱电机株式会社 半导体装置
CN107155372B (zh) 2014-11-28 2019-10-01 日产自动车株式会社 半桥功率半导体模块及其制造方法
EP3258491A4 (en) * 2015-02-13 2018-03-14 Nissan Arc, Ltd. Half-bridge power semiconductor module, and method for manufacturing same
JP6672908B2 (ja) * 2016-03-10 2020-03-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10347608B2 (en) * 2016-05-27 2019-07-09 General Electric Company Power module
DE112018002452B4 (de) * 2017-05-12 2023-03-02 Mitsubishi Electric Corporation Halbleitermodul und Leistungswandler
WO2019202866A1 (ja) * 2018-04-18 2019-10-24 富士電機株式会社 半導体装置
JP6969501B2 (ja) * 2018-05-28 2021-11-24 株式会社デンソー 半導体装置
JP7099938B2 (ja) * 2018-11-16 2022-07-12 株式会社日立製作所 パワー半導体装置
JP7088094B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体装置
JP7263893B2 (ja) * 2019-04-04 2023-04-25 富士電機株式会社 電力変換装置および電源装置
JP7238565B2 (ja) * 2019-04-12 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6906583B2 (ja) * 2019-10-29 2021-07-21 三菱電機株式会社 半導体パワーモジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671063B2 (ja) * 1989-09-11 1994-09-07 株式会社東芝 大電力半導体装置
US5202578A (en) 1989-09-11 1993-04-13 Kabushiki Kaisha Toshiba Module-type semiconductor device of high power capacity
EP0597144A1 (de) 1992-11-12 1994-05-18 IXYS Semiconductor GmbH Hybride leistungselektronische Anordnung
JPH07231071A (ja) 1994-02-16 1995-08-29 Toshiba Corp 半導体モジュール
JP3692906B2 (ja) 2000-05-25 2005-09-07 日産自動車株式会社 電力配線構造及び半導体装置
DE10352671A1 (de) 2003-11-11 2005-06-23 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungsmodul
JP2007042796A (ja) * 2005-08-02 2007-02-15 Toshiba Corp 電力用半導体素子及びインバータ装置
JP4603956B2 (ja) * 2005-08-26 2010-12-22 日立オートモティブシステムズ株式会社 電力変換装置
JP4977430B2 (ja) 2006-10-10 2012-07-18 本田技研工業株式会社 半導体装置
WO2007142038A1 (ja) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
JP5099417B2 (ja) * 2007-05-22 2012-12-19 アイシン・エィ・ダブリュ株式会社 半導体モジュール及びインバータ装置
JP5451994B2 (ja) 2008-07-30 2014-03-26 本田技研工業株式会社 電力変換装置の導体配置構造
JP4826845B2 (ja) * 2009-02-10 2011-11-30 三菱電機株式会社 パワー半導体モジュール
US8076696B2 (en) 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
JP5138714B2 (ja) * 2010-02-24 2013-02-06 三菱電機株式会社 電力用半導体装置
JP5249365B2 (ja) 2011-01-26 2013-07-31 三菱電機株式会社 電力変換装置
CN107293534B (zh) 2012-03-01 2020-06-09 三菱电机株式会社 电力用半导体模块以及电力变换装置
WO2013145620A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置
EP2833405A4 (en) * 2012-03-28 2016-01-13 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF
DE112013003222B4 (de) * 2012-06-29 2021-08-19 Denso Corporation Halbleitervorrichtung und Halbleitervorrichtungsverbindungsstruktur
JP5978151B2 (ja) * 2013-02-27 2016-08-24 日立オートモティブシステムズ株式会社 電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102162361B1 (ko) * 2020-05-28 2020-10-07 에이펙스인텍 주식회사 직병렬 호환형 다회로 다채널 분배기

Also Published As

Publication number Publication date
JPWO2015121900A1 (ja) 2017-03-30
CN106030796A (zh) 2016-10-12
WO2015121900A1 (ja) 2015-08-20
US20160358895A1 (en) 2016-12-08
US9941255B2 (en) 2018-04-10
DE112014006353T5 (de) 2016-10-20
DE112014006353B4 (de) 2024-05-02
CN106030796B (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
JP6320433B2 (ja) 電力用半導体モジュール
JP6188902B2 (ja) 電力用半導体モジュール及び電力変換装置
JP6366612B2 (ja) 電力用半導体モジュール
US9418975B1 (en) Semiconductor module, power conversion device, and method for manufacturing semiconductor module
US10398023B2 (en) Semiconductor device
JP5259016B2 (ja) パワー半導体モジュール
WO2018143429A1 (ja) 電力用半導体モジュールおよび電力変換装置
JP6154104B2 (ja) 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置
WO2017180703A1 (en) Robust low inductance power module package
CN111052325B (zh) 半导体模块以及电力转换装置
JP6123722B2 (ja) 半導体装置
JP7428019B2 (ja) 半導体モジュール
JP2005236108A (ja) 半導体装置
JP2018133521A (ja) 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法
JP2017079307A (ja) 半導体装置および半導体装置の製造方法
JP2011036015A (ja) 電力変換装置
US11145634B2 (en) Power converter
JPWO2018235232A1 (ja) 半導体装置、電力変換装置および半導体配置方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180403

R150 Certificate of patent or registration of utility model

Ref document number: 6320433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250