JP6154104B2 - 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置 - Google Patents
少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置 Download PDFInfo
- Publication number
- JP6154104B2 JP6154104B2 JP2012105209A JP2012105209A JP6154104B2 JP 6154104 B2 JP6154104 B2 JP 6154104B2 JP 2012105209 A JP2012105209 A JP 2012105209A JP 2012105209 A JP2012105209 A JP 2012105209A JP 6154104 B2 JP6154104 B2 JP 6154104B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive layer
- terminal
- electronic component
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 43
- 239000000615 nonconductor Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 description 6
- 239000011324 bead Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、少なくとも一つの電子部品を電力供給装置に電気的に相互接続するための装置に関し、この装置は以下を含むようなものである：
・第１端子、第２端子、および第１端子と第２端子との間の導電ループ、
・実質的に平行である上部面表面および下部面表面を含む絶縁基板、
・絶縁基板の上部表面と接触して配置され、電流が流れるための経路および電子部品または各電子部品を接続するためのパッドを含み、電流の第１導電面を形成する第１導電層、
導電ループは経路を含み、インダクタンスを有する。
・第１端子、第２端子、および第１端子と第２端子との間の導電ループ、
・実質的に平行である上部面表面および下部面表面を含む絶縁基板、
・絶縁基板の上部表面と接触して配置され、電流が流れるための経路および電子部品または各電子部品を接続するためのパッドを含み、電流の第１導電面を形成する第１導電層、
導電ループは経路を含み、インダクタンスを有する。
本発明は、少なくとも一つの電子部品およびそのような相互接続装置を含む、電力供給装置に接続されるのに適合した電子システムにも関する。
上述のタイプの電気相互接続装置が知られている。電気相互接続装置は、上部面表面および下部面表面（これらの表面は実質的に平行である）を含む絶縁基板と、基板の上部表面に配置され電流が流れるための経路を有する導電層とを含む。第１および第２端子は基板の上部表面の両端に配置され、導電層に接続される。相互接続装置の第１端子および第２端子の間の導体が導電ループを形成する。基板はセラミックスで作られ、相互接続装置によって支持される電圧は１２００Ｖから１００００Ｖの間である。
しかしながら、そのような電気相互接続装置の第１端子と第２端子との間の導電ループは、３０ｎＨ以上の、高い値のインダクタンスを有する。この寄生インダクタンスは、部品のスイッチングの遅延を要するサージおよびオシレーションをもたらし、結果的に、使用されるそのような部品の迅速なスイッチング特性を妨げる。
したがって、本発明の目的は、部品の迅速なスイッチングが可能となるように、第１端子および第２端子の間の導電ループのインダクタンスの値が低減されることを可能にする電気相互接続装置を提示することである。
このために、本発明の目的は上述のタイプの電気相互接続装置であり、導電ループのインダクタンスを低減する手段をさらに含み、低減手段は絶縁基板の下部表面と接触して配置される第２導電層を含み、第２導電層は電流が第１導電面と実質的に平行な第２導電面を形成し、第２導電層は、第１面に垂直な方向に、第１導電層を実質的に転置したものであり、および２つの導電面の間に電気リンクをさらに含み、第１端子は第１導電面に接続され、第２端子は第２導電面に接続され、電流が２つの平行な導電面の中をまたは電気リンクを介して第１端子から第２端子へと流れることができるようにし、第２面内を電流が流れる方向は第１面内の電流の方向と反対である。
他の実施形態によれば、電気相互接続装置は、別個にまたは技術的に可能な任意の組み合わせに従って、一つまたは幾つかの下記の特性を有する。
・装置は、実質的に平行である上部面表面および下部面表面を含む第２絶縁基板、および第２絶縁基板の上部表面に接触して配置される第３導電層をさらに含み、第３導電層は第２導電層に固定され、かつ電気的に接続され、第２および第３導電層は第２導電面を形成し、
・絶縁基板の数は二つであり、
・装置は第２絶縁基板の下部表面に接して配置される第４導電層を含み、第４導電層は接地された固定基部に固定されることができ、かつ電気的に接続されることができ、
・第１端子および第２端子は基板の同じ側、電気リンクの反対側に接続され、
・電気リンクは絶縁基板のまたは絶縁基板の各々の外部に配置され、
・電気リンクは予備成形された、好ましくは銅で作られた、金属板の形態であり、
・第１端子および第２端子の各々は、基板から別個に伸びたベアリングプレートを含み、第１および第２端子のベアリングプレートはある程度互いに実質的に平行であり、装置はベアリングプレートの間に配置される電気絶縁体をさらに含み、
・装置は、電子部品をまたは各電子部品を対応する導体に接続する少なくとも一つのプレートをさらに含み、接続プレートは、実質的に平行である上部面平面、下部面平面、および下部表面と接触して配置される導電層を含み、前記導電層は追加の導電面を形成し、追加面は第１および第２導電面に平行であり、追加面内の電流の方向は第１面の電流の方向と同じであり、第１導電層は少なくとも２つの電子部品を接続するためのパッドを含み、パッドは２つの電子部品の間の間隔が３ｍｍを超えるように、好ましくは５ｍｍ以上であるように配置される。
・装置は、実質的に平行である上部面表面および下部面表面を含む第２絶縁基板、および第２絶縁基板の上部表面に接触して配置される第３導電層をさらに含み、第３導電層は第２導電層に固定され、かつ電気的に接続され、第２および第３導電層は第２導電面を形成し、
・絶縁基板の数は二つであり、
・装置は第２絶縁基板の下部表面に接して配置される第４導電層を含み、第４導電層は接地された固定基部に固定されることができ、かつ電気的に接続されることができ、
・第１端子および第２端子は基板の同じ側、電気リンクの反対側に接続され、
・電気リンクは絶縁基板のまたは絶縁基板の各々の外部に配置され、
・電気リンクは予備成形された、好ましくは銅で作られた、金属板の形態であり、
・第１端子および第２端子の各々は、基板から別個に伸びたベアリングプレートを含み、第１および第２端子のベアリングプレートはある程度互いに実質的に平行であり、装置はベアリングプレートの間に配置される電気絶縁体をさらに含み、
・装置は、電子部品をまたは各電子部品を対応する導体に接続する少なくとも一つのプレートをさらに含み、接続プレートは、実質的に平行である上部面平面、下部面平面、および下部表面と接触して配置される導電層を含み、前記導電層は追加の導電面を形成し、追加面は第１および第２導電面に平行であり、追加面内の電流の方向は第１面の電流の方向と同じであり、第１導電層は少なくとも２つの電子部品を接続するためのパッドを含み、パッドは２つの電子部品の間の間隔が３ｍｍを超えるように、好ましくは５ｍｍ以上であるように配置される。
本発明の他の目的は、電力供給装置に接続されることができ、少なくとも一つの電子部品、および電子部品または各電子部品を電力供給装置と相互接続する装置を含み、相互接続装置は上述のようなものであるタイプの電子システムである。
これらの特性および本発明の利点は、例示としてのみ提供され、かつ添付される図面を参照して与えられる以下の記述を読むことによって明らかになるだろう。
図１において、電力供給装置（図示されない）に接続されることができる電子システム１０は、複数の電子部品１２および電子部品と電力供給装置とを相互接続する装置１４を含む。
電子システム１０は、例えば、ある電流から他の電流への静止形コンバータである。図１の例示的実施形態において、電子システム１０はＤＣバス（図示されない）を流れる直流からＡＣバス（図示されない）を流れる交流へのコンバータである。直流／交流コンバータ１０はインバータとしても知られる。
他の方法として電子システムは、整流器としても知られる、直流コンバータに対する代替物である。さらに他の方法として、電子システムは電流および電圧両方向直流／交流コンバータであり、電流はＤＣバスからＡＣバスへと流れることができ、ＡＣバスからＤＣバスへと流れることもできる。
さらに他の方法として、電子システムはＤＣ／ＤＣコンバータ、またはＡＣ／ＡＣコンバータである。
各電子部品１２は、図２に示されるように、実質的に平行である上部表面１８および下部表面２０を含む。各電子部品１２は、図１から明らかなように、相互接続装置に接続される電極２２を含む。各電子部品１２は、その下部表面２０上に単一の電極２２を、およびその上部表面１８上に一つ以上の電極を含む。
電子部品１２は、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）であり、したがってその上部表面１８上に２つの電極２２を含む。さらに、電子部品１２は例えばダイオードであり、したがってその上部表面１８上に単一の電極２２を含む。図１の例示的実施形態において、電子システムは１０個のＩＧＢＴと８個のダイオードを含む。
相互接続装置１４は、ＤＣバスに接続されることができる第１端子２４および第２端子２６を含む。相互接続装置１４は、ＡＣバスに接続されることができるフェイス端子２７を含む。図１の例示的実施形態において、電子システム１０はインバータであり、電力供給装置はＤＣバスに接続される直流電圧源である。
相互接続装置１４は、第１絶縁基板２８および第２絶縁基板３０を含む。各絶縁基板２８、３０は、実質的に平行である上平面表面３２および下平面表面３４を含む。
電気相互接続装置１４は、第１絶縁基板２８の上表面に接触して配置され、電流経路３８および電子部品を接続するためのパッド（図示されない）を含む第１導電層３６を含む。パッドは電子部品の下部表面２０の電極と接触する。第１導電層３６は、図２に示されるように、第１導電面Ｐ１を形成する。
相互接続装置１４は、第１端子２４および第２端子２６の間の導電ループ４２を有し、導電ループ４２は導体３８を含み、インダクタンスＬを有する。
相互接続装置１４は、本発明による、導電ループのインダクタンスＬを低減するための手段を含み、低減手段は第１面Ｐ１に平行な第２導電面Ｐ２を含む。
図１および２の例示的実施形態において、低減手段は第２導電層４４、および第２導電層４４に固定され、かつ電気的に接続された第３導電層４６を含み、第２および第３導電層４４および４６は第２導電面Ｐ２を形成する。
インダクタンス低減手段は、第１導電面Ｐ１と第２導電面Ｐ２との間に電気リンク４８も含む。図１および２の例示的実施形態において、電気リンク４８は第１導電面を形成する第１導電層３６と第２導電面の第３導電層４６との間に接続される。
さらに、相互接続装置１４は、第２絶縁基板３０の下部表面と接触して配置される第４導電層５０を含み、第４導電層５０は電気的に接地された固定基部５２（図示されない）に固定され、かつ電気的に接続される。第４導電層５０は、例えば固定基部５２とのはんだ層である。
電気相互接続装置１４は、図２に示されるように、対応する経路３８に電子部品の上部表面１８の電極を接続するための２つのプレート５１を含む。その代わりに、対応する経路３８への電子部品の上部表面１８の電極の接続は、接着により形成される。
第１端子２４は第１導電面Ｐ１に電気的に接続される。より正確には、第１端子２４は第１導電層の経路３８にはんだ付けされる。
第２端子２６は第２導電面Ｐ２に電気的に接続される。図１および２の例示的実施形態において、第２端子２６は第３導電層４６にはんだ付けされる。
第１端子２４および第２端子２６は電気リンク４８とは反対の、基板２８および３０と同じ側に接続される。
第１端子２４および第２端子２６は各々基板２８、３０から離れて伸びたベアリングプレート５４を含む。第１および第２端子２４、２６は各々対応するベアリングプレート５４と一体化され、電気供給装置と繋がった電力ケーブル（図示されない）の接続を可能にする接続リング５６を含む。入力および出力端子のベアリングプレート５４は部分的に実質的に互いに平行である。
さらに、相互接続装置１４は、入力および出力端子のベアリングプレート５４の間に配置される電気絶縁体５８を含む。
フェイス端子２７は基板２８、３０から離れて伸びたベアリングプレート６０を含み、接続リング６２はベアリングプレート６０と一体化している。
絶縁基板２８、３０は、例えば窒化アルミニウム（ＡｌＮ）、または酸化アルミニウム（Ａｌ２Ｏ３）、または窒化シリコン（Ｓｉ３Ｎ４）、またはサファイアとしても知られる他の単結晶アルミナで作られる。絶縁基板２８、３０は好ましくは窒化アルミニウムで作られる。例えば、絶縁基板２８、３０、３１はミリメートルのオーダーの厚みを有する。
第２導電層４４は第１絶縁基板２８の下部表面に接して配置され、第３導電層４６は第２絶縁基板３０の上部表面に接して配置される。
第２導電層４４は、第１面Ｐ１の法線方向Ｎに第１導電層３６を実質的に転置させたものである。
第１導電層３６、第２導電層４４、第３導電層４６、および第４導電層５０は、対応する絶縁基板２８、３０を金属化することによって得られ、数百マイクロメートルの厚みを有する。
導電層３６、４４、４６、５０は例えば銅またはアルミニウムで作られる。
パッドは、２つの電子部品１２の間の間隔が３ｍｍよりも大きく、好ましくは５ｍｍ以上であるように配置される。
電気リンク４８は、絶縁基板２８、３０から外側に配置される。電気リンク４８は予備成形された金属板の形態であり、好ましくは銅で作られる。図１および２の例示的実施形態において、電気リンク４８は一方で第１導電層３６に、および他方で第３導電層４６にはんだ付けされる。
各接続プレート５１は、実質的に平行である上部平面表面６４、下部平面表面６６、および下部表面に接触して配置される導電層６８を含む。各接続プレート５１は、電子部品の対応する電極２２と導電層６８との間に第１接続ビーズ７０を含む。各接続プレート５１は、導電層６８と対応する導体３８との間に第２接続ビーズ７２を含む。言い換えれば、各々の第１ビーズ７０は接続プレートの導電層６８と電子部品の対応する電極２２との間に配置され、各々の第２ビーズ７２は導電層６８と対応する導体３８との間に配置される。
さらに、各接続プレート５１は上部表面に接触して配置される導電層７４を含む。
固定基部５２は、例えばセラミック−金属複合体、例えばアルミニウム内部に配置された炭化ケイ素粒子を有するアルミニウム複合体、で作られる。
電気絶縁体５８は、例えば入力および出力端子のベアリングプレート５４の間に配置される柔軟な絶縁材料の層である。
導電層６８は、追加の導電面Ｐ３を形成し、追加の面Ｐ３は第１および第２導電面Ｐ１、Ｐ２と平行である。
導電層７４は各電子部品１２の制御手段、前記電子部品１２が制御可能である場合、例えばそのゲート電極を介するＩＧＢＴなど、のための電気的接続面を形成する。導電層７４はその後、電気リンク（図示されない）を介して制御可能な電子部品１２の、ゲート電極などの制御電極にも接続される。
図１および２の例示的実施形態において、絶縁基板２８、３０の数は２に等しい。
その代わりに、相互接続装置１４は、第１絶縁基板２８と、第１導電層３６および第２導電層４４のみを含み、第１導電層３６は常に第１導電面Ｐ１を形成し、第２導電層４４は第１導電面Ｐ１に実質的に平行である第２導電面Ｐ２を形成する。第１端子２４は第１導電層３６に接続され、第２端子２６は第２導電層４４に接続される。この変形例によれば、電気リンク４８は一方で第１導電層３６に接続され、他方で第２導電層４４に接続される。固定基部５２は電気的に絶縁性の基部であり、第２導電層４４は接地から電気的に絶縁される。
本発明による電子システムの操作が図２を参照して説明される。
インバータ１０による直流電圧から交流電圧への変換は、その間正極端子（例えば第２端子２６）の電圧がフェイス端子２７に流れる第１段階、およびその間負極端子（例えば第１端子２４）の電圧がフェイス端子２７に流れる第２段階を交互に含む。フェイス端子に運ばれた電圧は、結果的に交流電圧である。第１および第２段階は端子２４、２６からフェイス端子２７への電流の伝導の段階である。
直流電圧から交流電圧への変換は、２つの連続する導電段階の間のスイッチング段階も含む。第１導電段階と第２導電段階との間の第１スイッチング段階の間、図２において矢印Ｉ１からＩ３で表されるように、電流は第２端子２６から第１端子２４へと流れる。反対に、第２導電段階と第１導電段階との間の第２スイッチング段階の間、電流は第１端子２４から第２端子２６へと流れる。
第１スイッチング段階の間、電流は第２導電面Ｐ２内を第１の流れ方向（矢印Ｉ１）に従って第２端子２６から電気リンク４８へと流れる。その後電流は、電気リンク４８から第１端子２４へ、第１の流れ方向とは反対の第２の流れ方向（矢印Ｉ２）に従って第１導電面Ｐ１内を、そして接続プレートの追加面Ｐ３内を流れる。追加面内の電流の方向（矢印Ｉ３）は第１面内の電流の方向（矢印Ｉ２）と同じである。
言い換えれば、第２端子２６から第１端子２４への第１スイッチング段階の間、電流は電気リンク４８を介して２つの平行な導電面Ｐ２、Ｐ１内を流れ、第２面Ｐ２内の電流が流れる方向は第１面Ｐ１内の電流の方向と反対であり、結果的に２つの導電面Ｐ１、Ｐ２の間に相互インダクタンスＭを生成する。
反対に、類推により、第１端子２４から第２端子２６への第２スイッチング段階の間、電流は電気リンク４８を通って２つの平行な導電面Ｐ１、Ｐ２内を流れ、第２面Ｐ２内の電流が流れる方向はやはり第１面Ｐ１内の電流の方向と反対であり、同様に２つの導電面Ｐ１、Ｐ２の間に相互インダクタンスＭを生成する。
２つの導電面Ｐ１、Ｐ２の間の相互インダクタンスＭが導電ループ４２のインダクタンスＬを低減するので、その後導電ループ４２のインダクタンスＬは、最先端の技術の相互接続装置の導電ループと比較して低い値を有する。
より正確には、電子部品の上部表面１８の電極が対応する経路３８に接着によって電気的に接続される場合、本発明による相互接続装置の導電ループのインダクタンスＬは以下の式を満たす。
Ｌ＝Ｌ１＋Ｌ２−２ｘＭ （Ｉ）
ここで、Ｌ１は第１面Ｐ１のインダクタンスであり、Ｌ２は第２面Ｐ２のインダクタンスである。
Ｌ＝Ｌ１＋Ｌ２−２ｘＭ （Ｉ）
ここで、Ｌ１は第１面Ｐ１のインダクタンスであり、Ｌ２は第２面Ｐ２のインダクタンスである。
比較として、最先端の相互接続装置の導電ループのインダクタンスＬｉｎｉは以下の式を満たす。
Ｌｉｎｉ＝Ｌ１
Ｌｉｎｉ＝Ｌ１
本発明による相互接続装置１４の導電ループのインダクタンスＬは、１０ｎＨ未満であり、例えば８ｎＨであり、したがって同じ電流および電圧の条件の下で３０ｎＨを越える値を有する最先端の相互接続装置と比較して実質的に低い。
さらに、入力および出力端子のベアリングプレート５４の配置（部分的に互いに平行である）もまた、相互インダクタンスの生成を可能にする。
電子部品１２の間の３ｍｍを越える間隔は、電子部品に起因する耐熱性を低減させる可能性があり、その結果、第２絶縁基板３０の存在に起因する耐熱性の若干の向上が補償される可能性があり、本発明による電子システムの耐熱性が最先端の電子システムのものと実質的に同じであるようにする。
このように、本発明による電気相互接続装置が、第１端子と第２端子との間の導電ループの寄生インダクタンスの値が低減されることを可能にすることは明白である。その結果、ループの寄生インダクタンスの低減が電子システム内のサージおよびオシレーションの低減をもたらし、電子部品の迅速なスイッチングが可能となる。
１０ 電子システム
１２ 電子部品
１４ 装置
２４ 第１端子
２６ 第２端子
２８、３０ 絶縁基板
３２ 上部面表面
３４ 下部面表面
３６ 第１導電層
３８ 経路
４０ パッド
４２ 導電ループ
４４ 第２導電層
４６ 第３導電層
４８ 電気リンク
５０ 第４導電層
５１ 接続プレート
５２ 固定基部
５４ ベアリングプレート
５８ 電気絶縁体
６４ 上部面表面
６６ 下部面表面
６８ 導電層
Ｌ インダクタンス
Ｐ１ 第１導電面
Ｐ２ 第２導電面
Ｐ３ 追加面
１２ 電子部品
１４ 装置
２４ 第１端子
２６ 第２端子
２８、３０ 絶縁基板
３２ 上部面表面
３４ 下部面表面
３６ 第１導電層
３８ 経路
４０ パッド
４２ 導電ループ
４４ 第２導電層
４６ 第３導電層
４８ 電気リンク
５０ 第４導電層
５１ 接続プレート
５２ 固定基部
５４ ベアリングプレート
５８ 電気絶縁体
６４ 上部面表面
６６ 下部面表面
６８ 導電層
Ｌ インダクタンス
Ｐ１ 第１導電面
Ｐ２ 第２導電面
Ｐ３ 追加面
Claims (8)
- 少なくとも一つの電子部品（１２）を電力供給装置に電気的に相互接続するための装置（１４）であって、以下を含むようなものであり：
・第１端子（２４）、第２端子（２６）、および第１端子（２４）と第２端子（２６）との間の導電ループ（４２）、
・実質的に平行である上部面表面（３２）および下部面表面（３４）を含む第１の絶縁基板（２８）、
・絶縁基板の上部表面（３２）と接触して配置され、電流経路（３８）および電子部品または各電子部品（１２）を接続するためのパッド（４０）を含み、第１導電面（Ｐ１）を形成する第１導電層（３６）、
導電ループ（４２）は経路（３８）を含み、インダクタンス（Ｌ）を有し、
導電ループのインダクタンス（Ｌ）を低減する手段を含み、低減手段は絶縁基板（２８）の下部表面（３４）と接触して配置される第２導電層（４４）を含み、実質的に平行である上部面表面（３２）および下部面表面（３４）を含む第２絶縁基板（３０）、および第２絶縁基板（３０）の上部表面（３４）に接触して配置される第３導電層（４６）をさらに含み、第３導電層（４６）は第２導電層（４４）に固定され、かつ電気的に接続され、第２および第３導電層（４４、４６）は第１導電面（Ｐ１）と実質的に平行な第２導電面（Ｐ２）を形成し、第２導電層（４４）は、第１面（Ｐ１）の法線方向に、第１導電層（３６）を実質的に転置したものであり、および２つの導電面（Ｐ１、Ｐ２）の間に電気リンク（４８）を含み、第１端子（２４）は第１導電面（Ｐ１）に接続され、第２端子（２６）は第２導電面（Ｐ２）に接続され、電流が２つの平行な導電面（Ｐ１、Ｐ２）の中を電気リンク（４８）を通って第１端子（２４）から第２端子（２６）へと流れることができるようにし、第２面内を電流が流れる方向（Ｉ２）は第１面内の電流の方向（Ｉ１）と反対であり、
電子部品または各電子部品（１２）を対応する経路（３８）に接続するための少なくとも一つのプレート（５１）をさらに含み、接続プレート（５１）は、実質的に平行である上部面表面（６４）、下部面表面（６６）、および下部表面（６６）に接して配置される導電層（６８）を含み、前記導電層（６８）は追加の導電面（Ｐ３）を形成し、追加面（Ｐ３）は第１および第２導電面（Ｐ１、Ｐ２）に平行であり、追加面内の電流の方向（Ｉ３）は第１面の電流の方向（Ｉ１）と同じであり、
電気リンク（４８）が各絶縁基板（２８、３０）の外側に配置され、電気リンク（４８）が一方で第１導電層（３６）に、および他方で第３導電層（４６）に接続される、
ことを特徴とする装置（１４）。 - 絶縁基板（２８、３０）の数が２である、請求項１に記載の装置（１４）。
- 第２絶縁基板（３０）の下部表面（３４）に接して配置される第４導電層（５０）を含み、第４導電層（５０）は接地された固定基部（５２）に固定されることができ、かつ電気的に接続されることができる、請求項１または２に記載の装置（１４）。
- 第１端子（２４）および第２端子（２６）は基板（２８、３０）の同じ側、電気リンク（４８）の反対側に接続される、請求項１から３の何れか一項に記載の装置（１４）。
- 電気リンク（４８）は予備成形された金属板の形態である、請求項１に記載の装置（１４）。
- 第１端子（２４）および第２端子（２６）の各々は、基板から別個に伸びたベアリングプレート（５４）を含み、第１および第２端子のベアリングプレート（５４）は部分的に互いに実質的に平行であり、装置（１４）はベアリングプレート（５４）の間に配置される電気絶縁体（５８）をさらに含む、請求項１から５の何れか一項に記載の装置（１４）。
- 第１導電層（３６）が少なくとも２つの電子部品を接続するためのパッドを含み、パッドは２つの電子部品（１２）の間の間隔が３ｍｍを超えるように配置される、請求項１から６の何れか一項に記載の少なくとも２つの電子部品（１２）を電力供給装置と相互接続するための装置（１４）。
- 電力供給装置に接続されることができ、少なくとも１つの電子部品（１２）、および電子部品または各電子部品（１２）を電力供給装置と相互接続する装置（１４）を含むような電子システム（１０）であって、相互接続装置（１４）が請求項１から７の何れか一項に記載の装置であることを特徴とする、電子システム（１０）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1153767 | 2011-05-03 | ||
| FR1153767A FR2974969B1 (fr) | 2011-05-03 | 2011-05-03 | Dispositif d'interconnexion electrique d'au moins un composant electronique avec une alimentation electrique comprenant des moyens de diminution d'une inductance de boucle entre des premiere et deuxieme bornes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012235128A JP2012235128A (ja) | 2012-11-29 |
| JP6154104B2 true JP6154104B2 (ja) | 2017-06-28 |
Family
ID=46001036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012105209A Active JP6154104B2 (ja) | 2011-05-03 | 2012-05-02 | 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP2521175B1 (ja) |
| JP (1) | JP6154104B2 (ja) |
| CN (1) | CN102916317B (ja) |
| ES (1) | ES2793959T3 (ja) |
| FR (1) | FR2974969B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6155282B2 (ja) * | 2012-12-13 | 2017-06-28 | 株式会社日立製作所 | パワー半導体モジュール及びこれを用いた電力変換装置 |
| EP2840607A1 (en) * | 2013-08-22 | 2015-02-25 | ABB Technology AG | Semiconductor module |
| DE102014219759A1 (de) * | 2014-09-30 | 2016-03-31 | Siemens Aktiengesellschaft | Leistungsmodul |
| JP6594000B2 (ja) | 2015-02-26 | 2019-10-23 | ローム株式会社 | 半導体装置 |
| US10212838B2 (en) * | 2017-01-13 | 2019-02-19 | Cree Fayetteville, Inc. | High power multilayer module having low inductance and fast switching for paralleling power devices |
| US10002821B1 (en) | 2017-09-29 | 2018-06-19 | Infineon Technologies Ag | Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates |
| JP7050732B2 (ja) * | 2019-09-24 | 2022-04-08 | ローム株式会社 | 半導体装置 |
| JP7240541B2 (ja) * | 2019-09-24 | 2023-03-15 | ローム株式会社 | 半導体装置 |
| JP7542390B2 (ja) | 2020-10-08 | 2024-08-30 | 株式会社東芝 | 電気機器及び電力変換装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3053298B2 (ja) * | 1992-08-19 | 2000-06-19 | 株式会社東芝 | 半導体装置 |
| US5569957A (en) * | 1994-10-31 | 1996-10-29 | Harris Corporation | Low inductance conductor topography for MOSFET circuit |
| UA42106C2 (uk) * | 1996-06-14 | 2001-10-15 | Сіменс Акцієнгезельшафт | Спосіб виготовлення несучого елемента для напівпровідникового чипа |
| JP3448159B2 (ja) * | 1996-06-20 | 2003-09-16 | 株式会社東芝 | 電力用半導体装置 |
| JP3635020B2 (ja) * | 2000-09-28 | 2005-03-30 | 京セラ株式会社 | インバータ制御モジュール |
| JP3635027B2 (ja) * | 2000-11-22 | 2005-03-30 | 京セラ株式会社 | インバータ制御モジュール |
| JP3723869B2 (ja) * | 2001-03-30 | 2005-12-07 | 株式会社日立製作所 | 半導体装置 |
| WO2002082543A1 (en) * | 2001-03-30 | 2002-10-17 | Hitachi, Ltd. | Semiconductor device |
| JP2004186504A (ja) * | 2002-12-04 | 2004-07-02 | Hitachi Unisia Automotive Ltd | 半導体装置 |
| JP2004266213A (ja) * | 2003-03-04 | 2004-09-24 | Toyota Industries Corp | 半導体装置 |
| JP4062191B2 (ja) * | 2003-07-03 | 2008-03-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置及びその製造方法 |
| DE10333315B4 (de) * | 2003-07-22 | 2007-09-27 | Infineon Technologies Ag | Leistungshalbleitermodul |
| DE102004050792A1 (de) * | 2004-10-19 | 2006-04-20 | Robert Bosch Gmbh | Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls |
| JP4637784B2 (ja) * | 2006-04-14 | 2011-02-23 | 三菱電機株式会社 | 電力用半導体装置 |
| DE102007034491A1 (de) * | 2007-07-24 | 2009-02-05 | Siemens Ag | Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung |
| DE102008000825A1 (de) * | 2008-03-26 | 2009-10-01 | Robert Bosch Gmbh | Keramik-Metall-Verbundsubstrat |
| DE102008058003B4 (de) * | 2008-11-19 | 2012-04-05 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul |
-
2011
- 2011-05-03 FR FR1153767A patent/FR2974969B1/fr not_active Expired - Fee Related
-
2012
- 2012-05-02 ES ES12166452T patent/ES2793959T3/es active Active
- 2012-05-02 EP EP12166452.8A patent/EP2521175B1/fr active Active
- 2012-05-02 JP JP2012105209A patent/JP6154104B2/ja active Active
- 2012-05-03 CN CN201210255486.4A patent/CN102916317B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| FR2974969A1 (fr) | 2012-11-09 |
| EP2521175B1 (fr) | 2020-03-11 |
| FR2974969B1 (fr) | 2014-03-14 |
| CN102916317A (zh) | 2013-02-06 |
| JP2012235128A (ja) | 2012-11-29 |
| ES2793959T3 (es) | 2020-11-17 |
| CN102916317B (zh) | 2016-12-07 |
| EP2521175A1 (fr) | 2012-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6154104B2 (ja) | 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置 | |
| JP6366612B2 (ja) | 電力用半導体モジュール | |
| CN111048491B (zh) | 电力用半导体模块以及电力变换装置 | |
| US9941255B2 (en) | Power semiconductor module | |
| US10763346B2 (en) | Semiconductor device and power conversion apparatus | |
| US9972569B2 (en) | Robust low inductance power module package | |
| US11398448B2 (en) | Semiconductor module | |
| US10192811B2 (en) | Power semiconductor device | |
| JPWO2015159751A1 (ja) | 半導体装置 | |
| CN111033734A (zh) | 功率转换器模块及其制造方法 | |
| US20200388605A1 (en) | Semiconductor Substrate and Semiconductor Arrangement | |
| US11335660B2 (en) | Semiconductor module | |
| JP6207460B2 (ja) | 半導体装置 | |
| US9445497B2 (en) | Semiconductor device | |
| JP2018186220A (ja) | 半導体装置 | |
| WO2021200166A1 (ja) | 半導体装置 | |
| US10186607B2 (en) | Power semiconductor device including a semiconductor switching element | |
| CN107210281B (zh) | 带有改进的键合连接结构的功率半导体模块 | |
| JP2020058126A (ja) | 半導体モジュール | |
| WO2022074971A1 (ja) | 半導体装置 | |
| US9190368B2 (en) | Semiconductor device that attenuates high-frequency oscillation | |
| JPWO2015151285A1 (ja) | 半導体モジュール | |
| JP2022130754A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160905 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170601 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6154104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |